JP4631179B2 - Semiconductor device and inverter device using the same - Google Patents
Semiconductor device and inverter device using the same Download PDFInfo
- Publication number
- JP4631179B2 JP4631179B2 JP2001033536A JP2001033536A JP4631179B2 JP 4631179 B2 JP4631179 B2 JP 4631179B2 JP 2001033536 A JP2001033536 A JP 2001033536A JP 2001033536 A JP2001033536 A JP 2001033536A JP 4631179 B2 JP4631179 B2 JP 4631179B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit unit
- terminal
- thyristor
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、インバータ装置などに適用するインテリジエントパワーモジュール(Intelligent Power Module)を対象とした半導体装置に関し、詳しくはサイリスタを内蔵した構造に係わる。
【0002】
【従来の技術】
IGBTは、近年の飛躍的なパワーエレクトロニクスの発展に伴って、主に産業分野において、従来のバイポーラトランジスタに代わって大きな注目を浴び、改良を加えることによって発展してきた。IGBTは特にインバータ装置へ適用する目的で、複数個のIGBTチップ、ダイオードチップを搭載し、絶縁板およびベース板とともにパッケージ化されたIGBTモジュールとして産業、交通、家電などの幅広い分野で適用されてきている。
また、IGBTモジュールはインバータ装置の小型化、高性能化への要求からさらなるハイブリッド化を行うことを目的に、インバータ回路に加え、入力電流の整流回路、回生用のダイナミックブレーキ回路を1つのパッケージ内に納めたパワー集積モジュール(Power Integrated Module)に発展してきている。
図6は電圧形インバータの回路構成図である。インバータ回路には、用途により幾つかの種類があるが、電圧形インバータ方式は、現在市場で最も多く適用されているものである。この中で、パワー半導体デバイスが適用されているのは、交流電流をダイオードを用いて整流し直流電流に変換するコンバータ回路部1、直流電流をIGBT等のスイッチング素子を用いてPWM(Pulse Width Modulation)制御により交流電流を出力するインバータ回路部2、出力端子が接続されるモータの回生動作時に発生するエネルギによる電圧の上昇を抑制するダイナミックブレーキ回路部3である。
【0003】
これらの各回路部は、インバータ装置の容量に応じて、単独のトランジスタチップを内蔵するデイスクリートトランジスタ、ダイオード製品や、1個〜7個組のトランジスタモジュールやダイオードモジュール等が選定されるが、比較的小容量の分野においては、それぞれの部品への回路配線が複雑になることや、インバータ装置への実装の手間がかかること、さらにこの部分がインバータ装置の主回路にあたることから、絶縁や放熱設計に多大な労力がかかることが問題となっていた。
【0004】
このため、インバータの主回路部を1つのパッケージに納めたパワー集積モジュールが製品化されてきた。
このパワー集積モジュールにおいては以下の事項の更なる改善が望まれている。
(1)低損失化による高効率化
(2)モジュール外形の小型化
(3)ピン形状端子によるはんだ付け実装の容易化
(4)温度センサ内蔵によるチップ温度保護の確実化
(5)系列充実による同一外形インバータへの適用拡大
(6)周辺回路部を1パッケージに取り込んだ高機能化
【0005】
【発明が解決しようとする課題】
近年、インバータ装置のさらなる小型化、簡素化の要求は強く、製品の小型化の課題はもちろんのこと、装置全体としての小型化が一番の課題であり、製品開発においては周辺回路を踏まえた総合設計が重要となる。図6に示すように、従来インバータ装置では、中間コンデンサ4の突入電流を抑制する回路として充電抵抗5と電磁開閉器等のメカニカルリレー6が、コンバータ回路部1とインバータ回路部2との間に適用されていた。
しかし、この電磁開閉器等のメカニカルリレー6を用いたものでは小型化が困難であるという課題があった。
本発明は、上記の点に鑑みなされたものであり、その目的は更なる装置の小型化と簡素化を図ることである。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、メカニカルリレーに換えてパワー集積モジュールにさらに直流中間コンデンサの突入電流抑制用のサイリスタを内蔵した。これにより、従来メカニカルリレーで入力電圧毎に必要だった個別設計を共通簡素化すると共に装置の大幅な小型化を可能にする。さらに半導体素子を使用しコンタクタ接点フリー化を実現したことにより、高信頼性、接点開閉時のノイズ低減、機械接点では対応しきれない瞬時停電復帰時の突入電流抑制などが実現できる。
【0007】
また、モジュールでのサイリスタ出力端子を直流中間端子の近傍に配置したことにより、コンバータ回路部との配線が短くすることができ、コンバータ回路部とインバータ回路部との間の内部配線インピーダンスを低減することができる。
また、サイリスタチップをインバータ回路部及びダイナミックブレーキ回路部が搭載される回路基板とは別の絶縁基板に搭載したことにより、インバータ回路部、ダイナミックブレーキ回路部からの熱の影響を抑制できる。
また、サイリスタチップは、モリブデンの台座を介して絶縁基板に実装することにより、絶縁耐圧の向上、熱抵抗低減、熱応力の緩和が図られる。
更に全ての端子をモジュールの外周端の4辺に配列する、あるいは各ピン端子を2本1組で設けることで、外部配線の自由度を高める。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を図1から図5に示す実施例に基づいて説明する。なお、各実施例において、図6に対応する部材には同じ符号を付してその説明は省略する。
図1は本発明の実施例のモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図である。図1において、7は側壁を含めたモジュールの枠体である。8は銅ベースであり、この銅ベース面を放熱体上に載せて9のねじ穴でねじ締めして固定する。端子10は上に載せるプリント板(図示せず)にはんだ付け実装が容易なようにピン形状としてある。従来、パワーモジュールとインバータ装置周辺回路との接続は、制御端子部ではコネクタまたははんだ付けとし、主回路部端子ではバスバーまたはプリント基板にねじ止めが主流であった。しかし、パワー集積モジュールが適用される容量帯においては、生産コスト削減への強い要求があり、プリント基板へ主回路、制御回路ともに配線し、パワーモジュールも一括してはんだフローを行う方式が主流となってきている。本発明の実施例では、同一面上に主回路、制御回路両方の端子を配列し、全端子を4隅に配置した上で、細形のピン形状としている。そして、コネクタ接続にも対応するように、制御端子のピン端子は汎用コネクタが使用可能な2.54mmピッチの金めっき端子とし、コネクタ実装時に確実な実装を行う為のガイドピン11を備えている。
【0009】
この、4隅に配置される端子のうち、Gがサイリスタチップ12のゲートに接続されるピン端子であり、Kがサイリスタチップ12のカソードに接続されるピン端子であり、P(A)がサイリスタチップ12のアノードに接続されるピン端子である。そして、このP(A)端子に隣接してその近傍に設けられているのがインバータ回路部の入力側端子であるP1のピン端子である。このように、モジュールでのサイリスタ出力端子Kを直流中間端子P(A)、 P1の近傍に配置したことにより、コンバータ回路部との配線が短くすることができ、コンバータ回路部とインバータ回路部との間の内部配線インピーダンスを低減することができる。
【0010】
図2は本発明の異なる実施例のモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図である。図2において、図1と異なる点は、各ピン端子をそれぞれ2本ずつ立ち上げている点である。これにより、大容量化にも対応することができる。また、(c)に示すように、サイリスタチップ12は、6個のダイオードチップ13の搭載される絶縁基板14に搭載されており、インバータ回路部の搭載される基板15と隔てられている。このように、サイリスタチップ12をインバータ回路部及びダイナミックブレーキ回路部が搭載される回路基板15とは別の絶縁基板14に搭載したことにより、インバータ回路部、ダイナミックブレーキ回路部からの熱の影響を抑制できる。なお、16は各部を接続するためのボンデイングワイヤである。
【0011】
図3は、図1、図2のモジュールの回路構成図である。この回路図では、新たにサイリスタ12とモジュール内の温度検出のためのサーミスタ17が設けられている。回路図の各部に記載されている数字は、図1、図2にモジュールの側壁に記載されているピン端子の数字に対応している。
図4は、突入電流抑制回路の要部回路と動作波形を示した図である。図4において、図6にて説明したが、コンバータ回路部とインバータ回路部との間には、中間コンデンサが接続される。この中間コンデンサの突入電流を抑制する回路として、充電抵抗とサイリスタの並列回路からなる突入電流抑制回路が用いられている。即ち、インバータ装置の動作開始時は、サイリスタはオンさせず、充電抵抗を介しての電流i1を中間コンデンサに供給する。そして、電流i1で所定の電荷が中間コンデンサに蓄積された時点でサイリスタをオンさせて、サイリスタを介して電流i2(i1>>i2)を流すようにする。以後サイリスタはインバータ装置の停止時まで導通させておく。
【0012】
図5は、図1、図2のモジュールに内蔵させるサイリスタチップ12の外形図であり、(a)は平面図であり、(b)は側面図である。図5において、18はパッシベーション膜であり、19ははんだであり、20はモリブデンの台座である。サイリスタチップ12は、チップの外周端にパッシベーション膜18を備えているが、絶縁基板へ実装した時の充分な絶縁耐圧を確保することができない。そこで、本発明では、サイリスタチップ12の下面側にモリブデンの台座20をはんだ19で接合することによって、絶縁基板上の配線パターンとの絶縁耐圧を確保している。
【0013】
【発明の効果】
以上述べたように、本発明の構成によれば次記の効果を奏する。
メカニカルリレーに換えてパワー集積モジュールにさらに直流中間コンデンサの突入電流抑制用のサイリスタを内蔵した。これにより、従来メカニカルリレーで入力電圧毎に必要だった個別設計を共通簡素化すると共に装置の大幅な小型化を可能にする。さらに半導体素子を使用しコンタクタ接点フリー化を実現したことにより、高信頼性、接点開閉時のノイズ低減、機械接点では対応しきれない瞬時停電復帰時の突入電流抑制などが実現できる。
また、モジュールでのサイリスタ出力端子を直流中間端子の近傍に配置したことにより、コンバータ回路部との配線が短くすることができ、コンバータ回路部とインバータ回路部との間の内部配線インピーダンスを低減することができる。
また、サイリスタチップをインバータ回路部及びダイナミックブレーキ回路部が搭載される回路基板とは別の絶縁基板に搭載したことにより、インバータ回路部、ダイナミックブレーキ回路部からの熱の影響を抑制できる。
【0014】
また、サイリスタチップは、モリブデンの台座を介して絶縁基板に実装することにより、絶縁耐圧の向上、熱抵抗低減、熱応力の緩和が図られる。
更に全ての端子をモジュールの外周端の4辺に配列する、あるいは各ピン端子を2本1組で設けることで、外部配線の自由度を高める。
【図面の簡単な説明】
【図1】本発明の実施例のモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図
【図2】本発明の異なる実施例のモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図
【図3】図1、図2のモジュールの回路構成図
【図4】突入電流抑制回路の要部回路と動作波形を示した図
【図5】図1、図2のモジュールに内蔵させるサイリスタチップ12の外形図であり、(a)は平面図であり、(b)は側面図
【図6】電圧形インバータの回路構成図
【符号の説明】
1 コンバータ回路部
2 インバータ回路部
3 ダイナミックブレーキ回路部
4 中間コンデンサ
5 充電抵抗
12 サイリスタチップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device intended for an intelligent power module applied to an inverter device or the like, and more particularly to a structure having a built-in thyristor.
[0002]
[Prior art]
The IGBT has been developed by adding attention and improvement in place of the conventional bipolar transistor, mainly in the industrial field, with the rapid development of power electronics in recent years. IGBTs have been applied in a wide range of fields such as industrial, transportation, and home appliances as IGBT modules that are equipped with multiple IGBT chips and diode chips and packaged together with an insulating plate and a base plate for the purpose of application to inverter devices in particular. Yes.
In addition to the inverter circuit, the IGBT module has a rectifier circuit for input current and a dynamic brake circuit for regeneration in one package for the purpose of further hybridization in response to demands for miniaturization and high performance of the inverter device. It has developed into a power integrated module (Power Integrated Module).
FIG. 6 is a circuit configuration diagram of the voltage source inverter. There are several types of inverter circuits depending on the application, but the voltage source inverter method is the most widely used in the market. Among them, the power semiconductor device is applied to a converter circuit unit 1 that rectifies an alternating current into a direct current by using a diode and converts the direct current into a PWM (Pulse Width Modulation) using a switching element such as an IGBT. ) An
[0003]
For each of these circuit units, a discrete transistor, a diode product, or a set of 1 to 7 transistor modules or diode modules, etc., are selected depending on the capacity of the inverter device. In the field of small capacity, the circuit wiring to each component is complicated, it takes time to mount on the inverter device, and this part corresponds to the main circuit of the inverter device. It took a lot of labor to pose a problem.
[0004]
For this reason, power integrated modules in which the main circuit portion of the inverter is contained in one package have been commercialized.
In this power integrated module, further improvement of the following matters is desired.
(1) High efficiency due to low loss (2) Miniaturization of module outline (3) Ease of solder mounting with pin-shaped terminals (4) Ensuring chip temperature protection with built-in temperature sensor (5) By enhancing the series Expansion of application to inverters with the same external shape (6) Higher functionality by incorporating peripheral circuit in one package
[Problems to be solved by the invention]
In recent years, there has been a strong demand for further miniaturization and simplification of inverter devices. Of course, miniaturization of the device as a whole is the first issue, not to mention miniaturization of the product. Comprehensive design is important. As shown in FIG. 6, in the conventional inverter device, a
However, there is a problem that it is difficult to reduce the size of the device using the mechanical relay 6 such as an electromagnetic switch.
The present invention has been made in view of the above points, and an object thereof is to further reduce the size and simplification of the apparatus.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a thyristor for suppressing an inrush current of a DC intermediate capacitor is further incorporated in the power integrated module in place of the mechanical relay. This simplifies the common design required for each input voltage in the conventional mechanical relay, and enables a significant downsizing of the device. Furthermore, by using a semiconductor element and eliminating contactor contacts, it is possible to achieve high reliability, reduced noise during contact opening and closing, and suppression of inrush current upon recovery from an instantaneous power failure that cannot be handled by mechanical contacts.
[0007]
Further, by arranging the thyristor output terminal in the module in the vicinity of the DC intermediate terminal, the wiring with the converter circuit unit can be shortened, and the internal wiring impedance between the converter circuit unit and the inverter circuit unit is reduced. be able to.
Further, by mounting the thyristor chip on an insulating substrate different from the circuit substrate on which the inverter circuit portion and the dynamic brake circuit portion are mounted, the influence of heat from the inverter circuit portion and the dynamic brake circuit portion can be suppressed.
Further, the thyristor chip is mounted on an insulating substrate via a molybdenum pedestal, thereby improving the withstand voltage, reducing the thermal resistance, and relaxing the thermal stress.
Furthermore, all the terminals are arranged on the four sides of the outer peripheral edge of the module, or each pin terminal is provided in one set to increase the degree of freedom of external wiring.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on the examples shown in FIGS. In each embodiment, members corresponding to those in FIG. 6 are denoted by the same reference numerals and description thereof is omitted.
1A and 1B are external views of a module according to an embodiment of the present invention. FIG. 1A is a plan view, FIG. 1B is a side view, and FIG. 1C is a perspective view in which a central portion of FIG. In FIG. 1,
[0009]
Of the terminals arranged at the four corners, G is a pin terminal connected to the gate of the
[0010]
2A and 2B are external views of modules according to different embodiments of the present invention, in which FIG. 2A is a plan view, FIG. 2B is a side view, and FIG. 2C is a perspective view in which a central portion of FIG. 2 is different from FIG. 1 in that two pin terminals are started up. As a result, the capacity can be increased. Further, as shown in (c), the
[0011]
FIG. 3 is a circuit configuration diagram of the module of FIGS. 1 and 2. In this circuit diagram, a
FIG. 4 is a diagram showing a main circuit and operation waveforms of the inrush current suppression circuit. In FIG. 4, as described in FIG. 6, an intermediate capacitor is connected between the converter circuit unit and the inverter circuit unit. As a circuit for suppressing the inrush current of the intermediate capacitor, an inrush current suppressing circuit including a parallel circuit of a charging resistor and a thyristor is used. That is, at the start of the operation of the inverter device, the thyristor is not turned on and the current i1 through the charging resistor is supplied to the intermediate capacitor. Then, when a predetermined charge is accumulated in the intermediate capacitor with the current i1, the thyristor is turned on so that the current i2 (i1 >> i2) flows through the thyristor. Thereafter, the thyristor is kept conductive until the inverter device is stopped.
[0012]
5A and 5B are external views of the
[0013]
【The invention's effect】
As described above, according to the configuration of the present invention, the following effects can be obtained.
In place of the mechanical relay, the power integrated module also has a built-in thyristor to suppress the inrush current of the DC intermediate capacitor. This simplifies the common design required for each input voltage in the conventional mechanical relay, and enables a significant downsizing of the device. Furthermore, by using a semiconductor element and eliminating contactor contacts, it is possible to achieve high reliability, reduced noise during contact opening and closing, and suppression of inrush current upon recovery from an instantaneous power failure that cannot be handled by mechanical contacts.
Further, by arranging the thyristor output terminal in the module in the vicinity of the DC intermediate terminal, the wiring with the converter circuit unit can be shortened, and the internal wiring impedance between the converter circuit unit and the inverter circuit unit is reduced. be able to.
Further, by mounting the thyristor chip on an insulating substrate different from the circuit substrate on which the inverter circuit portion and the dynamic brake circuit portion are mounted, the influence of heat from the inverter circuit portion and the dynamic brake circuit portion can be suppressed.
[0014]
Further, the thyristor chip is mounted on an insulating substrate via a molybdenum pedestal, thereby improving the withstand voltage, reducing the thermal resistance, and relaxing the thermal stress.
Furthermore, all the terminals are arranged on the four sides of the outer peripheral edge of the module, or each pin terminal is provided in one set to increase the degree of freedom of external wiring.
[Brief description of the drawings]
1A is a plan view, FIG. 1B is a side view, and FIG. 1C is a perspective view in which a central portion of FIG. 2A is opened. FIGS. 3A and 3B are external views of modules of different embodiments of the present invention, FIG. 3A is a plan view, FIG. 3B is a side view, and FIG. 3C is a perspective view in which a central portion of FIG. 1 and 2 are circuit diagrams of the module of FIG. 2. FIG. 4 is a diagram showing the main circuit and operation waveforms of the inrush current suppression circuit. FIG. 5 is an outline view of the
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記コンバータ回路部の出力の一端と前記サイリスタの一端を接続するとともにこの接続点に接続される第1の直流中間端子と、
前記サイリスタに接続されるサイリスタ出力端子と、
前記インバータ回路部の入力の一端に接続される第2の直流中間端子と、
前記コンバータ回路部の出力の他端に接続される第3の直流中間端子と、
前記インバータ回路部の入力の他端に接続される第4の直流中間端子と、
を、それぞれ前記枠体の外周部から外部へ導出するとともに、
前記第1,第2の直流中間端子および前記サイリスタ出力端子を近接させて配置し、
前記第3,第4の直流中間端子を近接させて配置したことを特徴とする半導体装置。In a semiconductor device in which a converter circuit unit, an inverter circuit unit, and a thyristor are built in a common frame,
The first and the DC intermediate terminal connected to the connection point with connecting one end of one end and the thyristor output of the converter circuit unit,
A thyristor output terminal connected to the thyristor;
A second DC intermediate terminal connected to one end of the input of the inverter circuit unit;
A third DC intermediate terminal connected to the other end of the output of the converter circuit unit;
A fourth direct current intermediate terminal connected to the other end of the input of the inverter circuit unit;
Are respectively derived from the outer periphery of the frame body to the outside,
The first and second DC intermediate terminals and the thyristor output terminal are arranged close to each other,
A semiconductor device, wherein the third and fourth direct current intermediate terminals are arranged close to each other.
前記半導体装置に接続されるインバータ装置周辺回路と、インバータの主回路を配置したプリント基板を、前記第1〜第4の直流中間端子、前記サイリスタ出力端子、前記コンバータ回路部への入力端子、前記インバータからの出力端子の各ピン端子に一括してはんだ付けしたことを特徴とするインバータ装置。The semiconductor device according to claim 1, wherein the first to fourth direct current intermediate terminals and the thyristor output terminal are pin terminals, and other input terminals to the converter circuit unit and outputs from the inverter. Terminal and control terminal as pin terminals,
An inverter device peripheral circuit connected to the semiconductor device, and a printed circuit board on which a main circuit of the inverter is arranged, the first to fourth DC intermediate terminals, the thyristor output terminal, an input terminal to the converter circuit unit, the An inverter device characterized by being soldered together to each pin terminal of an output terminal from the inverter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001033536A JP4631179B2 (en) | 2001-02-09 | 2001-02-09 | Semiconductor device and inverter device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001033536A JP4631179B2 (en) | 2001-02-09 | 2001-02-09 | Semiconductor device and inverter device using the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010212967A Division JP5024439B2 (en) | 2010-09-24 | 2010-09-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002238260A JP2002238260A (en) | 2002-08-23 |
JP4631179B2 true JP4631179B2 (en) | 2011-02-16 |
Family
ID=18897274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001033536A Expired - Lifetime JP4631179B2 (en) | 2001-02-09 | 2001-02-09 | Semiconductor device and inverter device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4631179B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535737B2 (en) | 2002-07-30 | 2009-05-19 | Daikin Industries, Ltd. | AC/AC multiple-phase power converter configured to be mounted on a substrate |
JP2006049341A (en) | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
JP5186829B2 (en) * | 2007-08-07 | 2013-04-24 | ダイキン工業株式会社 | Direct power converter |
JP5503864B2 (en) * | 2008-10-20 | 2014-05-28 | 株式会社日立産機システム | Power semiconductor module |
JP5315378B2 (en) * | 2011-05-23 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | Semiconductor device for DC / DC converter |
JP2015065339A (en) * | 2013-09-25 | 2015-04-09 | 三菱電機株式会社 | Semiconductor device |
JP5830559B2 (en) * | 2014-03-14 | 2015-12-09 | 株式会社日立産機システム | Power semiconductor module |
JP6824103B2 (en) * | 2017-04-25 | 2021-02-03 | 三菱電機株式会社 | Power semiconductor devices and power semiconductor drive systems |
JP7528783B2 (en) | 2020-12-28 | 2024-08-06 | 富士電機株式会社 | Semiconductor Device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61225848A (en) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | Semiconductor rectifier |
JPH02130955A (en) * | 1988-11-11 | 1990-05-18 | Fuji Electric Co Ltd | Inverse-blocking transistor module |
JPH06165524A (en) * | 1992-11-25 | 1994-06-10 | Hitachi Ltd | Inverter apparatus |
JPH06169563A (en) * | 1992-12-01 | 1994-06-14 | Toshiba Corp | Pressure-welding type thyristor module |
JPH0974110A (en) * | 1995-09-06 | 1997-03-18 | Toshiba Corp | Semiconductor device |
JPH1141943A (en) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | Inverter controller |
JP2000295851A (en) * | 1999-04-09 | 2000-10-20 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
-
2001
- 2001-02-09 JP JP2001033536A patent/JP4631179B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61225848A (en) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | Semiconductor rectifier |
JPH02130955A (en) * | 1988-11-11 | 1990-05-18 | Fuji Electric Co Ltd | Inverse-blocking transistor module |
JPH06165524A (en) * | 1992-11-25 | 1994-06-10 | Hitachi Ltd | Inverter apparatus |
JPH06169563A (en) * | 1992-12-01 | 1994-06-14 | Toshiba Corp | Pressure-welding type thyristor module |
JPH0974110A (en) * | 1995-09-06 | 1997-03-18 | Toshiba Corp | Semiconductor device |
JPH1141943A (en) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | Inverter controller |
JP2000295851A (en) * | 1999-04-09 | 2000-10-20 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
Also Published As
Publication number | Publication date |
---|---|
JP2002238260A (en) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7046535B2 (en) | Architecture for power modules such as power inverters | |
US7301755B2 (en) | Architecture for power modules such as power inverters | |
US7292451B2 (en) | Architecture for power modules such as power inverters | |
US7289343B2 (en) | Architecture for power modules such as power inverters | |
US20020111050A1 (en) | Press (non-soldered) contacts for high current electrical connections in power modules | |
EP2871676A1 (en) | Semiconductor device | |
CN109727960A (en) | Semiconductor module, its manufacturing method and power-converting device | |
JP4538474B2 (en) | Inverter device | |
JP4631179B2 (en) | Semiconductor device and inverter device using the same | |
US8288838B2 (en) | Semiconductor unit | |
CN112968025A (en) | Intelligent power module and manufacturing method thereof | |
JP4055643B2 (en) | Inverter device | |
JPH1118429A (en) | Control module | |
JP2018121406A (en) | Power converter | |
CN112968622A (en) | Intelligent power module and intelligent power module structure adopting same | |
JP5024439B2 (en) | Semiconductor device | |
JP2001085613A (en) | Transfer mold power module | |
JP7571673B2 (en) | Semiconductor module, electrical component, and connection structure between semiconductor module and electrical component | |
WO2018180580A1 (en) | Semiconductor device and power conversion device | |
CN213519937U (en) | Intelligent power module semiconductor device | |
CN110148594B (en) | Intelligent power module and air conditioner | |
JP5119741B2 (en) | Switching module | |
JP2009277975A (en) | Semiconductor device | |
CN214480328U (en) | Intelligent power module and intelligent power module structure adopting same | |
CN214542229U (en) | Intelligent power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4631179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |