JP4626063B2

JP4626063B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4626063B2
Application number: JP2001027925A
Authority: JP
Inventors: 篤泰原田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-02-05
Filing date: 2001-02-05
Publication date: 2011-02-02
Anticipated expiration: 2021-02-05
Also published as: JP2002231856A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、更に詳しくは、ＣＳＰ（チップサイズパッケージ）型の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年における電子機器の小型化、軽量化の流れを受けて、その構成部品である半導体部品の更なる小型、軽量化の開発が進められている。その中核をなす半導体部品の１つにＣＳＰ型半導体パッケージ部品がある。
【０００３】
図６は、ＣＳＰ型半導体パッケージ部品の一構造例を示している。本例におけるＣＳＰ型半導体パッケージ部品１は、半導体チップ２と、インターポーザ基板３と、これらを電気的に接合するボンディングワイヤ４と、半導体チップ２及びボンディングワイヤ４を覆う封止樹脂５と、外部電極６とから構成される。外部電極６は、インターポーザ基板３を介して半導体チップ２の各電極（パッド）と導通すると共に、図示しないマザー基板のランドピッチに対応して配置形成されている。すなわち、インターポーザ基板３の再配線作用によって、半導体チップ２の電極ピッチがマザー基板のランドピッチに合わせて変更又は拡張されている。
【０００４】
このように、ＣＳＰ型半導体パッケージ部品は、パッケージサイズが半導体チップと同程度であると共に、その実装面に外部電極（端子）を有するため、ＱＦＰ(Quad Flat Package)やＳＯＰ(Small Outline Package)等のように外部リードがパッケージ本体の側面部から突出形成される半導体パッケージ部品と比較して部品実装面積を小さくすることができる。
【０００５】
しかしながら、上述した形態のＣＳＰ型半導体パッケージ部品１は、その製造にあたって半導体チップを１個片単位で取り扱うため大量生産にはあまり向いていないと同時に、インターポーザ基板３の作製に大きなコストがかかる。また、インターポーザ基板を使用しているため、パッケージ面積がチップ面積よりも大型化しているという問題がある。
【０００６】
これに対して、最近、ウェーハレベルＣＳＰと呼ばれる新しい半導体装置の製造方法が提案されている（特開２０００−２２８４５７号公報）。これは、図７に示すように、ウェーハプロセスの最終工程として、ポリイミドからなる封止樹脂１３層の形成及び外部電極１４の形成が行われ、その後ウェーハをダイシングして、ＣＳＰ型半導体パッケージ部品１１を完成させる方法である。これにより、大量生産化を図ることができると共に、封止樹脂１３の面積が半導体チップ１２の面積と同一となるため、部品全体の小型化を図ることができる。
【０００７】
ところが、上記の方法では以下に述べるような問題点がある。
【０００８】
図７に示したように、封止樹脂１３はチップ１２上面に配列形成された複数のバンプ１７間の絶縁層としても機能する。これら各バンプ１７は、チップ１２のパッド１５と配線１６を介して各々連絡しており、パッド１５の配置形態がバンプ１７の配置形態に置き換えられ、上記インターポーザ基板３（図６）と同様な再配線が行われている。しかしながら、これら配線１６及びバンプ１７の形成工程は、ウェーハ上面への成膜、レジスト塗布、露光、現像、エッチング、レジスト除去といった一連の半導体製造プロセスを繰り返すことによって行われるために、作業工程数及び部品生産コストが増大するという問題がある。
【０００９】
また、上記の方法で製造された半導体パッケージ部品１１においては、マザー基板との熱膨張係数の相違による実装信頼性が、図６を参照して説明した部品１に比べて低いという問題がある。これは、封止樹脂１３の応力緩和作用が、上記インターポーザ基板３に比べて低いためである。
【００１０】
以上のように、チップ一個片で取り扱う部品１、ウェーハプロセスで製造される部品１１にはそれぞれ特有の利点がある一方で、実装信頼性、生産コストの観点から無視できない欠点が存在し、これらの欠点を解消し得る技術の登場が望まれているのが現状である。
【００１１】
一方、特開２０００−２２８４５７号公報には、図８に示すような半導体装置の製造方法が記載されている。すなわち、半導体チップ２２をパッド２３が形成される回路面が上向きとなるように配置すると共に、その上方にパッド２３に対応する金属箔からなる導体パターン２５が形成された耐熱テープ２４を位置させた後、ＴＡＢツール２７で導体パターン２５をパッド２３へ熱圧着する（図８Ａ）。次いで、耐熱テープ２４の孔２８にディスペンサ２９のノズル３０をセットし、半導体チップ２２の回路面と耐熱テープ２４とストッパ２４との間に形成される隙間へ封止樹脂３１を充填する（図８Ｂ）。続いて耐熱テープ２４に対して半導体チップ２２を下方へ移動させ、導体パターン２５と共に封止樹脂３１を半導体チップ２２の回路面へ転写する（図８Ｃ）。その後、導体パターン２５の上端部へ外部電極となる半田ボール３２を形成することにより、図９に示すようなＣＳＰ型半導体パッケージ部品２１が構成される。
【００１２】
以上のように製造される半導体パッケージ部品２１によれば、半導体製造プロセスを用いることなく低コストでチップ面積と略同一のパッケージ面積を有する半導体パッケージ部品を得ることができる点で有利である。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記の方法により製造される半導体部品２１は、パッド２３の再配線という観点からは不利な側面をもつ。つまり、当該特開２０００−２２８４５７号公報にはパッド２３の再配線についての記載はあるが、それは図１０及び図１１に示した形態でしか得られない。すなわち、導体パターン２５を位置変更用パターン３３と共に形成し、この位置変更用パターン３３に半田ボール３２を形成することによって、樹脂層３１の表面上において再配線している。
【００１４】
したがって、図１１に示したように封止樹脂３１の表面には半田ボール３３だけでなく位置変更用パターン３３も外部へ露出し、隣接する半田ボール３３が当該位置変更用パターン３３へ接触しないように留意する必要性が生ずる。そのため、再配線の設計自由度が小さくなると共に、半田付け性にも影響を及ぼすおそれがある。また、今後の半導体チップの更なる小型化に対応することが困難となる。
【００１５】
本発明は上述の問題に鑑みてなされ、半導体プロセスを用いることなくチップ面積でパッケージ化することができると共に、実装信頼性を高め、再配線自由度をも向上させることができる半導体装置及びその製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の半導体装置は、複数の金属突起物が配列形成される回路面を有する半導体チップと、上記回路面を封止する樹脂層と、上記回路面上で配線され、一端部が上記樹脂層表面から外部へ露出されると共に、他端部に上記金属突起物が埋入される導電ペースト体とを備えたことを特徴とする。
【００１７】
また、以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、複数の金属突起物が配列形成される回路面を有する半導体チップ、又は上記半導体チップの集合体であるウェーハを用意する工程と、離型体の一表面に形成される所定の凹状パターン内へ導電材料を充填する工程と、上記導電材料へ上記金属突起物を埋入し、上記導電材料を上記回路面へ転写して導体パターンを形成する転写工程と、上記回路面に対し、上記導体パターンの頂部と同一又はこれよりも低く封止樹脂を形成する樹脂封止工程とを有することを特徴とする。
【００１８】
本発明では、離型体の凹状パターン内に充填した導電ペーストを半導体チップの回路面へ転写して導電ペースト体を形成し、これを樹脂封止して半導体装置を製造する。これにより、半導体製造プロセスを用いることなく半導体チップをチップ面積でパッケージ化することができる。
【００１９】
また、封止樹脂及び導電ペースト体がマザー基板と半導体チップとの間で応力緩和層として作用するので、実装信頼性の向上が図られると共に、金属突起物が導電ペースト体に埋入した形態で接合されるので導通が確保される。
【００２０】
更に、離型体の凹状パターンから転写された導電ペースト体は、半導体チップの回路面上で引き回し配線されることになるので、封止樹脂の表面から露出する導電ペースト体はその頂部のみとなり、これにより半導体チップの再配線設計自由度が向上するだけでなく、半田付け信頼性も向上する。
【００２１】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【００２２】
まず、図３を参照して本発明の第１の実施の形態による半導体装置について説明すると、半導体装置４１は主として、半導体チップ４２と、導電ペースト体４４と、樹脂層４５とから構成される。
【００２３】
半導体チップ４２の電極パッド（図示略）上には複数の金属突起物４３が形成されており、これら金属突起物４３が形成される半導体チップ４２の回路面４２ａを覆うようにエポキシ樹脂からなる樹脂層４５が設けられている。導電ペースト体４４は、一端部４４ａが樹脂層４５表面から外部へ露出されると共に、他端部４４ｂに金属突起物４３が埋入されている。本実施の形態では、導電ペースト体４４の上記一端部４４ａは、そのまま外部接続用電極として構成される。
【００２４】
導電ペースト体４４は、金属突起物４３が形成される位置で樹脂層４５を貫通し金属突起物４３の形成位置と同一の平面的位置で外部接続用電極を構成する直接配線層４４Ａと、金属突起物４３が形成されない位置で樹脂層４５を貫通し金属突起物４３の形成位置とは異なる平面的位置で外部接続用電極を構成する再配線層４４Ｂとを含む。再配線層４４Ｂにあっては、半導体チップ４２の回路面４２ａ上に形成された配線部４４ｃによって上記他端部４４ｂとの電気的接続がなされている。
【００２５】
金属突起物４３は、本実施の形態では金スタッドバンプで構成されるが、これに限ることなく、例えばメッキバンプで構成することも可能である。
【００２６】
次に、以上のように構成される半導体装置４１の製造方法について図１及び図２を参照して説明する。
【００２７】
まず、熱可塑性樹脂シートからなる離型体５０の一表面５０ａをプレス型５１を用いて加熱成形し、当該表面５０ａに第１凹部５２Ａ、第２凹部５２Ｂ及び第３凹部５２Ｃからなる凹状パターン５２を形成する（図１Ａ）。
【００２８】
ここで、第１凹部５２Ａは金属突起物４３（図３）の形成高さよりも大きな深さで形成されると共に、金属突起物４３よりも大きな面積で形成され、第２凹部５２Ｂは最も深く形成される。第３凹部５２Ｃは第１凹部５２Ａと第２凹部５２Ｂとの間を連絡する凹部で、本実施の形態においては当該第３凹部５２Ｃの形成深さは他の凹部と比べて最小とされる。これら第１〜第３凹部５２Ａ〜５２Ｃによって上述した導電パターン４４の再配線層４４Ｂが形成されることになる。また、直接配線層４４Ａは第１凹部５２Ａと第２凹部５２Ｂとを兼ねる凹部（図において５２Ａ（５２Ｂ）と符示する。）によって形成される。
【００２９】
続いて、離型体５０の表面５０ａに対し、第１〜第３凹部５２Ａ〜５２Ｃを覆い隠すようにして導電ペースト５３を印刷塗布する（図１Ｂ）。導電ペースト５３は、エポキシ樹脂等の熱硬化性樹脂に金属微粒子（本実施の形態では銀）を混入させてなるものである。
【００３０】
次いで、導電ペースト５３が半硬化状態になる温度まで導電ペースト５３を加熱し、半硬化した導電ペースト５３を離型体５０の表面５０ａが外部へ露出するまで研磨し、離型体５０の表面５０ａに導電ペースト５３のパターンを形成する（図１Ｃ）。
【００３１】
続いて、予め作製しておいた半導体チップ４２を回路面４２ａが下向きとなるように離型体５０の表面５０ａと対向配置した後、両者を貼り合わせることによって、回路面４２ａ上の金属突起物４３を、離型体５０の凹状パターン５２の第１凹部５２Ａ内に充填された導電ペースト５３内へ埋入させる（図２Ａ）。この導電ペースト５３への金属突起物４３の埋入工程は、半導体チップ４２（金属突起物４３）を導電ペースト５３が完全に硬化する温度にまで加熱し、導電ペースト５３へ金属突起物４３を圧入（熱圧着）することによって行われる。これにより、金属突起物４３は導電ペースト５３内で強固に保持されると共に導通が確保され、更に、導電ペースト５３が半導体チップ４２の回路面４２ａに接着される。
【００３２】
次に、半導体チップ４２を離型体５０の表面５０ａから剥がして、凹状パターン５２内の硬化した導電ペースト５３を半導体チップ４２の回路面４２ａへ転写する。これにより、図３を参照して説明した導電ペースト体４４が形成される（図２Ｂ）。
【００３３】
ここで、離型体５０は熱可塑性樹脂、導電ペースト５３は熱硬化性樹脂を主成分として構成されているので、導電ペースト体５３の離型作業が容易である。
【００３４】
続いて、半導体チップ４２の回路面４２ａを保護するために、回路面４２ａと導電ペースト体４３とを封止樹脂５４（図３における樹脂層４５に相当する。）によってモールドする（図２Ｃ）。封止樹脂５４は、本実施の形態ではエポキシ系樹脂が主成分の熱硬化性樹脂が用いられる。そして、モールドした封止樹脂５４を、導電ペースト体４４の頂部（図３における一端部４４ａ）が外部へ露出するまで研磨することによって、図３に示した半導体装置４１が作製される。
【００３５】
以上、本実施の形態によれば、半導体製造プロセスを用いることなく低コストでＬＧＡ(Land Grid Array)形態のＣＳＰ型半導体パッケージ部品を得ることができる。
【００３６】
図示しないマザー基板への実装は、マザー基板のランド面に対して樹脂層４５の表面から露出する導電ペースト体４４の一端部４４ａを直接半田付けすることによって行うことができる。このとき、樹脂層４５及び導電ペースト体４４自体によって応力緩和作用を出現させることができ、半導体チップ４２とマザー基板との熱膨張率の相違による実装信頼性の低下を防ぐことができる。また、金属突起物４３が導電ペースト体４４に埋入した形態で接合されるので、導通が確保される。
【００３７】
また、本実施の形態によれば、導電ペースト体４４を構成する再配線層４４Ｂが、半導体チップ４２の回路面４２ａ上で形成されるので、樹脂層４５の表面４５ａに露出する導電部は導電ペースト体４４の頂部（一端部４４ａ）のみである。これにより、樹脂層表面４５ａにおける導電部の配置レイアウトの設計自由度（再配線自由度）を高めることができると共に、隣接する導体部との間隙を広くとって半田付け信頼性の低下を防止することができる。
【００３８】
図４は、本発明の第２の実施の形態による半導体装置を示している。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
【００３９】
本実施の形態の半導体装置６１は主として、半導体チップ４２と、導電ペースト体４４と、樹脂層６５とから構成される。本実施の形態では、樹脂層６５の表面６５ａから導電ペースト体４４の頂部４４ａが約２０μｍ程度突出した構造を有している。この構成により、上述の第１の実施の形態における半導体装置４１よりも、マザー基板への実装作業性の向上を図っている。
【００４０】
なお、樹脂層表面６５ａからの導電ペースト体４４の突出長（約２０μｍ）は、一般的なマザー基板のランド厚（銅箔の厚さ）が同程度であることを考慮して決定されたものであるが、勿論、この値に限らない。
【００４１】
次に、半導体装置６１の製造方法について説明すると、本実施の形態の半導体装置６１は、図５に示すウェーハ６０からダイシング工程を経て個片とされる。すなわち、上述の第１の実施の形態においては半導体チップ４２を一個片単位でパッケージ化したが、本実施の形態では半導体チップ４２の集合体であるウェーハ状態でパッケージ化される。より具体的には、第１の実施の形態で説明した回路面４２ａ上への導電ペースト体４４の転写工程をウェーハレベルで行った後、樹脂封止工程をスピンコーティング法で行う。これにより、任意の層厚の樹脂層６５を形成でき、導電ペースト体４４の樹脂層表面６５ａからの突出量を制御することができる。
【００４２】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４３】
例えば以上の各実施の形態では、導電ペースト体４４として銀ペーストを採用したが、勿論、これだけに限らず、銅ペースト等の他の金属ペーストを用いることが可能である。
【００４４】
また、以上の各実施の形態では、樹脂層表面４５ａ，６５ａから露出する導電ペースト４４の一端部（頂部）４４ａをそのまま外部接続用電極として構成したが、これに代えて、当該一端部へ半田ボールを形成し、これを外部接続用電極とすることも可能である。
【００４５】
さらに、以上の第１の実施の形態において説明した半導体装置の製造プロセスをウェーハレベルで実施することも可能であり、この場合、樹脂封止工程を第２の実施の形態と同様にスピンコーティング法で行うことができる。
【００４６】
【発明の効果】
以上述べたように、本発明の半導体装置及びその製造方法によれば、以下の効果を得ることができる。
【００４７】
すなわち本発明の半導体装置によれば、封止樹脂及び、配線層である導電ペースト体が、マザー基板と半導体チップとの間で応力緩和層として作用するので、インターポーザ基板を用いることなく実装信頼性の向上が図られると共に、金属突起物が導電ペースト体に埋入した形態で接合されるので導通が確保される。また、半導体チップの回路面上で配線層の引き回しを行っているので、樹脂層表面における再配線設計自由度が向上するだけでなく、半田付け信頼性も向上させることができる。
【００４８】
また、本発明の半導体装置の製造方法によれば、上記の効果を有する半導体装置を、高価な半導体製造プロセスを用いることなく低コストで製造することができ、これにより生産性、実装信頼性に優れたＣＳＰ型半導体部品を得ることができる。
【００４９】
本発明によれば、半導体チップの回路面上において再配線される導電ペースト体を形成することができる。
【００５０】
本発明によれば、離型体から半導体チップ回路面への導電ペーストパターンの転写を容易に行うことができる。
【００５１】
本発明によれば、金属突起物と導電ペーストとを強固に結合させることができると共に、半導体チップ回路面に対する導電ペーストの接着機能を発揮させることができる。
【００５２】
本発明によれば、導電ペースト体の頂部を樹脂層表面と同一な面に容易に形成することができる。
【００５３】
本発明によれば、半導体チップ回路面を封止する樹脂層の高さを制御して、任意の突出長で樹脂層表面から突出する導電ペースト体を容易に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の製造工程を示す断面図であり、Ａは離型体への凹状パターンの形成工程、Ｂは離型体への導電ペーストの塗布工程、Ｃは凹状パターン内への導電ペーストの充填工程、をそれぞれ示している。
【図２】本発明の第１の実施の形態による半導体装置の製造工程を示す断面図であり、Ａ及びＢは半導体チップへの導電ペースト体の転写工程、Ｂは樹脂封止工程、をそれぞれ示している。
【図３】本発明の第１の実施の形態による半導体装置の構造を示す断面図である。
【図４】本発明の第２の実施の形態による半導体装置の構造を示す断面図である。
【図５】図４に示した半導体装置が一個片に分離される前のウェーハ状態を示す斜視図である。
【図６】従来のＣＳＰ型半導体部品の構造を示す断面図である。
【図７】従来の他のＣＳＰ型半導体部品の構造を示す断面図である。
【図８】従来の更に他のＣＳＰ型半導体部品の製造工程を示す断面であり、Ａは半導体チップに対する導電パターンの熱圧着工程、Ｂは樹脂封止工程、Ｃは半導体チップに対する導電パターン及び封止樹脂の転写工程、をそれぞれ示している。
【図９】図８に示した製造工程によって作製される半導体部品の構造を示す断面図である。
【図１０】図９に示した半導体部品の他の構造例を示す断面図である。
【図１１】図１０に示した半導体部品の斜視図である。
【符号の説明】
４１，６１…半導体装置、４２…半導体チップ、４２ａ…回路面、４３…金属突起物、４４…導電ペースト体、４４Ａ…直接配線層、４４Ｂ…再配線層、４４ａ…一端部（頂部）、４４ｂ…他端部、４４ｃ…配線部、４５，６５…樹脂層、５０…離型体、５２…凹状パターン、５２Ａ…第１凹部、５２Ｂ…第２凹部、５２Ｃ…第３凹部、５３…導電ペースト、５４…封止樹脂。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a CSP (chip size package) type semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
In response to the trend toward smaller and lighter electronic devices in recent years, the development of further smaller and lighter semiconductor components, which are component parts, has been promoted. One of the core semiconductor components is a CSP type semiconductor package component.
[0003]
FIG. 6 shows an example of the structure of a CSP type semiconductor package component. The CSP type semiconductor package component 1 in this example includes a semiconductor chip 2, an interposer substrate 3, a bonding wire 4 for electrically bonding them, a sealing resin 5 for covering the semiconductor chip 2 and the bonding wire 4, and an external electrode. 6. The external electrode 6 is electrically connected to each electrode (pad) of the semiconductor chip 2 through the interposer substrate 3 and is disposed and formed corresponding to a land pitch of a mother substrate (not shown). That is, due to the rewiring action of the interposer substrate 3, the electrode pitch of the semiconductor chip 2 is changed or expanded in accordance with the land pitch of the mother substrate.
[0004]
As described above, the CSP type semiconductor package component has the same package size as the semiconductor chip and has an external electrode (terminal) on the mounting surface. Therefore, QFP (Quad Flat Package), SOP (Small Outline Package), etc. As described above, the component mounting area can be reduced as compared with the semiconductor package component in which the external leads protrude from the side surface portion of the package body.
[0005]
However, the CSP type semiconductor package component 1 of the above-described form is not very suitable for mass production because a semiconductor chip is handled in a unit of one piece, and at the same time, a large cost is required for manufacturing the interposer substrate 3. Further, since the interposer substrate is used, there is a problem that the package area is larger than the chip area.
[0006]
In contrast, a new method for manufacturing a semiconductor device called a wafer level CSP has recently been proposed (Japanese Patent Laid-Open No. 2000-228457). As shown in FIG. 7, as a final step of the wafer process, a sealing resin 13 layer made of polyimide and an external electrode 14 are formed, and then the wafer is diced to produce a CSP type semiconductor package component 11. It is a method to complete. Thereby, mass production can be achieved, and the area of the sealing resin 13 is the same as the area of the semiconductor chip 12, so that the entire component can be downsized.
[0007]
However, the above method has the following problems.
[0008]
As shown in FIG. 7, the sealing resin 13 also functions as an insulating layer between the plurality of bumps 17 arranged on the upper surface of the chip 12. These bumps 17 are in communication with the pads 15 of the chip 12 via the wirings 16, and the arrangement form of the pads 15 is replaced with the arrangement form of the bumps 17, and the same arrangement as the interposer substrate 3 (FIG. 6) is performed. Wiring is done. However, since the wiring 16 and the bump 17 are formed by repeating a series of semiconductor manufacturing processes such as film formation on the wafer upper surface, resist application, exposure, development, etching, and resist removal, the number of work steps and There is a problem that the part production cost increases.
[0009]
In addition, the semiconductor package component 11 manufactured by the above method has a problem that the mounting reliability due to the difference in thermal expansion coefficient from the mother substrate is lower than that of the component 1 described with reference to FIG. This is because the stress relaxation effect of the sealing resin 13 is lower than that of the interposer substrate 3.
[0010]
As described above, the component 1 handled by a single chip and the component 11 manufactured by the wafer process have unique advantages, but have disadvantages that cannot be ignored from the viewpoint of mounting reliability and production cost. The present situation is that the advent of technology that can eliminate the drawbacks is desired.
[0011]
On the other hand, Japanese Patent Application Laid-Open No. 2000-228457 describes a method for manufacturing a semiconductor device as shown in FIG. That is, the semiconductor chip 22 is disposed so that the circuit surface on which the pad 23 is formed is directed upward, and the heat-resistant tape 24 on which the conductor pattern 25 made of a metal foil corresponding to the pad 23 is formed is positioned above the semiconductor chip 22. Then, the conductor pattern 25 is thermocompression bonded to the pad 23 with the TAB tool 27 (FIG. 8A). Next, the nozzle 30 of the dispenser 29 is set in the hole 28 of the heat-resistant tape 24, and the sealing resin 31 is filled into the gap formed between the circuit surface of the semiconductor chip 22 and the heat-resistant tape 24 and the stopper 24 (FIG. 8B). ). Subsequently, the semiconductor chip 22 is moved downward with respect to the heat-resistant tape 24, and the sealing resin 31 together with the conductor pattern 25 is transferred to the circuit surface of the semiconductor chip 22 (FIG. 8C). Thereafter, a solder ball 32 serving as an external electrode is formed on the upper end portion of the conductor pattern 25, whereby the CSP type semiconductor package component 21 as shown in FIG. 9 is configured.
[0012]
The semiconductor package component 21 manufactured as described above is advantageous in that a semiconductor package component having substantially the same package area as the chip area can be obtained at low cost without using a semiconductor manufacturing process.
[0013]
[Problems to be solved by the invention]
However, the semiconductor component 21 manufactured by the above method has a disadvantageous aspect from the viewpoint of rewiring the pads 23. That is, the Japanese Patent Laid-Open No. 2000-228457 describes rewiring of the pad 23, but it can be obtained only in the form shown in FIGS. That is, the conductor pattern 25 is formed together with the position changing pattern 33, and the solder balls 32 are formed on the position changing pattern 33, thereby rewiring on the surface of the resin layer 31.
[0014]
Therefore, as shown in FIG. 11, not only the solder balls 33 but also the position changing patterns 33 are exposed to the surface of the sealing resin 31 so that the adjacent solder balls 33 do not contact the position changing patterns 33. Need to be noted. For this reason, the degree of freedom in rewiring design is reduced, and solderability may be affected. In addition, it becomes difficult to cope with further downsizing of the future semiconductor chip.
[0015]
The present invention has been made in view of the above-described problems, and can be packaged with a chip area without using a semiconductor process, and can improve packaging reliability and improve rewiring freedom, and its manufacture. It is an object to provide a method.
[0016]
[Means for Solving the Problems]
In solving the above problems, a semiconductor device according to the present invention includes a semiconductor chip having a circuit surface on which a plurality of metal protrusions are arranged, a resin layer for sealing the circuit surface, and wiring on the circuit surface. And a conductive paste body in which one end is exposed to the outside from the surface of the resin layer and the metal protrusion is embedded in the other end.
[0017]
In order to solve the above problems, a method for manufacturing a semiconductor device according to the present invention provides a semiconductor chip having a circuit surface on which a plurality of metal protrusions are formed or a wafer that is an assembly of the semiconductor chips. A step of filling the conductive material into a predetermined concave pattern formed on one surface of the mold release body, embedding the metal protrusion in the conductive material, and transferring the conductive material to the circuit surface. And a transfer step for forming a conductor pattern, and a resin sealing step for forming a sealing resin on the circuit surface, which is the same as or lower than the top of the conductor pattern.
[0018]
In the present invention, the conductive paste filled in the concave pattern of the release body is transferred to the circuit surface of the semiconductor chip to form a conductive paste body, which is resin-sealed to manufacture a semiconductor device. Thereby, a semiconductor chip can be packaged with a chip area without using a semiconductor manufacturing process.
[0019]
In addition, since the sealing resin and the conductive paste body act as a stress relaxation layer between the mother substrate and the semiconductor chip, the mounting reliability is improved and the metal protrusion is embedded in the conductive paste body. Since it is joined, conduction is ensured.
[0020]
Furthermore, since the conductive paste body transferred from the concave pattern of the release body is routed and wired on the circuit surface of the semiconductor chip, the conductive paste body exposed from the surface of the sealing resin is only at the top, This not only improves the degree of freedom for rewiring design of the semiconductor chip, but also improves the soldering reliability.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0022]
First, the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. 3. The semiconductor device 41 mainly includes a semiconductor chip 42, a conductive paste body 44, and a resin layer 45.
[0023]
A plurality of metal protrusions 43 are formed on electrode pads (not shown) of the semiconductor chip 42, and a resin made of an epoxy resin so as to cover the circuit surface 42a of the semiconductor chip 42 on which the metal protrusions 43 are formed. A layer 45 is provided. One end portion 44a of the conductive paste body 44 is exposed from the surface of the resin layer 45 to the outside, and a metal protrusion 43 is embedded in the other end portion 44b. In the present embodiment, the one end portion 44a of the conductive paste body 44 is configured as an external connection electrode as it is.
[0024]
The conductive paste body 44 includes a direct wiring layer 44A that penetrates the resin layer 45 at a position where the metal protrusion 43 is formed and forms an external connection electrode at the same planar position as the formation position of the metal protrusion 43, and a metal And a rewiring layer 44B that penetrates the resin layer 45 at a position where the protrusion 43 is not formed and forms an external connection electrode at a planar position different from the position where the metal protrusion 43 is formed. In the rewiring layer 44B, electrical connection with the other end portion 44b is made by a wiring portion 44c formed on the circuit surface 42a of the semiconductor chip 42.
[0025]
In the present embodiment, the metal protrusions 43 are composed of gold stud bumps. However, the metal protrusions 43 are not limited thereto, and may be composed of, for example, plated bumps.
[0026]
Next, a method for manufacturing the semiconductor device 41 configured as described above will be described with reference to FIGS.
[0027]
First, one surface 50a of the release body 50 made of a thermoplastic resin sheet is heat-molded by using a press die 51, and the concave pattern 52 made of the first recess 52A, the second recess 52B, and the third recess 52C is formed on the surface 50a. (FIG. 1A).
[0028]
Here, the first recess 52A is formed with a depth larger than the formation height of the metal protrusion 43 (FIG. 3), and is formed with an area larger than the metal protrusion 43, and the second recess 52B is formed deepest. Is done. The third recess 52C is a recess that communicates between the first recess 52A and the second recess 52B. In the present embodiment, the formation depth of the third recess 52C is minimized as compared with other recesses. The rewiring layer 44B of the conductive pattern 44 described above is formed by the first to third recesses 52A to 52C. Further, the direct wiring layer 44A is formed by a concave portion (denoted as 52A (52B) in the drawing) that serves as the first concave portion 52A and the second concave portion 52B.
[0029]
Subsequently, the conductive paste 53 is printed and applied to the surface 50a of the release body 50 so as to cover the first to third recesses 52A to 52C (FIG. 1B). The conductive paste 53 is obtained by mixing fine metal particles (silver in the present embodiment) into a thermosetting resin such as an epoxy resin.
[0030]
Next, the conductive paste 53 is heated to a temperature at which the conductive paste 53 is in a semi-cured state, the semi-cured conductive paste 53 is polished until the surface 50a of the release body 50 is exposed to the outside, and the surface 50a of the release body 50 A pattern of the conductive paste 53 is formed on the substrate (FIG. 1C).
[0031]
Subsequently, after the semiconductor chip 42 prepared in advance is disposed so as to face the surface 50a of the release body 50 so that the circuit surface 42a faces downward, the metal protrusions on the circuit surface 42a are bonded together. 43 is embedded in the conductive paste 53 filled in the first concave portion 52A of the concave pattern 52 of the release body 50 (FIG. 2A). In the process of embedding the metal protrusions 43 in the conductive paste 53, the semiconductor chip 42 (metal protrusions 43) is heated to a temperature at which the conductive paste 53 is completely cured, and the metal protrusions 43 are press-fitted into the conductive paste 53. (Thermocompression bonding) is performed. As a result, the metal protrusion 43 is firmly held in the conductive paste 53 and electrical conduction is ensured, and the conductive paste 53 is bonded to the circuit surface 42 a of the semiconductor chip 42.
[0032]
Next, the semiconductor chip 42 is peeled off from the surface 50 a of the release body 50, and the cured conductive paste 53 in the concave pattern 52 is transferred to the circuit surface 42 a of the semiconductor chip 42. As a result, the conductive paste body 44 described with reference to FIG. 3 is formed (FIG. 2B).
[0033]
Here, since the release body 50 is composed of a thermoplastic resin and the conductive paste 53 is composed mainly of a thermosetting resin, the release work of the conductive paste body 53 is easy.
[0034]
Subsequently, in order to protect the circuit surface 42a of the semiconductor chip 42, the circuit surface 42a and the conductive paste body 43 are molded with a sealing resin 54 (corresponding to the resin layer 45 in FIG. 3) (FIG. 2C). In this embodiment, the sealing resin 54 is a thermosetting resin mainly composed of an epoxy resin. Then, the molded sealing resin 54 is polished until the top portion (one end portion 44a in FIG. 3) of the conductive paste body 44 is exposed to the outside, whereby the semiconductor device 41 shown in FIG. 3 is manufactured.
[0035]
As described above, according to the present embodiment, a CSP type semiconductor package component in the LGA (Land Grid Array) form can be obtained at low cost without using a semiconductor manufacturing process.
[0036]
Mounting on a mother board (not shown) can be performed by directly soldering one end portion 44a of the conductive paste body 44 exposed from the surface of the resin layer 45 to the land surface of the mother board. At this time, a stress relaxation action can be caused by the resin layer 45 and the conductive paste body 44 itself, and a decrease in mounting reliability due to a difference in thermal expansion coefficient between the semiconductor chip 42 and the mother substrate can be prevented. Moreover, since the metal protrusion 43 is joined in the form embedded in the conductive paste body 44, conduction is ensured.
[0037]
Further, according to the present embodiment, since the rewiring layer 44B constituting the conductive paste body 44 is formed on the circuit surface 42a of the semiconductor chip 42, the conductive portion exposed on the surface 45a of the resin layer 45 is conductive. Only the top portion (one end portion 44 a) of the paste body 44. As a result, the degree of freedom in designing and arranging the layout of the conductive portions on the resin layer surface 45a (the degree of freedom of rewiring) can be increased, and a gap between adjacent conductor portions is widened to prevent a decrease in soldering reliability. be able to.
[0038]
FIG. 4 shows a semiconductor device according to the second embodiment of the present invention. In the figure, portions corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
[0039]
The semiconductor device 61 of this embodiment is mainly composed of a semiconductor chip 42, a conductive paste body 44, and a resin layer 65. In the present embodiment, the top portion 44a of the conductive paste body 44 protrudes from the surface 65a of the resin layer 65 by about 20 μm. With this configuration, the mounting workability on the mother board is improved as compared with the semiconductor device 41 in the first embodiment described above.
[0040]
In addition, the protrusion length (about 20 μm) of the conductive paste body 44 from the resin layer surface 65a is determined in consideration of the fact that the land thickness (copper foil thickness) of a general mother board is comparable. However, of course, it is not limited to this value.
[0041]
Next, the manufacturing method of the semiconductor device 61 will be described. The semiconductor device 61 of the present embodiment is divided into individual pieces from the wafer 60 shown in FIG. 5 through a dicing process. That is, in the first embodiment described above, the semiconductor chips 42 are packaged in units of one piece, but in the present embodiment, the semiconductor chips 42 are packaged in a wafer state that is an aggregate of the semiconductor chips 42. More specifically, after performing the transfer process of the conductive paste 44 onto the circuit surface 42a described in the first embodiment at the wafer level, the resin sealing process is performed by a spin coating method. Thereby, the resin layer 65 of arbitrary layer thickness can be formed, and the protrusion amount from the resin layer surface 65a of the electrically conductive paste body 44 can be controlled.
[0042]
The embodiment of the present invention has been described above. Of course, the present invention is not limited to this, and various modifications can be made based on the technical idea of the present invention.
[0043]
For example, in each of the embodiments described above, a silver paste is employed as the conductive paste body 44. However, the present invention is not limited to this, and other metal pastes such as a copper paste can be used.
[0044]
In each of the above embodiments, one end (top) 44a of the conductive paste 44 exposed from the resin layer surfaces 45a and 65a is configured as an external connection electrode as it is. Instead, soldering is applied to the one end. It is also possible to form a ball and use it as an external connection electrode.
[0045]
Furthermore, the semiconductor device manufacturing process described in the first embodiment can also be performed at the wafer level. In this case, the resin sealing step is performed by the spin coating method as in the second embodiment. Can be done.
[0046]
【The invention's effect】
As described above, according to the semiconductor device and the manufacturing method thereof of the present invention, the following effects can be obtained.
[0047]
That is, according to the semiconductor device of the present invention, since the sealing resin and the conductive paste body as the wiring layer act as a stress relaxation layer between the mother substrate and the semiconductor chip, mounting reliability can be achieved without using an interposer substrate. In addition, the metal protrusions are joined in a form embedded in the conductive paste body, so that conduction is ensured. Further, since the wiring layer is routed on the circuit surface of the semiconductor chip, not only the rewiring design freedom on the surface of the resin layer is improved, but also the soldering reliability can be improved.
[0048]
In addition, according to the method for manufacturing a semiconductor device of the present invention, a semiconductor device having the above-described effects can be manufactured at a low cost without using an expensive semiconductor manufacturing process, thereby improving productivity and mounting reliability. An excellent CSP type semiconductor component can be obtained.
[0049]
According to the present invention, it is possible to form a conductive paste body that is redistributed on the circuit surface of a semiconductor chip.
[0050]
According to the present invention, it is possible to easily transfer the conductive paste pattern from the mold release body to the semiconductor chip circuit surface.
[0051]
According to the present invention, the metal protrusion and the conductive paste can be firmly bonded, and the function of bonding the conductive paste to the semiconductor chip circuit surface can be exhibited.
[0052]
According to the present invention, the top of the conductive paste body can be easily formed on the same surface as the resin layer surface.
[0053]
According to the present invention, it is possible to easily form a conductive paste body that protrudes from the surface of the resin layer with an arbitrary protrusion length by controlling the height of the resin layer that seals the semiconductor chip circuit surface.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention, where A is a step of forming a concave pattern on a mold release body, and B is an application of a conductive paste to a mold release body. Step C represents a step of filling the conductive pattern into the concave pattern.
FIGS. 2A and 2B are cross-sectional views showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention, wherein A and B are a process of transferring a conductive paste body to a semiconductor chip, and B is a resin sealing process, respectively. FIGS. Show.
FIG. 3 is a cross-sectional view showing the structure of the semiconductor device according to the first embodiment of the invention.
FIG. 4 is a cross-sectional view showing a structure of a semiconductor device according to a second embodiment of the present invention.
5 is a perspective view showing a wafer state before the semiconductor device shown in FIG. 4 is separated into one piece; FIG.
FIG. 6 is a cross-sectional view showing the structure of a conventional CSP type semiconductor component.
FIG. 7 is a cross-sectional view showing the structure of another conventional CSP type semiconductor component.
FIG. 8 is a cross-sectional view showing still another conventional CSP type semiconductor component manufacturing process, wherein A is a thermocompression bonding process of a conductive pattern to a semiconductor chip, B is a resin sealing process, and C is a conductive pattern and sealing for a semiconductor chip. The transfer process of the stop resin is shown respectively.
9 is a cross-sectional view showing a structure of a semiconductor component manufactured by the manufacturing process shown in FIG. 8;
10 is a cross-sectional view showing another structural example of the semiconductor component shown in FIG. 9;
11 is a perspective view of the semiconductor component shown in FIG.
[Explanation of symbols]
41, 61 ... Semiconductor device, 42 ... Semiconductor chip, 42a ... Circuit surface, 43 ... Metal projection, 44 ... Conductive paste, 44A ... Direct wiring layer, 44B ... Re-wiring layer, 44a ... One end (top), 44b ... other end part, 44c ... wiring part, 45, 65 ... resin layer, 50 ... mold release, 52 ... concave pattern, 52A ... first concave part, 52B ... second concave part, 52C ... third concave part, 53 ... conductive paste 54. Sealing resin.

Claims

Preparing a semiconductor chip having a circuit surface on which a plurality of metal protrusions are arranged, or a wafer that is an assembly of the semiconductor chips;
Filling the conductive paste into a predetermined concave pattern formed on one surface of the release body;
After the metal protrusions are embedded in the conductive paste filled in the concave pattern of the mold release body, the semiconductor chip is peeled off from the surface of the mold release body, and the conductive paste is transferred to the circuit surface. And a transfer step of forming a conductive paste body,
A method for manufacturing a semiconductor device, comprising: a resin sealing step for forming a sealing resin on the circuit surface that is the same as or lower than a top portion of the conductive paste body.

2. The concave pattern includes a first concave portion in which the metal protrusion is embedded, a second concave portion that forms a top portion of the conductor pattern, and a third concave portion that communicates with the first and second concave portions. The manufacturing method of the semiconductor device as described in any one of Claims 1-3.

The method for manufacturing a semiconductor device according to claim 1, wherein the release body is made of a thermoplastic resin, and the conductive paste is obtained by mixing metal fine particles in a thermosetting resin.

The conductive paste is formed by mixing metal fine particles in a thermosetting resin, and the transfer process is performed by embedding the metal protrusions heated to the curing temperature of the conductive paste in the conductive paste. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed.

The resin sealing step includes a step of covering the circuit surface and the conductive paste body with the sealing resin, and a step of polishing a surface of the coated sealing resin to expose a top portion of the conductive paste body to the outside. The method for manufacturing a semiconductor device according to claim 1, comprising:

The method for manufacturing a semiconductor device according to claim 1, wherein the resin sealing step is performed by a spin coating method.