[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4621767B2 - Voltage converter and electric load driving device - Google Patents

Voltage converter and electric load driving device Download PDF

Info

Publication number
JP4621767B2
JP4621767B2 JP2008322477A JP2008322477A JP4621767B2 JP 4621767 B2 JP4621767 B2 JP 4621767B2 JP 2008322477 A JP2008322477 A JP 2008322477A JP 2008322477 A JP2008322477 A JP 2008322477A JP 4621767 B2 JP4621767 B2 JP 4621767B2
Authority
JP
Japan
Prior art keywords
loop circuit
loop
switching element
circuit
overlapping portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008322477A
Other languages
Japanese (ja)
Other versions
JP2010148231A (en
Inventor
隆之 内藤
昭彦 野島
孝志 今井
勝 稲田
準三 大江
浩市 水谷
耕一 山野上
茂樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008322477A priority Critical patent/JP4621767B2/en
Priority to US13/140,998 priority patent/US9281757B2/en
Priority to PCT/IB2009/007799 priority patent/WO2010070431A1/en
Priority to CN200980151357.7A priority patent/CN102257712B/en
Priority to EP09805817.5A priority patent/EP2368312B1/en
Publication of JP2010148231A publication Critical patent/JP2010148231A/en
Application granted granted Critical
Publication of JP4621767B2 publication Critical patent/JP4621767B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

本発明は、インダクタンス成分を共有する第1ループ回路と第2ループ回路とを備える電圧変換装置及びこれを用いる電気負荷駆動装置に関する。   The present invention relates to a voltage conversion device including a first loop circuit and a second loop circuit sharing an inductance component, and an electric load driving device using the voltage conversion device.

従来から、トランスの一次コイルに接続された一次側回路と、トランスの二次コイルに接続された二次側回路とを有するスイッチング電源回路において、一次側回路側の電極パターンと、二次側回路側の電極パターンとを対向して配置することで、当該電極パターン間の絶縁層をコンデンサ用の誘電体として機能させて等価的コンデンサを構成し、当該等価的コンデンサによりノイズ対策用のコンデンサを構成する技術が知られている(例えば、特許文献1参照)。
特開2005−110452号公報
Conventionally, in a switching power supply circuit having a primary side circuit connected to a primary coil of a transformer and a secondary side circuit connected to a secondary coil of the transformer, an electrode pattern on the primary side circuit side and a secondary side circuit By placing the electrode pattern on the opposite side, the insulation layer between the electrode patterns functions as a dielectric for the capacitor to form an equivalent capacitor, and the equivalent capacitor forms a noise countermeasure capacitor. The technique to do is known (for example, refer patent document 1).
JP 2005-110552 A

ところで、トランスを用いない非絶縁型のDC−DCコンバータにおいては、例えば図1に示すように、インダクタンスLを共有すると共にそれぞれコンデンサC1,C2を有する第1ループ回路及び第2ループ回路を備え、第1又は第2ループ回路に設けられるスイッチング素子Q1又はQ2をON/OFF動作させることで電圧変換が実現される。このとき、第1及び第2コンデンサは、DC−DCコンバータの出力電圧を平滑化すると共に、DC−DCコンバータ回路の発生ノイズを低減する機能を有する。このような図1に示す回路構成は、一般的に、図2に示すように、プリント基板上に第1ループ回路及び第2ループ回路を同一面又は別面上に並べて配置することで実現される。   By the way, in a non-insulated DC-DC converter that does not use a transformer, for example, as shown in FIG. 1, a first loop circuit and a second loop circuit that share an inductance L and have capacitors C1 and C2, respectively, are provided. Voltage conversion is realized by turning ON / OFF the switching element Q1 or Q2 provided in the first or second loop circuit. At this time, the first and second capacitors have functions of smoothing the output voltage of the DC-DC converter and reducing noise generated by the DC-DC converter circuit. Such a circuit configuration shown in FIG. 1 is generally realized by arranging the first loop circuit and the second loop circuit side by side on the same surface or different surfaces on the printed board as shown in FIG. The

しかしながら、図1及び図2に示すような従来の回路構成では、例えばスイッチング素子Q1をON/OFF動作させるときに、第1ループ回路と第2ループ回路に交互に電流が流れるので、第1ループ回路を貫く磁界と、第2ループ回路を貫く磁界とが交互に発生する。このとき、第1ループ回路と第2ループ回路に流れる電流のそれぞれの向きは、図1の矢印に示すように逆方向であるので、第1ループ回路を貫く磁界と第2ループ回路を貫く磁界の方向は逆向きとなる。かかる構成では、スイッチング素子Q1の高速(短時間)のON/OFF動作に伴って向きが逆の磁界が高速(短時間)で交互に発生し、当該磁界の変動に起因したノイズが発生するという問題がある。   However, in the conventional circuit configuration shown in FIGS. 1 and 2, for example, when the switching element Q1 is turned ON / OFF, current flows alternately in the first loop circuit and the second loop circuit. A magnetic field penetrating the circuit and a magnetic field penetrating the second loop circuit are alternately generated. At this time, since the directions of the currents flowing through the first loop circuit and the second loop circuit are opposite to each other as shown by the arrows in FIG. 1, the magnetic field passing through the first loop circuit and the magnetic field passing through the second loop circuit. The direction of is opposite. In such a configuration, a magnetic field having a reverse direction is alternately generated at a high speed (short time) in accordance with a high-speed (short time) ON / OFF operation of the switching element Q1, and noise due to the fluctuation of the magnetic field is generated. There's a problem.

そこで、本発明は、第1ループ回路と第2ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置及びこれを用いる電気負荷駆動装置の提供を目的とする。   SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a voltage converter that can effectively reduce noise caused by magnetic field fluctuations formed in the first loop circuit and the second loop circuit, and an electric load driving device using the voltage converter. To do.

上記目的を達成するため、本発明の一局面によれば、インダクタンス素子を共有する第1ループ回路と第2ループ回路とを備え、前記第1ループ回路に設けられる第1スイッチング素子のON/OFF動作に伴い前記第1ループ回路と前記第2ループ回路に交互に電流が流れる電圧変換装置であって、
前記第1ループ回路のスイッチング素子のON動作時に形成される前記第1ループ回路を貫く磁界の向きと、前記第1ループ回路の第1スイッチング素子のON動作後のOFF動作時に形成される前記第2ループ回路を貫く磁界の向きが同方向であり、
前記第1及び第2ループ回路の重複部分の面積は、重複しない部分の面積以上であることを特徴とする、電圧変換装置が提供される。
To achieve the above object, according to one aspect of the present invention, a first loop circuit and a second loop circuit sharing an inductance element are provided, and ON / OFF of a first switching element provided in the first loop circuit is provided. A voltage conversion device in which current flows alternately in the first loop circuit and the second loop circuit in operation,
The direction of the magnetic field penetrating through the first loop circuit formed when the switching element of the first loop circuit is turned on, and the first time formed when the first switching element of the first loop circuit is turned off after the ON operation of the first loop circuit. The direction of the magnetic field passing through the two-loop circuit is the same direction,
An area of an overlapping portion of the first and second loop circuits is equal to or larger than an area of a non-overlapping portion.

また、本発明のその他の一局面によれば、インダクタンス成分を共有しそれぞれ第1及び第2スイッチング素子、及び、第1及び第2容量性素子を有する第1ループ回路と第2ループ回路とを備え、前記第1ループ回路に設けられる第1スイッチング素子のON/OFF動作に伴い前記第1ループ回路と前記第2ループ回路に交互に電流が流れる電圧変換装置であって、
前記第1ループ回路における前記第1スイッチング素子と前記第1容量性素子の中点に第1直流電源又はグラウンドが接続され、前記第2ループ回路における前記第2スイッチング素子と前記第2容量性素子の中点に、前記第1直流電源と電圧が異なる第2直流電源が接続され、
前記第1ループ回路及び前記第2ループ回路は、前記第1ループ回路及び前記第2ループ回路の一方が他方を囲繞するように配置され、
前記第1及び第2ループ回路の重複部分の面積は、前記第1及び第2ループ回路の重複しない部分の面積以上であることを特徴とする、電圧変換装置が提供される。
According to another aspect of the present invention, a first loop circuit and a second loop circuit that share an inductance component and have first and second switching elements, and first and second capacitive elements, respectively. A voltage conversion device in which a current flows alternately to the first loop circuit and the second loop circuit in accordance with an ON / OFF operation of a first switching element provided in the first loop circuit,
A first DC power source or a ground is connected to a midpoint between the first switching element and the first capacitive element in the first loop circuit, and the second switching element and the second capacitive element in the second loop circuit. Is connected to a second DC power supply having a voltage different from that of the first DC power supply,
The first loop circuit and the second loop circuit are arranged so that one of the first loop circuit and the second loop circuit surrounds the other,
An area of an overlapping portion of the first and second loop circuits is equal to or larger than an area of a non-overlapping portion of the first and second loop circuits.

本発明によれば、第1ループ回路と第2ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置等が得られる。   ADVANTAGE OF THE INVENTION According to this invention, the voltage converter etc. which can reduce effectively the noise resulting from the magnetic field variation formed in a 1st loop circuit and a 2nd loop circuit are obtained.

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図3は、本発明による電圧変換装置1の一実施例の回路構成を示す図である。本発明による電圧変換装置1は、基板の一表面上に、図3に示すような電圧変換装置1の回路構成を略そのまま平面的に配置して構成される。   FIG. 3 is a diagram showing a circuit configuration of an embodiment of the voltage converter 1 according to the present invention. The voltage converter 1 according to the present invention is configured by arranging the circuit configuration of the voltage converter 1 as shown in FIG.

本実施例の電圧変換装置1は、同期整流型の非絶縁型DC/DCコンバータであり、第1ループ回路10と第2ループ回路12とを備える。電圧変換装置1の出力端子20には、駆動対象の電気負荷40が接続される。第1ループ回路10と第2ループ回路12は、インダクタンスLを共有する。図示の例では、第1ループ回路10は、第2ループ回路12を囲繞するように配置される。   The voltage conversion apparatus 1 according to this embodiment is a synchronous rectification type non-insulated DC / DC converter, and includes a first loop circuit 10 and a second loop circuit 12. An electric load 40 to be driven is connected to the output terminal 20 of the voltage conversion device 1. The first loop circuit 10 and the second loop circuit 12 share the inductance L. In the illustrated example, the first loop circuit 10 is arranged so as to surround the second loop circuit 12.

第1ループ回路10は、インダクタンスLに加えて、スイッチング素子Q1とコンデンサC1とを有する。スイッチング素子Q1は、本例では、MOSFET(metal oxide semiconductor field−effect transistor)であるが、IGBT(Insulated Gate Bipolar Transistor)等のような他のトランジスタであってもよい。スイッチング素子Q1は、+端子と出力端子20の間に、インダクタンスLと直列に接続される。このとき、スイッチング素子Q1としてNch−MOSFETを用いた場合、スイッチング素子Q1は、ドレイン側が+端子に接続されると共に、ソース側がインダクタンスLに接続される。他方、スイッチング素子Q1としてPch−MOSFETを用いた場合、スイッチング素子Q1は、ソース側が+端子に接続されると共に、ドレイン側がインダクタンスLに接続される。コンデンサC1は、+端子と出力端子20の間に、スイッチング素子Q1とインダクタンスLに対して並列に接続される。   The first loop circuit 10 includes a switching element Q1 and a capacitor C1 in addition to the inductance L. In this example, the switching element Q1 is a MOSFET (metal oxide semiconductor field-effect transistor), but may be another transistor such as an IGBT (Insulated Gate Bipolar Transistor). The switching element Q <b> 1 is connected in series with the inductance L between the + terminal and the output terminal 20. At this time, when an Nch-MOSFET is used as the switching element Q1, the switching element Q1 has the drain side connected to the + terminal and the source side connected to the inductance L. On the other hand, when a Pch-MOSFET is used as the switching element Q1, the switching element Q1 has a source side connected to the + terminal and a drain side connected to the inductance L. The capacitor C1 is connected in parallel with the switching element Q1 and the inductance L between the + terminal and the output terminal 20.

同様に、第2ループ回路12は、インダクタンスLに加えて、スイッチング素子Q2とコンデンサC2とを有する。スイッチング素子Q1は、本例では、MOSFETであるが、IGBT等のような他のトランジスタであってもよい。スイッチング素子Q2は、−端子と出力端子20の間に、インダクタンスLと直列に接続される。このとき、スイッチング素子Q2としてNch−MOSFETを用いた場合、スイッチング素子Q2は、ドレイン側がインダクタンスLに接続されると共に、ソース側が−端子に接続される。他方、スイッチング素子Q2としてPch−MOSFETを用いた場合、スイッチング素子Q2は、ソース側がインダクタンスLに接続されると共に、ドレイン側が−端子に接続される。コンデンサC2は、−端子と出力端子20の間に、スイッチング素子Q2とインダクタンスLに対して並列に接続される。   Similarly, in addition to the inductance L, the second loop circuit 12 has a switching element Q2 and a capacitor C2. The switching element Q1 is a MOSFET in this example, but may be another transistor such as an IGBT. The switching element Q <b> 2 is connected in series with the inductance L between the − terminal and the output terminal 20. At this time, when an Nch-MOSFET is used as the switching element Q2, the switching element Q2 has a drain side connected to the inductance L and a source side connected to the-terminal. On the other hand, when a Pch-MOSFET is used as the switching element Q2, the switching element Q2 has a source side connected to the inductance L and a drain side connected to the-terminal. The capacitor C <b> 2 is connected in parallel with the switching element Q <b> 2 and the inductance L between the − terminal and the output terminal 20.

+端子には、第1の直流電源(図15の直流電源203参照)が接続され、−端子には、第1の直流電源よりも電圧が低い第2の直流電源(図示せず)が接続される。第1の直流電源及び第2の直流電源の定格電圧は、第2の直流電源の方が第1の直流電源よりも低い限り、任意であってよい。典型的には、−端子には、グランド(即ちOV)が接続される。以下では、説明の複雑化を防止するために、特に言及しない限り、−端子はグランドに接続されているものとする。   A first DC power supply (see DC power supply 203 in FIG. 15) is connected to the + terminal, and a second DC power supply (not shown) having a voltage lower than that of the first DC power supply is connected to the − terminal. Is done. The rated voltages of the first DC power source and the second DC power source may be arbitrary as long as the second DC power source is lower than the first DC power source. Typically, a ground (that is, OV) is connected to the-terminal. In the following, in order to prevent complication of explanation, it is assumed that the − terminal is connected to the ground unless otherwise specified.

コンデンサC1及びコンデンサC2は、主に、電圧変換装置1の出力電圧を平滑化すると共に、電圧変換装置1における発生ノイズを低減する機能を有する。コンデンサC1及びコンデンサC2の容量は、好ましくは、同一に設定される。また、コンデンサC1及びコンデンサC2としては、好ましくは、劣化の影響を低減するために、耐久劣化し難いセラミックタイプのコンデンサが用いられる。   The capacitor C1 and the capacitor C2 mainly have a function of smoothing the output voltage of the voltage conversion device 1 and reducing noise generated in the voltage conversion device 1. The capacities of the capacitor C1 and the capacitor C2 are preferably set to be the same. In addition, as the capacitor C1 and the capacitor C2, a ceramic type capacitor that does not easily deteriorate in durability is preferably used in order to reduce the influence of deterioration.

スイッチング素子Q1及びQ2は、一方がON時に他方がOFFとなるように制御される。スイッチング素子Q1及びQ2の制御態様の詳細(例えばデットタイムの設定・調整方法等)は、任意である。   The switching elements Q1 and Q2 are controlled so that when one is ON, the other is OFF. The details of the control mode of the switching elements Q1 and Q2 (for example, the setting / adjustment method of the dead time) are arbitrary.

本実施例の電圧変換装置1は、第2ループ回路12及び第1ループ回路10に流れるループ電流の方向が同一となるように構成されている。即ち、本実施例の電圧変換装置1は、図1及び図2に示した従来構成と比較すると明らかなように、本実施例の電圧変換装置1は、図1に示した従来構成を図1に示すラインX−Xに沿って折り返した構成となっている。これにより、図1に示した従来構成とは対照的に、電圧変換装置1の動作時、第2ループ回路12及び第1ループ回路10に流れるループ電流の方向が同一となる。   The voltage conversion apparatus 1 of the present embodiment is configured such that the directions of loop currents flowing through the second loop circuit 12 and the first loop circuit 10 are the same. That is, as apparent from the comparison between the voltage converter 1 of the present embodiment and the conventional configuration shown in FIGS. 1 and 2, the voltage converter 1 of the present embodiment has the conventional configuration shown in FIG. It is the structure which turned up along line XX shown in FIG. Thereby, in contrast to the conventional configuration shown in FIG. 1, the directions of the loop currents flowing in the second loop circuit 12 and the first loop circuit 10 are the same during the operation of the voltage conversion device 1.

図3に示す例において、動作時、スイッチング素子Q2がオンすると、それに同期してスイッチング素子Q1がオフとなり、図4(A)に示すように、第2ループ回路12に図中の矢印で示す向きのループで電流I2が流れる。スイッチング素子Q2がオンからオフに反転すると、それに同期してスイッチング素子Q1がオフからオンに反転し、図4(B)に示すように、第1ループ回路10に図中の矢印で示す向きのループで電流I1が流れる。このようにして、スイッチング素子Q2がオンしている間の時間(オンデューティ)を適切に制御することで、第1の直流電源の電圧を所望の電圧に変換(降圧変換)して出力端子20に出力することができる。   In the example shown in FIG. 3, when the switching element Q2 is turned on during operation, the switching element Q1 is turned off in synchronization with the switching element Q2, and the second loop circuit 12 is indicated by an arrow in the figure as shown in FIG. The current I2 flows through the loop in the direction. When the switching element Q2 is inverted from on to off, the switching element Q1 is inverted from off to on in synchronization with it, and as shown in FIG. 4B, the first loop circuit 10 has a direction indicated by an arrow in the figure. A current I1 flows in the loop. In this way, by appropriately controlling the time during which the switching element Q2 is on (on duty), the voltage of the first DC power supply is converted into a desired voltage (step-down conversion), and the output terminal 20 Can be output.

尚、図3に示す例では、電気負荷40の他端(出力端子20側でない端子)に+端子が接続されているので、スイッチング素子Q2のON/OFF動作が実質的にデューティを決定し、スイッチング素子Q1は同期整流用スイッチング素子として機能する。尚、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Q1が省略されてもよい(ダイオードのみとなる)。また、例えば、図5に示すように、電気負荷40の他端(出力端子20側でない端子)に−端子が接続されてもよい。この場合、図3の示す例とは逆に、スイッチング素子Q1のON/OFF動作が実質的にデューティを決定し、スイッチング素子Q2は同期整流用スイッチング素子として機能する。尚、図5に示す例においても、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Q2が省略されてもよい(ダイオードのみとなる)。   In the example shown in FIG. 3, since the + terminal is connected to the other end of the electrical load 40 (a terminal that is not on the output terminal 20 side), the ON / OFF operation of the switching element Q2 substantially determines the duty, The switching element Q1 functions as a synchronous rectification switching element. For example, when cost is given priority over energy efficiency, the switching element Q1 may be omitted (only a diode is provided). For example, as illustrated in FIG. 5, a negative terminal may be connected to the other end of the electrical load 40 (a terminal that is not on the output terminal 20 side). In this case, contrary to the example shown in FIG. 3, the ON / OFF operation of the switching element Q1 substantially determines the duty, and the switching element Q2 functions as a synchronous rectification switching element. In the example shown in FIG. 5 as well, for example, when cost is given priority over energy efficiency, the switching element Q2 may be omitted (only a diode is provided).

ところで、図2を参照して上述したように、図1に示すような電圧変換装置の回路構成をそのまま平面的に配置すると、スイッチング素子Q2を高速にON/OFF動作させるときに、第1ループ回路を貫く磁界と、第2ループ回路を貫く逆方向の磁界とが交互に高速に発生し、当該磁界の高周波変動に起因した高周波ノイズが発生するという問題が生ずる。   By the way, as described above with reference to FIG. 2, if the circuit configuration of the voltage conversion device as shown in FIG. 1 is arranged as it is, the first loop is used when the switching element Q2 is turned on and off at high speed. A magnetic field penetrating the circuit and a reverse magnetic field penetrating the second loop circuit are alternately generated at a high speed, resulting in a problem that high-frequency noise is generated due to high-frequency fluctuations of the magnetic field.

これに対して、本実施例の電圧変換装置1によれば、図4(A)及び図4(B)に示すように、スイッチング素子Q2を高速にON/OFF動作させるときに、電流I1の方向と電流I2の方向とが同一であり、第1ループ回路を貫く磁界と、第2ループ回路を貫く同一方向の磁界とが交互に高速に発生するので、第1ループ回路10と第2ループ回路12の重複部分80(図7参照)において、当該磁界の高周波変動に起因した高周波ノイズを低減することができる。   On the other hand, according to the voltage conversion device 1 of the present embodiment, as shown in FIGS. 4A and 4B, when the switching element Q2 is turned ON / OFF at high speed, the current I1 The direction of the current I2 is the same as the direction of the current I2, and a magnetic field passing through the first loop circuit and a magnetic field in the same direction passing through the second loop circuit are alternately generated at high speed, so that the first loop circuit 10 and the second loop In the overlapping portion 80 (see FIG. 7) of the circuit 12, high frequency noise caused by high frequency fluctuation of the magnetic field can be reduced.

図6は、上述の本実施例の磁束変動低減効果の原理を説明する波形図である。   FIG. 6 is a waveform diagram for explaining the principle of the magnetic flux fluctuation reduction effect of the above-described embodiment.

上述の如く、スイッチング素子Q2及びQ1が互いに反転した所定のデューティで駆動されると、図6(A)及び図6(B)に示すような波形で、第2ループ回路12及び第1ループ回路10に電流が流れる。このとき、第2ループ回路12及び第1ループ回路10に流れる電流に起因して、図6(C)及び(B)に示すような波形(時系列)で、第2ループ回路12を貫く磁束φ2及び第1ループ回路10を貫く磁束φ1が発生する。このような磁束φ2及びφ1は、スイッチング素子Q2及びQ1が高速に駆動されることから、それぞれは短時間に大きく変動する。本実施例では、上述の如く第2ループ回路12及び第1ループ回路10に流れるループ電流の方向は同一であり、図6(C)及び(B)に示す磁束φ2と磁束φ1とが同一方向であるので、これらの波形(時系列)を足し合わせると、図6(E)に示すような急峻な変動が無くなった波形となる。即ち、第1ループ回路10と第2ループ回路12の重複部分80(図7参照)において、時間的変動の少ない磁束変化が実現される。このように、本実施例の電圧変換装置1によれば、磁束φ1+φ2の高周波変動による発生ノイズを効果的に低減することができる。   As described above, when the switching elements Q2 and Q1 are driven with a predetermined duty inverted from each other, the second loop circuit 12 and the first loop circuit have waveforms as shown in FIGS. 6 (A) and 6 (B). A current flows through 10. At this time, the magnetic flux penetrating the second loop circuit 12 in a waveform (time series) as shown in FIGS. 6C and 6B due to the current flowing through the second loop circuit 12 and the first loop circuit 10. A magnetic flux φ1 penetrating φ2 and the first loop circuit 10 is generated. Such magnetic fluxes φ2 and φ1 vary greatly in a short time because the switching elements Q2 and Q1 are driven at high speed. In this embodiment, as described above, the directions of the loop currents flowing in the second loop circuit 12 and the first loop circuit 10 are the same, and the magnetic flux φ2 and the magnetic flux φ1 shown in FIGS. 6C and 6B are in the same direction. Therefore, when these waveforms (time series) are added together, a waveform having no steep fluctuation as shown in FIG. 6E is obtained. That is, a magnetic flux change with little temporal variation is realized in the overlapping portion 80 (see FIG. 7) of the first loop circuit 10 and the second loop circuit 12. Thus, according to the voltage converter 1 of the present embodiment, it is possible to effectively reduce noise generated due to high-frequency fluctuations of the magnetic flux φ1 + φ2.

次に、上述したような本実施例のノイズ低減効果(図6参照)を効率的に得るための構成を説明する。ここでは、ノイズ低減効果を効率的に得るための構成を2つのアプローチから説明する。   Next, a configuration for efficiently obtaining the noise reduction effect (see FIG. 6) of the present embodiment as described above will be described. Here, a configuration for efficiently obtaining a noise reduction effect will be described from two approaches.

第1のアプローチは、第1ループ回路10と第2ループ回路12の重複部分の面積を、第1ループ回路10と第2ループ回路12の重複しない部分(非重複部分)の面積以上にすることである。尚、面積とは、磁束の貫く方向に沿って視たときの面積(磁束が貫く面積)である。   In the first approach, the area of the overlapping portion of the first loop circuit 10 and the second loop circuit 12 is set to be larger than the area of the non-overlapping portion (non-overlapping portion) of the first loop circuit 10 and the second loop circuit 12. It is. In addition, an area is an area (area through which magnetic flux penetrates) when viewed along the direction through which magnetic flux penetrates.

図7は、第1のアプローチの説明図である。図7では、第1ループ回路10と第2ループ回路12の重複部分は、符号80が付されたハッチングで示され、第1ループ回路10と第2ループ回路12の重複しない部分(非重複部分)は、符号82が付されたハッチングで示されている。従って、第1のアプローチでは、第1ループ回路10と第2ループ回路12の重複部分80の面積S1’が、第1ループ回路10と第2ループ回路12の非重複部分82の面積S2以上になるように設定される。   FIG. 7 is an explanatory diagram of the first approach. In FIG. 7, the overlapping portion of the first loop circuit 10 and the second loop circuit 12 is indicated by hatching with reference numeral 80, and the non-overlapping portion (non-overlapping portion) of the first loop circuit 10 and the second loop circuit 12. ) Is indicated by hatching with reference numeral 82. Therefore, in the first approach, the area S1 ′ of the overlapping portion 80 of the first loop circuit 10 and the second loop circuit 12 is larger than the area S2 of the non-overlapping portion 82 of the first loop circuit 10 and the second loop circuit 12. Is set to be

ここで、重複部分80の磁界及び透磁率をそれぞれH1,μ1とし、非重複部分82の磁界及び透磁率をそれぞれH2,μ1とする。尚、磁界H1,H2は、電流I1,I2(図4参照)によってそれぞれの部分に発生する。このとき、電流I1が流れるときに発生する磁束Φ1は、次のとおりである。
Φ1=∫B1・S=k1・μ1(H1・S1’+H2・S2)・I1
同様に、電流I2が流れるときに発生する磁束Φ2は、次のとおりである。
Φ2=∫B2・S=k2・μ1・H1・S1’・I2
これより、k1・I1≒k2・I2であるから、S1’≫S2とすることで、Φ1≒Φ2となり、急峻な磁束変動を抑えることができることが分かる。尚、実際の寸法等にも依存するが、第1ループ回路10の面積と第2ループ回路12の面積はそれぞれの絶対値が可能な限り小さいことが望ましい。
Here, the magnetic field and permeability of the overlapping portion 80 are H1 and μ1, respectively, and the magnetic field and permeability of the non-overlapping portion 82 are H2 and μ1, respectively. Magnetic fields H1 and H2 are generated in respective portions by currents I1 and I2 (see FIG. 4). At this time, the magnetic flux Φ1 generated when the current I1 flows is as follows.
Φ1 = ∫B1 ・ S = k1 ・ μ1 (H1 ・ S1 ′ + H2 ・ S2) ・ I1
Similarly, the magnetic flux Φ2 generated when the current I2 flows is as follows.
Φ2 = ∫B2, S = k2, μ1, H1, S1 ′, I2
From this, since k1 · I1≈k2 · I2, it can be seen that by setting S1 ′ >> S2, Φ1≈Φ2, and steep magnetic flux fluctuations can be suppressed. Although depending on actual dimensions and the like, it is desirable that the area of the first loop circuit 10 and the area of the second loop circuit 12 are as small as possible.

第2のアプローチは、第1ループ回路10と第2ループ回路12の重複部分80内に磁性体部材を配置することである。尚、当然ながら、この第2のアプローチは、上述の第1のアプローチと組み合わせることが可能であり、その場合、それぞれの効果を足し合わせた効果を得ることができる。   The second approach is to place a magnetic member in the overlapping portion 80 of the first loop circuit 10 and the second loop circuit 12. Needless to say, this second approach can be combined with the first approach described above, and in this case, an effect obtained by adding the respective effects can be obtained.

図8及び図9は、第2のアプローチの説明図である。図8に示す例では、第1ループ回路10と第2ループ回路12の重複部分80内に、磁性体部材90,92が配置される。磁性体部材は、この目的のためにだけに設けられる部材であってもよいが、好ましくは、他の目的を兼ねて設けられる部材である。図8に示す例では、磁性体部材90は、基板取り付けネジや位置決め用のピンである。即ち、磁性体部材90は、第1ループ回路10及び第2ループ回路12が形成される基板を、ケーシング構成部材(筐体を構成する部材)に取り付ける際に用いるネジ等の金属製締結具や位置決め用のピンである。また、磁性体部材92は、スイッチング素子Q2を冷却するための放熱板である。尚、磁性体部材92は、スイッチング素子Q2と共にスイッチング素子Q1を冷却する放熱板であってもよいし、スイッチング素子Q2に代えてスイッチング素子Q1を冷却する放熱板であってもよい。   8 and 9 are explanatory diagrams of the second approach. In the example illustrated in FIG. 8, the magnetic members 90 and 92 are disposed in the overlapping portion 80 of the first loop circuit 10 and the second loop circuit 12. The magnetic member may be a member provided only for this purpose, but is preferably a member provided also for other purposes. In the example shown in FIG. 8, the magnetic member 90 is a board mounting screw or a positioning pin. That is, the magnetic member 90 includes a metal fastener such as a screw used when the substrate on which the first loop circuit 10 and the second loop circuit 12 are formed is attached to the casing constituent member (member constituting the casing). This is a positioning pin. The magnetic member 92 is a heat radiating plate for cooling the switching element Q2. The magnetic member 92 may be a heat radiating plate that cools the switching element Q1 together with the switching element Q2, or may be a heat radiating plate that cools the switching element Q1 instead of the switching element Q2.

図9では、重複部分80のうちの磁性体材料が配置されている部分(以下、「磁性体部分」という)が、符号84が付されたハッチングで示されている。ここで、重複部分80の磁界及び透磁率をそれぞれH1,μ1とし、非重複部分82の磁界及び透磁率をそれぞれH2,μ1とし、磁性体部分84の面積、磁界及び透磁率をそれぞれS3,H3及びμ2とする。また、重複部分80の磁性体部分84を除いた面積をS1とする。このとき、電流I1が流れるときに発生する磁束Φ1は、次のとおりである。
Φ1=∫B1・S=k1・{μ1・(H1・S1+H2・S2)+μ2・H3・S3}・I1
同様に、電流I2が流れるときに発生する磁束Φ2は、次のとおりである。
Φ2=∫B2・S=k2・{μ1・H1・S1+μ2・H3・S3}・I2
これより、k1・I1≒k2・I2であるから、S1(又はS1+S3)≫S2とすることで、Φ1≒Φ2となり、急峻な磁束変動を抑えることができることが分かる。また、磁性体部材90の透磁率は、好ましくは500以上とされ大きいため、例えS2がある程度大きくても、Φ1≒Φ2なる関係を形成することができる。
In FIG. 9, a portion of the overlapping portion 80 where the magnetic material is disposed (hereinafter referred to as “magnetic portion”) is indicated by hatching with reference numeral 84. Here, the magnetic field and permeability of the overlapping portion 80 are H1 and μ1, respectively, the magnetic field and permeability of the non-overlapping portion 82 are H2 and μ1, respectively, and the area, magnetic field, and permeability of the magnetic portion 84 are S3 and H3, respectively. And μ2. Further, the area excluding the magnetic part 84 of the overlapping part 80 is defined as S1. At this time, the magnetic flux Φ1 generated when the current I1 flows is as follows.
Φ1 = ∫B1 · S = k1 · {μ1 · (H1 · S1 + H2 · S2) + μ2 · H3 · S3} · I1
Similarly, the magnetic flux Φ2 generated when the current I2 flows is as follows.
Φ2 = ∫B2, S = k2, {μ1, H1, S1 + μ2, H3, S3}, I2
From this, since k1 · I1≈k2 · I2, it can be seen that by setting S1 (or S1 + S3) >> S2, Φ1≈Φ2, and steep magnetic flux fluctuations can be suppressed. Further, since the magnetic permeability of the magnetic member 90 is preferably 500 or more and high, even if S2 is large to some extent, a relationship of Φ1≈Φ2 can be formed.

図10乃至図13は、上述の第1のアプローチによるノイズ低減効果を確認した試験結果を示す図である。図10は、図3に示したような本実施例の電圧変換装置1に対応して試作された基板構成であって、重複部分80の面積S1’が非重複部分82の面積S2と略同一である場合の基板構成を示し、図10(A)は、プリント基板の表面の構成を示し、図10(B)は、プリント基板の裏面の構成を示す。また、図11は、図3に示したような本実施例の電圧変換装置1に対応して試作された基板構成であって、重複部分80の面積S1’が非重複部分82の面積S2よりも有意に大きい場合(本例では非重複部分82は小面積であるため図示されず)の基板構成を示し、図11(A)は、プリント基板の表面の構成を示し、図11(B)は、プリント基板の裏面の構成を示す。また、図12は、対照例として、図1に示したような従来の電圧変換装置に対応して試作された基板構成を示し、図12(A)は、プリント基板の表面の構成を示し、図12(B)は、プリント基板の裏面の構成を示す。図10乃至図12において、符号73が付されたハッチングで示された各部位は、電源系(+端子側、本例では+B系)の回路部分に対応し、符号71が付されたハッチングで示された各部位は、出力部分の回路部分に対応し、符号72が付されたハッチングで示された各部位は、グランド系(−端子側)の回路部分に対応している。   10 to 13 are diagrams showing test results for confirming the noise reduction effect by the above-described first approach. FIG. 10 is a circuit board configuration prototyped corresponding to the voltage converter 1 of the present embodiment as shown in FIG. 3, and the area S1 ′ of the overlapping portion 80 is substantially the same as the area S2 of the non-overlapping portion 82. FIG. 10A shows the configuration of the front surface of the printed circuit board, and FIG. 10B shows the configuration of the back surface of the printed circuit board. Further, FIG. 11 shows a substrate configuration prototyped corresponding to the voltage converter 1 of the present embodiment as shown in FIG. 3, where the area S1 ′ of the overlapping portion 80 is larger than the area S2 of the non-overlapping portion 82. FIG. 11A shows the configuration of the surface of the printed circuit board, and FIG. 11B shows the configuration of the surface of the printed circuit board. These show the structure of the back surface of a printed circuit board. Moreover, FIG. 12 shows the board | substrate structure produced as a test corresponding to the conventional voltage converter as shown in FIG. 1 as a reference example, FIG. 12 (A) shows the structure of the surface of a printed circuit board, FIG. 12B shows the configuration of the back surface of the printed board. 10 to 12, each part indicated by hatching 73 is associated with a circuit portion of the power supply system (+ terminal side, + B system in this example), and hatched by reference numeral 71. Each part shown corresponds to a circuit part of the output part, and each part shown by hatching with reference numeral 72 corresponds to a circuit part of the ground system (-terminal side).

図13は、図10乃至図12に示した装置をそれぞれ実際に動作させて計測したノイズの波形を示す。図13において、本実施例の電圧変換装置1によるノイズ特性は、実線A1,A2により示され、従来の構成によるノイズ特性は、点線により示されている。図13から明らかなように、本実施例によれば、従来の構成によるノイズ特性に比べてノイズレベルが大幅に低減されることが分かる。また、重複部分80の面積S1’が非重複部分82の面積S2と略同一である場合であっても、実線A1に示すように、従来の構成によるノイズ特性に比べてノイズレベルが大幅に低減されることが分かる。また、重複部分80の面積S1’が非重複部分82の面積S2よりも有意に大きい場合は、実線A2に示すように、重複部分80の面積S1’が非重複部分82の面積S2と略同一である場合に比べて、ノイズレベルが更に低減されることが分かる。   FIG. 13 shows noise waveforms measured by actually operating the devices shown in FIGS. In FIG. 13, the noise characteristics by the voltage converter 1 of the present embodiment are indicated by solid lines A1 and A2, and the noise characteristics by the conventional configuration are indicated by dotted lines. As can be seen from FIG. 13, according to the present embodiment, the noise level is significantly reduced as compared with the noise characteristics of the conventional configuration. Further, even when the area S1 ′ of the overlapping portion 80 is substantially the same as the area S2 of the non-overlapping portion 82, as shown by the solid line A1, the noise level is greatly reduced as compared with the noise characteristics of the conventional configuration. You can see that When the area S1 ′ of the overlapping portion 80 is significantly larger than the area S2 of the non-overlapping portion 82, the area S1 ′ of the overlapping portion 80 is substantially the same as the area S2 of the non-overlapping portion 82, as shown by the solid line A2. It can be seen that the noise level is further reduced as compared with the case of.

従って、本実施例において、重複部分80の面積S1’は、非重複部分82の面積S2よりも大きいことが望ましく、より好ましくは、重複部分80の面積S1’は、非重複部分82の面積S2の2倍以上の面積であり、更に好ましくは、重複部分80の面積S1’は、非重複部分82の面積S2の10倍以上の面積である。   Therefore, in this embodiment, it is desirable that the area S1 ′ of the overlapping portion 80 is larger than the area S2 of the non-overlapping portion 82, and more preferably, the area S1 ′ of the overlapping portion 80 is the area S2 of the non-overlapping portion 82. The area S1 ′ of the overlapping portion 80 is more preferably 10 times or more than the area S2 of the non-overlapping portion 82.

図14は、上述の第2のアプローチ(磁性体配置)によるノイズ低減効果を確認した試験結果を示す図である。図14では、図11に示した基板構成において重複部分80内に磁性体を配置していない場合の結果を曲線A2で示し、図11に示した基板構成において重複部分80内に磁性体を配置した場合の結果を曲線A3で示す。図14から、第1ループ回路10と第2ループ回路12の重複部分80内に磁性体を配置することにより、磁性体を配置しない場合に比べてノイズレベルが更に低減されることが分かる。   FIG. 14 is a diagram showing test results for confirming the noise reduction effect by the above-described second approach (magnetic material arrangement). In FIG. 14, the result when the magnetic material is not arranged in the overlapping portion 80 in the substrate configuration shown in FIG. 11 is indicated by a curve A2, and the magnetic material is arranged in the overlapping portion 80 in the substrate configuration shown in FIG. The result is shown by curve A3. From FIG. 14, it can be seen that the noise level is further reduced by disposing the magnetic body in the overlapping portion 80 of the first loop circuit 10 and the second loop circuit 12 as compared with the case where the magnetic body is not disposed.

図15は、本発明による電気負荷駆動装置200の一実施例を示す構成図である。   FIG. 15 is a block diagram showing an embodiment of the electric load driving device 200 according to the present invention.

本実施例の電気負荷駆動装置200は、電気負荷駆動回路装置201と、制御目標信号発生装置(PCM)202と、直流電源203とを備える。電気負荷駆動回路装置201は、上述の電圧変換装置1を備えると共に、内部電源回路101、入力信号インターフェース回路102、スイッチングデューティ生成回路103及びスイッチング素子駆動回路104を備える。尚、端子T1及びT4は、上述の+端子に対応し、端子T3は−端子に対応し、T5は電圧変換装置1の出力端子20に対応する。尚、電圧変換装置1に代えて、後述の他の例による電圧変換装置2,3が用いられてもよい。   The electric load driving device 200 of this embodiment includes an electric load driving circuit device 201, a control target signal generator (PCM) 202, and a DC power source 203. The electrical load drive circuit device 201 includes the voltage conversion device 1 described above, and also includes an internal power supply circuit 101, an input signal interface circuit 102, a switching duty generation circuit 103, and a switching element drive circuit 104. The terminals T1 and T4 correspond to the above-described + terminal, the terminal T3 corresponds to the-terminal, and T5 corresponds to the output terminal 20 of the voltage conversion device 1. Instead of the voltage converter 1, voltage converters 2 and 3 according to other examples described later may be used.

図15に示す例では、電気負荷40は、誘導性負荷であり、車両のエンジンに用いられるフューエルポンプである。但し、電気負荷40は、ファンや、ステアリングのアシストモータ等のような、任意の電気負荷であってよい。また、符号S1で示されるスイッチは、イグニッションスイッチに相当する。   In the example shown in FIG. 15, the electrical load 40 is an inductive load, and is a fuel pump used for a vehicle engine. However, the electric load 40 may be an arbitrary electric load such as a fan or a steering assist motor. The switch indicated by reference sign S1 corresponds to an ignition switch.

制御目標信号発生装置202は、マイクロコンピューターにより構成され、例えば車両のエンジンを制御するEFI・ECUであってよい。制御目標信号発生装置202は、フューエルポンプの制御目標値(例えば目標回転数)を決定し、当該制御目標値を表す制御目標信号を電気負荷駆動回路装置201に入力する。尚、制御目標信号発生装置202は、直流電源203からの電源電圧に基づき動作するが、内部に降圧回路等を備えてもよい。   The control target signal generator 202 is constituted by a microcomputer, and may be, for example, an EFI • ECU that controls a vehicle engine. The control target signal generator 202 determines a control target value (for example, target rotational speed) of the fuel pump, and inputs a control target signal representing the control target value to the electric load drive circuit device 201. The control target signal generator 202 operates based on the power supply voltage from the DC power supply 203, but may include a step-down circuit or the like inside.

制御目標信号発生装置202からの制御目標信号は、制御目標信号発生装置202の入力信号インターフェース回路102で処理され、スイッチングデューティ生成回路103により当該制御目標値を実現するためのデューティが決定される。そして、決定されたデューティに従ってスイッチング素子駆動回路104によりスイッチング素子Q1,Q2がON/OFF制御される。   The control target signal from the control target signal generator 202 is processed by the input signal interface circuit 102 of the control target signal generator 202, and the duty for realizing the control target value is determined by the switching duty generation circuit 103. The switching elements Q1 and Q2 are ON / OFF controlled by the switching element drive circuit 104 in accordance with the determined duty.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

例えば、上述の実施例では、電圧変換装置1の動作時に第1ループ回路10と第2ループ回路12に同一方向の電流が流れる構成の特定の例が開示されているが、本発明はこれに限られない。例えば、図16に示すように、図3に示した構成に対して等価的な変更を加えてもよい。また、図3等に示した構成では、第2ループ回路12を第1ループ回路10が囲繞しているが、逆に、第1ループ回路10を第2ループ回路12が囲繞するような構成であってよい。又は、図3に示した構成では、共通部分の長さがループ全体の長さの少なくとも1/2より大きい比率を占め、2/3〜3/4程度の比率を占めているが、図17に示すように、ループ全体の長さに占める共通部分の長さの比率が1/2より小さく低減されてもよい。このような構成でも、第2ループ回路12を第1ループ回路10が囲繞するので、上述の第1及び/又は第2のアプローチにより更なるノイズ低減効果を図ることができる。   For example, in the above-described embodiment, a specific example of a configuration in which currents in the same direction flow in the first loop circuit 10 and the second loop circuit 12 during operation of the voltage conversion device 1 is disclosed. Not limited. For example, as shown in FIG. 16, an equivalent change may be added to the configuration shown in FIG. In the configuration shown in FIG. 3 and the like, the second loop circuit 12 is surrounded by the first loop circuit 10, but conversely, the first loop circuit 10 is surrounded by the second loop circuit 12. It may be. Alternatively, in the configuration shown in FIG. 3, the length of the common portion occupies a ratio larger than at least 1/2 of the entire loop length, and occupies a ratio of about 2/3 to 3/4. As shown in FIG. 5, the ratio of the length of the common portion to the entire length of the loop may be reduced to be smaller than ½. Even in such a configuration, since the first loop circuit 10 surrounds the second loop circuit 12, a further noise reduction effect can be achieved by the above-described first and / or second approaches.

また、上述した実施例では、イミュニティ性能を高める等の目的のために、同一の基板表面上に第1ループ回路10を第2ループ回路12の双方の構成要素(主に素子)が形成されているが、第1ループ回路10を第2ループ回路12の一方若しくはその一部が、同一の基板の裏面に形成されてもよいし、積層される他の基板に形成されてもよい。   In the above-described embodiment, the first loop circuit 10 and the constituent elements (mainly elements) of the second loop circuit 12 are formed on the same substrate surface for the purpose of improving the immunity performance. However, one or a part of the first loop circuit 10 or the second loop circuit 12 may be formed on the back surface of the same substrate, or may be formed on another stacked substrate.

また、上述した実施例では、降圧型の電圧変換装置が用いられているが、昇圧型や双方向の電圧変換装置に適用されてもよい。   In the above-described embodiments, the step-down voltage converter is used, but it may be applied to a step-up or bidirectional voltage converter.

従来のDC−DCコンバータの回路構成を示す図である。It is a figure which shows the circuit structure of the conventional DC-DC converter. 従来のDC−DCコンバータの部品配置を示す図である。It is a figure which shows the components arrangement | positioning of the conventional DC-DC converter. 本発明による一実施例に係る電圧変換装置1の回路構成を示す図である。It is a figure which shows the circuit structure of the voltage converter 1 which concerns on one Example by this invention. 第2ループ回路12及び第1ループ回路10のそれぞれに流れるループ電流I2,I1の向きを示す図である。FIG. 4 is a diagram illustrating directions of loop currents I2 and I1 flowing in the second loop circuit 12 and the first loop circuit 10, respectively. 電気負荷40の接続方法のその他の例を示す図である。It is a figure which shows the other example of the connection method of the electrical load. 本実施例の電圧変換装置1における磁束変動低減効果の原理を説明する波形図である。It is a wave form diagram explaining the principle of the magnetic flux fluctuation reduction effect in the voltage converter 1 of a present Example. 急峻な磁束変動を抑えるための好ましい第1のアプローチの説明図である。It is explanatory drawing of the preferable 1st approach for suppressing a steep magnetic flux fluctuation | variation. 急峻な磁束変動を抑えるための好ましい第2のアプローチの説明図である。It is explanatory drawing of the preferable 2nd approach for suppressing steep magnetic flux fluctuation | variation. 同第2のアプローチの説明図である。It is explanatory drawing of the 2nd approach. 本実施例の電圧変換装置1に対応して試作された基板構成を示す図である。It is a figure which shows the board | substrate structure made as an experiment corresponding to the voltage converter 1 of a present Example. 本実施例の電圧変換装置1に対応して試作された基板構成を示す図である。It is a figure which shows the board | substrate structure made as an experiment corresponding to the voltage converter 1 of a present Example. 従来の電圧変換装置として試作された基板構成を示す図である。It is a figure which shows the board | substrate structure prototyped as a conventional voltage converter. 図10乃至図12に示した装置をそれぞれ実際に動作させて計測したノイズの波形を示す図である。FIG. 13 is a diagram showing noise waveforms measured by actually operating the devices shown in FIGS. 10 to 12, respectively. 第2のアプローチによるノイズ低減効果を確認した試験結果を示す図である。It is a figure which shows the test result which confirmed the noise reduction effect by a 2nd approach. 本発明による電気負荷駆動装置200の一実施例を示す構成図である。It is a block diagram which shows one Example of the electrical load drive device 200 by this invention. その他の一実施例に係る電圧変換装置2の回路構成を示す図である。It is a figure which shows the circuit structure of the voltage converter 2 which concerns on another one Example. その他の一実施例に係る電圧変換装置3の回路構成を示す図である。It is a figure which shows the circuit structure of the voltage converter 3 which concerns on another one Example.

符号の説明Explanation of symbols

L インダクタンス
C1 コンデンサ
C2 コンデンサ
Q1 スイッチング素子
Q2 スイッチング素子
1,2,3 電圧変換装置
10 第1ループ回路
12 第2ループ回路
40 電気負荷
80 重複部分
82 非重複部分
84 磁性体部分
90 磁性体部材
92 磁性体部材
203 直流電源
L Inductance C1 Capacitor C2 Capacitor Q1 Switching element Q2 Switching element 1, 2, 3 Voltage converter 10 First loop circuit 12 Second loop circuit 40 Electric load 80 Overlapping portion 82 Non-overlapping portion 84 Magnetic body portion 90 Magnetic body member 92 Magnetic Body member 203 DC power supply

Claims (10)

インダクタンス素子を共有する第1ループ回路と第2ループ回路とを備え、前記第1ループ回路に設けられる第1スイッチング素子のON/OFF動作に伴い前記第1ループ回路と前記第2ループ回路に交互に電流が流れる電圧変換装置であって、
前記第1ループ回路のスイッチング素子のON動作時に形成される前記第1ループ回路を貫く磁界の向きと、前記第1ループ回路の第1スイッチング素子のON動作後のOFF動作時に形成される前記第2ループ回路を貫く磁界の向きが同方向であり、
前記第1及び第2ループ回路の重複部分の面積は、前記第1及び第2ループ回路の重複しない部分の面積以上であることを特徴とする、電圧変換装置。
A first loop circuit and a second loop circuit sharing an inductance element are provided, and the first loop circuit and the second loop circuit are alternately switched in accordance with an ON / OFF operation of the first switching element provided in the first loop circuit. A voltage conversion device in which a current flows in
The direction of the magnetic field penetrating through the first loop circuit formed when the switching element of the first loop circuit is turned on, and the first time formed when the first switching element of the first loop circuit is turned off after the ON operation of the first loop circuit. The direction of the magnetic field passing through the two-loop circuit is the same direction,
The voltage converter according to claim 1, wherein an area of an overlapping portion of the first and second loop circuits is equal to or larger than an area of an overlapping portion of the first and second loop circuits.
前記第1及び第2ループ回路は、共通の基板に形成され、
前記基板における前記第1及び第2ループ回路の重複部分内に磁性体が配置される、請求項1に記載の電圧変換装置。
The first and second loop circuits are formed on a common substrate;
The voltage converter according to claim 1, wherein a magnetic body is disposed in an overlapping portion of the first and second loop circuits on the substrate.
前記第1及び第2ループ回路は、共通の基板に形成され、
前記基板をケーシング構成部材に取り付けるための金属製の締結部材が、前記基板における前記第1及び第2ループ回路の重複部分内に配置される、請求項1又は2に記載の電圧変換装置。
The first and second loop circuits are formed on a common substrate;
3. The voltage conversion device according to claim 1, wherein a metal fastening member for attaching the substrate to the casing constituent member is disposed in an overlapping portion of the first and second loop circuits in the substrate.
前記第1及び第2ループ回路は、共通の基板に形成され、
前記第1スイッチング素子を冷却するための金属製の部材が、前記基板における前記第1及び第2ループ回路の重複部分内に配置される、請求項1〜3のうちのいずれか1項に記載の電圧変換装置。
The first and second loop circuits are formed on a common substrate;
The metal member for cooling the said 1st switching element is arrange | positioned in the overlap part of the said 1st and 2nd loop circuit in the said board | substrate, Any one of Claims 1-3. Voltage converter.
前記第2ループ回路に第2スイッチング素子が設けられ、
前記第1及び第2スイッチング素子は、一方がONするのに同期して他方がOFFするように制御される、請求項1〜4のうちのいずれか1項に記載の電圧変換装置。
A second switching element is provided in the second loop circuit;
5. The voltage conversion device according to claim 1, wherein the first and second switching elements are controlled such that one of them is turned OFF in synchronization with the one of them being turned ON.
前記第1及び第2ループ回路は、共通の基板に形成され、
前記第2スイッチング素子を冷却するための金属製の部材が、前記基板における前記第1及び第2ループ回路の重複部分内に配置される、請求項5に記載の電圧変換装置。
The first and second loop circuits are formed on a common substrate;
The voltage conversion device according to claim 5, wherein a metal member for cooling the second switching element is disposed in an overlapping portion of the first and second loop circuits on the substrate.
前記第1及び第2ループ回路には、第1及び第2容量性素子がそれぞれ設けられる、請求項1〜6のうちのいずれか1項に記載の電圧変換装置。   The voltage conversion apparatus according to claim 1, wherein the first and second loop circuits are provided with first and second capacitive elements, respectively. インダクタンス成分を共有しそれぞれ第1及び第2スイッチング素子、及び、第1及び第2容量性素子を有する第1ループ回路と第2ループ回路とを備え、前記第1ループ回路に設けられる第1スイッチング素子のON/OFF動作に伴い前記第1ループ回路と前記第2ループ回路に交互に電流が流れる電圧変換装置であって、
前記第1ループ回路における前記第1スイッチング素子と前記第1容量性素子の中点に第1直流電源又はグラウンドが接続され、前記第2ループ回路における前記第2スイッチング素子と前記第2容量性素子の中点に、前記第1直流電源と電圧が異なる第2直流電源が接続され、
前記第1ループ回路及び前記第2ループ回路は、前記第1ループ回路及び前記第2ループ回路の一方が他方を囲繞するように配置され、
前記第1及び第2ループ回路の重複部分の面積は、前記第1及び第2ループ回路の重複しない部分の面積以上であることを特徴とする、電圧変換装置。
A first switching circuit provided in the first loop circuit, the first loop circuit including a first loop circuit and a second loop circuit each having an inductance component and having first and second switching elements and first and second capacitive elements, respectively. A voltage conversion device in which current flows alternately in the first loop circuit and the second loop circuit in accordance with ON / OFF operation of an element,
A first DC power source or a ground is connected to a midpoint between the first switching element and the first capacitive element in the first loop circuit, and the second switching element and the second capacitive element in the second loop circuit. Is connected to a second DC power supply having a voltage different from that of the first DC power supply,
The first loop circuit and the second loop circuit are arranged so that one of the first loop circuit and the second loop circuit surrounds the other,
The voltage converter according to claim 1, wherein an area of an overlapping portion of the first and second loop circuits is equal to or larger than an area of an overlapping portion of the first and second loop circuits.
インダクタンス素子を共有する第1ループ回路と第2ループ回路とを備え、前記第1ループ回路に設けられる第1スイッチング素子のON/OFF動作に伴い前記第1ループ回路と前記第2ループ回路に交互に電流が流れる電圧変換装置であって、
前記第1ループ回路のスイッチング素子のON動作時に形成される前記第1ループ回路を貫く磁界の向きと、前記第1ループ回路の第1スイッチング素子のON動作後のOFF動作時に形成される前記第2ループ回路を貫く磁界の向きが同方向であり、
前記第1及び第2ループ回路の重複部分内に磁性体が配置されることを特徴とする、電圧変換装置。
A first loop circuit and a second loop circuit sharing an inductance element are provided, and the first loop circuit and the second loop circuit are alternately switched in accordance with an ON / OFF operation of the first switching element provided in the first loop circuit. A voltage conversion device in which a current flows in
The direction of the magnetic field penetrating through the first loop circuit formed when the switching element of the first loop circuit is turned on, and the first time formed when the first switching element of the first loop circuit is turned off after the ON operation of the first loop circuit. The direction of the magnetic field passing through the two-loop circuit is the same direction,
A voltage converter, wherein a magnetic material is disposed in an overlapping portion of the first and second loop circuits.
電気負荷を駆動する電気負荷駆動装置であって、
直流電源と、
前記直流電源から受けた直流電源の電圧レベルを変換して前記電気負荷に出力する請求項1〜9のうちのいずれか1項に記載の電圧変換装置と、
前記電圧変換装置を制御する制御装置とを含むことを特徴とする、電気負荷駆動装置。
An electric load driving device for driving an electric load,
DC power supply,
The voltage converter according to any one of claims 1 to 9, wherein the voltage level of a DC power source received from the DC power source is converted and output to the electric load.
And a control device for controlling the voltage conversion device.
JP2008322477A 2008-12-18 2008-12-18 Voltage converter and electric load driving device Active JP4621767B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008322477A JP4621767B2 (en) 2008-12-18 2008-12-18 Voltage converter and electric load driving device
US13/140,998 US9281757B2 (en) 2008-12-18 2009-12-17 Voltage conversion device and electrical load driving device
PCT/IB2009/007799 WO2010070431A1 (en) 2008-12-18 2009-12-17 Voltage conversion device and electrical load driving device
CN200980151357.7A CN102257712B (en) 2008-12-18 2009-12-17 Voltage conversion device and electrical load driving device
EP09805817.5A EP2368312B1 (en) 2008-12-18 2009-12-17 Voltage conversion device with improved noise reduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008322477A JP4621767B2 (en) 2008-12-18 2008-12-18 Voltage converter and electric load driving device

Publications (2)

Publication Number Publication Date
JP2010148231A JP2010148231A (en) 2010-07-01
JP4621767B2 true JP4621767B2 (en) 2011-01-26

Family

ID=42568068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008322477A Active JP4621767B2 (en) 2008-12-18 2008-12-18 Voltage converter and electric load driving device

Country Status (1)

Country Link
JP (1) JP4621767B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3113361B1 (en) 2015-07-03 2019-08-28 TDK Electronics AG Electronic devices and methods for filtering common mode disturbances from power electronic devices
WO2020039625A1 (en) * 2018-08-20 2020-02-27 株式会社村田製作所 Power conversion circuit module
CN114285263A (en) * 2020-09-28 2022-04-05 中兴通讯股份有限公司 Multi-way switching power supply and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304651A (en) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd Equipment using high frequencies
JP2005110452A (en) * 2003-10-01 2005-04-21 Murata Mfg Co Ltd Switching power supply module
JP2007282485A (en) * 2006-04-06 2007-10-25 Ford Global Technologies Llc Dc-dc converter
JP2007318911A (en) * 2006-05-25 2007-12-06 Toyota Industries Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304651A (en) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd Equipment using high frequencies
JP2005110452A (en) * 2003-10-01 2005-04-21 Murata Mfg Co Ltd Switching power supply module
JP2007282485A (en) * 2006-04-06 2007-10-25 Ford Global Technologies Llc Dc-dc converter
JP2007318911A (en) * 2006-05-25 2007-12-06 Toyota Industries Corp Semiconductor device

Also Published As

Publication number Publication date
JP2010148231A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4963518B2 (en) Voltage converter and electric load driving device
JP4803262B2 (en) Isolated switching power supply
US20100301831A1 (en) Zero-voltage switching power converter
JP6160378B2 (en) DC-DC converter device
WO2017149776A1 (en) Power conversion device
JP4963505B2 (en) Voltage converter and electric load driving device
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
US10924000B2 (en) DC-DC converter with reduced ripple
US20130016534A1 (en) Resonant converter
JP4621767B2 (en) Voltage converter and electric load driving device
JP5081202B2 (en) Switching device
US9281757B2 (en) Voltage conversion device and electrical load driving device
WO2018078734A1 (en) Power conversion device
JP4621768B2 (en) Voltage converter and electric load driving device
JP2018082506A (en) Dc-dc converter
US11948731B2 (en) Control device for power conversion device
JP6624593B2 (en) Transformer, electric circuit unit, power supply unit with circuit, and fuel cell system
JP2010034310A (en) Transformer and power converter
WO2023149030A1 (en) Switching device and power supply device
JP2006280148A (en) Voltage control device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4621767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250