[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4610315B2 - Light emitting device and manufacturing method thereof - Google Patents

Light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP4610315B2
JP4610315B2 JP2004345108A JP2004345108A JP4610315B2 JP 4610315 B2 JP4610315 B2 JP 4610315B2 JP 2004345108 A JP2004345108 A JP 2004345108A JP 2004345108 A JP2004345108 A JP 2004345108A JP 4610315 B2 JP4610315 B2 JP 4610315B2
Authority
JP
Japan
Prior art keywords
color
element formation
regions
width
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004345108A
Other languages
Japanese (ja)
Other versions
JP2005203351A5 (en
JP2005203351A (en
Inventor
恵介 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004345108A priority Critical patent/JP4610315B2/en
Publication of JP2005203351A publication Critical patent/JP2005203351A/en
Publication of JP2005203351A5 publication Critical patent/JP2005203351A5/ja
Application granted granted Critical
Publication of JP4610315B2 publication Critical patent/JP4610315B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、発光素子を有する画素部のレイアウト、該レイアウトを有するアクティブマトリクス型表示装置及びその作製方法に関する。   The present invention relates to a layout of a pixel portion having a light emitting element, an active matrix display device having the layout, and a manufacturing method thereof.

画素部に発光素子を設けた表示装置は、該発光素子を赤(R)、緑(G)、青(B)と作り分けるため、メタルマスクを用いている。例えば発光素子が低分子材料の場合、メタルマスクを用いた蒸着法によって、赤(R)、緑(G)、青(B)と作り分け、フルカラー表示可能な画素部を形成している。   A display device provided with a light-emitting element in a pixel portion uses a metal mask in order to make the light-emitting element red (R), green (G), and blue (B). For example, when the light emitting element is a low molecular material, red (R), green (G), and blue (B) are separately formed by a vapor deposition method using a metal mask to form a pixel portion capable of full color display.

蒸着法を用いた発光素子の作製方法において、大型化と高精細度化を図るために、各色の発光素子を区分する際に用いる蒸着マスク(メタルマスク)を、発光素子が蒸着される発光部に相当する部分と、発光素子の境界部分の幅との割合を1対0.5以上にとる有機発光デバイスの製造方法がある(特許文献1参照)。特許文献1には、メタルマスクのパターン光性と蒸着作業をわずか替えるだけで、ファインパターンの画素の実現や、マスクの位置合わせなしにフルカラー表示ディスプレーの作製が可能となり、大型化と高精細度化が容易となることが記載されている。   In a method for manufacturing a light-emitting element using a vapor deposition method, a vapor deposition mask (metal mask) used to classify the light-emitting elements of each color is used as a light-emitting part on which the light-emitting elements are vapor-deposited in order to increase the size and increase the definition. There is a method for manufacturing an organic light emitting device in which the ratio of the portion corresponding to the above and the width of the boundary portion of the light emitting element is 1: 0.5 or more (see Patent Document 1). In Patent Document 1, it is possible to realize a fine pattern pixel and to produce a full-color display without aligning the mask by slightly changing the pattern property of the metal mask and the vapor deposition operation. It is described that it is easy to make.

また特許文献1の図2に記載されるように、メタルマスクは、ストライプ状に開口部が形成されている。図9(A)に示すように、画素部10は、複数の画素12を有し、画素12は、RGBの各素子を形成する領域11R、11G、11Bを有する。また図9(B)に示すように、各RGBの形成領域11R、11G、11Bは、蒸着される前に、絶縁物から形成される土手13により長方形に区画され、同色の領域は列方向に共通して蒸着することができる。このように土手13により行方向が区画されているため、メタルマスクには、列方向に長いストライプ状(スリット状)の開口部が形成されている。   Further, as described in FIG. 2 of Patent Document 1, the metal mask has openings formed in a stripe shape. As shown in FIG. 9A, the pixel portion 10 includes a plurality of pixels 12, and the pixels 12 include regions 11R, 11G, and 11B that form RGB elements. Further, as shown in FIG. 9B, the RGB formation regions 11R, 11G, and 11B are partitioned into rectangles by banks 13 formed of an insulator before being deposited, and regions of the same color are arranged in the column direction. Common vapor deposition can be performed. Since the row direction is partitioned by the bank 13 in this manner, the metal mask has a stripe-shaped (slit-shaped) opening that is long in the column direction.

特開2000−68053号公報JP 2000-68053 A

このような発光素子を有する表示装置において、解像度を高めるためには、素子形成領域の間隔を狭くする必要があり、素子形成領域の間隔が表示の解像度を制約している。この素子形成領域に発光素子を形成するために使用する、メタルマスクの開口部の間隔は、強度及びパターニング精度による限界があり、該マスクの開口部の間隔を狭くすることは難しかった。   In a display device having such a light emitting element, in order to increase the resolution, it is necessary to narrow the interval between the element formation regions, and the interval between the element formation regions restricts the display resolution. The distance between the openings of the metal mask used for forming the light emitting element in this element formation region is limited by strength and patterning accuracy, and it is difficult to reduce the distance between the openings of the mask.

また解像度を高めるには、画素を設ける間隔を狭くすることが要求されるため、半導体素子や配線の間隔を狭くする必要がある。但し配線等の間隔を狭くすることができた場合であっても、メタルマスクの開口部の間隔を狭くするための制約は依然としてある。そのため、上述したようにメタルマスクの開口部の間隔を狭くすることが難しいので、画素の間隔を狭くするにつれ、画素の面積と、開口部の面積との比、つまり開口率が低下するといった問題が浮上してくる。   In order to increase the resolution, it is necessary to reduce the interval between the pixels, and thus it is necessary to reduce the interval between the semiconductor elements and the wirings. However, even when the interval between wirings and the like can be reduced, there are still restrictions for reducing the interval between the openings of the metal mask. Therefore, as described above, it is difficult to reduce the interval between the openings of the metal mask. Therefore, as the interval between the pixels is reduced, the ratio between the area of the pixel and the area of the opening, that is, the aperture ratio decreases. Comes up.

このように、半導体素子や配線を微細化するためのパターン精度が向上しても、メタルマスクの開口部の間隔を狭くできないため、発光素子を有する表示装置の高精細化が期待できなかった。   As described above, even if the pattern accuracy for miniaturizing the semiconductor elements and wirings is improved, the interval between the openings of the metal mask cannot be reduced, so that a high-definition display device having a light-emitting element cannot be expected.

そこで本発明は、新たな方法で高精細化を達成した発光素子を有する画素のレイアウト、該レイアウトを有する表示装置を提供することを課題とする。   In view of the above, an object of the present invention is to provide a layout of a pixel having a light-emitting element that achieves high definition by a new method and a display device having the layout.

上記課題を鑑み本発明は、同色の素子形成領域を斜めに配置し、複数の画素で素子形成領域を共有する画素部の構成を特徴とする。また該画素構成を有する表示装置を特徴とする。   In view of the above problems, the present invention is characterized by a configuration of a pixel portion in which element formation regions of the same color are arranged obliquely and a plurality of pixels share the element formation region. Further, the display device having the pixel configuration is characterized.

具体的な本発明の画素構成は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域をそれぞれ斜めに配列し、3以上の素子形成領域を各画素で共有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   A specific pixel configuration of the present invention is such that a first color element formation region, a second color element formation region, and a third color element formation region are arranged obliquely, and three or more element formation regions are arranged in each pixel. It is characterized by sharing with. In addition, the present invention can provide a display device having the pixel configuration.

また別の本発明の画素構成は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域をそれぞれ斜めに配列し、3以上の素子形成領域を各画素で共有し、各画素は異なる素子形成領域から選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   In another pixel configuration of the present invention, a first color element formation region, a second color element formation region, and a third color element formation region are arranged obliquely, and three or more element formation regions are arranged in each pixel. Each pixel has the same color area of the first color, the same color area of the second color, and the same color area of the third color selected from different element formation areas. In addition, the present invention can provide a display device having the pixel configuration.

また別の本発明の画素構成は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同列に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同列に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域は斜めに配列され、各画素は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   Another pixel configuration of the present invention includes a first color element formation region, a second color element formation region adjacent to the first color element formation region, and a second color element formation region. A third color element formation region adjacent to the region and arranged in the same row, and the first color element formation region, the second color element formation region, and the third color element formation region are arranged obliquely And each pixel has a first color same color region, a second color same color region selected from a first color element formation region, a second color element formation region, and a third color element formation region, and It has the same color area of the third color. In addition, the present invention can provide a display device having the pixel configuration.

また別の本発明の画素構成は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同列に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同列に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域は行方向に各々1ピッチ(素子形成領域の1間隔分)ずれるように配列され、各画素は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   Another pixel configuration of the present invention includes a first color element formation region, a second color element formation region adjacent to the first color element formation region, and a second color element formation region. A third color element formation region adjacent to the region and provided in the same column, the first color element formation region, the second color element formation region, and the third color element formation region in the row direction. Each pixel is arranged so as to be shifted by one pitch (one interval of the element formation region), and each pixel is selected from the element formation region of the first color, the element formation region of the second color, and the element formation region of the third color. In addition, the same color region of the first color, the same color region of the second color, and the same color region of the third color. In addition, the present invention can provide a display device having the pixel configuration.

また上記画素構成において、各画素は、非発光領域を有している。   In the pixel configuration, each pixel has a non-light emitting region.

具体的に述べると、各画素は、L字状に配列された第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有している。または、各画素は、第1色の同色領域に対して、行方向に第2色の同色領域が配列し、且つ列方向に第3色の同色領域が配列するようにL字状に配列された同色領域を有している。   More specifically, each pixel has the same color area of the first color, the same color area of the second color, and the same color area of the third color arranged in an L shape. Alternatively, each pixel is arranged in an L shape so that the same color area of the second color is arranged in the row direction and the same color area of the third color is arranged in the column direction with respect to the same color area of the first color. Have the same color area.

以上のような画素構造とすることにより、表示装置、例えば発光素子を有する表示装置(以下、発光装置と表記する)の高精細化を達成することができる。さらに画素の開口率を低下させることがない。   With the pixel structure as described above, high definition of a display device, for example, a display device having a light emitting element (hereinafter referred to as a light emitting device) can be achieved. Further, the aperture ratio of the pixel is not lowered.

また別の本発明の画素構成は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同行に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同行に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域は列方向に各々1.5ピッチ(素子形成領域の1.5間隔分)ずれるように配列され、各画素は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   Another pixel configuration of the present invention includes a first color element formation region, a second color element formation region adjacent to and adjacent to the first color element formation region, and a second color element formation. A third color element formation region adjacent to the region and provided in the same row, and the first color element formation region, the second color element formation region, and the third color element formation region are arranged in the column direction. Each pixel is arranged so as to be shifted by 1.5 pitches (1.5 intervals of the element formation region), and each pixel has a first color element formation region, a second color element formation region, and a third color element formation region. The same color region of the first color selected from the above, the same color region of the second color, and the same color region of the third color. In addition, the present invention can provide a display device having the pixel configuration.

具体的に述べると各画素は、T字状に配列された第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有している。または各画素は、第1色の同色領域に対して、行方向に第2色及び第3色の同色領域が配列し、且つ第2色及び第3色の同色領域は、第1色の同色領域に対して列方向に該同色領域の0.5間隔分ずれるようにT字状に配列されている。または、各画素は、第1色の同色領域、第2色の同色領域、及び第3色の同色領域のいずれかを頂点とした三角形状に配列されている。   Specifically, each pixel has the same color area of the first color, the same color area of the second color, and the same color area of the third color arranged in a T-shape. Alternatively, each pixel has the same color area of the second color and the third color arranged in the row direction with respect to the same color area of the first color, and the same color area of the second color and the third color is the same color of the first color. They are arranged in a T shape so as to be shifted by 0.5 intervals of the same color region in the column direction with respect to the region. Alternatively, each pixel is arranged in a triangular shape having one of the same color area of the first color, the same color area of the second color, and the same color area of the third color as a vertex.

以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに開口率を低下させることがない。加えて、上記画素構成は、非発光領域を有さないため素子形成領域を有効に使用することができる。   With the pixel structure as described above, high definition of the light emitting device can be achieved. Further, the aperture ratio is not lowered. In addition, since the pixel configuration does not have a non-light emitting region, the element formation region can be used effectively.

また別の本発明の画素構成は、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域をそれぞれ斜めに配列し、素子形成領域を3以上の画素で共有し、各画素は異なる素子形成領域から選ばれた第1色の同色領域、第2色の同色領域、第3色の同色領域を有する表示装置であって、隣接する同色領域間に設けられた第1の絶縁膜の幅は、隣接する、素子形成領域間に設けられた第2の絶縁膜の幅より狭いことを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。   In another pixel configuration of the present invention, the element formation region of the first color, the element formation region of the second color, and the element formation region of the third color are arranged obliquely, and the element formation region is composed of three or more pixels. Each of the pixels is a display device having the same color area of the first color, the same color area of the second color, and the same color area of the third color selected from different element formation areas, and is provided between adjacent same color areas. The width of the first insulating film is narrower than the width of the second insulating film provided between adjacent element formation regions. In addition, the present invention can provide a display device having the pixel configuration.

具体的に述べると画素部において、列方向におい隣接する同色領域間に設けられた第1の絶縁膜の幅は、隣接する素子形成領域間に設けられた第2の絶縁膜の幅より狭い。または、行方向に隣接する同色領域間に設けられた第1の絶縁膜の幅は、隣接する素子形成領域間に設けられた第2の絶縁膜の幅より狭い。   Specifically, in the pixel portion, the width of the first insulating film provided between the same color regions adjacent in the column direction is narrower than the width of the second insulating film provided between the adjacent element formation regions. Alternatively, the width of the first insulating film provided between the same color regions adjacent in the row direction is narrower than the width of the second insulating film provided between adjacent element formation regions.

なお本発明の画素構造は、上記構造に限定されるものではなく、斜めに配列した素子形成領域から、同色領域を選択して各画素を構成する画素構成で有ればよい。その結果、開口率を低下することなく、発光装置の高精細化を達成することができる。   Note that the pixel structure of the present invention is not limited to the above structure, and may be a pixel structure in which each pixel is configured by selecting the same color region from diagonally arranged element formation regions. As a result, high definition of the light emitting device can be achieved without reducing the aperture ratio.

なお本発明において、画素部の各画素すべてが、各色の配列を満たす必要はなく、ある任意の画素が満たせばよい。このある任意の画素を一画素と表記することがある。   Note that in the present invention, it is not necessary for all the pixels in the pixel portion to satisfy the arrangement of the colors, and any arbitrary pixel may be satisfied. This certain arbitrary pixel may be expressed as one pixel.

また本発明の表示装置の作製方法は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同列に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同列に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域を各画素で共有するように、素子形成領域を斜めに形成し、各画素を、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有するように形成することを特徴とする。   The display device manufacturing method of the present invention includes a first color element formation region, a second color element formation region adjacent to the first color element formation region, and the second color element formation region. A third color element formation region adjacent to the formation region and provided in the same row, and the first color element formation region, the second color element formation region, and the third color element formation region each pixel The element formation region is formed obliquely so as to be shared between the first color element formation region, the second color element formation region, and the third color element formation region. It is characterized by having the same color area of the color, the same color area of the second color, and the same color area of the third color.

また別の本発明の表示装置の作製方法は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同列に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同列に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域は行方向に各々1ピッチ(素子形成領域の1間隔分)ずれ、且つ第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域を各画素で共有するように、素子形成領域を斜めに形成し、各画素を、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を配列するように形成することを特徴とする。   In another method for manufacturing a display device of the present invention, a first color element formation region, a second color element formation region adjacent to and adjacent to the first color element formation region, and a second color And the third color element formation region provided in the same row, the first color element formation region, the second color element formation region, and the third color element formation region are Each pixel is shifted by one pitch in the row direction (one interval of the element formation region), and the first color element formation region, the second color element formation region, and the third color element formation region are shared by each pixel. Forming an element forming region diagonally, and each pixel having the same color region of the first color selected from the element forming region of the first color, the element forming region of the second color, and the element forming region of the third color; The same color area of the second color and the same color area of the third color are formed to be arranged.

また別の本発明の表示装置の作製方法は、第1色の素子形成領域と、第1色の素子形成領域に隣接し、同行に設けられた第2色の素子形成領域と、第2色の素子形成領域に隣接し、同行に設けられた第3色の素子形成領域とを有し、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域は列方向に各々1.5ピッチ(素子形成領域の1.5間隔分)ずれるように形成し、各画素を、第1色の素子形成領域、第2色の素子形成領域、及び第3色の素子形成領域のから選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有するように形成することを特徴とする。   According to another method for manufacturing a display device of the present invention, a first color element formation region, a second color element formation region adjacent to the first color element formation region and provided in the same row, and a second color And a third color element formation region provided in the same row as the first color element formation region, the second color element formation region, and the third color element formation region. Each pixel is formed so as to be shifted by 1.5 pitches in the column direction (1.5 intervals of the element formation region), and each pixel is formed of the first color element formation region, the second color element formation region, and the third color It is formed so as to have the same color area of the first color selected from the element formation areas, the same color area of the second color, and the same color area of the third color.

また別の本発明の表示装置の作製方法は、斜めに配列された同色領域を有する素子形成領域と、素子形成領域を3以上の各画素で共有し、各画素は異なる素子形成領域から選ばれた第1色の同色領域、第2色の同色領域、及び第3色の同色領域を有する表示装置の作製方法であって、隣接する同色領域間に設けられた第1の絶縁膜の幅は、隣接する素子形成領域間に設けられた第2の絶縁膜の幅より狭くなるように形成することを特徴とする。   In another method for manufacturing a display device of the present invention, an element formation region having the same color region arranged obliquely and an element formation region are shared by three or more pixels, and each pixel is selected from different element formation regions. A method for manufacturing a display device having the same color region of the first color, the same color region of the second color, and the same color region of the third color, wherein the width of the first insulating film provided between adjacent same color regions is Further, the second insulating film is formed so as to be narrower than the width of the second insulating film provided between adjacent element formation regions.

なお例えば第1色を赤(R)、第2色を緑(G)、第3色を青(B)とすることができる。但し本発明は、この組み合わせに限定されない。   For example, the first color can be red (R), the second color can be green (G), and the third color can be blue (B). However, the present invention is not limited to this combination.

また本発明において、斜めに配列した同色の素子形成領域を形成するため、メタルマスクの開口部は斜めに設けられている。斜めに配列して設けられた開口部を有するマスクは、各色の素子形成時に共通して使用することができる。複数の同色領域を有する素子形成領域を設けるため、メタルマスクの開口部は微細化する必要がなく好ましい。   In the present invention, in order to form element forming regions of the same color arranged obliquely, the opening of the metal mask is provided obliquely. A mask having openings provided in an oblique arrangement can be used in common when forming each color element. Since an element formation region having a plurality of the same color regions is provided, it is preferable that the opening of the metal mask does not need to be miniaturized.

本発明の素子形成領域及び同色領域をL字状又はT字状となるように配列させた画素構造により、各素子形成領域の間隔(以下、素子ピッチと表記する)を、狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、メタルマスクの開口部を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。   With the pixel structure in which the element formation region and the same color region of the present invention are arranged so as to be L-shaped or T-shaped, the interval between the element formation regions (hereinafter referred to as element pitch) is not reduced. A display device with high definition can be formed. In other words, a display device with high definition can be formed without narrowing the opening of the metal mask. As a result, high definition of the display device can be achieved without reducing the aperture ratio.

また本発明のメタルマスクにおいて、素子形成領域を広く設けることができるため、開口部は微細化する必要がなく好ましい。   In the metal mask of the present invention, since an element formation region can be provided widely, the opening is not required to be miniaturized, which is preferable.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

トランジスタはゲート、ソース、ドレインの3端子を有するが、ソース端子(ソース電極)、ドレイン端子(ドレイン電極)に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記する。   Although a transistor has three terminals of a gate, a source, and a drain, the source terminal (source electrode) and the drain terminal (drain electrode) cannot be clearly distinguished because of the structure of the transistor. Therefore, when describing connection between elements, one of a source electrode and a drain electrode is referred to as a first electrode, and the other is referred to as a second electrode.

(実施の形態1)
図1(A)には、点線で囲まれた素子形成領域100R、100G、100B及び土手101を示す。各素子形成領域は、絶縁物等からなる土手により区画された同色の素子が形成された領域が4つ設けられている(以下、このように同色の素子が形成されている領域を同色領域と表記する)。このような画素構成において、隣接する素子形成領域間に設けられた土手の間隔は、メタルマスクの開口部の幅に相当する。
(Embodiment 1)
FIG. 1A shows element formation regions 100R, 100G, and 100B and a bank 101 surrounded by dotted lines. Each element formation region is provided with four regions in which the same color elements partitioned by a bank made of an insulator or the like are formed (hereinafter, the region in which the same color elements are formed is referred to as the same color region. write). In such a pixel configuration, the interval between the banks provided between adjacent element formation regions corresponds to the width of the opening of the metal mask.

土手の幅についてみると、列方向(X方向)において、同色領域内の土手の幅W1は、隣接する素子形成領域間の土手の幅W2より狭くすることができる。同様に行方向(Y方向)において、同色領域内の土手の幅W3は、隣接する素子形成領域間の土手の幅W4より狭くすることができる。すなわち、同色領域内においては土手の幅を狭くすることができる。なぜなら、隣接する素子形成領域間の土手の幅は、蒸着精度に影響を受ける。それに対して、同色領域内の土手の幅は、露光精度に影響を受ける。一般に、露光精度は、蒸着精度よりも高いため、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。その結果、各画素間の間隔(以下、画素ピッチという)を狭くする場合であっても、開口率が低下することはない。   As for the width of the bank, in the column direction (X direction), the width W1 of the bank in the same color region can be made smaller than the width W2 of the bank between adjacent element formation regions. Similarly, in the row direction (Y direction), the width W3 of the bank in the same color region can be made smaller than the width W4 of the bank between adjacent element formation regions. That is, the width of the bank can be narrowed in the same color region. This is because the bank width between adjacent element formation regions is affected by the deposition accuracy. On the other hand, the width of the bank in the same color area is affected by the exposure accuracy. In general, since the exposure accuracy is higher than the deposition accuracy, the width of the bank in the same color region can be narrower than the width of the bank between adjacent element formation regions. As a result, the aperture ratio does not decrease even when the interval between the pixels (hereinafter referred to as pixel pitch) is narrowed.

図1(B)には、素子形成領域が形成する画素の配列を示す。図1(B)において、点線で囲まれた領域が画素102に相当する。画素は、隣接するRGBの同色領域を有し、さらに非発光領域103を有する。非発光領域とは、RGBの同色領域のいずれかが形成されて、表示するときは非発光としても構わない領域である。   FIG. 1B shows an arrangement of pixels formed by the element formation region. In FIG. 1B, a region surrounded by a dotted line corresponds to the pixel 102. The pixel has adjacent RGB same color areas, and further has a non-light emitting area 103. The non-light emitting area is an area in which any one of RGB same color areas is formed and may be non-light emitting when displaying.

また図1に示す画素構造において、L字状にRGBの素子形成領域が配列し、さらに画素においてもL字状にRGBの同色領域が配列すると表記することができる。L字状とは、第1色の素子形成領域に対して、行方向に第2色の素子形成領域が配列し、列方向に第3色の素子形成領域が配列していることを指す。そしてある画素でみると、第1色の同色領域に対して、行方向に第2の同色形成領域が配列し、列方向に第3の同色領域が配列している。例えば画素102において、Rの同色領域105Rをみると、列方向にGの同色領域105Gが配列し、行方向にBの同色領域105Bが配列している。   In the pixel structure shown in FIG. 1, it can be expressed that RGB element formation regions are arranged in an L shape, and that RGB same color regions are arranged in an L shape in a pixel. The L-shape indicates that the element formation regions of the second color are arranged in the row direction and the element formation regions of the third color are arranged in the column direction with respect to the element formation region of the first color. In a certain pixel, for the same color area of the first color, a second same color formation area is arranged in the row direction, and a third same color area is arranged in the column direction. For example, in the pixel 102, when viewing the same color region 105R of R, the same color region 105G of G is arranged in the column direction, and the same color region 105B of B is arranged in the row direction.

以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに、同色領域内の土手の幅を狭くすることができるため、開口率を高めることができる。   With the pixel structure as described above, high definition of the light emitting device can be achieved. Furthermore, since the width of the bank in the same color region can be reduced, the aperture ratio can be increased.

次に、図1と異なる画素構造を図2に示す。図2(A)において、点線で囲まれた素子形成領域100R、100G、100B及び土手101を示す。また各素子形成領域は、土手により区画された同色領域が6つ設けられている構造が図1と異なっている。   Next, FIG. 2 shows a pixel structure different from FIG. In FIG. 2A, element formation regions 100R, 100G, and 100B and a bank 101 surrounded by a dotted line are shown. Each element formation region is different from that shown in FIG. 1 in that six regions of the same color divided by a bank are provided.

図2に示す画素構成においても図1と同様に、列方向において、同色領域内の土手の幅W1は、隣接する素子形成領域間の土手の幅W2より狭くすることができる。また行方向において、同色領域内の土手の幅W3は、隣接する素子形成領域間の土手の幅W4より狭くすることができる。すなわち、同色領域内においては土手を狭くすることができる。なぜなら、隣接する素子形成領域間の土手の幅は、蒸着精度に影響を受ける。それに対して、同色領域内の土手の幅は、露光精度に影響を受ける。一般に、露光精度は、蒸着精度よりも高いため、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。その結果、各画素間の間隔(画素ピッチ)を狭くする場合であっても、開口率が低下することはない。   In the pixel configuration shown in FIG. 2, as in FIG. 1, the width W1 of the bank in the same color region can be made smaller than the width W2 of the bank between adjacent element formation regions in the column direction. In the row direction, the width W3 of the bank in the same color region can be made narrower than the width W4 of the bank between adjacent element formation regions. That is, the bank can be narrowed in the same color region. This is because the bank width between adjacent element formation regions is affected by the deposition accuracy. On the other hand, the width of the bank in the same color area is affected by the exposure accuracy. In general, since the exposure accuracy is higher than the deposition accuracy, the width of the bank in the same color region can be narrower than the width of the bank between adjacent element formation regions. As a result, the aperture ratio does not decrease even when the interval (pixel pitch) between the pixels is narrowed.

図2(B)には、素子形成領域が形成する画素の配列を示す。図2(B)において、点線で囲まれた領域が画素102に相当する。図2(B)では、非発光領域を設けることなく画素を構成することができる。その結果、素子形成領域を有効に利用することができ好ましい。画素102において、各素子形成領域から選択されたRGBの同色領域は、T字状(デルタ配置とも呼ぶ)に配列している構造が図1と異なっている。T字状とは、任意の数nを用いて示すと(nは整数)、n行目の第1色の素子形成領域に対して、(n+1)行目において、行方向に第2色及び第3の素子形成領域が隣接して配列し、n行目の素子形成領域と、n+1行目の素子形成領域とは、列方向に1.5ピッチ(素子形成領域の間隔×1.5分、つまり素子形成領域の1.5間隔分)ずれて配列していることを指す。そして、ある一画素でみると、n行目にある、一画素を構成する第1色の同色領域に対して、n+1行目には、行方向に隣接して第2及び第3の同色領域が配列し、且つ第2及び第3の同色領域は、第1の同色領域に対して列方向に該同色領域の半分の間隔(同色領域の0.5間隔分)ずれるように配列している。例えば画素102において、Gの同色領域105Gをみると、一列下には、行方向に隣接してRの同色領域105R及びBの同色領域105Bが配列し、且つRの同色領域105R及びBの同色領域105Bは、Gの同色領域105Gに対してそれぞれ列方向の左右に該同色領域の半分の間隔(同色領域の0.5間隔分)ずれるようにが配列している。すなわち、画素において、RGBの同色領域がある色を頂点とした三角形状に配列されている。具体的には、画素102においては、Gの同色領域105Gを頂点として、Rの同色領域105R、及びBの同色領域105Bが配列されている。また画素102に隣接する画素102aをみると、同様な関係でRGBの同色領域が配列しているが、Bの同色領域105Bを頂点とする三角形状であり、さらに頂点の向きが画素102と、逆向きとなるように配列されている。   FIG. 2B shows an arrangement of pixels formed by the element formation region. In FIG. 2B, a region surrounded by a dotted line corresponds to the pixel 102. In FIG. 2B, a pixel can be formed without providing a non-light emitting region. As a result, the element formation region can be used effectively, which is preferable. In the pixel 102, the same color region of RGB selected from each element formation region is different from the structure shown in FIG. 1 in a T shape (also referred to as a delta arrangement). The T-shape is expressed by using an arbitrary number n (n is an integer), and in the (n + 1) th row, the second color and the second color in the row direction with respect to the first color element formation region in the nth row. The third element formation regions are arranged adjacent to each other, and the element formation region in the n-th row and the element formation region in the (n + 1) -th row are 1.5 pitches in the column direction (element formation region interval × 1.5 minutes). That is, it means that the element formation regions are arranged with a gap of 1.5). Then, when viewed from a certain pixel, the second and third identical color regions adjacent to each other in the row direction are arranged in the n + 1th row with respect to the same color region of the first color constituting the one pixel in the nth row. And the second and third same-color regions are arranged so as to be shifted from the first same-color region by a half interval of the same-color region in the column direction (0.5 interval of the same-color region). . For example, in the same color region 105G of the pixel 102, the same color region 105B of R and the same color region 105B of R are arranged adjacent to each other in the row direction, and the same color of the same color region 105R and B of R are arranged one row below. The region 105B is arranged so as to be shifted from the G same color region 105G to the left and right in the column direction by a half interval of the same color region (0.5 interval of the same color region). In other words, the pixels are arranged in a triangular shape having the same color region of RGB as a vertex. Specifically, in the pixel 102, an R same color area 105R and a B same color area 105B are arranged with the G same color area 105G as a vertex. Looking at the pixel 102a adjacent to the pixel 102, the same color region of RGB is arranged in the same relationship, but it has a triangular shape with the same color region 105B of B as the apex, and the apex direction is the pixel 102, They are arranged in the reverse direction.

以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに開口率を低下させることがなく、加えて、非発光領域を設けないため素子形成領域を有効に使用することができる。   With the pixel structure as described above, high definition of the light emitting device can be achieved. Further, the aperture ratio is not lowered, and in addition, since the non-light emitting region is not provided, the element formation region can be used effectively.

また本発明の画素構造により、素子ピッチを狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、メタルマスクの開口部を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くした場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。   In addition, with the pixel structure of the present invention, a display device with high definition can be formed without reducing the element pitch. In other words, a display device with high definition can be formed without narrowing the opening of the metal mask. As a result, high definition of the display device can be achieved without reducing the aperture ratio. That is, even when semiconductor elements and wirings provided in the pixel portion are miniaturized and the pixel pitch is narrowed, high definition of the display device can be achieved without decreasing the aperture ratio.

このようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできる。液滴吐出法は、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)する。その方式によっては、液滴吐出法は、インクジェット法とも呼ばれる。   As a means for forming elements in a pixel array having such a layout, a droplet discharge method which can selectively form a pattern can be used. In the droplet discharge method, a droplet (also referred to as a dot) of a composition in which a material such as a conductive film or an insulating film is mixed is selectively discharged (ejected). Depending on the method, the droplet discharge method is also called an inkjet method.

このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができる。この場合、土手の代わりにクロム等を有する樹脂を有するブラックマトリクスを形成することができる。カラーフィルターを用いることにより、各RGBの素子を形成しなくともフルカラー表示を行うことができる。例えば、白色発光を示す発光素子を形成し、本発明のレイアウトに配置されたカラーフィルターを設けることにより、フルカラー表示を行う発光装置を作製することができる。   Such a pixel structure arrangement can also be applied to a color filter included in a light-emitting device or a liquid crystal display device. In this case, a black matrix having a resin containing chromium or the like can be formed instead of the bank. By using a color filter, full color display can be performed without forming each RGB element. For example, a light-emitting device that performs full-color display can be manufactured by forming a light-emitting element that emits white light and providing a color filter arranged in the layout of the present invention.

また発光装置において、各色素子を形成した場合であっても、カラーフィルターを用いると、より高精度な表示を行うことができる。カラーフィルターにより、各色素子からの発光スペクトルのブロードなピークが、鋭くなるように補正できるからである。   Further, even when each color element is formed in the light emitting device, display with higher accuracy can be performed by using a color filter. This is because the broad peak of the emission spectrum from each color element can be corrected so as to be sharp by the color filter.

(実施の形態2)
本実施の形態では、アクティブマトリクスのレイアウトについて説明する。なお本実施の形態は、各画素にスイッチング用トランジスタ、消去用トランジスタ、及び駆動用トランジスタが設けられる構造で説明するが、これに限定されない。
(Embodiment 2)
In this embodiment, an active matrix layout will be described. Although this embodiment mode is described with a structure in which a switching transistor, an erasing transistor, and a driving transistor are provided in each pixel, the present invention is not limited to this.

図3には、上記L字状に配列した同色領域を有する画素を拡大した上面図を示す。左上の領域をR用の同色領域111R、列方向にR用同色領域と隣接する領域をG用の同色領域111G、行方向にR用同色領域と隣接する領域をB用の同色領域111Bとする。そして、右下の領域はRGBいずれかの素子が形成されるが、発光領域として使用しない非発光領域112である。   FIG. 3 shows an enlarged top view of the pixels having the same color region arranged in the L shape. The upper left region is the same color region 111R for R, the region adjacent to the same color region for R in the column direction is the same color region 111G for G, and the region adjacent to the same color region for R in the row direction is the same color region 111B for B. . The lower right region is a non-light-emitting region 112 in which any element of RGB is formed but is not used as a light-emitting region.

各同色領域には、それぞれ駆動用トランジスタ116R、116G、116Bが設けられており、各駆動用トランジスタの一方の電極と接続するように画素電極123が設けられている。なお図3において、駆動用トランジスタをわかりやすく記載するため、画素電極の一部は記載していない。   In each same color region, driving transistors 116R, 116G, and 116B are provided, and a pixel electrode 123 is provided so as to be connected to one electrode of each driving transistor. Note that in FIG. 3, a part of the pixel electrode is not illustrated in order to clearly describe the driving transistor.

駆動用トランジスタは、飽和領域で動作し、発光素子に流れる電流を制御すると好ましい。そのため、駆動用トランジスタのチャネル長(L)は、チャネル幅に対して長くなるように設計するとよい。本実施の形態では、駆動用トランジスタの半導体膜を蛇行するように形成し、チャネル長が長くなるように配置している。また、駆動用トランジスタは線形領域で動作させてもよい。   The driving transistor preferably operates in a saturation region and controls a current flowing through the light emitting element. Therefore, the channel length (L) of the driving transistor is preferably designed to be longer than the channel width. In this embodiment mode, the semiconductor film of the driving transistor is formed to meander and is arranged so that the channel length becomes long. Further, the driving transistor may be operated in a linear region.

また駆動用トランジスタの極性はnチャネル型であっても、pチャネル型であってもよい。本実施の形態では、駆動用トランジスタの極性はpチャネル型とする。   The polarity of the driving transistor may be n-channel type or p-channel type. In this embodiment mode, the polarity of the driving transistor is a p-channel type.

また、各駆動用トランジスタのゲート電極に接続される各スイッチング用トランジスタ114R、114G、114Bが設けられ、各スイッチング用トランジスタの一方の電極に接続される信号線113R、113G、113Bがそれぞれ設けられている。信号線から入力される各ビデオ信号により、発光素子に電流を供給し、表示を行う。そのため信号線は、スイッチング用トランジスタ毎に設けられている。   Each switching transistor 114R, 114G, 114B connected to the gate electrode of each driving transistor is provided, and signal lines 113R, 113G, 113B connected to one electrode of each switching transistor are provided. Yes. In accordance with each video signal input from the signal line, current is supplied to the light emitting element to perform display. Therefore, a signal line is provided for each switching transistor.

具体的には、スイッチング用トランジスタがオンとなると、容量素子に電荷が蓄積される。該電荷が駆動用トランジスタのVgsの値となると、駆動用トランジスタがオンとなり、発光素子へ電流が供給される。図3において、容量素子を設けていないが、トランジスタのゲート容量で足りる場合、容量素子を設ける必要はない。   Specifically, when the switching transistor is turned on, charge is accumulated in the capacitor. When the charge reaches the Vgs value of the driving transistor, the driving transistor is turned on, and current is supplied to the light emitting element. In FIG. 3, the capacitor is not provided, but when the gate capacitance of the transistor is sufficient, it is not necessary to provide the capacitor.

またスイッチング用トランジスタは半導体膜に対して二つのゲート電極を有するダブルゲート構造を有し、ゲート電極として機能する導電膜は各スイッチング用トランジスタで共用することができる。なお、各ゲート電極は第1の走査線121と同一導電膜から形成することができる。   The switching transistor has a double gate structure having two gate electrodes with respect to the semiconductor film, and the conductive film functioning as the gate electrode can be shared by the switching transistors. Note that each gate electrode can be formed using the same conductive film as the first scan line 121.

また、各駆動用トランジスタのゲート電極、及び各スイッチング用トランジスタの一方の電極に接続される消去用トランジスタ115R、115G、115Bがそれぞれ設けられ、各消去用トランジスタ115R、115G、115Bの一方の電極に共通して接続される電源線120が設けられている。消去用トランジスタは、容量素子に蓄積された電荷を放電するように接続すればよく、図3の構造に限定されない。   Further, erasing transistors 115R, 115G, and 115B connected to the gate electrode of each driving transistor and one electrode of each switching transistor are provided, respectively, and one electrode of each erasing transistor 115R, 115G, and 115B is provided. A power line 120 connected in common is provided. The erasing transistor may be connected so as to discharge the charge accumulated in the capacitor, and is not limited to the structure in FIG.

またスイッチング用トランジスタは半導体膜に対して二つのゲート電極を有するダブルゲート構造を有し、ゲート電極として機能する導電膜は各スイッチング用トランジスタで共用することができる。なお、各ゲート電極は第2の走査線122と同一導電膜から形成することができる。さらに第1の走査線と、第2の走査線とは同一導電膜から形成することができる。   The switching transistor has a double gate structure having two gate electrodes with respect to the semiconductor film, and the conductive film functioning as the gate electrode can be shared by the switching transistors. Note that each gate electrode can be formed using the same conductive film as the second scan line 122. Further, the first scan line and the second scan line can be formed from the same conductive film.

スイッチング用トランジスタと、消去用トランジスタの極性は、nチャネル型であっても、pチャネル型であってもよいが、同じ極性を有していると作製工程上好ましいため、本実施の形態では両トランジスタをnチャネル型薄膜トランジスタ(TFT)として形成する。   The polarity of the switching transistor and the erasing transistor may be n-channel type or p-channel type. However, since the same polarity is preferable in the manufacturing process, both of them are used in this embodiment mode. The transistor is formed as an n-channel thin film transistor (TFT).

各スイッチング用トランジスタ、及び各消去用トランジスタは、非発光領域112に設けられている。その結果、同色領域において開口率が低下することを防止できる。また、各スイッチング用トランジスタ、及び各消去用トランジスタは、各同色領域に形成してもよい。   Each switching transistor and each erasing transistor are provided in the non-light emitting region 112. As a result, it is possible to prevent the aperture ratio from being lowered in the same color region. Each switching transistor and each erasing transistor may be formed in each same color region.

また各機能を有するトランジスタには、エンハンスメント型又はディプリーション型の薄膜トランジスタを用いることができる。また各機能を有するトランジスタは、半導体を有する薄膜トランジスタから形成することができる。   An enhancement type or depletion type thin film transistor can be used as the transistor having each function. The transistor having each function can be formed using a thin film transistor including a semiconductor.

半導体の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。また半導体は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、0.5nm〜20nmの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル(μc)と呼ばれている。本実施の形態では、トップゲート構造を有する薄膜トランジスタで説明したが、ボトムゲート構造を有する薄膜トランジスタを用いてもよい。特に、非晶質半導体、セミアモルファス半導体、又は微結晶半導体を用いる場合は、ボトムゲート型構造を適応するとよい。   As a semiconductor material, not only silicon but also silicon germanium can be used. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%. As the semiconductor, an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and crystal grains of 0.5 nm to 20 nm can be observed in the amorphous semiconductor. It may have any state selected from a microcrystalline semiconductor and a crystalline semiconductor. In particular, a microcrystalline state in which grains of 0.5 nm to 20 nm can be observed is called a so-called microcrystal (μc). In this embodiment mode, a thin film transistor having a top gate structure is described; however, a thin film transistor having a bottom gate structure may be used. In particular, when an amorphous semiconductor, a semi-amorphous semiconductor, or a microcrystalline semiconductor is used, a bottom gate structure is preferably used.

また薄膜トランジスタに用いられるゲート電極、走査線等の導電膜は、スパッタリング法又は液滴吐出法により形成することができる。さらに、ソース電極、ドレイン電極、信号線及び電源線等の導電膜もスパッタリング法又は液滴吐出法により形成することができる。スパッタリング法により形成する場合、導電膜材料は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は該元素を主成分とする合金材料若しくは化合物材料で形成することもできる。液滴吐出法により形成する場合、導電膜材料は、金、銀、銅から選ばれた元素、又該元素を主成分とする合金材料若しくは化合物材料から形成することができる。   A conductive film such as a gate electrode or a scan line used for the thin film transistor can be formed by a sputtering method or a droplet discharge method. Furthermore, conductive films such as a source electrode, a drain electrode, a signal line, and a power supply line can also be formed by a sputtering method or a droplet discharge method. In the case of forming by a sputtering method, the conductive film material can be formed of an element selected from tantalum, tungsten, titanium, molybdenum, aluminum, and copper, or an alloy material or a compound material containing the element as a main component. When the conductive film material is formed by a droplet discharge method, the conductive film material can be formed from an element selected from gold, silver, and copper, or an alloy material or a compound material containing the element as a main component.

また画素電極は、透光性を有する材料として、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITO−SiOx(便宜上ITSO又はNITOと表記する)、有機インジウム、有機スズ等を用いることができる。また非透光性を有する材料として、銀(Ag)以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。 The pixel electrode is made of light-transmitting material such as indium tin oxide (ITO), indium oxide mixed with 2-20% zinc oxide (ZnO), indium zinc oxide, indium oxide. ITO-SiOx (denoted as ITSO or NITO for convenience), organic indium, organic tin, etc. mixed with 2 to 20% silicon oxide (SiO 2 ) can be used. In addition to silver (Ag), an element selected from tantalum, tungsten, titanium, molybdenum, aluminum, and copper, or an alloy material or a compound material containing the element as a main component is used as the non-translucent material. it can.

透光性を有する画素電極側から光が射出し、薄膜トランジスタが設けられた基板側から射出する構造を下方出射型、対向基板側から射出する構造を上方出射型、両基板側から射出する構造を両面出射型のいずれの構成を採用することができる。   A structure in which light is emitted from the pixel electrode side having translucency and emitted from the substrate side where the thin film transistor is provided is a downward emission type, a structure in which the light is emitted from the counter substrate side is an upward emission type, and a structure in which the light is emitted from both substrate sides Any structure of a dual emission type can be adopted.

なお図3には図示しないが、土手が設けられており、土手の幅についてみると、同様に行方向において、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。   Although not shown in FIG. 3, a bank is provided, and the width of the bank is similarly narrower in the row direction in the same color region than the bank between adjacent element formation regions in the row direction. can do.

以上のような画素構造により、高精細化を達成したフルカラー表示を行うことができる。   With the pixel structure as described above, full color display with high definition can be performed.

本実施の形態のような画素構造とすることにより、素子ピッチを狭くすることなく、高精細化が達成された表示装置を形成することができる。言い換えると、素子形成領域の間隔を狭くする必要がないため、メタルマスクの開口部の幅を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くすることができ、蒸着精度を高めることが難しい場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。   With the pixel structure as in this embodiment mode, a display device with high definition can be formed without narrowing the element pitch. In other words, since it is not necessary to reduce the interval between the element formation regions, a display device with high definition can be formed without reducing the width of the opening of the metal mask. As a result, high definition of the display device can be achieved without reducing the aperture ratio. In other words, semiconductor elements and wirings provided in the pixel portion can be miniaturized, the pixel pitch can be narrowed, and even when it is difficult to improve the deposition accuracy, the display device can be highly refined without reducing the aperture ratio. Can be achieved.

以上のようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできることは上述のとおりである。   As described above, the means for forming elements in the pixel array having the layout as described above can use a droplet discharge method which is a method capable of selectively forming a pattern.

このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができることは上述のとおりである。   As described above, such a pixel structure arrangement can be applied to a color filter included in a light-emitting device or a liquid crystal display device.

(実施の形態3)
本実施の形態では、上記実施の形態と異なるアクティブマトリクスのレイアウトについて説明する。なお本実施の形態は、各画素にスイッチング用トランジスタ、消去用トランジスタ、及び駆動用トランジスタが設けられる構造で説明するが、これに限定されない。
(Embodiment 3)
In this embodiment mode, a layout of an active matrix different from that in the above embodiment mode will be described. Although this embodiment mode is described with a structure in which a switching transistor, an erasing transistor, and a driving transistor are provided in each pixel, the present invention is not limited to this.

図4には、上記実施の形態で示したT字状に配列した同色領域を有する画素を拡大した上面図を示す。図4中左上の領域(任意の数n(nは整数)で表すと、n行目)をR用の同色領域111R、列方向にR用同色領域と隣接する領域をG用の同色領域111G、列方向に該同色領域の0.5間隔分ずれてR用同色領域の下方(n+1行目)に配置される領域をB用の同色領域111Bとする構造が図3と異なっている。この形状を言い換えると、各画素において、Bの同色領域111Bを頂点として、Rの同色領域111R、及びBの同色領域111Gが三角状となるように配列されている。   FIG. 4 shows an enlarged top view of pixels having the same color region arranged in a T shape shown in the above embodiment. In FIG. 4, the upper left region (arbitrary number n (where n is an integer) represents the nth row) is the same color region 111R for R, and the region adjacent to the same color region for R in the column direction is the same color region 111G for G. 3 is different from the structure shown in FIG. 3 in that an area disposed in the column direction by an interval of 0.5 interval of the same color area and below the R color area (n + 1 line) is the B color area 111B. In other words, in each pixel, the same color area 111B of B and the same color area 111R of B and the same color area 111G of B are arranged in a triangular shape.

また図4に示す画素において、上記実施の形態と異なり、非発光領域を形成することがない。その結果、素子形成領域、つまり発光領域を有効に使用することができ好ましい。   In the pixel shown in FIG. 4, unlike the above embodiment, a non-light emitting region is not formed. As a result, the element formation region, that is, the light emitting region can be used effectively, which is preferable.

上記実施の形態と同様に、各同色領域には、それぞれ駆動用トランジスタ116R、116G、116Bが設けられており、各駆動用トランジスタの一方の電極と接続するように画素電極123が設けられている。なお図4においても、駆動用トランジスタをわかりやすく記載するため、画素電極の一部は記載していない。   Similarly to the above embodiment, driving transistors 116R, 116G, and 116B are provided in the same color regions, and pixel electrodes 123 are provided so as to be connected to one electrode of each driving transistor. . In FIG. 4 as well, a part of the pixel electrode is not shown for easy understanding of the driving transistor.

また上記実施の形態と同様に、各駆動用トランジスタのゲート電極に接続される各スイッチング用トランジスタ114R、114G、114Bが設けられ、各スイッチング用トランジスタの一方の電極に接続される信号線113R、113G、113Bがそれぞれ設けられている。信号線から入力される各ビデオ信号により、発光素子に電流を供給し、表示を行う。そのため信号線は、スイッチング用トランジスタ毎に設けられている。また本実施の形態では、列方向に該同色領域の0.5間隔分ずれるように各同色領域が形成されているため、信号線は矩形状に曲がるように設けられている。   Similarly to the above embodiment, switching transistors 114R, 114G, 114B connected to the gate electrodes of the driving transistors are provided, and signal lines 113R, 113G connected to one electrode of the switching transistors. , 113B are provided. In accordance with each video signal input from the signal line, current is supplied to the light emitting element to perform display. Therefore, a signal line is provided for each switching transistor. In this embodiment, since the same color regions are formed so as to be shifted by 0.5 intervals of the same color regions in the column direction, the signal lines are provided so as to be bent in a rectangular shape.

また上記実施の形態と同様に、各駆動用トランジスタのゲート電極、及び各スイッチング用トランジスタの一方の電極に接続される消去用トランジスタ115R、115G、115Bがそれぞれ設けられ、各消去用トランジスタ115R、115G、115Bの一方の電極に共通して接続される電源線120a、及び120bが設けられている。電源線120a、及び120bは、それぞれ奇数列の消去用トランジスタの一方の電極と、偶数列の消去用トランジスタの他方の電極とに接続される。また電源線の幅は、信号線の幅と比較して広くなるように形成している。これは各駆動用トランジスタで電源線を共有するため、電源線の抵抗を下げる必要があることを考慮するからである。また信号線と同様に、電源線は矩形状に曲がるように設けられている。消去用トランジスタは、容量素子に蓄積された電荷を放電するように接続すればよく、図4の構造に限定されない。   Similarly to the above embodiment, erase transistors 115R, 115G, and 115B connected to the gate electrode of each driving transistor and one electrode of each switching transistor are provided, and the erase transistors 115R, 115G are provided. , 115B, power supply lines 120a and 120b connected in common to one electrode are provided. The power supply lines 120a and 120b are connected to one electrode of the erasing transistor in the odd-numbered column and the other electrode of the erasing transistor in the even-numbered column, respectively. The width of the power supply line is formed so as to be wider than the width of the signal line. This is because it is necessary to reduce the resistance of the power supply line because the driving transistor shares the power supply line. Similarly to the signal line, the power supply line is provided to be bent in a rectangular shape. The erasing transistor may be connected so as to discharge the charge accumulated in the capacitor, and is not limited to the structure in FIG.

更に上記実施の形態と同様に、第1の走査線121、及び第2の走査線122が設けられている。   Further, as in the above embodiment, a first scanning line 121 and a second scanning line 122 are provided.

また図5には、図4と異なり、電源線を共用する場合のレイアウトを示す。図5をみると、ある画素では、Rの同色領域111Rを頂点として、Gの同色領域111G、及びBの同色領域111Bが三角状となるように配列されている。具体的には図5において、上方の領域をR用の同色領域111R、行方向にR用同色領域と隣接する領域をG用の同色領域111G及びB用の同色領域111Bが設けられ、R用の同色領域111Rに対して列方向に1.5ピッチずれるように、G用の同色領域111G及びB用の同色領域111Bが配列した構造となっている。   FIG. 5 shows a layout when the power supply line is shared unlike FIG. Referring to FIG. 5, in a certain pixel, the same color region 111R of R and the same color region 111G of B and the same color region 111B of B are arranged in a triangular shape. Specifically, in FIG. 5, the upper region is provided with the same color region 111R for R, and the same color region 111G for G and the same color region 111B for B are provided adjacent to the same color region for R in the row direction. The same color region 111G for G and the same color region 111B for B are arranged so as to be shifted by 1.5 pitches in the column direction with respect to the same color region 111R.

そして、上記実施の形態及び図4と同様に、各駆動用トランジスタ116R、116G、116Bと、各駆動用トランジスタの一方の電極と接続するように画素電極123と、各スイッチング用トランジスタ114R、114G、114Bと、各スイッチング用トランジスタの一方の電極に接続される信号線113R、113G、113Bと、各消去用トランジスタ115R、115G、115Bと、各消去用トランジスタ115R、115G、115Bの一方の電極に共通して接続される電源線120と、第1の走査線121と、第2の走査線122とがそれぞれ設けられている。また信号線及び電源線は矩形状に曲がるように設けられている。   Similarly to the above embodiment and FIG. 4, the driving transistors 116R, 116G, and 116B, the pixel electrode 123 to be connected to one electrode of each driving transistor, and the switching transistors 114R, 114G, 114B, signal lines 113R, 113G, 113B connected to one electrode of each switching transistor, each erasing transistor 115R, 115G, 115B, and one electrode of each erasing transistor 115R, 115G, 115B Thus, a power supply line 120, a first scanning line 121, and a second scanning line 122 are provided. The signal line and the power supply line are provided so as to be bent in a rectangular shape.

図5において電源線120は、各列の消去用トランジスタの一方の電極に共有して接続する構造が図4と異なっている。電源線を共有することにより、電源線間のマージンを削減することができる。そのため、電源線の幅を広くすることができる。また電源線の幅は、信号線の幅と比較して広くなるように形成している。これは各駆動用トランジスタで電源線を共有するため、電源線の抵抗を下げる必要があるからである。   In FIG. 5, the power supply line 120 is different from the structure shown in FIG. 4 in that it is connected to one electrode of the erasing transistor in each column. By sharing the power supply line, a margin between the power supply lines can be reduced. Therefore, the width of the power supply line can be increased. The width of the power supply line is formed so as to be wider than the width of the signal line. This is because each driving transistor shares a power supply line, and thus it is necessary to reduce the resistance of the power supply line.

このようにT字状に配列した同色領域を有する画素は、様々なレイアウトをとることができる。   Thus, the pixels having the same color region arranged in a T-shape can take various layouts.

本実施の形態においても、下方出射型、上方出射型、及び両面出射型のいずれの構成を採用することができる。   Also in this embodiment, any structure of a bottom emission type, a top emission type, and a dual emission type can be adopted.

なお図4、及び図5には図示しないが、土手が設けられている。土手の幅についてみると、同様に行方向において、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。   Although not shown in FIGS. 4 and 5, a bank is provided. Similarly, in the row direction, the width of the bank in the same color region can be made narrower than the width of the bank between adjacent element formation regions.

本実施の形態のような画素構造とすることにより、素子ピッチを狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、素子形成領域の間隔を狭くする必要がないため、メタルマスクの開口部の幅を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くすることができ、蒸着精度を高めることが難しい場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。加えて、非発光領域を設けないため素子形成領域を有効に使用することができる。   With the pixel structure as in this embodiment mode, a display device with high definition can be formed without narrowing the element pitch. In other words, since it is not necessary to reduce the interval between the element formation regions, a display device with high definition can be formed without reducing the width of the opening of the metal mask. As a result, high definition of the display device can be achieved without reducing the aperture ratio. In other words, semiconductor elements and wirings provided in the pixel portion can be miniaturized, the pixel pitch can be narrowed, and even when it is difficult to improve the deposition accuracy, the display device can be highly refined without reducing the aperture ratio. Can be achieved. In addition, since the non-light emitting region is not provided, the element forming region can be used effectively.

以上のようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできることは上述のとおりである。   As described above, the means for forming elements in the pixel array having the layout as described above can use a droplet discharge method which is a method capable of selectively forming a pattern.

このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができることは上述のとおりである。   As described above, such a pixel structure arrangement can be applied to a color filter included in a light-emitting device or a liquid crystal display device.

(実施の形態4)
本実施の形態では、発光装置の画素回路、及びその動作について説明する。
(Embodiment 4)
In this embodiment mode, a pixel circuit of a light-emitting device and an operation thereof are described.

図6(A)に示す画素回路は、列方向に信号線410及び電源線411、412、行方向に走査線414が配置される。また、スイッチング用トランジスタ401、駆動用トランジスタ403、容量素子402及び発光素子405に加えて、電流制御用トランジスタ404を有する。   In the pixel circuit illustrated in FIG. 6A, a signal line 410 and power supply lines 411 and 412 are arranged in the column direction, and a scanning line 414 is arranged in the row direction. In addition to the switching transistor 401, the driving transistor 403, the capacitor 402, and the light emitting element 405, a current control transistor 404 is provided.

図6(C)に示す画素は、駆動用トランジスタ403のゲート電極が、行方向に配置された電源線412に接続される点が異なっており、それ以外は図6(A)に示す画素と同じ構造である。つまり、図6(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線412が配置される場合(図6(A))と、列方向に電源線412が配置される場合(図6(C))とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用トランジスタ403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図6(A)(C)として分けて記載する。   The pixel shown in FIG. 6C is different from the pixel shown in FIG. 6A except that the gate electrode of the driving transistor 403 is connected to the power supply line 412 arranged in the row direction. It is the same structure. That is, both pixels shown in FIGS. 6A and 6C show the same equivalent circuit diagram. However, in the case where the power supply line 412 is arranged in the row direction (FIG. 6A) and in the case where the power supply line 412 is arranged in the column direction (FIG. 6C), each power supply line has a different layer. It is formed of a conductive film. Here, attention is paid to a wiring to which the gate electrode of the driving transistor 403 is connected, and FIGS. 6A and 6C are separately illustrated in order to indicate that layers for manufacturing these are different.

図6(A)(C)に示す画素回路の特徴として、画素内に駆動用トランジスタ403に加えて、電流制御用トランジスタ404が直列に接続されている。駆動用トランジスタ403のチャネル長L(403)、チャネル幅W(403)、及び電流制御用トランジスタ404のチャネル長L(404)、チャネル幅W(404)は、L(403)/W(403):L(404)/W(404)=5〜6000:1を満たすように形成するとよい。   As a feature of the pixel circuit shown in FIGS. 6A and 6C, in addition to the driving transistor 403, a current control transistor 404 is connected in series in the pixel. The channel length L (403) and channel width W (403) of the driving transistor 403 and the channel length L (404) and channel width W (404) of the current control transistor 404 are L (403) / W (403). : L (404) / W (404) = 5 to 6000: 1 may be satisfied.

なお、駆動用トランジスタ403は、発光素子405に流れる電流値を制御する役目を有し、上述したように飽和領域で動作すると好ましい。また、電流制御用トランジスタ404は、発光素子405に対する電流の供給を制御する役目を有し、線形領域で動作すると好ましい。また作製工程上、両トランジスタは同じ極性を有していると好ましいため、本実施の形態では両トランジスタの極性をnチャネル型として形成する。また駆動用トランジスタ403、電流制御用トランジスタ404には、エンハンスメント型だけでなく、ディプリーション型のトランジスタを用いてもよい。上記構造を有する本発明は、電流制御用トランジスタ404が線形領域で動作するために、電流制御用トランジスタ404のVgsの僅かな変動は、発光素子405の電流値に影響を及ぼさない。つまり、発光素子405の電流値は、飽和領域で動作する駆動用トランジスタ403により決定することができる。上記構造により、各トランジスタの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。   Note that the driving transistor 403 has a role of controlling a current value flowing through the light-emitting element 405 and preferably operates in a saturation region as described above. The current control transistor 404 has a role of controlling supply of current to the light emitting element 405, and is preferably operated in a linear region. In addition, since both transistors preferably have the same polarity in the manufacturing process, the polarity of both transistors is formed as an n-channel type in this embodiment mode. In addition to the enhancement type, a depletion type transistor may be used for the driving transistor 403 and the current control transistor 404. In the present invention having the above structure, since the current control transistor 404 operates in a linear region, a slight change in Vgs of the current control transistor 404 does not affect the current value of the light emitting element 405. That is, the current value of the light emitting element 405 can be determined by the driving transistor 403 operating in the saturation region. With the above structure, it is possible to provide a display device in which luminance unevenness of a light-emitting element due to variation in characteristics of each transistor is improved and image quality is improved.

図6(A)〜(D)に示す画素回路において、スイッチング用トランジスタ401は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用トランジスタ401がオンとなると、画素内にビデオ信号が入力される。すると、容量素子402にそのビデオ信号の電荷が保持される。なお図6(A)(C)には、容量素子402を設けた構造を示したが、トランジスタのゲート容量などでビデオ信号の電荷を保持できる場合には、容量素子402を設けなくてもよい。   In the pixel circuits shown in FIGS. 6A to 6D, the switching transistor 401 controls input of a video signal to the pixel. When the switching transistor 401 is turned on, the video signal is input into the pixel. Is done. Then, the charge of the video signal is held in the capacitor 402. 6A and 6C illustrate the structure in which the capacitor 402 is provided, the capacitor 402 is not necessarily provided when the charge of the video signal can be held by a gate capacitance of a transistor or the like. .

図6(B)に示す画素は、消去用トランジスタ406と、該消去用トランジスタのゲート電極に接続される走査線415を追加している以外は、図6(A)に示す画素回路と同じである。同様に、図6(D)に示す画素回路は、消去用トランジスタ406と、該消去用トランジスタのゲート電極に接続される走査線415を追加している以外は、図6(C)に示す画素回路と同じである。   The pixel shown in FIG. 6B is the same as the pixel circuit shown in FIG. 6A except that an erasing transistor 406 and a scanning line 415 connected to the gate electrode of the erasing transistor are added. is there. Similarly, the pixel circuit illustrated in FIG. 6D has the pixel illustrated in FIG. 6C except that an erasing transistor 406 and a scanning line 415 connected to the gate electrode of the erasing transistor are added. Same as circuit.

消去用トランジスタ406は、走査線415によりオン又はオフが制御される。消去用トランジスタ406がオンとなると、容量素子402に保持された電荷は放電し、電流制御用トランジスタ404がオフとなる。つまり、消去用トランジスタ406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。従って、図6(B)(D)に示すように消去用トランジスタを有する画素回路は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。   The erasing transistor 406 is controlled to be turned on or off by the scanning line 415. When the erasing transistor 406 is turned on, the charge held in the capacitor 402 is discharged, and the current control transistor 404 is turned off. In other words, the state in which no current flows through the light-emitting element 405 can be created by the arrangement of the erasing transistor 406. Therefore, as shown in FIGS. 6B and 6D, the pixel circuit having the erasing transistor starts the lighting period at the same time as or immediately after the start of the writing period without waiting for signal writing to all the pixels. Therefore, the duty ratio can be improved.

図6(E)に示す画素回路は、列方向に信号線410、電源線411、行方向に走査線414が配置される。また、スイッチング用トランジスタ401、駆動用トランジスタ403、容量素子402及び発光素子405を有する。図6(F)に示す画素回路は、上記実施の形態で示したレイアウトを有する画素回路に相当し、消去用トランジスタ406と走査線415を追加している以外は、図6(E)に示す画素回路と同じである。なお、図6(F)の回路も、消去用トランジスタ406の配置により、デューティ比を向上することが可能となる。   In the pixel circuit illustrated in FIG. 6E, a signal line 410, a power supply line 411 are arranged in the column direction, and a scanning line 414 is arranged in the row direction. The pixel further includes a switching transistor 401, a driving transistor 403, a capacitor 402, and a light emitting element 405. The pixel circuit illustrated in FIG. 6F corresponds to the pixel circuit having the layout described in the above embodiment mode, and is illustrated in FIG. 6E except that an erasing transistor 406 and a scan line 415 are added. It is the same as the pixel circuit. Note that the duty ratio of the circuit in FIG. 6F can also be improved by the arrangement of the erasing transistor 406.

特に、非晶質半導体等を有する薄膜トランジスタを用いる場合、駆動用トランジスタのチャネル長を大きくすると好ましい。そのため、開口率を考慮すると、トランジスタの数が少ない図6(E)又は図6(F)を用いるとよい。   In particular, when a thin film transistor including an amorphous semiconductor or the like is used, it is preferable to increase the channel length of the driving transistor. Therefore, in consideration of the aperture ratio, FIG. 6E or FIG. 6F is preferable because the number of transistors is small.

このようなアクティブマトリクス型の発光装置は各画素にトランジスタが設けられているため、画素密度が増えた場合であっても低電圧駆動でき、有利であると考えられている。一方、一列毎にトランジスタが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にトランジスタが設けられていないため、高開口率となり、上面出射型又は両面出射型の発光装置に適している。このようなパッシブマトリクス型の発光装置において、上記実施の形態のレイアウトを採用することができる。   Such an active matrix light-emitting device is provided with a transistor in each pixel, and thus can be driven at a low voltage even when the pixel density is increased. On the other hand, a passive matrix light-emitting device in which a transistor is provided for each column can be formed. A passive matrix light-emitting device has a high aperture ratio because a transistor is not provided for each pixel, and is suitable for a top-emission or dual-emission light-emitting device. In such a passive matrix light-emitting device, the layout of the above embodiment can be employed.

以上のように、多様な画素回路を採用することができる。   As described above, various pixel circuits can be employed.

(実施の形態5)
本実施の形態では、信号線駆動回路、走査線駆動回路、及び画素部が一体形成された発光装置の構造について説明する。
(Embodiment 5)
In this embodiment, a structure of a light-emitting device in which a signal line driver circuit, a scan line driver circuit, and a pixel portion are formed integrally will be described.

図7(A)には、第1の基板210上に信号線駆動回路200、走査線駆動回路201、画素部202が設けられ、シール材205により第2の基板204が張り合わされた発光装置の上面図を示す。また信号線駆動回路と画素部との間の接続領域256が設けられ、フレキシブルプリント基板(フレキシブルプリントサーキット:Flexible Printed Circuit:FPC)209を介して外部回路からの信号が、信号線駆動回路及び走査線駆動回路に入力される。   7A illustrates a light-emitting device in which a signal line driver circuit 200, a scan line driver circuit 201, and a pixel portion 202 are provided over a first substrate 210, and a second substrate 204 is attached to a sealant 205. A top view is shown. In addition, a connection region 256 is provided between the signal line driver circuit and the pixel portion, and a signal from an external circuit is transmitted via a flexible printed circuit (FPC) 209 to the signal line driver circuit and the scan. Input to the line drive circuit.

図7(B)は発光装置のA−A’の断面図を示し、第1の基板210上に、nチャネル型TFT223とpチャネル型TFT224とを有するCMOS回路を備えた信号線駆動回路200が設けられている。nチャネル型TFT223とpチャネル型TFT224とは、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。信号線駆動回路200や走査線駆動回路201を形成するTFTは、CMOS回路、PMOS回路又はNMOS回路で形成してもよい。   FIG. 7B is a cross-sectional view taken along the line AA ′ of the light-emitting device. A signal line driver circuit 200 including a CMOS circuit having an n-channel TFT 223 and a p-channel TFT 224 over the first substrate 210 is shown. Is provided. The n-channel TFT 223 and the p-channel TFT 224 can be formed using a polycrystalline semiconductor film formed by a laser crystallization method or a heating method using a metal catalyst. The TFT forming the signal line driver circuit 200 and the scanning line driver circuit 201 may be formed of a CMOS circuit, a PMOS circuit, or an NMOS circuit.

また非晶質半導体膜を用いる場合、信号線駆動回路又は走査線駆動回路等の駆動回路は、ICチップにより搭載することができる。このような駆動回路は、TAB方式により実装される場合と、画素部の周辺にCOG方式により実装される。特にTAB方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。また、SASを用いる場合、走査線駆動回路のみを基板上に一体形成し信号線駆動回路を別途ドライバーとして実装することができる。   In the case of using an amorphous semiconductor film, a driver circuit such as a signal line driver circuit or a scan line driver circuit can be mounted using an IC chip. Such a driving circuit is mounted by the TAB method and by the COG method around the pixel portion. In particular, when mounted by the TAB method, a large pixel portion can be provided with respect to the substrate, and a narrow frame can be achieved. In the case of using the SAS, only the scanning line driving circuit can be integrally formed on the substrate and the signal line driving circuit can be mounted as a separate driver.

ICチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にICを形成したIC(以下、ドライバーICと表記する)を設けてもよい。ICチップは、円形のシリコンウェハからICチップを取り出すため、母体基板形状に制約がある。一方ドライバーICは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバーICの形状寸法は自由に設定することができる。例えば、ドライバーICの長辺の長さを15〜80mmとして形成すると、ICチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。   The IC chip is formed using a silicon wafer, but an IC (hereinafter referred to as a driver IC) in which an IC is formed on a glass substrate may be provided instead of the IC chip. Since an IC chip is taken out from a circular silicon wafer, the shape of the base substrate is limited. On the other hand, the driver IC can increase productivity because the base substrate is made of glass and the shape is not limited. Therefore, the shape and size of the driver IC can be set freely. For example, if the length of the long side of the driver IC is 15 to 80 mm, the required number can be reduced as compared with the case where the IC chip is mounted. As a result, the number of connection terminals can be reduced, and the manufacturing yield can be improved.

ドライバーICは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザー光を照射することで形成するとよい。連続発振型のレーザー光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバーICに好適である。   The driver IC can be formed using a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiation with continuous wave laser light. A semiconductor film obtained by irradiating continuous wave laser light has few crystal defects and large crystal grains. As a result, a transistor having such a semiconductor film has favorable mobility and response speed, can be driven at high speed, and is suitable for a driver IC.

画素部202は、スイッチング用TFT221及び駆動用TFT212を有する。スイッチング用TFT221及び駆動用TFT212は、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。また非晶質半導体膜を用いて形成してもよい。なお、画素部のTFTは駆動回路が有するTFTと比べると、高い結晶性を有する必要がないため、画素部と駆動回路部とでTFTを作り分けてもよい。   The pixel portion 202 includes a switching TFT 221 and a driving TFT 212. The switching TFT 221 and the driving TFT 212 can be formed using a polycrystalline semiconductor film formed by a laser crystallization method or a heating method using a metal catalyst. Alternatively, an amorphous semiconductor film may be used. Note that the TFT in the pixel portion does not need to have high crystallinity as compared with the TFT included in the driver circuit, and thus the TFT may be separately formed in the pixel portion and the driver circuit portion.

また画素部は、駆動用TFT212の一方の電極と接続された発光素子218を有する。発光素子218は、発光素子の第1の電極(以下、第1の電極と表記する)213と、スイッチング用TFT221及び駆動用TFT212を覆い、第1の電極213に相当する位置に開口部を有する土手214により区分けられた電界発光層215と、該電界発光層上に設けられた発光素子の第2の電極216とを有する。   In addition, the pixel portion includes a light emitting element 218 connected to one electrode of the driving TFT 212. The light-emitting element 218 covers the first electrode (hereinafter referred to as the first electrode) 213 of the light-emitting element, the switching TFT 221 and the driving TFT 212, and has an opening at a position corresponding to the first electrode 213. It has an electroluminescent layer 215 separated by a bank 214 and a second electrode 216 of a light emitting element provided on the electroluminescent layer.

電界発光層の材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いることができる。電界発光層は、蒸着法又は液滴吐出法により形成することができる。高分子材料は、液滴吐出法等の塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を上述のようなメタルマスクを用いた真空蒸着法により形成する。   The material of the electroluminescent layer can be used as an organic material (including a low molecule or a polymer) or a composite material of an organic material and an inorganic material. The electroluminescent layer can be formed by a vapor deposition method or a droplet discharge method. The polymer material is preferably a coating method such as a droplet discharge method, and the low molecular material is preferably an evaporation method, particularly a vacuum evaporation method. In this embodiment mode, a low molecular material is formed as an electroluminescent layer by a vacuum evaporation method using a metal mask as described above.

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。さらに、蛍光と燐光を組み合わせて用いてもよく、各RGBの発光特性(発光輝度や寿命等)により蛍光及び燐光のいずれかを選択することができる。   Note that the type of molecular excitons formed by the electroluminescent layer can be a singlet excited state or a triplet excited state. The ground state is usually a singlet state, and light emission from the singlet excited state is called fluorescence. In addition, light emission from the triplet excited state is called phosphorescence. The light emission from the electroluminescent layer includes the case where either excited state contributes. Furthermore, fluorescence and phosphorescence may be used in combination, and either fluorescence or phosphorescence can be selected according to the emission characteristics of each RGB (emission luminance, lifetime, etc.).

詳細な電界発光層は、第1の電極213側から順に、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。   The detailed electroluminescent layer includes, in order from the first electrode 213 side, HIL (hole injection layer), HTL (hole transport layer), EML (light emitting layer), ETL (electron transport layer), and EIL (electron injection layer). They are stacked in order. Note that the electroluminescent layer can have a single-layer structure or a mixed structure in addition to the stacked structure.

具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。 Specifically, CuPc or PEDOT is used as HIL, α-NPD is used as HTL, BCP or Alq 3 is used as ETL, and BCP: Li or CaF 2 is used as EIL. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G).

なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電子注入層にベンゾオキサゾール誘導体(BzOSと示す)を用いてもよい。   Note that the electroluminescent layer is not limited to the above materials. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property. A benzoxazole derivative (shown as BzOS) may be used for the electron injection layer.

本実施の形態において、電界発光層215として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、上記実施の形態で示したようなレイアウトにより形成することができる。また上記実施の形態で示したレイアウトとなるように、液滴吐出法を用いて赤色(R)、緑色(G)、青色(B)の発光を示す材料を形成してもよい。   In this embodiment mode, a material that emits red (R), green (G), or blue (B) light can be formed as the electroluminescent layer 215 with the layout as shown in the above embodiment mode. In addition, a material that emits red (R), green (G), and blue (B) light may be formed by a droplet discharge method so as to have the layout described in the above embodiment mode.

さらに各RGBの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各RGBの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。カラーフィルターの各RGBの配列も、上記実施の形態で示したレイアウトと同様な関係となるように形成することができる。またさらに、カラーフィルターの各RGBは液滴吐出法により形成することができる。   Furthermore, when each RGB electroluminescent layer is formed, high-definition display can be performed using a color filter. This is because the color filter can correct a broad peak in the emission spectrum of each RGB so as to be sharp. The RGB arrangement of the color filter can also be formed so as to have the same relationship as the layout shown in the above embodiment. Furthermore, each RGB of the color filter can be formed by a droplet discharge method.

絶縁物214は、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。なお有機樹脂膜等を用いる場合、水分や酸素の侵入を防止するため窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むDLC膜(Diamond Like Carbon)を形成するとよい。     The insulator 214 includes an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, etc.), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene), siloxane, polysilazane, And a stacked structure thereof can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used. Siloxane has a skeletal structure with a bond of silicon (Si) and oxygen (O), and the substituent contains at least hydrogen, or the substituent has at least one of fluorine, alkyl groups, and aromatic hydrocarbons. A polymeric material having a starting material. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N), that is, a liquid material containing so-called polysilazane as a starting material. For example, in the case where positive photosensitive acrylic is used as the organic material, an opening having a curvature can be formed at the upper end when the photosensitive organic resin is etched by an exposure process. Therefore, disconnection of an electroluminescent layer or the like to be formed later can be prevented. In the case of using an organic resin film or the like, an insulating film containing silicon nitride or silicon nitride oxide as a main component or a DLC film (Diamond Like Carbon) containing hydrogen may be formed in order to prevent intrusion of moisture and oxygen.

第1の電極213、及び第2の電極216の電極材料によって、上面出射型、下方出射型、及び両面出射型のいずれかを選択することができる。例えば、第1の電極及び第2の電極に透光性を有する導電膜を用いれば両面出射型の発光装置を作製することができる。 なお、光の出射方向とならない側に設けられた発光素子の電極には、反射性の高い導電膜を用いることにより光を有効利用することができる。   Depending on the electrode material of the first electrode 213 and the second electrode 216, either a top emission type, a bottom emission type, or a dual emission type can be selected. For example, when a light-transmitting conductive film is used for the first electrode and the second electrode, a dual emission light-emitting device can be manufactured. Note that light can be effectively used by using a highly reflective conductive film for the electrode of the light-emitting element provided on the side not corresponding to the light emission direction.

なお画素構成により、第1の電極及び第2の電極のいずれも陽極、又は陰極となりうる。例えば、第1の電極を陽極とし、第2の電極を陰極とする場合で具体的な電極材料について説明する。   Note that depending on the pixel structure, both the first electrode and the second electrode can be an anode or a cathode. For example, specific electrode materials will be described in the case where the first electrode is an anode and the second electrode is a cathode.

陽極材料としては、仕事関数の大きい(仕事関数4.0eV)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(TiN)等を用いることができる。   As the anode material, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a high work function (work function 4.0 eV). Specific examples of the anode material include ITO (indium tin oxide), IZO (indium zinc oxide) in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, gold (Au), platinum (Pt), Nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), or metal nitride (TiN), etc. Can be used.

一方、陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO等の金属(合金を含む)との積層により形成する。これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。 On the other hand, as the cathode material, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (work function of 3.8 eV or less). Specific examples of the cathode material include elements belonging to Group 1 or Group 2 of the element periodic rule, that is, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, and alloys containing these (Mg : Ag, Al: Li) and compounds (LiF, CsF, CaF 2 ), as well as transition metals including rare earth metals. However, since the cathode needs to have translucency, these metals or an alloy containing these metals are formed very thinly, and are formed by lamination with a metal (including an alloy) such as ITO. These anode and cathode can be formed by vapor deposition, sputtering, or the like.

以上、各RGBの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。単色の発光を示す電界発光を形成する場合であっても、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。そして、カラーフィルターや色変換層のレイアウトを上記実施の形態のような配置で形成する。カラーフィルターや色変換層は、例えば第2の基板に形成し、基板へ張り合わせればよい。またカラーフィルターを第1の基板上に形成する、いわゆるCOA構造により形成してもよい。また電界発光層からの光が第1の基板210側、及び第2の基板204側へ射出する両面発光型の表示を行う場合、両基板へカラーフィルターを設けてもよい。   The case where the RGB electroluminescent layers are formed has been described above, but an electroluminescent layer exhibiting monochromatic light emission may be formed. Even in the case of forming electroluminescence showing monochromatic emission, full color display can be performed by combining a color filter and a color conversion layer. Then, the layout of the color filter and the color conversion layer is formed in the arrangement as in the above embodiment. The color filter and the color conversion layer may be formed, for example, on the second substrate and attached to the substrate. The color filter may be formed on a first substrate by a so-called COA structure. In the case of performing a dual emission display in which light from the electroluminescent layer is emitted to the first substrate 210 side and the second substrate 204 side, a color filter may be provided on both substrates.

また単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。   Alternatively, a monochromatic display may be performed by forming an electroluminescent layer that emits monochromatic light. For example, an area color type display can be performed using monochromatic light emission. The area color type is suitable for a passive matrix structure and can mainly display characters and symbols.

さらに水分や酸素等による発光素子の劣化を防止するために、発光素子の第2の電極を覆って設けられた保護膜217を有する。本実施の形態では保護膜217にスパッタ法(DC方式やRF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むDLC膜(Diamond Like Carbon)を使用する。   Further, in order to prevent deterioration of the light-emitting element due to moisture, oxygen, or the like, a protective film 217 is provided to cover the second electrode of the light-emitting element. In this embodiment mode, an insulating film mainly containing silicon nitride or silicon nitride oxide obtained by a sputtering method (DC method or RF method) or a DLC film (Diamond Like Carbon) containing hydrogen is used for the protective film 217.

そして図7に示すように、発光素子の第2の電極216は、接続領域256において土手214に設けられた開口部から引き回し配線を介して、接続配線208と接続される。接続配線208は、異方性導電樹脂(ACF)によりFPC209に接続されている。そして、FPC209を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではFPCしか図示されていないが、このFPCにはプリント配線基板(PWB)が取り付けられていてもよい。   As shown in FIG. 7, the second electrode 216 of the light emitting element is connected to the connection wiring 208 from the opening provided in the bank 214 in the connection region 256 through the wiring. The connection wiring 208 is connected to the FPC 209 by an anisotropic conductive resin (ACF). Then, a video signal and a clock signal that are external input signals are received via the FPC 209. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC.

また第1の基板210の周縁部にはシール材205が設けられ、第2の基板204と張り合わせられ、封止されている。シール材205はエポキシ系樹脂を用いるのが好ましい。シール材には、スペーサが混入されており、第1の基板210と第2の基板(対向基板、封止基板ともいう)204との間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。また第2の基板には、乾燥剤を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。   In addition, a sealing material 205 is provided on a peripheral portion of the first substrate 210 and is bonded to the second substrate 204 and sealed. The sealing material 205 is preferably made of an epoxy resin. Spacers are mixed in the sealing material, and a gap, that is, a so-called gap between the first substrate 210 and the second substrate (also referred to as a counter substrate or a sealing substrate) 204 is maintained. A spacer having a spherical or columnar shape is used as the spacer, and in this embodiment, a cylindrical spacer is used, and the diameter of the circle becomes a gap. Further, a desiccant may be provided on the second substrate. The desiccant can prevent moisture and oxygen from entering.

第2の基板204で封止すると、保護膜217との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、水分や酸素の侵入を防止する。本実施の形態では、透光性を有し、吸水性の高い樹脂230を形成する。樹脂230は透光性を有するため、電界発光層からの光が第2の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。   When sealed with the second substrate 204, a space is formed between the protective film 217 and the second substrate 204. The space is filled with an inert gas, for example, nitrogen gas, or a material with high water absorption is formed to prevent moisture and oxygen from entering. In this embodiment, a resin 230 having a light-transmitting property and high water absorption is formed. Since the resin 230 has a light-transmitting property, the resin 230 can be formed without reducing transmittance even when light from the electroluminescent layer is emitted to the second substrate side.

またコントランスを高めるため、第1の基板又は第2の基板において、少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、第2の基板側から表示を認識する場合、第2の基板204から順に、1/4λ板、1/2λ板、偏光板を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。   In order to increase the contrast, the first substrate or the second substrate may include a polarizing plate or a circular polarizing plate in at least the pixel portion. For example, in the case where the display is recognized from the second substrate side, a ¼λ plate, a ½λ plate, and a polarizing plate may be provided in order from the second substrate 204. Further, an antireflection film may be provided on the polarizing plate.

このような発光装置を電子機器の筐体に設置し、商品として完成することができる。筐体内には、発光装置の発熱を防ぐため、ヒートシンク等を設けるとよい。   Such a light-emitting device can be installed in a housing of an electronic device and completed as a product. A heat sink or the like is preferably provided in the housing in order to prevent heat generation of the light emitting device.

(実施の形態6)
本実施の形態では、本発明のレイアウトを有するカラーフィルターを有する液晶表示装置の構造について説明する。
(Embodiment 6)
In this embodiment mode, a structure of a liquid crystal display device including a color filter having the layout of the present invention will be described.

図8(A)には、第1の基板210上に信号線駆動回路200、走査線駆動回路201、及び画素部202が設けられ、シール材205により第2の基板204が張り合わされた液晶表示装置の上面図を示す。またFPC209を介して外部回路からの信号が、信号線駆動回路及び走査線駆動回路に入力される。   In FIG. 8A, a liquid crystal display in which a signal line driver circuit 200, a scan line driver circuit 201, and a pixel portion 202 are provided over a first substrate 210 and a second substrate 204 is attached to each other with a sealant 205. A top view of the device is shown. A signal from an external circuit is input to the signal line driver circuit and the scan line driver circuit via the FPC 209.

図8(B)は表示装置のA−A’の断面図を示し、発光装置と同様に第1の基板210上に、nチャネル型TFT223とpチャネル型TFT224とを有するCMOS回路を備えた信号線駆動回路200を有する。各TFTは、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。   FIG. 8B is a cross-sectional view taken along the line AA ′ of the display device. Similarly to the light-emitting device, a signal including a CMOS circuit having an n-channel TFT 223 and a p-channel TFT 224 over the first substrate 210. A line driving circuit 200 is included. Each TFT can be formed using a polycrystalline semiconductor film formed by a laser crystallization method or a heating method using a metal catalyst.

また発光装置と同様に、非晶質半導体膜を用いる場合、信号線駆動回路又は走査線駆動回路等の駆動回路は、ICチップやドライバーICにより搭載することができる。   Similarly to the light-emitting device, when an amorphous semiconductor film is used, a driver circuit such as a signal line driver circuit or a scan line driver circuit can be mounted using an IC chip or a driver IC.

画素部202は、スイッチング用TFT221及び容量素子245を有する。スイッチング用TFT221は、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体、SAS、又は非晶質半導体を用いて形成することができる。容量素子245は、不純物が添加された半導体膜と、ゲート電極とに挟まれたゲート絶縁膜により構成することができる。スイッチング用TFT211の一方の電極と接続するように画素電極250が設けられている。信号線駆動回路200は、nチャネル型TFT223、pチャネル型TFT224を有している。必要に応じて信号線駆動回路、画素電極250、及びスイッチング用TFT211を覆うように絶縁物214が設けられており、平坦性を高めることができる。   The pixel portion 202 includes a switching TFT 221 and a capacitor 245. The switching TFT 221 can be formed using a polycrystalline semiconductor, a SAS, or an amorphous semiconductor formed by a laser crystallization method or a heating method using a metal catalyst. The capacitor 245 can be formed using a semiconductor film to which an impurity is added and a gate insulating film sandwiched between gate electrodes. A pixel electrode 250 is provided so as to be connected to one electrode of the switching TFT 211. The signal line driver circuit 200 includes an n-channel TFT 223 and a p-channel TFT 224. An insulator 214 is provided so as to cover the signal line driver circuit, the pixel electrode 250, and the switching TFT 211 as necessary, so that flatness can be improved.

第2の基板204には、信号線駆動回路200に相当する位置にブラックマトリクス253が設けられ、少なくとも画素部に相当する位置にカラーフィルター252が設けられる。カラーフィルター252は、上記実施の形態のレイアウトを用いて形成することができる。このとき、土手の代わりにブラックマトリクスを形成する。そして対向電極251が形成された第2の基板204に、ラビング処理を施し、第1の基板210とスペーサ255を介して張り合わせる。   On the second substrate 204, a black matrix 253 is provided at a position corresponding to the signal line driver circuit 200, and a color filter 252 is provided at least at a position corresponding to the pixel portion. The color filter 252 can be formed using the layout of the above embodiment mode. At this time, a black matrix is formed instead of the bank. Then, the second substrate 204 over which the counter electrode 251 is formed is subjected to rubbing treatment, and is bonded to the first substrate 210 with the spacer 255 interposed therebetween.

第1の基板210、及び第2の基板204の間に液晶層を注入する。液晶層を注入する場合は、真空中で行うとよい。また第1の基板210へ液晶層を滴下し、第2の基板204で張り合わせてもよい。液晶を滴下する手段に液滴吐出法を用いることができる。特に、大型基板になると液晶層を注入するより、滴下する方が好ましい。液晶注入法を用いると、大型基板になるにつれ処理室が拡大し、基板の重量が重くなり、困難をきたすためである。   A liquid crystal layer is injected between the first substrate 210 and the second substrate 204. In the case of injecting the liquid crystal layer, it may be performed in a vacuum. Alternatively, a liquid crystal layer may be dropped onto the first substrate 210 and bonded to the second substrate 204. A droplet discharge method can be used as means for dropping liquid crystal. In particular, for a large substrate, it is preferable to drop the liquid crystal layer rather than injecting it. This is because when the liquid crystal injection method is used, the processing chamber is enlarged as the substrate becomes large, and the weight of the substrate increases, resulting in difficulty.

液晶を滴下する場合、まず一方の基板の周囲へシー材を形成する。一方の基板と記載するのは、第1の基板210及び第2の基板204のいずれにシール材を形成してもよいからである。このとき、シール材の始点と終点が一致し、閉じるようにシール材を形成する。その後、一滴又は複数滴の液晶を滴下する。大型基板の場合、複数箇所に、複数滴の液晶を滴下する。そして真空状態とし、他方の基板と張り合わせる。真空状態とすると、不要な空気を取り除くことができ、空気に起因するシール材の破損や膨張を防止することができるからである。   When the liquid crystal is dropped, first, a sealing material is formed around one of the substrates. The reason why one substrate is described is that a sealant may be formed on either the first substrate 210 or the second substrate 204. At this time, the sealing material is formed so that the start point and the end point of the sealing material coincide and close. Thereafter, one or more liquid crystals are dropped. In the case of a large substrate, a plurality of liquid crystals are dropped at a plurality of locations. Then, it is brought into a vacuum state and bonded to the other substrate. This is because in a vacuum state, unnecessary air can be removed, and damage and expansion of the sealing material due to air can be prevented.

次いで、仮止めを行うためにシール材が形成された領域の2点以上を固化し、接着させる。シール材に紫外線硬化樹脂を用いる場合、シール材が形成された領域の2点以上に紫外線を照射すればよい。その後、処理室から基板を取り出し、本止めを行うため、シール材全体を固化し、接着させる。このとき、薄膜トランジスタや液晶に紫外線が照射されないように遮光材を配置するとよい。   Next, at least two points in the region where the sealing material is formed are solidified and bonded to perform temporary fixing. In the case where an ultraviolet curable resin is used for the sealing material, it is only necessary to irradiate ultraviolet rays to two or more points in the region where the sealing material is formed. Thereafter, the substrate is taken out of the processing chamber and the entire sealing material is solidified and bonded in order to perform the final fixing. At this time, a light shielding material is preferably arranged so that the thin film transistor and the liquid crystal are not irradiated with ultraviolet rays.

また、基板間のギャップを保持するため、シール材以外に、柱状又は球状のスペーサを用いるとよい。   Further, in order to maintain a gap between the substrates, a columnar or spherical spacer may be used in addition to the sealant.

その後、第1の基板210、及び第2の基板204には偏光板、又は円偏光板を設けコントラストを高めるとよい。さらに反射防止膜を設けてもよい。   After that, the first substrate 210 and the second substrate 204 may be provided with a polarizing plate or a circular polarizing plate to increase contrast. Further, an antireflection film may be provided.

その後、異方性導電膜を用いてFPC209を接着して外部回路と、信号線駆動回路又は走査線駆動回路とを接続すればよい。   After that, the FPC 209 may be bonded using an anisotropic conductive film to connect the external circuit and the signal line driver circuit or the scan line driver circuit.

(実施例1)
本実施例では、実施の形態1で示した画素のレイアウトを用いた表示シミュレーション結果を示す。
Example 1
In this example, a display simulation result using the pixel layout shown in Embodiment Mode 1 is shown.

図10には、実施の形態1で示した画素のレイアウトを用いた場合の画像を示し、図11には、従来のストライプ状に配列した画素のレイアウトを用いた場合の画像を示す。図10及び図11において、素子ピッチ、つまり土手の間隔は同じである。図11に比べて、本発明の画素のレイアウトを有する図10の方が高精細化されていることがわかる。   FIG. 10 shows an image in the case where the pixel layout shown in Embodiment Mode 1 is used, and FIG. 11 shows an image in the case where the conventional pixel layout arranged in a stripe shape is used. 10 and 11, the element pitch, that is, the bank interval is the same. Compared to FIG. 11, it can be seen that FIG. 10 having the pixel layout of the present invention has higher definition.

図12には、実施の形態1及び2に記載の画素レイアウトと、従来の画素レイアウトにおける精細度と、開口率との関係を示す。精細度302ppi(画素の一辺が84μm)の場合、従来のストライプ状に配列した画素のレイアウトでは、開口率が4.9%となるのに対し、実施の形態1で示した画素のレイアウトでは、開口率が27.6%、実施の形態2で示した画素のレイアウトでは、開口率が46.3%となる。   FIG. 12 shows the relationship between the pixel layout described in Embodiments 1 and 2, the definition in the conventional pixel layout, and the aperture ratio. When the definition is 302 ppi (one side of the pixel is 84 μm), the aperture ratio is 4.9% in the conventional layout of the pixels arranged in a stripe shape, whereas in the pixel layout shown in the first embodiment, In the pixel layout shown in Embodiment Mode 2, the aperture ratio is 27.6%, and the aperture ratio is 46.3%.

このように、本発明の画素のレイアウトにより、素子ピッチが従来と同様であっても表示の高精細化を達成することができる。   As described above, the pixel layout of the present invention can achieve high definition display even if the element pitch is the same as the conventional one.

本発明の画素のレイアウトを示す図。The figure which shows the layout of the pixel of this invention. 本発明の画素のレイアウトを示す図。The figure which shows the layout of the pixel of this invention. 本発明の画素のレイアウトを示す図。The figure which shows the layout of the pixel of this invention. 本発明の画素のレイアウトを示す図。The figure which shows the layout of the pixel of this invention. 本発明の画素のレイアウトを示す図。The figure which shows the layout of the pixel of this invention. 本発明の画素回路を示す図。FIG. 6 illustrates a pixel circuit of the present invention. 本発明の画素を有する発光装置を示す図。FIG. 9 illustrates a light-emitting device having a pixel of the present invention. 本発明の画素を有する液晶表示装置を示す図。FIG. 14 illustrates a liquid crystal display device including a pixel of the present invention. 従来の画素のレイアウトを示す図。The figure which shows the layout of the conventional pixel. 本発明の発光装置による画像を示す図。The figure which shows the image by the light-emitting device of this invention. 従来の発光装置による画像を示す図。The figure which shows the image by the conventional light-emitting device. 本発明の画素のレイアウトによる精細度と開口率との関係を示すグラフ。The graph which shows the relationship between the definition by the pixel layout of this invention, and an aperture ratio.

Claims (17)

隣接した複数の第1色の同色領域と、
隣接した複数の第2色の同色領域と、
隣接した複数の第3色の同色領域と、
前記隣接した複数の第1色の同色領域を有する、第1色の素子形成領域と、
前記隣接した複数の第2色の同色領域を有する、第2色の素子形成領域と、
前記隣接した複数の第3色の同色領域を有する、第3色の素子形成領域と、を有し、
前記第1色の素子形成領域は複数あり、
前記第2色の素子形成領域は複数あり、
前記第3色の素子形成領域は複数あり、
前記複数の第1色の素子形成領域は斜めに配列され、
前記複数の第2色の素子形成領域は斜めに配列され、
前記複数の第3色の素子形成領域は斜めに配列され、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域は、第1の幅の絶縁膜で囲まれ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域のうち、隣接する第1色の同色領域の間には、前記第1の幅より狭い第2の幅の絶縁膜が設けられ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域のうち、隣接する第2色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域のうち、隣接する第3色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有している
ことを特徴とする発光装置。
A plurality of adjacent first color regions of the same color;
A plurality of adjacent second color identical color regions;
A plurality of adjacent third color identical color regions;
A first color element formation region having a plurality of adjacent first color same color regions;
A second color element formation region having the same color region of the plurality of adjacent second colors;
A third color element forming region having the same color region of a plurality of adjacent third colors,
There are a plurality of element formation regions of the first color,
There are a plurality of element formation regions of the second color,
There are a plurality of third color element formation regions,
The plurality of first color element formation regions are arranged obliquely,
The plurality of second color element formation regions are arranged obliquely,
The plurality of third color element formation regions are arranged obliquely,
The plurality of first color same color regions included in the first color element forming region are surrounded by an insulating film having a first width;
The plurality of second color same color regions included in the second color element formation region are surrounded by the first width insulating film,
The plurality of third-color same-color regions included in the third-color element formation region are surrounded by the first width insulating film,
An insulating film having a second width that is narrower than the first width is provided between adjacent ones of the same color regions of the plurality of the same color regions of the first color that the element formation region of the first color has. Provided,
The insulating film having the second width is provided between the same color regions of the second colors adjacent to each other among the plurality of the same color regions of the second color that the element formation region of the second color has.
The insulating film having the second width is provided between the same color regions of the third color adjacent to each other among the plurality of the same color regions of the third color that the element formation region of the third color has,
The light-emitting device, wherein one pixel has the same color region of the first to third colors adjacent to each other through the insulating film having the first width .
隣接した複数の第1色の同色領域と、
隣接した複数の第2色の同色領域と、
隣接した複数の第3色の同色領域と、
前記隣接した複数の第1色の同色領域を有する、第1色の素子形成領域と、
前記隣接した複数の第2色の同色領域を有する、第2色の素子形成領域と、
前記隣接した複数の第3色の同色領域を有する、第3色の素子形成領域と、を有し、
前記第1色の素子形成領域に対して行方向に前記第2色の素子形成領域が配列され、
前記第1色の素子形成領域に対して列方向に前記第3色の素子形成領域が配列され、
前記第1色の素子形成領域は複数あり、
前記第2色の素子形成領域は複数あり、
前記第3色の素子形成領域は複数あり、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域は、第1の幅の絶縁膜で囲まれ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域のうち、隣接する第1色の同色領域の間には、前記第1の幅より狭い第2の幅の絶縁膜が設けられ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域のうち、隣接する第2色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域のうち、隣接する第3色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有している
ことを特徴とする発光装置。
A plurality of adjacent first color regions of the same color;
A plurality of adjacent second color identical color regions;
A plurality of adjacent third color identical color regions;
A first color element formation region having a plurality of adjacent first color same color regions;
A second color element formation region having the same color region of the plurality of adjacent second colors;
A third color element forming region having the same color region of a plurality of adjacent third colors,
The second color element formation region is arranged in a row direction with respect to the first color element formation region;
The third color element formation region is arranged in a column direction with respect to the first color element formation region;
There are a plurality of element formation regions of the first color,
There are a plurality of element formation regions of the second color,
There are a plurality of third color element formation regions,
The plurality of first color same color regions included in the first color element forming region are surrounded by an insulating film having a first width;
The plurality of second color same color regions included in the second color element formation region are surrounded by the first width insulating film,
The plurality of third-color same-color regions included in the third-color element formation region are surrounded by the first width insulating film,
An insulating film having a second width that is narrower than the first width is provided between adjacent ones of the same color regions of the plurality of the same color regions of the first color that the element formation region of the first color has. Provided,
The insulating film having the second width is provided between the same color regions of the second colors adjacent to each other among the plurality of the same color regions of the second color that the element formation region of the second color has.
The insulating film having the second width is provided between the same color regions of the third color adjacent to each other among the plurality of the same color regions of the third color that the element formation region of the third color has,
The light-emitting device, wherein one pixel has the same color region of the first to third colors adjacent to each other through the insulating film having the first width .
請求項1又は2において、
前記一画素は、非発光領域を有することを特徴とする発光装置。
In claim 1 or 2 ,
The one pixel has a non-light-emitting region.
請求項1乃至のいずれか一において、
前記一画素が有する前記第1乃至第3色の同一領域の配列はL字状である
ことを特徴とする発光装置。
In any one of Claims 1 thru | or 3 ,
The arrangement of the first to third color same area one pixel has the light-emitting device according to claim <br/> be L-shaped.
請求項1乃至のいずれか一において、
前記一画素が有する前記第1乃至第3色の同一領域の配列は前記第1色の同色領域に対して行方向に前記第2色の同色領域が配列し、前記第1色の同色領域に対して列方向に前記第3色の同色領域が配列したL字状である
ことを特徴とする発光装置。
In any one of Claims 1 thru | or 3 ,
The first to third color sequence in the same region, the first color said to the same color region in the row direction second color the same color region of and sequence of the first color the same color region of the one pixel has the light emitting device according to claim <br/> be L-shaped same color region of the third color in the column direction are aligned against.
隣接した複数の第1色の同色領域と、
隣接した複数の第2色の同色領域と、
隣接した複数の第3色の同色領域と、
前記隣接した複数の第1色の同色領域を有する、第1色の素子形成領域と、
前記隣接した複数の第2色の同色領域を有する、第2色の素子形成領域と、
前記隣接した複数の第3色の同色領域を有する、第3色の素子形成領域と、を有し、
前記第1色の素子形成領域は複数あり、
前記第2色の素子形成領域は複数あり、
前記第3色の素子形成領域は複数あり、
前記複数の第1色の素子形成領域は列方向に、前記第1色の素子形成領域の1.5ピッチずれながら斜めに配列され、
前記複数の第2色の素子形成領域は列方向に、前記第2色の素子形成領域の1.5ピッチずれながら斜めに配列され、
前記複数の第3色の素子形成領域は列方向に、前記第3色の素子形成領域の1.5ピッチずれながら斜めに配列され、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域は、第1の幅の絶縁膜で囲まれ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域は、前記第1の幅の絶縁膜で囲まれ、
前記第1色の素子形成領域が有する前記複数の第1色の同色領域のうち、隣接する第1色の同色領域の間には、前記第1の幅より狭い第2の幅の絶縁膜が設けられ、
前記第2色の素子形成領域が有する前記複数の第2色の同色領域のうち、隣接する第2色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第3色の素子形成領域が有する前記複数の第3色の同色領域のうち、隣接する第3色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有している
ことを特徴とする発光装置。
A plurality of adjacent first color regions of the same color;
A plurality of adjacent second color identical color regions;
A plurality of adjacent third color identical color regions;
A first color element formation region having a plurality of adjacent first color same color regions;
A second color element formation region having the same color region of the plurality of adjacent second colors;
A third color element forming region having the same color region of a plurality of adjacent third colors,
There are a plurality of element formation regions of the first color,
There are a plurality of element formation regions of the second color,
There are a plurality of third color element formation regions,
The plurality of first-color element formation regions are arranged obliquely in a column direction while being shifted by 1.5 pitches from the first-color element formation regions,
The plurality of second-color element formation regions are arranged obliquely in a column direction while being shifted by 1.5 pitches from the second-color element formation regions,
The plurality of third-color element formation regions are arranged obliquely in the column direction while being shifted by 1.5 pitches from the third-color element formation regions,
The plurality of first color same color regions included in the first color element forming region are surrounded by an insulating film having a first width;
The plurality of second color same color regions included in the second color element formation region are surrounded by the first width insulating film,
The plurality of third-color same-color regions included in the third-color element formation region are surrounded by the first width insulating film,
An insulating film having a second width that is narrower than the first width is provided between the same color areas of the first color that are adjacent to each other among the same color areas of the first color that the element formation area of the first color has. Provided,
The insulating film having the second width is provided between the same color regions of the second colors adjacent to each other among the plurality of the same color regions of the second color that the element formation region of the second color has.
The insulating film having the second width is provided between the same color regions adjacent to each other among the plurality of third color same color regions included in the third color element formation region,
The light-emitting device, wherein one pixel has the same color region of the first to third colors adjacent to each other through the insulating film having the first width .
隣接した複数の第1色の同色領域と、A plurality of adjacent first color regions of the same color;
隣接した複数の第2色の同色領域と、A plurality of adjacent second color identical color regions;
隣接した複数の第3色の同色領域と、A plurality of adjacent third color identical color regions;
前記隣接した複数の第1色の同色領域を有する、第1色の素子形成領域と、A first color element formation region having a plurality of adjacent first color same color regions;
前記隣接した複数の第2色の同色領域を有する、第2色の素子形成領域と、A second color element formation region having the same color region of the plurality of adjacent second colors;
前記隣接した複数の第3色の同色領域を有する、第3色の素子形成領域と、を有し、A third color element forming region having the same color region of a plurality of adjacent third colors,
前記第1色の素子形成領域は複数あり、There are a plurality of element formation regions of the first color,
前記第2色の素子形成領域は複数あり、There are a plurality of element formation regions of the second color,
前記第3色の素子形成領域は複数あり、There are a plurality of third color element formation regions,
前記複数の第1色の素子形成領域は列方向に、前記第1色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of first color element formation regions are arranged obliquely in the column direction while being shifted by an interval of the first color element formation regions × 1.5 intervals,
前記複数の第2色の素子形成領域は列方向に、前記第2色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of second color element formation regions are arranged obliquely in the column direction while being shifted by an interval of 1.5 second intervals between the second color element formation regions,
前記複数の第3色の素子形成領域は列方向に、前記第3色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of third color element formation regions are arranged obliquely in the column direction while being shifted by an interval of the third color element formation regions × 1.5 intervals,
前記第1色の素子形成領域が有する前記複数の第1色の同色領域は、第1の幅の絶縁膜で囲まれ、The plurality of first color same color regions included in the first color element forming region are surrounded by an insulating film having a first width;
前記第2色の素子形成領域が有する前記複数の第2色の同色領域は、前記第1の幅の絶縁膜で囲まれ、The plurality of second color same color regions included in the second color element formation region are surrounded by the first width insulating film,
前記第3色の素子形成領域が有する前記複数の第3色の同色領域は、前記第1の幅の絶縁膜で囲まれ、The plurality of third-color same-color regions included in the third-color element formation region are surrounded by the first width insulating film,
前記第1色の素子形成領域が有する前記複数の第1色の同色領域のうち、隣接する第1色の同色領域の間には、前記第1の幅より狭い第2の幅の絶縁膜が設けられ、An insulating film having a second width that is narrower than the first width is provided between adjacent ones of the same color regions of the plurality of the same color regions of the first color that the element formation region of the first color has. Provided,
前記第2色の素子形成領域が有する前記複数の第2色の同色領域のうち、隣接する第2色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、The insulating film having the second width is provided between the same color regions of the second colors adjacent to each other among the plurality of the same color regions of the second color that the element formation region of the second color has.
前記第3色の素子形成領域が有する前記複数の第3色の同色領域のうち、隣接する第3色の同色領域の間には、前記第2の幅の絶縁膜が設けられ、The insulating film having the second width is provided between the same color regions of the third color adjacent to each other among the plurality of the same color regions of the third color that the element formation region of the third color has,
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有しているOne pixel has the same color region of the first to third colors adjacent via the insulating film of the first width.
ことを特徴とする発光装置。A light emitting device characterized by that.
請求項6又は7において、
前記一画素が有する前記第1乃至第3色の同一領域の配列はT字状である
ことを特徴とする発光装置。
In claim 6 or 7 ,
The sequence of the one pixel has first to third color in the same region light emitting device according to claim <br/> be T-shaped.
請求項6又は7において、
前記一画素が有する前記第1乃至第3色の同一領域の配列は三角形状である
ことを特徴とする発光装置。
In claim 6 or 7 ,
Wherein the one pixel has first to sequence of the three colors of the same area light emitting device according to claim <br/> be triangular.
第1の幅の絶縁膜と、前記第1の幅より狭い第2の幅の絶縁膜とを形成し、Forming an insulating film having a first width and an insulating film having a second width narrower than the first width;
前記第1の幅の絶縁膜で囲まれた第1色の素子形成領域に、第1の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第1色の同色領域を形成し、A plurality of first adjacent layers are provided in the first color element formation region surrounded by the first width insulating film so as to provide the second width insulating film therebetween using a first vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第2色の素子形成領域に、第2の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第2色の同色領域を形成し、A plurality of second adjacent layers are provided so as to provide the second width insulating film between the second color element forming regions surrounded by the first width insulating film by using a second vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第3色の素子形成領域に、第3の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第3色の同色領域を形成する発光装置の作製方法であって、Using a third deposition mask, a plurality of third thirds adjacent to each other so as to provide the second width insulating film therebetween in a third color element formation region surrounded by the first width insulating film. A method for manufacturing a light-emitting device that forms a color-same color region,
前記第1色の素子形成領域は複数あり、There are a plurality of element formation regions of the first color,
前記第2色の素子形成領域は複数あり、There are a plurality of element formation regions of the second color,
前記第3色の素子形成領域は複数あり、There are a plurality of third color element formation regions,
前記複数の第1色の素子形成領域は斜めに配列され、The plurality of first color element formation regions are arranged obliquely,
前記複数の第2色の素子形成領域は斜めに配列され、The plurality of second color element formation regions are arranged obliquely,
前記複数の第3色の素子形成領域は斜めに配列され、The plurality of third color element formation regions are arranged obliquely,
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有しているOne pixel has the same color region of the first to third colors adjacent via the insulating film of the first width.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
第1の幅の絶縁膜と、前記第1の幅より狭い第2の幅の絶縁膜とを形成し、Forming an insulating film having a first width and an insulating film having a second width narrower than the first width;
前記第1の幅の絶縁膜で囲まれた第1色の素子形成領域に、第1の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第1色の同色領域を形成し、A plurality of first adjacent layers are provided in the first color element formation region surrounded by the first width insulating film so as to provide the second width insulating film therebetween using a first vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第2色の素子形成領域に、第2の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第2色の同色領域を形成し、A plurality of second adjacent layers are provided so as to provide the second width insulating film between the second color element forming regions surrounded by the first width insulating film by using a second vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第3色の素子形成領域に、第3の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第3色の同色領域を形成する発光装置の作製方法であって、Using a third deposition mask, a plurality of third thirds adjacent to each other so as to provide the second width insulating film therebetween in a third color element formation region surrounded by the first width insulating film. A method for manufacturing a light-emitting device that forms a color-same color region,
前記第1色の素子形成領域に対して行方向に前記第2色の素子形成領域が配列され、The second color element formation region is arranged in a row direction with respect to the first color element formation region;
前記第1色の素子形成領域に対して列方向に前記第3色の素子形成領域が配列され、The third color element formation region is arranged in a column direction with respect to the first color element formation region;
前記第1色の素子形成領域は複数あり、There are a plurality of element formation regions of the first color,
前記第2色の素子形成領域は複数あり、There are a plurality of element formation regions of the second color,
前記第3色の素子形成領域は複数あり、There are a plurality of third color element formation regions,
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有しているOne pixel has the same color region of the first to third colors adjacent via the insulating film of the first width.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
請求項10又は11において、In claim 10 or 11,
前記一画素は、非発光領域を有することを特徴とする発光装置の作製方法。The method for manufacturing a light-emitting device, wherein the one pixel has a non-light-emitting region.
請求項10乃至12のいずれか一において、In any one of Claims 10 thru | or 12,
前記一画素が有する前記第1乃至第3色の同一領域の配列はL字状であるThe arrangement of the same areas of the first to third colors of the one pixel is L-shaped.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
第1の幅の絶縁膜と、前記第1の幅より狭い第2の幅の絶縁膜とを形成し、Forming an insulating film having a first width and an insulating film having a second width narrower than the first width;
前記第1の幅の絶縁膜で囲まれた第1色の素子形成領域に、第1の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第1色の同色領域を形成し、A plurality of first adjacent layers are provided in the first color element formation region surrounded by the first width insulating film so as to provide the second width insulating film therebetween using a first vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第2色の素子形成領域に、第2の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第2色の同色領域を形成し、A plurality of second adjacent layers are provided so as to provide the second width insulating film between the second color element forming regions surrounded by the first width insulating film by using a second vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第3色の素子形成領域に、第3の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第3色の同色領域を形成する発光装置の作製方法であって、Using a third deposition mask, a plurality of third thirds adjacent to each other so as to provide the second width insulating film therebetween in a third color element formation region surrounded by the first width insulating film. A method for manufacturing a light-emitting device that forms a color-same color region,
前記第1色の素子形成領域は複数あり、There are a plurality of element formation regions of the first color,
前記第2色の素子形成領域は複数あり、There are a plurality of element formation regions of the second color,
前記第3色の素子形成領域は複数あり、There are a plurality of third color element formation regions,
前記複数の第1色の素子形成領域は列方向に、前記第1色の素子形成領域の1.5ピッチずれながら斜めに配列され、The plurality of first-color element formation regions are arranged obliquely in a column direction while being shifted by 1.5 pitches from the first-color element formation regions,
前記複数の第2色の素子形成領域は列方向に、前記第2色の素子形成領域の1.5ピッチずれながら斜めに配列され、The plurality of second-color element formation regions are arranged obliquely in a column direction while being shifted by 1.5 pitches from the second-color element formation regions,
前記複数の第3色の素子形成領域は列方向に、前記第3色の素子形成領域の1.5ピッチずれながら斜めに配列され、The plurality of third-color element formation regions are arranged obliquely in the column direction while being shifted by 1.5 pitches from the third-color element formation regions,
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有しているOne pixel has the same color region of the first to third colors adjacent via the insulating film of the first width.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
第1の幅の絶縁膜と、前記第1の幅より狭い第2の幅の絶縁膜とを形成し、Forming an insulating film having a first width and an insulating film having a second width narrower than the first width;
前記第1の幅の絶縁膜で囲まれた第1色の素子形成領域に、第1の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第1色の同色領域を形成し、A plurality of first adjacent layers are provided in the first color element formation region surrounded by the first width insulating film so as to provide the second width insulating film therebetween using a first vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第2色の素子形成領域に、第2の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第2色の同色領域を形成し、A plurality of second adjacent layers are provided so as to provide the second width insulating film between the second color element forming regions surrounded by the first width insulating film by using a second vapor deposition mask. Forming the same color area,
前記第1の幅の絶縁膜で囲まれた第3色の素子形成領域に、第3の蒸着マスクを用いて、前記第2の幅の絶縁膜を間に設けるように隣接した複数の第3色の同色領域を形成する発光装置の作製方法であって、Using a third deposition mask, a plurality of third thirds adjacent to each other so as to provide the second width insulating film therebetween in a third color element formation region surrounded by the first width insulating film. A method for manufacturing a light-emitting device that forms a color-same color region,
前記第1色の素子形成領域は複数あり、There are a plurality of element formation regions of the first color,
前記第2色の素子形成領域は複数あり、There are a plurality of element formation regions of the second color,
前記第3色の素子形成領域は複数あり、There are a plurality of third color element formation regions,
前記複数の第1色の素子形成領域は列方向に、前記第1色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of first color element formation regions are arranged obliquely in the column direction while being shifted by an interval of the first color element formation regions × 1.5 intervals,
前記複数の第2色の素子形成領域は列方向に、前記第2色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of second color element formation regions are arranged obliquely in the column direction while being shifted by an interval of 1.5 second intervals between the second color element formation regions,
前記複数の第3色の素子形成領域は列方向に、前記第3色の素子形成領域の間隔×1.5間隔分ずれながら斜めに配列され、The plurality of third color element formation regions are arranged obliquely in the column direction while being shifted by an interval of the third color element formation regions × 1.5 intervals,
前記第1の幅の絶縁膜を介して隣接した前記第1乃至第3色の同色領域を一画素が有しているOne pixel has the same color region of the first to third colors adjacent via the insulating film of the first width.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
請求項14又は15において、In claim 14 or 15,
前記一画素が有する前記第1乃至第3色の同一領域の配列はT字状であるThe arrangement of the same areas of the first to third colors of the one pixel is T-shaped.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
請求項14又は15において、In claim 14 or 15,
前記一画素が有する前記第1乃至第3色の同一領域の配列は三角形状であるThe arrangement of the same areas of the first to third colors of the one pixel is triangular.
ことを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device.
JP2004345108A 2003-12-17 2004-11-30 Light emitting device and manufacturing method thereof Expired - Fee Related JP4610315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004345108A JP4610315B2 (en) 2003-12-17 2004-11-30 Light emitting device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003420204 2003-12-17
JP2004345108A JP4610315B2 (en) 2003-12-17 2004-11-30 Light emitting device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2005203351A JP2005203351A (en) 2005-07-28
JP2005203351A5 JP2005203351A5 (en) 2007-11-08
JP4610315B2 true JP4610315B2 (en) 2011-01-12

Family

ID=34829250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004345108A Expired - Fee Related JP4610315B2 (en) 2003-12-17 2004-11-30 Light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4610315B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356075B2 (en) 2013-12-05 2016-05-31 Japan Display Inc. Organic EL display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747793B2 (en) * 2005-11-14 2011-08-17 セイコーエプソン株式会社 Electro-optical device, method of manufacturing electro-optical device, and image forming apparatus
GB2437110B (en) * 2006-04-12 2009-01-28 Cambridge Display Tech Ltd Optoelectronic display and method of manufacturing the same
JP5092304B2 (en) * 2006-07-31 2012-12-05 ソニー株式会社 Display device and pixel circuit layout method
JP4905237B2 (en) * 2007-04-25 2012-03-28 セイコーエプソン株式会社 Organic electroluminescence device
JP5173264B2 (en) * 2007-05-30 2013-04-03 エルジー ディスプレイ カンパニー リミテッド Image display device
JP4650495B2 (en) * 2008-02-05 2011-03-16 セイコーエプソン株式会社 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
KR100993426B1 (en) * 2008-11-10 2010-11-09 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR101065314B1 (en) * 2009-04-28 2011-09-16 삼성모바일디스플레이주식회사 Organic light emitting display apparatus
KR101097343B1 (en) * 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 Organic light emitting display apparatus
US9444050B2 (en) 2013-01-17 2016-09-13 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
US9614191B2 (en) 2013-01-17 2017-04-04 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
US20160013251A1 (en) * 2013-03-04 2016-01-14 Joled Inc. El display device
JP6815090B2 (en) * 2016-03-31 2021-01-20 株式会社Joled Display panel and its manufacturing method
CN106531072B (en) * 2016-12-30 2019-06-14 上海天马有机发光显示技术有限公司 A kind of display base plate, display panel, display device and pixel rendering method
WO2018235136A1 (en) * 2017-06-19 2018-12-27 シャープ株式会社 Active matrix substrate, active matrix substrate production method and display device production method
CN109698192B (en) 2017-10-23 2021-01-22 京东方科技集团股份有限公司 Electrostatic protection circuit, array substrate and display device
KR20190072108A (en) * 2017-12-15 2019-06-25 조율호 Dpisplay device having pyramid sub-pixel array structure
WO2020121893A1 (en) * 2018-12-12 2020-06-18 富士フイルム株式会社 Method for manufacturing structure body, method for manufacturing color filter, method for manufacturing solid-state imaging element, and method for manufacturing image display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145156A (en) * 2002-10-28 2004-05-20 Nippon Hoso Kyokai <Nhk> Image display panel
JP2004207126A (en) * 2002-12-26 2004-07-22 Denso Corp Organic el panel
JP2005062416A (en) * 2003-08-11 2005-03-10 Seiko Epson Corp Pixel structure, optoelectronic apparatus, and electronic equipment
JP2005515505A (en) * 2002-01-07 2005-05-26 クレアボワイヤント インコーポレーテッド Color flat panel display subpixel configuration and layout for subpixel rendering with improved modulation transfer function
JP2005525745A (en) * 2002-05-13 2005-08-25 クゥアルコム・インコーポレイテッド Data delivery in a hybrid automatic retransmission mechanism in a CDMA communication system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174586A (en) * 1985-01-30 1986-08-06 株式会社日立製作所 Color display unit
JP2527477B2 (en) * 1988-06-14 1996-08-21 シャープ株式会社 Picture element display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515505A (en) * 2002-01-07 2005-05-26 クレアボワイヤント インコーポレーテッド Color flat panel display subpixel configuration and layout for subpixel rendering with improved modulation transfer function
JP2005525745A (en) * 2002-05-13 2005-08-25 クゥアルコム・インコーポレイテッド Data delivery in a hybrid automatic retransmission mechanism in a CDMA communication system
JP2004145156A (en) * 2002-10-28 2004-05-20 Nippon Hoso Kyokai <Nhk> Image display panel
JP2004207126A (en) * 2002-12-26 2004-07-22 Denso Corp Organic el panel
JP2005062416A (en) * 2003-08-11 2005-03-10 Seiko Epson Corp Pixel structure, optoelectronic apparatus, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356075B2 (en) 2013-12-05 2016-05-31 Japan Display Inc. Organic EL display device

Also Published As

Publication number Publication date
JP2005203351A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
KR101090880B1 (en) Display device and manufacturing method thereof
JP4610315B2 (en) Light emitting device and manufacturing method thereof
US10497757B2 (en) Display device
US7605784B2 (en) Flat panel display
JP5542262B2 (en) Semiconductor device
JP4727029B2 (en) EL display device, electric appliance, and semiconductor element substrate for EL display device
TWI407569B (en) Semiconductor device, display device, and electronic device
US7884370B2 (en) Organic light emitting diode display and method for manufacturing the same
JP5183838B2 (en) Light emitting device
JP4339000B2 (en) Semiconductor device and manufacturing method thereof
KR20030077461A (en) Light-emitting device, liquid-crystal display device and method for manufacturing the same
JP2001005426A (en) El display device and electronic device
US8736526B2 (en) Display unit with organic light emitting devices
JP4378767B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US20040080276A1 (en) Display and method for manufacturing the same
JP2005322633A (en) Light-emitting device, electronic apparatus, and television apparatus
JP2010020926A (en) Display device
JP2011040277A (en) Display and its manufacturing method
WO2020066020A1 (en) Display device and manufacturing method thereof
US8922461B2 (en) Display device
JP4906145B2 (en) EL display device
US20230112543A1 (en) Display device and production method therefor
JP4314000B2 (en) Display device
JP2005294815A (en) Thin film transistor and semiconductor device
JP2009055065A (en) Electrooptical device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees