[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4604624B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP4604624B2
JP4604624B2 JP2004275282A JP2004275282A JP4604624B2 JP 4604624 B2 JP4604624 B2 JP 4604624B2 JP 2004275282 A JP2004275282 A JP 2004275282A JP 2004275282 A JP2004275282 A JP 2004275282A JP 4604624 B2 JP4604624 B2 JP 4604624B2
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
amplifier
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004275282A
Other languages
English (en)
Other versions
JP2006093975A (ja
Inventor
貴幸 真▲崎▼
大介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2004275282A priority Critical patent/JP4604624B2/ja
Publication of JP2006093975A publication Critical patent/JP2006093975A/ja
Application granted granted Critical
Publication of JP4604624B2 publication Critical patent/JP4604624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

本発明は増幅回路に係り、特に、入力信号を増幅して出力する増幅回路に関する。
スピーカなどを駆動する増幅回路では、増幅回路への電源オン時にスピーカのボツ音が発生することを防止するため、ミュート機能が設けられたものがある。
このような増幅回路では、スイッチオン時に発生される制御パルスの立ち上がりを検出して、制御パルスの立ち上がりに対応して、ミュートアンプをオンさせるとともに、駆動アンプをオフさせて、所定時間遅延した後、ミュートアンプをオフし、駆動アンプをオンする構成とされていた。
しかるに、従来の増幅回路では、ミュートアンプをオンさせるタイミングと駆動アンプをオンさせるタイミングとが同じタイミングであったため、状態によってはミュートアンプがオンする前に駆動アンプがオンして、スピーカにノイズなどを発生させる恐れがあるなどの課題があった。
本発明は上記の点に鑑みてなされたもので、簡単な構成で、確実にミュートをアンプに先行して駆動させることができる増幅回路を提供することを目的とする。
本発明は、入力信号を増幅して出力する増幅回路において、入力信号を増幅して出力する第1のアンプ(11、12)と、出力をミュート状態にする第2のアンプ(13、14)と、第1のアンプ(11、12)への駆動電源を供給する第1の電源回路(15、16)と、第2のアンプ(13、14)への駆動電源を供給する第2の電源回路(17、18)と、切換パルスに応じた非反転入力と非反転入力を反転した反転入力とを比較し、比較結果に応じて第1の電源回路(15、16)及び第2の電源回路(17、18)を制御するコンパレータ(32)と、非反転入力と反転入力とに第1のアンプ(11、12)をオンさせずに第2のアンプ(13、14)がオンするように、一定のオフセットを持たせる入力回路(31、131、231)とを有することを特徴とする。
また、入力回路(31、131、231)は、切換パルスに応じた電流を供給する第1の電流源(41)と、切換パルスに応じた電流を供給する第2の電流源(42)と、第1の電流源(41)から供給された電流により電圧を発生し、コンパレータ(32)に非反転入力として供給する第1の電流電圧変換回路(M11;M111、M112;M211、R212)と、第2の電流源(42)から供給された電流により電圧を発生し、コンパレータ(32)に反転入力として供給する第2の電流電圧変換回路(M21、M22;M121、M122、M123;M211、R211)とを有し、第1の電流電圧変換回路(M11;M111、M112;M211、R212)で発生される電圧と第2の電流電圧変換回路(M21、M22;M121、M122、M123;M211、R211)で発生される電圧とにオフセットを持たせたことを特徴とする。
さらに、第1の電流電圧変換回路(M11;M111、M112;M211、R211)及び第2の電流電圧変換回路(M21、M22;M121、M122、M123;M221、R221)は、ダイオード接続されたトランジスタ(M11、M21、M22)から構成され、第1の電流電圧変換回路(M11)と第2の電流電圧変換回路(M21、M22)とで、接続されるトランジスタの数を変えることによって、第1の電流電圧変換回路(M11;M111、M112;M211、R212)で発生される電圧と第2の電流電圧変換回路(M21、M22;M121、M122、M123;M211、R211)で発生される電圧とにオフセットを持たせたことを特徴とする。
また、第1の電流電圧変換回路(M11;M111、M112;M211、R211)及び第2の電流電圧変換回路(M21、M22;M121、M122、M123;M221、R221)は、抵抗(R211、R221)を有し、第1の電流電圧変換回路(M11;M111、M112;M211、R211)と第2の電流電圧変換回路(M21、M22;M121、M122、M123;M221、R221)とで、接続される抵抗(R211、R221)を変えることによって、第1の電流電圧変換回路(M11;M111、M112;M211、R211)で発生される電圧と第2の電流電圧変換回路(M21、M22;M121、M122、M123;M221、R221)で発生される電圧とにオフセットを持たせたことを特徴とする。
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。
本発明によれば、簡単な構成で、確実にミュートをアンプに先行して駆動させることができるなどの特長を有する。
〔構成〕
図1は本発明の一実施例のブロック構成図を示す。
本実施例の増幅回路1には、端子Tin、Tout+、Tout-、Tcntが設けられている。端子Tinには、音声信号が供給される。出力端子Tout+と出力端子Tout-との間には、スピーカ2に接続される。端子Tcntには、ミュート信号などが供給される。増幅回路1は、スピーカ2を入力音声信号に応じて駆動する。スピーカ2は、増幅回路1からの駆動信号により駆動され、入力音声信号に応じた音声を出力する。
増幅回路1は、反転駆動アンプ11、12、ミュートアンプ13、14、可変電流源15〜18、積分回路19、アンプ20、基準電源21、比較回路22から構成されている。
反転駆動アンプ11には、入力端子Tinから入力音声信号が供給される。反転駆動アンプ11は、可変電流源15から供給される駆動電流によって駆動され、入力端子Tinから供給された入力音声信号を反転増幅して反転出力端子Tout+より出力する。
反転駆動アンプ12には、反転出力信号Tout+が入力音声信号として供給される。反転駆動アンプ12は、可変電流源16から供給される駆動電流によって駆動され、反転出力信号Toutから供給された入力音声信号を反転増幅して反転出力端子Tout-より出力する。
ミュートアンプ13は、可変電流源17から供給される駆動電流によって、駆動され、反転出力端子Tout+にバイアス電圧を供給する。ミュートアンプ14は、可変電流源18から供給される駆動電流によって駆動され、反転出力端子Tout-にバイアス電圧を供給する。
積分回路19には、制御端子Tcntからパルス状の切換制御信号が供給される。積分回路19は、切換制御信号を積分して、その立ち上がり、または、立下り波形を緩やかにする。積分回路19の出力は、比較回路22の非反転入力端子に供給されるとともに、抵抗R2を介してアンプ20の反転入力端子に供給される。
アンプ20は、演算増幅回路から構成されており、その出力端子と反転入力端子との間に抵抗R1が接続されている。また、アンプ20の非反転入力端子には、基準電源21から基準電圧が供給されている。抵抗R1、R2及びアンプ20並びに基準電源21により反転アンプが構成されており、基準電源21の基準電圧を中心として積分回路19からの信号を反転して比較回路22に供給される。
図2は比較回路22の回路構成図を示す。
比較回路22は、入力回路31及びコンパレータ32から構成されている。
入力回路31は、可変電流源41、42、MOS電界効果トランジスタM11、M21、M22から構成されている。
可変電流源41は、アンプ20からの信号に応じて電源電圧VDDから電流を引き込み、トランジスタM11のゲート及びドレインに供給する。トランジスタM11は、第1の電流電圧変換回路を構成しており、ゲート及びドレインが可変電流源41に接続され、ソースが及びバックゲートが接地された構成とされており、可変電流源41と接地との間に順方向に接続された、ダイオードを構成している。トランジスタM11から構成されるダイオードは、定電圧ダイオードを構成しており、可変電流源41から供給される電流により可変電流源41とトランジスタM11との接続点aに定電圧を発生する。
可変電流源42は、積分回路19からの信号に応じて電源電圧VDDから電流を引き込み、トランジスタM21とトランジスタM22とからなる直列回路に供給する。トランジスタM21、M22は第2の電流電圧変換回路を構成せいており、各々ゲートとドレインとが接続された構成とされている。トランジスタM21は、ゲート及びドレインが可変電流源41に接続され、ソースがトランジスタM22のゲート及びドレインに接続され、バックゲートが接地された接続とされている。トランジスタM21は、可変電流源42とトランジスタM22との間に順方向に接続されたダイオードを構成している。
トランジスタM22は、ゲート及びドレインがトランジスタM21のソース及びバックゲートに接続され、ソース及びバックゲートが接地された接続とされている。トランジスタM22は、トランジスタM21と接地との間に順方向に接続されたダイオードを構成している。
トランジスタM21、M22から構成されるダイオードは、定電圧ダイオードを構成している。可変電流源42から供給される電流により可変電流源42とトランジスタM21との接続点bに定電圧を発生する。このとき、可変電流源41,42の電流値が等しい場合接続点bには、接続点aの略2倍の定電圧が発生する。
接続点aは、コンパレータ32の反転入力端子に接続される。また、接続点bは、コンパレータ32の非反転入力端子に接続される。
コンパレータ32は、反転入力端子と非反転入力端子の電圧、すなわち、接続点aと接続点bの電圧とを比較して、接続点aの電圧が接続点bの電圧より大きいときに反転出力をローレベル、非反転出力をハイレベルとし、接続点aの電圧が接続点bの電圧より小さいときに反転出力をハイレベル、非反転出力をローレベルとする。
図3はコンパレータ32の回路構成図を示す。
コンパレータ32は、pチャネルMOS電界効果トランジスタM31、n チャネルMOS電界効果トランジスタM32、M41、M42、電流源51から構成されている。
トランジスタM31は、ソース及びバックゲートに電源電圧VDDが印加されており、ゲート及びドレインがトランジスタM32のドレインに接続されている。トランジスタM32は、ゲートに接続点aが接続されており、ドレインがトランジスタM31のゲート及びドレインに接続され、ソースが電流源51に接続され、バックゲートは接地されている。トランジスタM31のゲート及びドレインとトランジスタM32のドレインとの接続点cが反転出力端子として可変電流源15、16に接続されている。
トランジスタM41は、ソース及びバックゲートに電源電圧VDDが印加されており、ゲート及びドレインがトランジスタM42のドレインに接続されている。トランジスタM42は、ゲートに接続点bが接続されており、ドレインがトランジスタM41のゲート及びドレインに接続され、ソースが電流源51に接続され、バックゲートが接地されている。トランジスタM41のゲート及びドレインとトランジスタM42のドレインとの接続点dが非反転出力端子として可変電流源17、18に接続されている。
電流源51は、トランジスタM32及びトランジスタM42のソースから電流を引き込む。なお、電流源51は、トランジスタM32のソースに流れる電流とトランジスタM42のソースに流れる電流との和が一定となるように電流を引き込んでいる。
コンパレータ32は、接続点aの電圧が接続点bの電圧より大きい状態では、トランジスタM32がオンし、トランジスタM42がオフする。これにより接続点cがローレベルとなり、接続点dがハイレベルとなる。また、接続点aの電圧が接続点bの電圧より小さい状態では、トランジスタM32がオフし、トランジスタM42がオンする。これにより接続点cがハイレベルとなり、接続点dがローレベルとなる。
なお、このとき、接続点c、dのレベルは、接続点a、bの変化に応じて変化する。可変電流源15、16は、接続点cの電圧に反比例した電流を反転駆動アンプ11、12に供給する。また、可変電流源17、18は、接続点dの電圧に応じた電流をミュートアンプ13、14に供給する。
〔動作〕
次に、増幅回路1の動作を説明する。
図4は本発明の一実施例の動作波形図を示す。図4(A)は制御端子Tcntに供給される切換制御信号、図4(B)は積分回路19の出力及びアンプ20の出力信号、図4(C)は比較回路22の非反転入力端子及び反転入力端子への入力信号、図4(D)はコンパレータ32の非反転入力端子及び反転入力端子への入力信号、図4(E)は比較回路22の非反転出力信号及び反転出力信号、図4(F)は可変電流源15、16及び可変電流源17、18の出力電流、図4(G)は出力端子Tout+からの出力信号、図4(H)は出力端子Tout+、Tout-間の電圧波形を示す。
時刻t1で図4(A)に示すように制御端子Tcntに供給される切換制御信号がローレベルからハイレベルに反転すると、図4(B)に示すように積分回路19の出力が徐々に上昇し、アンプ20の出力が徐々に低下する。これによって、比較回路22への非反転入力及び反転入力が図4(B)と同様に、図4(C)に示すように変化する。
比較回路22では、入力回路31により非反転入力と反転入力とで一定のオフセットが設定されている。このため、コンパレータ32の非反転入力及び反転入力に図4(D)に示すように十分な電位差が発生する。
このため、コンパレータ32の非反転出力は図4(E)に実線で示すように確実にローレベルとなり、反転出力は図4(F)に破線で示すように確実にハイレベルとなる。可変電流源電流値と32の出力電圧は反比例の関係があるため、反転駆動アンプ11、12に可変電流源15、16から供給される駆動電流は図4(F)に破線で示すように略0となり、非駆動状態とされ、ミュートアンプ13、14に可変電流源17、18から供給される駆動電流は図4(F)に実線で示すように急峻に立ち上がり、ミュートアンプ13、14が駆動される。時刻t1からミュートアンプ13、14が確実に駆動されるため、図4(G)に示すように出力端子Tout+、Tout-間に不要な電圧が発生することがなくなる。
このように、本実施例によれば、コンパレータ32の非反転入力と反転入力との間にオフセットを持たせるだけの簡単な構造により、反転駆動アンプ11、12を駆動させることなく、ミュートアンプ13、14を確実に駆動させることが可能となる。このため、スピーカ2にボツ音などが発生することを防止することができる。
〔第1変形例〕
図5は比較回路22の第1変形例の回路構成図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する。
本変形例の比較回路122は、入力回路131の構成が図2と相違する。本変形例は積分回路19からの信号を2つのダイオード接続されたトランジスタM111、M112によりレベル調整して、コンパレータ32の反転入力とし、アンプ20からの信号を3つのダイオード接続されたトランジスタM121、M122、M123によりレベル調整して、コンパレータ32の非反転入力とした構成とされている。トランジスタM111、M112及びトランジスタM121、M122、M123は略同じ特性を持ち、コンパレータ32の反転入力端子側に接続されるトランジスタの数と非反転入力端子側に接続されるトランジスタの数との比を2:3の関係とすることにより、オフセットを持たせている。
このように、本変形例によれば、コンパレータ32の反転入力端子側に接続されるトランジスタと非反転入力端子側に接続されるトランジスタとの比を調整することにより、オフセットを容易に調整できる。
なお、本変形例では、同一特性のトランジスタの数をコンパレータ32の反転入力側と非反転入力側とで変えることによりオフセットを持たせているが、コンパレータ32の反転入力側に接続されるトランジスタと非反転入力側に接続されるトランジスタとでゲート面積などの特性を変えることにより、オフセットを持たせるようにしてもよい。また、トランジスタの数と特性との両方を変えることにより、オフセットを持たせるようにしてもよい。
〔第2変形例〕
図6は比較回路22の第2変形例の回路構成図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する。
本変形例の比較回路222は、入力回路231の構成が図2とは相違する。本変形例はアンプ20からの信号をトランジスタM211、及び、抵抗R211によりレベル調整して、コンパレータ32の反転入力とし、積分回路19からの信号をトランジスタM221、及び、抵抗R221によりレベル調整して、コンパレータ32の非反転入力とした構成とされている。トランジスタM211とトランジスタM221との特性は略同等にし、抵抗R211と抵抗R221とを異ならせることにより、所望のオフセットを持たせている。
このように、本変形例によれば、コンパレータ32の反転入力端子側に接続される抵抗R211と非反転入力端子側に接続される抵抗R221とを調整することにより、オフセットを容易に調整できる。
本発明の一実施例のブロック構成図である。 比較回路22の回路構成図である。 コンパレータ32の回路構成図である。 本発明の一実施例の動作波形図である。 比較回路22の第1変形例の回路構成図である。 比較回路22の第2変形例の回路構成図である。
符号の説明
1 増幅回路、2 スピーカ
11 非反転駆動アンプ、12 反転駆動アンプ、13、14 ミュートアンプ
15〜18 可変電流源、19 積分回路、20 アンプ、21 基準電圧源
31 入力回路、32 コンパレータ
41、42、51 電流源
M11、M21、M22 nチャネルMOS電界効果トランジスタ
M31、M32、M41、M42 pチャネルMOS電界効果トランジスタ

Claims (4)

  1. 入力信号を増幅して出力する増幅回路において、
    前記入力信号を増幅して出力する第1のアンプと、
    出力をミュート状態にする第2のアンプと、
    前記第1のアンプへの駆動電源を供給する第1の電源回路と、
    前記第2のアンプへの駆動電源を供給する第2の電源回路と、
    切換パルスに応じた非反転入力と該非反転入力を反転した反転入力とを比較し、該比較結果に応じて前記第1の電源回路及び前記第2の電源回路を制御するコンパレータと、
    前記非反転入力と前記反転入力とに、前記第1のアンプをオンさせずに前記第2のアンプがオンするように、一定のオフセットを持たせる入力回路とを有することを特徴とする増幅回路。
  2. 前記入力回路は、前記切換パルスに応じた電流を供給する第1の電流源と、
    前記切換パルスに応じた電流を供給する第2の電流源と、
    前記第1の電流源から供給された電流により電圧を発生し、前記コンパレータに前記非反転入力として供給する第1の電流電圧変換回路と、
    前記第2の電流源から供給された電流により電圧を発生し、前記コンパレータに前記反転入力として供給する第2の電流電圧変換回路とを有し、
    前記第1の電流電圧変換回路で発生される電圧と前記第2の電流電圧変換回路で発生される電圧とにオフセットを持たせたことを特徴とする請求項1記載の増幅回路。
  3. 前記第1の電流電圧変換回路及び前記第2の電流電圧変換回路は、ダイオード接続されたトランジスタから構成され、
    前記第1の電流電圧変換回路と前記第2の電流電圧変換回路とで、接続される前記トランジスタの数を変えることによって、前記第1の電流電圧変換回路で発生される電圧と前記第2の電流電圧変換回路で発生される電圧とにオフセットを持たせたことを特徴とする請求項2記載の増幅回路。
  4. 前記第1の電流電圧変換回路及び前記第2の電流電圧変換回路は、抵抗を有し、
    前記第1の電流電圧変換回路と前記第2の電流電圧変換回路とで、接続される前記抵抗を変えることによって、前記第1の電流電圧変換回路で発生される電圧と前記第2の電流電圧変換回路で発生される電圧とにオフセットを持たせたことを特徴とする請求項2記載の増幅回路。
JP2004275282A 2004-09-22 2004-09-22 増幅回路 Expired - Fee Related JP4604624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004275282A JP4604624B2 (ja) 2004-09-22 2004-09-22 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004275282A JP4604624B2 (ja) 2004-09-22 2004-09-22 増幅回路

Publications (2)

Publication Number Publication Date
JP2006093975A JP2006093975A (ja) 2006-04-06
JP4604624B2 true JP4604624B2 (ja) 2011-01-05

Family

ID=36234544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004275282A Expired - Fee Related JP4604624B2 (ja) 2004-09-22 2004-09-22 増幅回路

Country Status (1)

Country Link
JP (1) JP4604624B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874881B2 (ja) 2007-07-02 2012-02-15 株式会社東芝 集積回路装置及びオーディオシステム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622709A (ja) * 1985-06-28 1987-01-08 Toshiba Corp 電流電圧変換回路
JPH0575438A (ja) * 1991-02-01 1993-03-26 Hitachi Ltd 相補型エミツタフオロワ
JPH06502969A (ja) * 1990-11-23 1994-03-31 ブレード テクノロジーズ インコーポレイテッド 増幅器
JPH08172327A (ja) * 1994-12-16 1996-07-02 Sanyo Electric Co Ltd ミューティング回路
JPH09223937A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 増幅回路
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2003318670A (ja) * 2002-04-26 2003-11-07 Sony Corp 比較回路および光通信受信装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622709A (ja) * 1985-06-28 1987-01-08 Toshiba Corp 電流電圧変換回路
JPH06502969A (ja) * 1990-11-23 1994-03-31 ブレード テクノロジーズ インコーポレイテッド 増幅器
JPH0575438A (ja) * 1991-02-01 1993-03-26 Hitachi Ltd 相補型エミツタフオロワ
JPH08172327A (ja) * 1994-12-16 1996-07-02 Sanyo Electric Co Ltd ミューティング回路
JPH09223937A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 増幅回路
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2003318670A (ja) * 2002-04-26 2003-11-07 Sony Corp 比較回路および光通信受信装置

Also Published As

Publication number Publication date
JP2006093975A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
JP2005109654A (ja) ポップ音低減回路、ポップ音低減方式、定電圧回路、及び増幅回路
JP4773258B2 (ja) 自動スイッチング機能を備えた電力増幅器
US8488808B2 (en) Method of powering down an audio amplifier with timing circuit to power down bias control and amplifying circuits in sequence
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
US7020293B2 (en) Noise reduction method
US20090274319A1 (en) Audio amplifier
JP4604624B2 (ja) 増幅回路
EP0998034B1 (en) Analog amplifier clipping circuit
JP2007096731A (ja) ミュート回路
JP5028189B2 (ja) 増幅回路
JPH08204468A (ja) 演算増幅器
US7102414B2 (en) Muting circuit for audio amplifier
US20070229160A1 (en) Control circuit for controlling a current and/or voltage of an electronic circuit
JP3417792B2 (ja) アナログ信号選択回路
JP4053020B2 (ja) 小型電子機器のオーディオic用btlオーディオ増幅装置
JP3435309B2 (ja) バッファアンプ
JP3585461B2 (ja) 差動増幅回路
US6316999B1 (en) Operational amplifier
JPH09219629A (ja) 演算増幅器
KR100327440B1 (ko) 제로-크로싱 감지회로
JPH0774602A (ja) 信号選択回路
JP4183957B2 (ja) ミュート回路および基準電圧発生回路
JP4147625B2 (ja) ボリウム装置
JP2005217613A (ja) ポップノイズ防止回路
JP5035634B2 (ja) オーディオアンプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

R150 Certificate of patent or registration of utility model

Ref document number: 4604624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees