[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4600130B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4600130B2
JP4600130B2 JP2005117137A JP2005117137A JP4600130B2 JP 4600130 B2 JP4600130 B2 JP 4600130B2 JP 2005117137 A JP2005117137 A JP 2005117137A JP 2005117137 A JP2005117137 A JP 2005117137A JP 4600130 B2 JP4600130 B2 JP 4600130B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
chip
semiconductor device
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117137A
Other languages
Japanese (ja)
Other versions
JP2006295059A (en
Inventor
剛志 藤野
真一 野田
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005117137A priority Critical patent/JP4600130B2/en
Publication of JP2006295059A publication Critical patent/JP2006295059A/en
Application granted granted Critical
Publication of JP4600130B2 publication Critical patent/JP4600130B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device obtained by cutting apart a semiconductor wafer having semiconductor elements formed in units of a chip, wherein heat-dissipating properties can be appropriately ensured in response to a structure. <P>SOLUTION: A second semiconductor element 20 and a first semiconductor element 10 are sequentially laminated and mounted on an island 30, and both the semiconductor elements 10, 20 are adhered with adhesives 70. Further, both the semiconductor elements 10, 20 are electrically connected to a lead 40 by a bonding wire 70, and these are sealed with a mold resin 60. Here, the first semiconductor element 10 of an upper stage is configured as an aggregate of a plurality of (two or more) units of a chip T cut apart from a semiconductor wafer 200. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device obtained by dividing a semiconductor wafer on which semiconductor elements are formed in units of chips, and a method for manufacturing the same.

複数個の半導体チップを有するＭＣＰ（マルチチップパッケージ）は、シングルチップパッケージなどで用いている既存の半導体チップを組み合わせることにより、低コストで高い性能を、単一のパッケージにて実現することができる。そのため、メモリ製品等で新規に半導体チップを設計せずに高機能化を目指す用途に広く用いられてきた。   An MCP (multi-chip package) having a plurality of semiconductor chips can realize high performance at a low cost with a single package by combining existing semiconductor chips used in a single chip package or the like. . Therefore, it has been widely used for applications aiming at high functionality without designing a new semiconductor chip in a memory product or the like.

しかし、半導体装置を、複数個の半導体チップを積層してなるスタック構造のＭＣＰとして構成した場合において、半導体チップを集合するときに放熱特性が悪化するという問題点があった。   However, when the semiconductor device is configured as an MCP having a stack structure in which a plurality of semiconductor chips are stacked, there is a problem that heat dissipation characteristics deteriorate when the semiconductor chips are assembled.

この問題に対して、従来では、図５に示されるように、積層された半導体チップ１、２の間に、ペルチェ素子等の熱特性を改善する冷却素子９００を介在させた半導体装置が提案されている（たとえば、特許文献１参照）。   In order to solve this problem, conventionally, as shown in FIG. 5, a semiconductor device in which a cooling element 900 for improving thermal characteristics such as a Peltier element is interposed between stacked semiconductor chips 1 and 2 has been proposed. (For example, refer to Patent Document 1).

この図５に示されるものでは、リードフレームのアイランド３０の上に、下段の半導体チップ２をマウントし、その上に、上記冷却素子９００を介して上段の半導体チップ１を積層し搭載し、これらをモールド樹脂６０にて封止している。   5, the lower semiconductor chip 2 is mounted on the island 30 of the lead frame, and the upper semiconductor chip 1 is stacked and mounted thereon via the cooling element 900. Is sealed with a mold resin 60.

ここで、上段の半導体チップ１は、元来、チップ搭載部であり放熱性に優れたアイランド３０に直接マウントするように設計された比較的発熱量の大きいチップであり、このような上段の半導体チップ１と下段の半導体チップ２とをスタック構造のＭＣＰとして集約し高機能化するためには、両半導体チップ１、２間に冷却素子９００を介在させることが必要である。
特開２００３−１７６３８号公報 Here, the upper semiconductor chip 1 is a chip having a relatively large calorific value originally designed to be directly mounted on the island 30 which is a chip mounting portion and excellent in heat dissipation, and such an upper semiconductor chip. In order to integrate the chip 1 and the lower semiconductor chip 2 as an MCP having a stack structure and increase the functionality, it is necessary to interpose a cooling element 900 between the semiconductor chips 1 and 2.
JP 2003-17638 A

しかしながら、上記図５に示されるような半導体装置においては、特別な冷却素子が必要であり、また、半導体素子の積層方向すなわち装置の厚さ方向（図５中の上下方向）においてパッケージが大型化する、すなわち装置の体格が大型化するため、商品性などの面で問題がある。   However, the semiconductor device as shown in FIG. 5 requires a special cooling element, and the package is enlarged in the stacking direction of the semiconductor elements, that is, in the thickness direction of the device (vertical direction in FIG. 5). In other words, since the size of the device increases, there is a problem in terms of merchantability.

また、図６は、一般的なスタック構造のＭＣＰとしての半導体装置の要部を示す概略断面図である。このような半導体装置においては、積層された各半導体チップ１、２の間は接着剤７０によって固定されているが、このように接着層が多段化されるため、上段の半導体チップ１の固定における剛性が低下する。   FIG. 6 is a schematic cross-sectional view showing a main part of a semiconductor device as an MCP having a general stack structure. In such a semiconductor device, the stacked semiconductor chips 1 and 2 are fixed by the adhesive 70. However, since the adhesive layer is multi-staged in this way, the upper semiconductor chip 1 is fixed. Stiffness decreases.

すると、図６に示されるように、上段の半導体チップ１に対して、ワイヤボンダー３００によりワイヤボンディングを行うときに、上段の半導体チップ１の支持が不安定となるり、ワイヤボンドの品質が低下するという問題が生じる。   Then, as shown in FIG. 6, when wire bonding is performed on the upper semiconductor chip 1 by the wire bonder 300, the support of the upper semiconductor chip 1 becomes unstable and the quality of the wire bond is lowered. Problem arises.

そのため、上段の半導体チップ１に対してワイヤボンディングを行うにあたっては、たとえば低衝撃のボンディングが可能なワイヤボンディング装置が必要となり、シングルチップパッケージに用いる一般的なものよりも高機能な特殊なワイヤボンディング装置を用いて、ワイヤボンドの品質を確保する必要があった。   For this reason, when wire bonding is performed on the upper semiconductor chip 1, for example, a wire bonding apparatus capable of bonding with low impact is required, and special wire bonding with higher functionality than a general one used for a single chip package is required. It was necessary to ensure the quality of the wire bond using an apparatus.

このように、従来では、半導体チップの発熱量や配置形態など、半導体装置の構成に応じて適切に放熱性を確保することは困難であるというのが、実状であった。   As described above, conventionally, it has been difficult to appropriately ensure heat dissipation according to the configuration of the semiconductor device, such as the heat generation amount and arrangement form of the semiconductor chip.

本発明は、上記問題に鑑みてなされたものであり、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置において、構成に応じて、放熱性を適切に確保できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor device obtained by dividing a semiconductor wafer in which a semiconductor element is formed on a chip basis, heat dissipation can be appropriately ensured according to the configuration. For the purpose.

上記目的を達成するため、請求項１に記載の発明では、半導体ウェハ（２００）に対してチップ単位に半導体素子（１０）を形成した後、半導体ウェハ（２００）を分断するようにした半導体装置の製造方法において、半導体ウェハ（２００）を分断するとき、分断する単位を１チップ単位以上にて可変とするものであり、半導体ウェハ（２００）を分断することにより形成された半導体素子（１０）を第１の半導体素子（１０）として用意し、第１の半導体素子（１０）とは別体の第２の半導体素子（２０）を用意し、チップ搭載部（３０）の上に第２の半導体素子（２０）を搭載し、チップ搭載部（３０）上にて、この第２の半導体素子（２０）の上に第１の半導体素子（１０）を積層して接着した後、第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上と第１の半導体素子（１０）の周囲に設けられたリード部材（４０）とをワイヤボンディングにより電気的に接続するものであり、第１の半導体素子（１０）としては、第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上の発熱しないダミー領域であって、第１及び第２の半導体素子（１０、２０）の放熱部として機能する領域を有するものを用いることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, the semiconductor device is formed by dividing the semiconductor wafer (200) after the semiconductor elements (10) are formed on the semiconductor wafer (200) in units of chips. In this manufacturing method, when the semiconductor wafer (200) is divided, the unit to be divided is variable by one chip unit or more, and the semiconductor element (10) formed by dividing the semiconductor wafer (200) Is prepared as a first semiconductor element (10), a second semiconductor element (20) separate from the first semiconductor element (10) is prepared, and a second semiconductor element (10) is provided on the chip mounting portion (30). After the semiconductor element (20) is mounted and the first semiconductor element (10) is stacked and bonded on the second semiconductor element (20) on the chip mounting portion (30), the first semiconductor element (20) is stacked. Yusuke semiconductor element (10) It is intended to electrically connect by wire bonding the lead member and (40) provided around the total at least one chip unit and the first semiconductor element (10) of the plurality of chip unit, the first semiconductor The element (10) is a dummy region that does not generate heat for a total of one chip unit or more out of a plurality of chip units included in the first semiconductor element (10) , and includes first and second semiconductor elements (10, 20). ) Having a region functioning as a heat radiating portion.

本発明は、半導体チップの面積を変えれば、その放熱特性も変わるという点に着目し、半導体ウェハ（２００）を分断するとき、分断する単位を、従来では１チップ単位に限定されていたものを、１チップ単位以上にて可変としたものである。   The present invention pays attention to the fact that if the area of the semiconductor chip is changed, the heat dissipation characteristic is also changed. When the semiconductor wafer (200) is divided, the unit to be divided is conventionally limited to one chip. It is variable in units of one chip or more.

それによれば、半導体ウェハ（２００）を分断することにより形成された第１の半導体素子（１０）のサイズを、１チップ単位、２チップ単位、３チップ単位、４チップ単位、……というように変えることができ、１つの半導体ウェハから複数の異なる放熱特性を持った第１の半導体素子（１０）を製造することができる。 According to it, the size of the first semiconductor element formed by dividing the semiconductor wafer (200) (10), one chip unit, 2 chip units, 3 chip unit, 4 a chip unit, and so on ...... The first semiconductor element (10) having a plurality of different heat dissipation characteristics can be manufactured from one semiconductor wafer.

具体的には、１個の第１の半導体素子（１０）として２チップ単位以上のもの、すなわち複数チップ単位のサイズのものを形成したときには、この第１の半導体素子（１０）中の１チップ単位のみを使用したり（請求項３の発明）、個々のチップ単位の一部分を使用し、使用されている複数のチップ単位のトータルで１個の半導体素子（１０）として機能させる（請求項４の発明）ようにする。 Specifically, when one single semiconductor element (10) is formed in units of two chips or more, that is, in the size of a plurality of chips, one chip in the first semiconductor element (10). Only a unit is used (invention of claim 3 ), or a part of each chip unit is used to function as a total of one semiconductor element (10) of a plurality of chip units used (claim 4 ). Invention).

そのようにすれば、１個の第１の半導体素子（１０）の全域が発熱する領域にならずに、１個の第１の半導体素子（１０）中で、使用されずに発熱しないダミー領域が存在することになるため、１個の第１の半導体素子（１０）の中で、第１の半導体素子（１０）自身の放熱部および第２の半導体素子（２０）の放熱部を形成したり、熱を分散させたりすることができ、結果として放熱特性を向上させることができる。 By doing so, without being a region where the whole area of one of the first semiconductor element (10) generates heat, in one of the first semiconductor element (10), a dummy area which does not generate heat without being used since there will be present, in one of the first semiconductor element (10) to form a heat radiating portion of the first semiconductor element (10) itself of the heat radiating portion and the second semiconductor element (20) Heat can be dispersed, and as a result, the heat dissipation characteristics can be improved.

よって、本発明によれば、チップ単位に半導体素子（１０）が形成された半導体ウェハ（２００）を分断してなる半導体装置において、構成に応じて、放熱性を適切に確保することができる。そして、製品の応用範囲が拡大する。また、第１の半導体素子（１０）、すなわち下段の第２の半導体素子（２０）上に積層された上段の半導体素子（１０）については、そのサイズを複数チップ単位にすることで大型化でき接着面積を大きくできる。そのため、本発明によれば、上記請求項１の発明の作用効果に加えて、第１の半導体素子（１０）に対して、ワイヤボンディングするときに、第１の半導体素子（１０）が安定して支持された状態を実現でき、特殊なワイヤボンディング装置を用いなくても、ワイヤボンドの品質を確保することができる。 Therefore, according to the present invention, in the semiconductor device obtained by dividing the semiconductor wafer (200) in which the semiconductor elements (10) are formed in units of chips, heat dissipation can be appropriately ensured according to the configuration. And the application range of products is expanded. In addition, the size of the first semiconductor element (10), that is, the upper semiconductor element (10) stacked on the lower second semiconductor element (20) can be increased by making the size of the plurality of chips. The bonding area can be increased. Therefore, according to the present invention, in addition to the function and effect of the invention of claim 1, the first semiconductor element (10) is stabilized when wire bonding is performed on the first semiconductor element (10). Therefore, the quality of the wire bond can be ensured without using a special wire bonding apparatus.

ここで、請求項１に記載の半導体装置の製造方法においては、半導体ウェハ（２００）を分断することにより形成された第１の半導体素子（１０）を、チップ搭載部（３０）に搭載するとともに、第１の半導体素子（１０）と第１の半導体素子（１０）の周囲に設けられたリード部材（４０）とを電気的に接続しているが、さらに、その後、請求項２のように、第１の半導体素子（１０）、チップ搭載部（３０）およびリード部材（４０）をモールド樹脂（６０）により封止することを特徴とするものにできる。 Here, in the method for manufacturing a semiconductor device according to 請 Motomeko 1, a first semiconductor element formed by dividing the semiconductor wafer (200) (10), mounted on the chip mounting portion (30) together, although electrically connected to the lead member and (40) provided around the first semiconductor element (10) a first semiconductor element (10), further followed, as claimed in claim 2 In addition, the first semiconductor element (10), the chip mounting portion (30), and the lead member (40) can be sealed with a mold resin (60).

請求項５に記載の発明では、チップ単位に半導体素子（１０）が形成された半導体ウェハ（２００）を分断してなる半導体装置において、半導体素子（１０）は、２以上のチップ単位にて分断されたものであり、半導体素子（１０）はチップ搭載部（３０）に搭載されており、半導体素子（１０）の周囲には、半導体素子（１０）と電気的に接続されたリード部材（４０）が設けられており、半導体素子（１０）を第１の半導体素子（１０）として、この第１の半導体素子（１０）とは別体の第２の半導体素子（２０）が、チップ搭載部（３０）の上に搭載されており、第１の半導体素子（１０）は、チップ搭載部（３０）上にて第２の半導体素子（２０）の上に積層されて接着されており、第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上とリード部材（４０）とはワイヤボンディングにより電気的に接続されており、第１の半導体素子（１０）は、第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上の発熱しないダミー領域であって、第１及び第２の半導体素子（１０、２０）の放熱部として機能する領域を有することを特徴としている。 According to the fifth aspect of the present invention, in the semiconductor device obtained by dividing the semiconductor wafer (200) on which the semiconductor element (10) is formed in chip units, the semiconductor element (10) is divided in two or more chip units. The semiconductor element (10) is mounted on the chip mounting portion (30), and a lead member (40) electrically connected to the semiconductor element (10) is provided around the semiconductor element (10). ), And the semiconductor element (10) is the first semiconductor element (10), and the second semiconductor element (20) separate from the first semiconductor element (10) is a chip mounting portion. The first semiconductor element (10) is stacked on and adhered to the second semiconductor element (20) on the chip mounting portion (30). a plurality of chips having the first semiconductor element (10) The position total in one chip unit or more of the lead member (40) are electrically connected by wire bonding, the first semiconductor device (10) includes a first semiconductor device (10) is more to have the It is a dummy region that does not generate heat in total of one chip unit or more in a chip unit, and has a region that functions as a heat radiating portion of the first and second semiconductor elements (10, 20).

本発明の半導体装置は、上記請求項１に記載の製造方法によって適切に製造されるものである。そして、本発明では、半導体素子（１０）のサイズを、２チップ単位以上にて可変とすることができ、構成に応じて異なる放熱特性を有するものにできるため、上記請求項１の発明と同様の作用効果を奏することができる。   The semiconductor device of the present invention is appropriately manufactured by the manufacturing method according to the first aspect. In the present invention, the size of the semiconductor element (10) can be made variable in units of two chips or more, and can have different heat dissipation characteristics depending on the configuration. The effect of this can be achieved.

また、請求項６に記載の発明では、請求項５に記載の半導体装置において、第１の半導体素子（１０）、チップ搭載部（３０）およびリード部材（４０）は、モールド樹脂（６０）により封止されていることを特徴としている。 In the invention according to claim 6, in the semiconductor device according to claim 5, the first semiconductor element (10), the chip mounting portion (30), and the lead member (40) are made of mold resin (60). It is characterized by being sealed.

本発明の半導体装置は、上記請求項２に記載の製造方法によって適切に製造されるものである。   The semiconductor device of the present invention is appropriately manufactured by the manufacturing method according to the second aspect.

また、請求項７に記載の発明は、請求項５または６に記載の半導体装置において、第１の半導体素子（１０）中の１チップ単位のみが使用されることを特徴とする。また、請求項８に記載の発明は、請求項５または６に記載の半導体装置において、第１の半導体素子（１０）中の個々のチップ単位の一部分を使用し、使用されている複数のチップ単位のトータルで１個の半導体素子として機能させることを特徴とする。 According to a seventh aspect of the present invention, in the semiconductor device according to the fifth or sixth aspect, only one chip unit in the first semiconductor element (10) is used. According to an eighth aspect of the present invention, in the semiconductor device according to the fifth or sixth aspect, a part of each chip unit in the first semiconductor element (10) is used and a plurality of chips are used. It is characterized by functioning as one semiconductor element in total of units.

本発明の半導体装置は、上記請求項４に記載の製造方法によって適切に製造されるものであり、その作用効果は請求項４の発明と同様である。   The semiconductor device of the present invention is appropriately manufactured by the manufacturing method according to the fourth aspect, and the function and effect thereof are the same as those of the fourth aspect.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１は、本発明の実施形態に係る半導体装置１００の概略断面構成を示す図である。図２において、（ａ）は本実施形態に係る半導体ウェハ２００の概略平面図、（ｂ）は同半導体ウェハ２００における半導体素子１０の分断方法を示す図であって（ａ）中のＭ部を拡大した平面図、（ｃ）は図１に示される半導体装置１００のモールド樹脂６０を透過した概略平面構成を示す図である。   FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 100 according to an embodiment of the present invention. 2, (a) is a schematic plan view of the semiconductor wafer 200 according to the present embodiment, and (b) is a diagram showing a method for dividing the semiconductor element 10 in the semiconductor wafer 200, with the M portion in (a). FIG. 2C is an enlarged plan view, and FIG. 3C is a diagram illustrating a schematic planar configuration that transmits the mold resin 60 of the semiconductor device 100 illustrated in FIG.

ここで、図２（ａ）および（ｃ）、さらに後述する図３中に示される破線は、１つのチップ単位Ｔを区画する線である。   Here, the broken lines shown in FIGS. 2A and 2C and FIG. 3 to be described later are lines that divide one chip unit T.

［構成等］
本実施形態の半導体装置１００は、大きくは、第１の半導体素子１０と、第２の半導体素子２０と、これら両半導体素子１０、２０を搭載するチップ搭載部３０と、チップ搭載部３０の周囲に設けられ各半導体素子１０、２０にボンディングワイヤ５０を介して電気的に接続されたリード部材４０と、両半導体素子１０、２０、チップ搭載部３０およびリード部材４０を封止するモールド樹脂６０とを備えて構成されている。 [Configuration etc.]
The semiconductor device 100 of the present embodiment is broadly divided into a first semiconductor element 10, a second semiconductor element 20, a chip mounting part 30 on which both the semiconductor elements 10 and 20 are mounted, and the periphery of the chip mounting part 30. A lead member 40 electrically connected to each of the semiconductor elements 10 and 20 via a bonding wire 50, and a mold resin 60 for sealing the semiconductor elements 10 and 20, the chip mounting portion 30 and the lead member 40. It is configured with.

ここで、チップ搭載部３０の上には、チップ搭載部３０側から、第２の半導体素子２０、第１の半導体素子１０の順に積層されている。そして、チップ搭載部３０と第２の半導体素子２０との間、および、下段の第２の半導体素子２０と上段の第１の半導体素子１０との間は、たとえば、樹脂材料などからなる接着剤７０を介して接着され互いに固定されている。   Here, the second semiconductor element 20 and the first semiconductor element 10 are stacked in this order on the chip mounting part 30 from the chip mounting part 30 side. An adhesive made of, for example, a resin material is provided between the chip mounting portion 30 and the second semiconductor element 20 and between the lower second semiconductor element 20 and the upper first semiconductor element 10. They are bonded and fixed to each other through 70.

第１の半導体素子１０および第２の半導体素子２０は、本例では、図１、図２に示されるように、矩形板状をなすものであり、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したＩＣチップとして構成されている。   In this example, the first semiconductor element 10 and the second semiconductor element 20 have a rectangular plate shape as shown in FIGS. 1 and 2, for example, a transistor or the like on a semiconductor substrate such as a silicon semiconductor. These elements are configured as IC chips formed by using semiconductor process technology.

特に限定するものではないが、たとえば、第１の半導体素子１０と第２の半導体素子２０とでは、上段の第１の半導体素子１０の方は比較的面積が小さく且つ発熱量が大きいものであり、下段の第２の半導体素子２０の方は比較的面積が大きく且つ発熱量が小さいものにできる。   Although not particularly limited, for example, in the first semiconductor element 10 and the second semiconductor element 20, the upper first semiconductor element 10 has a relatively smaller area and a larger amount of heat generation. The lower second semiconductor element 20 can have a relatively large area and a small amount of heat generation.

このことについて、より具体的にいうならば、第１の半導体素子１０は、発熱量が大きいパワーＭＯＳ素子や電源ＩＣ、アナログドライバーＩＣなどが形成されたものであり、第２の半導体素子２０は、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものにできる。   More specifically, the first semiconductor element 10 includes a power MOS element, a power supply IC, an analog driver IC, and the like that generate a large amount of heat, and the second semiconductor element 20 includes In addition, a microcomputer or a memory element having a small amount of heat generation can be formed.

このように、両半導体素子１０、２０が接着剤７０介して重ね合わせられて積層固定されたスタック構造のＭＣＰ構成とすることにより、小型化・高密度化に適した半導体装置１００が実現されている。   Thus, the semiconductor device 100 suitable for miniaturization and high density is realized by adopting the MCP configuration of the stack structure in which both the semiconductor elements 10 and 20 are overlapped and fixed through the adhesive 70. Yes.

ここで、第１および第２の半導体素子１０、２０は、チップ単位に半導体素子が形成された半導体ウェハを分断してなるものであるが、特に、本実施形態では、図２に示されるように、上段の第１の半導体素子１０を、半導体ウェハ２００から２以上の複数のチップ単位にて分断されたものとしている。   Here, the first and second semiconductor elements 10 and 20 are formed by dividing the semiconductor wafer on which the semiconductor elements are formed on a chip basis. In particular, in this embodiment, as shown in FIG. In addition, the upper first semiconductor element 10 is divided from the semiconductor wafer 200 in units of two or more chips.

本例では、図２（ｂ）、（ｃ）に示されるように、第１の半導体素子１０は、４個のチップ単位Ｔからなるものである。つまり、従来では、半導体ウェハ２００は、１個のチップ単位Ｔ毎に分断されるが、本実施形態では、第１の半導体素子１０は、複数個のチップ単位Ｔの集合体を１つの単位として分断される。   In this example, as shown in FIGS. 2B and 2C, the first semiconductor element 10 is composed of four chip units T. That is, conventionally, the semiconductor wafer 200 is divided for each chip unit T, but in the present embodiment, the first semiconductor element 10 uses an aggregate of a plurality of chip units T as one unit. Divided.

なお、下段の第２の半導体素子２０については、上段の第１の半導体素子１０よりもサイズが大きければよく、１チップ単位のものであっても、第１の半導体素子１０と同様に、複数のチップ単位のものであってもよい。   The lower second semiconductor element 20 only needs to be larger in size than the upper first semiconductor element 10, and even if it is a single chip unit, a plurality of second semiconductor elements 20, as in the first semiconductor element 10. It may be a chip unit.

そして、これら第１の半導体素子１０および第２の半導体素子２０は、その周囲に設けられたリード部材４０と、ボンディングワイヤ５０を介して電気的に接続されている。ここで、面積の大きい第２の半導体素子２０の上に面積の小さい第１の半導体素子１０を積層することで、第１の半導体素子１０の支持を安定化させ、各半導体素子１０、２０に対するワイヤボンディングを可能としている。   The first semiconductor element 10 and the second semiconductor element 20 are electrically connected to the lead member 40 provided around the first semiconductor element 10 and the second semiconductor element 20 via bonding wires 50. Here, by stacking the first semiconductor element 10 having a small area on the second semiconductor element 20 having a large area, the support of the first semiconductor element 10 is stabilized, and the respective semiconductor elements 10 and 20 are supported. Wire bonding is possible.

ここでは、チップ搭載部３０は、リードフレームのアイランド３０であり、リード部材４０は、リードフレームのリード部４０からなるものである。このようなリードフレームとしては、Ｃｕや４２アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランド３０およびリード部４０を有するパターンに形成し、モールド樹脂６０による封止後に、カットやフォーミングされる一般的なものを採用できる。   Here, the chip mounting part 30 is the island 30 of the lead frame, and the lead member 40 is composed of the lead part 40 of the lead frame. As such a lead frame, a material plate made of a metal such as Cu or 42 alloy alloy is formed into a pattern having islands 30 and lead portions 40 by etching or pressing, and then cut after sealing with a mold resin 60. Or general forming can be adopted.

なお、図２（ｃ）に示されるように、アイランド３０の外周部には、アイランド３０の外方へ延びる吊りリード４１が連結されている。この吊りリード４１は、リードフレームのカット工程の前までに、アイランド３０をリードフレームのフレーム部に連結して一体化させておくためのものである。   As shown in FIG. 2C, a suspension lead 41 extending outward from the island 30 is connected to the outer periphery of the island 30. This suspension lead 41 is for connecting and integrating the island 30 to the frame portion of the lead frame before the lead frame cutting step.

また、第１の半導体素子１０および第２の半導体素子２０とリード部４０とを結線するボンディングワイヤ５０は、ＡｕやＡｌなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。   The bonding wire 50 for connecting the first semiconductor element 10 and the second semiconductor element 20 to the lead portion 40 is made of Au, Al, or the like, and is formed by a wire bonding method usually employed in the semiconductor field. It is.

ここで、本例では、図２（ｃ）に示されるように、４個のチップ単位Ｔからなる第１の半導体素子１０においては、４チップ単位Ｔのうちの１個のチップ単位Ｔのみにボンディングワイヤ５０を接続している。そして、このボンディングワイヤ５０が接続されたチップ単位Ｔが使用され、残りの３個のチップ単位Ｔは使用されないことになる。   Here, in this example, as shown in FIG. 2C, in the first semiconductor element 10 composed of four chip units T, only one chip unit T out of the four chip units T is included. A bonding wire 50 is connected. The chip unit T to which the bonding wire 50 is connected is used, and the remaining three chip units T are not used.

そして、図１、図２に示されるように、本半導体装置１００においては、第１の半導体素子１０、第２の半導体素子２０、アイランド３０およびリード部４０、さらにはボンディングワイヤ５０が、モールド樹脂６０により封止されている。   As shown in FIGS. 1 and 2, in the present semiconductor device 100, the first semiconductor element 10, the second semiconductor element 20, the island 30 and the lead portion 40, and further the bonding wire 50 are molded resin. 60 is sealed.

このモールド樹脂６０は、エポキシ系樹脂などの半導体装置分野において通常用いられるあるいは用いられる可能性のあるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。   The mold resin 60 is a mold material that is normally used or may be used in the field of semiconductor devices such as an epoxy resin, and is formed by, for example, a transfer mold method using a mold.

なお、リード部材４０としてのリードフレームのリード部４０のうちモールド樹脂６０内の部位であるインナーリードにおいてボンディングワイヤ５０との接続がなされ、それとは反対側の端部がアウターリードとしてモールド樹脂６０から突出している。   In addition, in the lead part 40 of the lead frame as the lead member 40, the inner lead which is a part in the mold resin 60 is connected to the bonding wire 50, and the end opposite to the lead wire 40 is connected from the mold resin 60 as an outer lead. It protrudes.

そして、本半導体装置１００は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置１００は、マルチチップ構造を有するＱＦＰ（クワッドフラットパッケージ）として構成されている。   The semiconductor device 100 can be mounted on the external base material with the outer leads by soldering or the like. As described above, the semiconductor device 100 is configured as a QFP (quad flat package) having a multi-chip structure.

［製法等］
上記図１および図２に示される半導体装置１００は、たとえば、次のようにして製造することができる。 [Production method]
The semiconductor device 100 shown in FIGS. 1 and 2 can be manufactured as follows, for example.

まず、図２（ａ）、（ｂ）に示される半導体ウェハ２００を用意する。この半導体ウェハ２００はシリコン半導体などからなり、個々のチップ単位Ｔ毎に、トランジスタなどの素子を半導体プロセス技術を用いて形成したものである。   First, the semiconductor wafer 200 shown in FIGS. 2A and 2B is prepared. This semiconductor wafer 200 is made of a silicon semiconductor or the like, and an element such as a transistor is formed for each chip unit T using a semiconductor process technology.

次に、図２（ｂ）に示されるように、この半導体ウェハ２００を、複数のチップ単位Ｔ毎にダイシング装置等を用いて分断する。   Next, as shown in FIG. 2B, the semiconductor wafer 200 is divided into a plurality of chip units T using a dicing apparatus or the like.

本例では４チップ単位Ｔの集合体としての矩形領域毎に、半導体ウェハ２００を分断するが、場合に応じて２チップ単位Ｔ毎、３チップ単位Ｔ毎、５チップ単位毎、……、というように分断する単位を、１チップ単位以上にて可変とする。そして、分断されたものが、本実施形態の第１の半導体素子１０として構成される。   In this example, the semiconductor wafer 200 is divided for each rectangular area as an aggregate of 4 chip units T. However, according to circumstances, every 2 chip units T, every 3 chip units T, every 5 chip units, and so on. Thus, the unit to be divided is variable in units of one chip or more. And what was divided | segmented is comprised as the 1st semiconductor element 10 of this embodiment.

一方で、アイランド３０、リード部４０および吊りリード４１がパターニングされたリードフレームを用意し、アイランド３０上に接着剤７０を介して第２の半導体素子２０を搭載して接着した後、ワイヤボンディングを行い、第２の半導体素子２０とリード部４０とをボンディングワイヤ５０により結線する。   On the other hand, a lead frame in which the island 30, the lead portion 40, and the suspension lead 41 are patterned is prepared, and the second semiconductor element 20 is mounted on the island 30 via the adhesive 70 and bonded thereto, and then wire bonding is performed. Then, the second semiconductor element 20 and the lead part 40 are connected by the bonding wire 50.

続いて、第２の半導体素子２０の上に接着剤７０を介して第１の半導体素子１０を重ね合わせて積層し、両半導体素子１０、２０を接着固定した後、ワイヤボンディングを行い、第１の半導体素子１０とリード部４０とをボンディングワイヤ５０により結線する。   Subsequently, the first semiconductor element 10 is overlaid and laminated on the second semiconductor element 20 via an adhesive 70, and both the semiconductor elements 10 and 20 are bonded and fixed, and then wire bonding is performed, The semiconductor element 10 and the lead part 40 are connected by a bonding wire 50.

その後、これらリードフレーム、各半導体素子１０、２０およびボンディングワイヤ５０が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂６０による封止を行う。こうして、上記図１、図２に示される本実施形態の半導体装置１００ができあがる。   Thereafter, the lead frame, each of the semiconductor elements 10 and 20 and the bonding wire 50 are integrated into a mold and sealed with a mold resin 60 by a transfer molding method. Thus, the semiconductor device 100 of this embodiment shown in FIGS. 1 and 2 is completed.

［効果等］
ところで、本実施形態によれば、半導体ウェハ２００に対してチップ単位Ｔに半導体素子１０を形成した後、半導体ウェハ２００を分断するようにした半導体装置の製造方法において、半導体ウェハ２００を分断するとき、分断する単位を１チップ単位Ｔ以上にて可変とすることを特徴とする製造方法が提供される。 [Effects]
By the way, according to the present embodiment, in the method of manufacturing a semiconductor device in which the semiconductor element 200 is formed in the chip unit T with respect to the semiconductor wafer 200 and then the semiconductor wafer 200 is divided, the semiconductor wafer 200 is divided. The manufacturing method is characterized in that the unit to be divided is variable in units of one chip unit T or more.

また、本実施形態によれば、チップ単位Ｔに半導体素子１０が形成された半導体ウェハ２００を分断してなる半導体装置において、半導体素子１０は、２以上のチップ単位Ｔにて分断されたものであることを特徴とする半導体装置１００が提供される。上述したように、このような半導体装置は、上記した本実施形態の製造方法によって適切に製造されるものである。   Further, according to the present embodiment, in the semiconductor device obtained by dividing the semiconductor wafer 200 in which the semiconductor element 10 is formed in the chip unit T, the semiconductor element 10 is divided in two or more chip units T. A semiconductor device 100 is provided. As described above, such a semiconductor device is appropriately manufactured by the manufacturing method of the present embodiment described above.

このような本実施形態の半導体装置およびその製造方法は、半導体チップの面積を変えれば、その放熱特性も変わるという点に着目して考案されたものであり、半導体ウェハ２００を分断するとき、分断する単位を、従来では１チップ単位に限定されていたものを、本実施形態では１チップ単位Ｔ以上にて可変としたものである。   The semiconductor device and the manufacturing method thereof according to the present embodiment have been devised by paying attention to the fact that the heat dissipation characteristics change if the area of the semiconductor chip is changed. When the semiconductor wafer 200 is divided, the semiconductor device is divided. In the present embodiment, the unit that is conventionally limited to one chip unit is made variable by one chip unit T or more.

それによれば、半導体ウェハ２００を分断することにより形成された第１の半導体素子１０のサイズを、１チップ単位Ｔ、２チップ単位Ｔ、３チップ単位Ｔ、４チップ単位Ｔ、……というように変えることができ、１つの半導体ウェハ２００から複数の異なる放熱特性を持った半導体素子１０を製造することができる。   According to this, the size of the first semiconductor element 10 formed by dividing the semiconductor wafer 200 is 1 chip unit T, 2 chip unit T, 3 chip unit T, 4 chip unit T, and so on. The semiconductor element 10 having a plurality of different heat dissipation characteristics can be manufactured from one semiconductor wafer 200.

具体的に、本実施形態では、１個の第１の半導体素子１０として２チップ単位Ｔ以上の集合体、すなわち複数チップ単位Ｔのサイズのものを形成しており、この場合には、第１の半導体素子１０中の１チップ単位Ｔのみを使用したり、個々のチップ単位Ｔの一部分を使用し、使用されている複数のチップ単位Ｔのトータルで１個の半導体素子１０として機能させるようにする。   Specifically, in the present embodiment, an aggregate of two chip units T or more, that is, a size of a plurality of chip units T is formed as one first semiconductor element 10. Only one chip unit T in each semiconductor element 10 is used, or a part of each chip unit T is used so that a plurality of used chip units T function as a single semiconductor element 10 in total. To do.

上記図２に示される例では、第１の半導体素子１０は、４チップ単位Ｔからなるものであり、この第１半導体素子１０においては、４チップ単位Ｔのうちの１チップ単位Ｔのみにボンディングワイヤ５０を接続していた。   In the example shown in FIG. 2, the first semiconductor element 10 is composed of four chip units T. In the first semiconductor element 10, bonding is performed only on one chip unit T of the four chip units T. The wire 50 was connected.

この場合、第１の半導体素子１０のうち、ボンディングワイヤ５０が接続された１チップ単位Ｔのみが使用される発熱することになるが、残りの３チップ単位Ｔは、使用されず発熱しないダミー領域となる。そして、使用される１チップ単位Ｔからの熱は、このダミー領域にて放熱される。つまり、本実施形態では、１個の半導体素子１０の中である程度の放熱が可能になる。   In this case, only one chip unit T to which the bonding wire 50 is connected is used in the first semiconductor element 10 to generate heat, but the remaining three chip units T are not used and do not generate heat. It becomes. The heat from the one-chip unit T used is dissipated in this dummy area. That is, in the present embodiment, a certain amount of heat can be dissipated in one semiconductor element 10.

また、図３は、本実施形態において第１の半導体素子１０に対するボンディングワイヤ５０の他の結線例を示す図である。このように、本実施形態においては、４チップ単位Ｔからなる第１の半導体素子１０において、１チップ単位Ｔのみではなく、複数のチップ単位Ｔに対してボンディングワイヤ５０を接続してもよい。   FIG. 3 is a diagram showing another connection example of the bonding wire 50 to the first semiconductor element 10 in the present embodiment. As described above, in the present embodiment, in the first semiconductor element 10 including the 4-chip unit T, the bonding wires 50 may be connected not only to the 1-chip unit T but also to a plurality of chip units T.

図３に示される例では、第１の半導体素子１０を構成する４個のチップ単位Ｔの全てにボンディングワイヤ５０が接続されている。この場合、個々のチップ単位Ｔの一部分を使用し、ボンディングワイヤ５０が接続された４個のチップ単位Ｔのトータルで１個の半導体素子１０として機能する。   In the example shown in FIG. 3, bonding wires 50 are connected to all of the four chip units T constituting the first semiconductor element 10. In this case, a part of each chip unit T is used, and the four chip units T to which the bonding wires 50 are connected function as one semiconductor element 10 in total.

具体的には、図３に示されるように、個々のチップ単位ＴがＡ、Ｂ、Ｃ、Ｄの４個のブロックからなり、これら４個のブロックを用いて１個の半導体素子として機能する場合、４個のチップ単位Ｔの１番目ではＡブロック、２番目ではＢブロック、３番目ではＣブロック、４番目ではＤブロック、というようにボンディングワイヤ５０の結線を行う。   Specifically, as shown in FIG. 3, each chip unit T is composed of four blocks A, B, C, and D, and functions as a single semiconductor element using these four blocks. In this case, the bonding wires 50 are connected such that the first of the four chip units T is an A block, the second is a B block, the third is a C block, and the fourth is a D block.

このようにした場合、各チップ単位Ｔ間を配線層等により電気的に接続することにより、４個のチップ単位Ｔのトータルで１個の半導体素子１０として機能させることができる。そして、各チップ単位Ｔにおいて使用されない部分のブロックは発熱しないダミー領域となる。   In this case, each chip unit T is electrically connected by a wiring layer or the like, so that a total of four chip units T can function as one semiconductor element 10. And the block of the part which is not used in each chip unit T becomes a dummy area which does not generate heat.

つまり、この図３に示される例によれば、１個の第１の半導体素子１０の中で、１つのチップ単位Ｔに熱を集中させることなく、熱を分散させることが可能になる。   That is, according to the example shown in FIG. 3, it is possible to disperse heat without concentrating heat on one chip unit T in one first semiconductor element 10.

このように、本実施形態によれば、１個の第１の半導体素子１０の全域が発熱する領域にならずに、１個の第１の半導体素子１０中において、使用されずに発熱しないダミー領域を存在させることができる。そのため、１個の第１の半導体素子１０の中で、放熱部を形成したり、熱を分散させたりすることができ、結果として放熱特性を向上させることができる。   As described above, according to the present embodiment, the entire area of one first semiconductor element 10 does not become a heat generating region, and a dummy that does not generate heat without being used in one first semiconductor element 10. An area can exist. Therefore, a heat radiating part can be formed or heat can be dispersed in one first semiconductor element 10, and as a result, the heat radiating characteristics can be improved.

よって、本実施形態によれば、チップ単位Ｔに半導体素子１０が形成された半導体ウェハ２００を分断してなる半導体装置１００において、構成に応じて、放熱性を適切に確保することができる。そして、製品の応用範囲が拡大する。   Therefore, according to the present embodiment, in the semiconductor device 100 obtained by dividing the semiconductor wafer 200 in which the semiconductor element 10 is formed in the chip unit T, heat dissipation can be appropriately ensured according to the configuration. And the application range of products is expanded.

特に、本実施形態のように半導体装置１００をスタック構造のＭＣＰとして構成した場合、上段の第１の半導体素子１０からの熱は、放熱性に優れたアイランド３０に対して直接ではなく、下段の第２の半導体素子２０を介して放熱されるため、一般的には上段の第１の半導体素子１０の放熱性の確保が困難であるが、本実施形態では、第１の半導体素子１０のサイズを複数チップ単位として大きくすることで、第１の半導体素子１０の放熱特性を向上させている。   In particular, when the semiconductor device 100 is configured as an MCP having a stack structure as in the present embodiment, the heat from the first semiconductor element 10 in the upper stage is not directly directed to the island 30 having excellent heat dissipation, but is in the lower stage. Since heat is radiated through the second semiconductor element 20, it is generally difficult to ensure heat dissipation of the first semiconductor element 10 in the upper stage, but in the present embodiment, the size of the first semiconductor element 10 is difficult. Is increased in units of a plurality of chips, thereby improving the heat dissipation characteristics of the first semiconductor element 10.

また、本実施形態では、第１の半導体素子１０を２以上の複数のチップ単位にて分断されたものとしているため、１枚の半導体ウェハ２００から採れる半導体素子１０の数は減る。   In the present embodiment, since the first semiconductor element 10 is divided into two or more chips, the number of semiconductor elements 10 that can be taken from one semiconductor wafer 200 is reduced.

しかしながら、このように半導体素子１０を複数チップ単位としておけば、半導体素子１０中のある１チップ単位が不良であっても、他の正常なチップ単位にワイヤボンディングするなどにより、正常な動作を確保することができ、不良の発生をほぼ０にできるという効果もある。   However, if the semiconductor element 10 is in units of a plurality of chips in this way, even if one chip unit in the semiconductor element 10 is defective, normal operation is ensured by wire bonding to another normal chip unit. There is also an effect that the occurrence of defects can be reduced to almost zero.

また、本実施形態の半導体装置の製造方法においては、半導体ウェハ２００を分断することにより形成された半導体素子１０を、チップ搭載部としてのアイランド３０に搭載するとともに、半導体素子１０と半導体素子１０の周囲に設けられたリード部材としてのリード部４０とを電気的に接続した後、半導体素子１０、チップ搭載部３０およびリード部４０をモールド樹脂６０により封止することも特徴のひとつである。   In the semiconductor device manufacturing method of the present embodiment, the semiconductor element 10 formed by dividing the semiconductor wafer 200 is mounted on the island 30 as a chip mounting portion, and the semiconductor element 10 and the semiconductor element 10 are One of the characteristics is that the semiconductor element 10, the chip mounting part 30, and the lead part 40 are sealed with a mold resin 60 after electrically connecting the lead part 40 as a lead member provided around.

そして、この製造方法によって、本実施形態の半導体装置１００として、半導体素子１０はアイランド３０に搭載されており、半導体素子１０の周囲には、半導体素子１０と電気的に接続されたリード部４０が設けられており、半導体素子１０、アイランド３０およびリード部４０は、モールド樹脂６０により封止されていることを特徴とする半導体装置１００が提供される。   With this manufacturing method, as the semiconductor device 100 of this embodiment, the semiconductor element 10 is mounted on the island 30, and the lead portion 40 electrically connected to the semiconductor element 10 is provided around the semiconductor element 10. The semiconductor device 100 is provided, wherein the semiconductor element 10, the island 30, and the lead part 40 are sealed with a mold resin 60.

そして、本実施形態においては、半導体素子１０とリード部４０との電気的接続を、ワイヤボンディングにより行っているが、ワイヤボンディング以外の各種の配線部材、接続部材、あるいは電気的接続方法などを用いてもよい。   In this embodiment, the electrical connection between the semiconductor element 10 and the lead portion 40 is performed by wire bonding. However, various wiring members other than wire bonding, connection members, or electrical connection methods are used. May be.

また、本実施形態の半導体装置の製造方法においては、半導体ウェハ２００を分断することにより形成された半導体素子１０を第１の半導体素子１０として用意し、第１の半導体素子１０とは別体の第２の半導体素子２０を用意し、アイランド３０の上に第２の半導体素子２０を搭載し、この第２の半導体素子２０の上に第１の半導体素子１０を積層して接着した後、第１の半導体素子１０とリード部４０とをワイヤボンディングにより電気的に接続することも、特徴のひとつである。   In the method for manufacturing a semiconductor device according to the present embodiment, the semiconductor element 10 formed by dividing the semiconductor wafer 200 is prepared as the first semiconductor element 10, and is separated from the first semiconductor element 10. The second semiconductor element 20 is prepared, the second semiconductor element 20 is mounted on the island 30, and the first semiconductor element 10 is stacked and bonded on the second semiconductor element 20. It is also one of the features that the semiconductor element 10 of 1 and the lead part 40 are electrically connected by wire bonding.

それにより、本実施形態の半導体装置１００として、第２の半導体素子２０がアイランド３０の上に搭載されており、第１の半導体素子１０は、第２の半導体素子２０の上に積層されて接着されており、第１の半導体素子１０とリード部４０とがワイヤボンディングにより電気的に接続された半導体装置１００が適切に製造される。   Thereby, as the semiconductor device 100 of the present embodiment, the second semiconductor element 20 is mounted on the island 30, and the first semiconductor element 10 is laminated on the second semiconductor element 20 and bonded. Thus, the semiconductor device 100 in which the first semiconductor element 10 and the lead part 40 are electrically connected by wire bonding is appropriately manufactured.

それによれば、下段の第２の半導体素子２０上に積層された上段の第１の半導体素子１０については、そのサイズを複数チップ単位にすることで大型化することができ、結果として、第１の半導体素子１０の第２の半導体素子２０への接着面積を大きくすることができる。   According to this, the size of the upper first semiconductor element 10 stacked on the lower second semiconductor element 20 can be increased by setting the size to a plurality of chips. The bonding area of the semiconductor element 10 to the second semiconductor element 20 can be increased.

そのため、第１の半導体素子１０に対してワイヤボンディングを行うときに、第１の半導体素子１０が第２の半導体素子２０上にて安定して支持された状態を実現することができ、特殊なワイヤボンディング装置を用いなくても、第１の半導体素子１０においてワイヤボンドの品質を確保することができる。   Therefore, when wire bonding is performed on the first semiconductor element 10, it is possible to realize a state in which the first semiconductor element 10 is stably supported on the second semiconductor element 20. Even without using a wire bonding apparatus, it is possible to ensure the quality of the wire bond in the first semiconductor element 10.

たとえば、上段の第１の半導体素子１０に対するワイヤボンディングは、上記図５に示されるように、ワイヤボンディング装置に備えられたワイヤボンダー３００を用いて行われる。そして、このワイヤボンダー３００によって第１の半導体素子１０にボンディングワイヤ５０が押しつけられ、超音波などを印加することでボンディングワイヤ５０の接合が行われる。   For example, wire bonding to the upper first semiconductor element 10 is performed using a wire bonder 300 provided in the wire bonding apparatus, as shown in FIG. Then, the bonding wire 50 is pressed against the first semiconductor element 10 by the wire bonder 300, and the bonding wire 50 is joined by applying ultrasonic waves or the like.

このとき、従来では、上段の半導体素子が１チップ単位と小さいものであり、接着面積が狭いものとなることに加えて、上段と下段の両半導体素子の間の接着剤の弾性などにより、これら両半導体素子間の固定剛性が小さいものになる。   At this time, conventionally, the upper semiconductor element is as small as one chip unit, and in addition to the fact that the bonding area is narrow, the elasticity of the adhesive between the upper and lower semiconductor elements, etc. The fixing rigidity between the two semiconductor elements is small.

そのため、上記ワイヤボンダーによる荷重や超音波の印加により、第１の半導体素子には振動や変位が生じ、ボンディングワイヤ５０の接続強度の確保が困難になる可能性がある。その点、本実施形態では、第１の半導体素子１０の複数チップ単位化による大型化が図れ、そのような問題を回避できる。   For this reason, the load or ultrasonic wave applied by the wire bonder may cause vibration or displacement in the first semiconductor element, which may make it difficult to ensure the connection strength of the bonding wire 50. In this respect, in the present embodiment, the first semiconductor element 10 can be increased in size by a plurality of chips, and such a problem can be avoided.

（他の実施形態）
なお、上記実施形態では、複数個の半導体素子１０、２０が積層されたスタック構造のＭＣＰという熱抵抗の高いパッケージについて、熱特性が改善された例を示したが、本発明は、それ以外にも、シングルチップパッケージ、並列マルチチップパッケージ（並列ＭＣＰ）、放熱板付きパッケージなど熱抵抗の低いパッケージに対しても適用できる。 (Other embodiments)
In the above-described embodiment, an example in which the thermal characteristics of a package having a high thermal resistance called MCP having a stack structure in which a plurality of semiconductor elements 10 and 20 are stacked is shown. However, the present invention is not limited to this. The present invention can also be applied to a package having a low thermal resistance such as a single chip package, a parallel multichip package (parallel MCP), and a package with a heat sink.

図４は、シングルチップパッケージとしてとしての半導体装置の概略断面構成を示す図である。この場合、半導体素子１０は、放熱性に優れたアイランド３０に直接放熱できるので、半導体素子１０としては、１チップ単位で分断されたものでもよいし、２チップ単位以上で分断されたものであってもよい。   FIG. 4 is a diagram showing a schematic cross-sectional configuration of a semiconductor device as a single chip package. In this case, since the semiconductor element 10 can directly dissipate heat to the island 30 with excellent heat dissipation, the semiconductor element 10 may be divided in units of one chip, or may be divided in units of two chips or more. May be.

特に、１チップ単位で分断された半導体素子１０は、上記シングルチップパッケージ、並列ＭＣＰ、放熱板付きパッケージなど熱抵抗の低いパッケージに使用することで、半導体ウェハのチップ有効数を最大化させることできる。   In particular, the semiconductor element 10 divided in units of one chip can be used for a package having a low thermal resistance such as the single chip package, the parallel MCP, and the package with a heat sink, so that the effective number of chips of the semiconductor wafer can be maximized. .

また、チップ搭載部としては、リードフレームのアイランドでなくてもよい。たとえば、かしめや溶接などでヒートシンクが一体化されたヒートシンク付きのリードフレームを用いてもよく、この場合、チップ搭載部はヒートシンクとなる。   Further, the chip mounting portion may not be an island of a lead frame. For example, a lead frame with a heat sink in which the heat sink is integrated by caulking or welding may be used. In this case, the chip mounting portion is a heat sink.

また、上記実施形態では、上段の第１の半導体素子１０と下段の第２の半導体素子２０とでは、第１の半導体素子１０は比較的面積が小さく且つ発熱量が大きいものであり、第２の半導体素子２０は比較的面積が大きく発熱量が小さいものであったが、これら第１および第２の半導体素子１０、２０における面積および発熱量の大小関係は上記実施形態の関係に限定されるものではない。   In the above embodiment, the upper first semiconductor element 10 and the lower second semiconductor element 20 are such that the first semiconductor element 10 has a relatively small area and a large calorific value. The semiconductor element 20 has a relatively large area and a small calorific value, but the magnitude relationship between the area and the calorific value of the first and second semiconductor elements 10 and 20 is limited to the relationship of the above embodiment. It is not a thing.

たとえば、上段の第１の半導体素子の方が下段の第２の半導体素子よりも面積が大きく発熱量が小さいものであってもよいし、第１の半導体素子と第２の半導体素子とで面積および発熱量が同等であってもよい。また、両半導体素子の形状も上記図示例のような矩形板状に限定されない。   For example, the upper first semiconductor element may have a larger area and a smaller amount of heat generation than the lower second semiconductor element, or the first semiconductor element and the second semiconductor element may have different areas. And the calorific value may be equivalent. Further, the shape of both semiconductor elements is not limited to the rectangular plate shape as shown in the above example.

要するに、本発明は、チップ単位に半導体素子が形成された半導体ウェハを分断してなる半導体装置において、半導体ウェハを分断して半導体素子を形成するとき、分断する単位を１チップ単位以上にて可変とすることにより、半導体素子を２以上のチップ単位にて分断されたものとしたことを要部とするものであり、その他の部分については、適宜設計変更が可能である。   In short, according to the present invention, in a semiconductor device obtained by dividing a semiconductor wafer in which semiconductor elements are formed in units of chips, when the semiconductor elements are formed by dividing the semiconductor wafer, the unit to be divided is variable by one chip unit or more. Thus, the main part is that the semiconductor element is divided into two or more chips, and the design of the other parts can be changed as appropriate.

本発明の実施形態に係る半導体装置の概略断面図である。1 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention. （ａ）は実施形態に係る半導体ウェハの概略平面図、（ｂ）は（ａ）中のＭ部拡大平面図、（ｃ）は図１に示される半導体装置の概略平面図である。1A is a schematic plan view of a semiconductor wafer according to an embodiment, FIG. 1B is an enlarged plan view of an M portion in FIG. 1A, and FIG. 1C is a schematic plan view of the semiconductor device shown in FIG. 本実施形態において第１の半導体素子に対するボンディングワイヤの他の結線例を示す図である。It is a figure which shows the other connection example of the bonding wire with respect to the 1st semiconductor element in this embodiment. シングルチップパッケージとしてとしての半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device as a single chip package. 従来の半導体装置の概略断面図である。It is a schematic sectional drawing of the conventional semiconductor device. 一般的なスタック構造のＭＣＰとしての半導体装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the semiconductor device as MCP of a general stack structure.

符号の説明Explanation of symbols

１０…第１の半導体素子、２０…第２の半導体素子、
３０…チップ搭載部としてのリードフレームのアイランド、
４０…リード部材としてのリードフレームのリード部、
５０…ボンディングワイヤ、６０…モールド樹脂、２００…半導体ウェハ。 10 ... 1st semiconductor element, 20 ... 2nd semiconductor element,
30 ... Lead frame island as chip mounting part
40: Lead portion of a lead frame as a lead member,
50 ... bonding wire, 60 ... mold resin, 200 ... semiconductor wafer.

Claims (8)

半導体ウェハ（２００）に対してチップ単位に半導体素子（１０）を形成した後、前記半導体ウェハ（２００）を分断するようにした半導体装置の製造方法において、
前記半導体ウェハ（２００）を分断するとき、分断する単位を１チップ単位以上にて可変とするものであり、
前記半導体ウェハ（２００）を分断することにより形成された前記半導体素子（１０）を第１の半導体素子（１０）として用意し、前記第１の半導体素子（１０）とは別体の第２の半導体素子（２０）を用意し、
前記チップ搭載部（３０）の上に前記第２の半導体素子（２０）を搭載し、前記チップ搭載部（３０）上にて、この第２の半導体素子（２０）の上に前記第１の半導体素子（１０）を積層して接着した後、
前記第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで1チップ単位以上と前記第１の半導体素子（１０）の周囲に設けられたリード部材（４０）とをワイヤボンディングにより電気的に接続するものであり、
前記第１の半導体素子（１０）としては、前記第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで1チップ単位以上の発熱しないダミー領域であって、前記第１及び第２の半導体素子（１０、２０）の放熱部として機能する領域を有するものを用いることを特徴とする半導体装置の製造方法。 In the method of manufacturing a semiconductor device in which the semiconductor element (10) is formed on a chip basis with respect to the semiconductor wafer (200), and then the semiconductor wafer (200) is divided.
When dividing the semiconductor wafer (200), the unit to be divided is variable by one chip unit or more,
The semiconductor element (10) formed by dividing the semiconductor wafer (200) is prepared as a first semiconductor element (10), and the second semiconductor element is separated from the first semiconductor element (10). A semiconductor element (20) is prepared,
The second semiconductor element (20) is mounted on the chip mounting portion (30), and the first semiconductor element (20) is mounted on the chip mounting portion (30). After laminating and bonding the semiconductor element (10),
Of the plurality of chip units included in the first semiconductor element (10) , a total of one chip unit or more and the lead member (40) provided around the first semiconductor element (10) are electrically connected by wire bonding. Connected
The first semiconductor element (10) is a dummy region that does not generate heat in total of one chip unit or more among a plurality of chip units included in the first semiconductor element (10) . A method for manufacturing a semiconductor device comprising using a semiconductor element (10, 20) having a region functioning as a heat radiating portion. 前記第１の半導体素子（１０）と前記第１の半導体素子（１０）の周囲に設けられたリード部材（４０）とをワイヤボンディングにより電気的に接続した後、
前記第１の半導体素子（１０）、前記チップ搭載部（３０）および前記リード部材（４０）をモールド樹脂（６０）により封止することを特徴とする請求項１に記載の半導体装置の製造方法。 After electrically connecting the first semiconductor element (10) and the lead member (40) provided around the first semiconductor element (10) by wire bonding,
The method of manufacturing a semiconductor device according to claim 1, wherein the first semiconductor element (10), the chip mounting portion (30), and the lead member (40) are sealed with a mold resin (60). . 前記第１の半導体素子（１０）中の１チップ単位のみを使用することを特徴とする請求項１または２に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein only one chip unit in the first semiconductor element is used. 4. 前記第１の半導体素子（１０）中の個々のチップ単位の一部分を使用し、使用されている複数のチップ単位のトータルで１個の半導体素子として機能させることを特徴とする請求項１または２に記載の半導体装置の製造方法。 3. A part of each chip unit in said first semiconductor element (10) is used to function as one semiconductor element in total of a plurality of chip units used. The manufacturing method of the semiconductor device as described in any one of Claims 1-3 . チップ単位に半導体素子（１０）が形成された半導体ウェハ（２００）を分断してなる半導体装置において、
前記半導体素子（１０）は、２以上のチップ単位にて分断されたものであり、
前記半導体素子（１０）はチップ搭載部（３０）に搭載されており、
前記半導体素子（１０）の周囲には、前記半導体素子（１０）と電気的に接続されたリード部材（４０）が設けられており、
前記半導体素子（１０）を第１の半導体素子（１０）として、この第１の半導体素子（１０）とは別体の第２の半導体素子（２０）が、前記チップ搭載部（３０）の上に搭載されており、
前記第１の半導体素子（１０）は、前記チップ搭載部（３０）上にて前記第２の半導体素子（２０）の上に積層されて接着されており、
前記第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上と前記リード部材（４０）とはワイヤボンディングにより電気的に接続されており、
前記第１の半導体素子（１０）は、前記第１の半導体素子（１０）が有する複数のチップ単位のうちトータルで１チップ単位以上の発熱しないダミー領域であって、前記第１及び第２の半導体素子（１０、２０）の放熱部として機能する領域を有することを特徴とする半導体装置。 In a semiconductor device formed by dividing a semiconductor wafer (200) on which a semiconductor element (10) is formed on a chip basis,
The semiconductor element (10) is divided into two or more chips.
The semiconductor element (10) is mounted on a chip mounting portion (30),
A lead member (40) electrically connected to the semiconductor element (10) is provided around the semiconductor element (10).
The semiconductor element (10) is defined as a first semiconductor element (10), and a second semiconductor element (20) separate from the first semiconductor element (10) is disposed on the chip mounting portion (30). Is mounted on the
The first semiconductor element (10) is laminated and bonded onto the second semiconductor element (20) on the chip mounting portion (30),
Among the plurality of chip units of the first semiconductor element (10) , a total of one chip unit or more and the lead member (40) are electrically connected by wire bonding,
The first semiconductor element (10) is a dummy region that does not generate heat in total of one chip unit or more out of a plurality of chip units included in the first semiconductor element (10) . A semiconductor device comprising a region functioning as a heat dissipation portion of a semiconductor element (10, 20). 前記第１の半導体素子（１０）、前記チップ搭載部（３０）および前記リード部材（４０）は、モールド樹脂（６０）により封止されていることを特徴とする請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein the first semiconductor element (10), the chip mounting portion (30), and the lead member (40) are sealed with a mold resin (60). . 前記第１の半導体素子（１０）中の１チップ単位のみが使用されることを特徴とする請求項５または６に記載の半導体装置。7. The semiconductor device according to claim 5, wherein only one chip unit in the first semiconductor element (10) is used. 前記第１の半導体素子（１０）中の個々のチップ単位の一部分を使用し、使用されている複数のチップ単位のトータルで１個の半導体素子として機能させることを特徴とする請求項５または６に記載の半導体装置。7. A part of each chip unit in said first semiconductor element (10) is used, and a plurality of used chip units function as one semiconductor element in total. A semiconductor device according to 1.
JP2005117137A 2005-04-14 2005-04-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4600130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117137A JP4600130B2 (en) 2005-04-14 2005-04-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117137A JP4600130B2 (en) 2005-04-14 2005-04-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006295059A JP2006295059A (en) 2006-10-26
JP4600130B2 true JP4600130B2 (en) 2010-12-15

Family

ID=37415273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117137A Expired - Fee Related JP4600130B2 (en) 2005-04-14 2005-04-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4600130B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5570689B2 (en) * 2007-07-23 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル Stacked memory
TWI470762B (en) 2007-07-27 2015-01-21 尼康股份有限公司 Laminated semiconductor device
KR101358080B1 (en) 2012-08-17 2014-02-04 한국생산기술연구원 Method for manufacturing gas hydrate using a plurality of guest gas and water

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235264A (en) * 1988-03-15 1989-09-20 Toshiba Corp Semiconductor integrated circuit device
JPH10116958A (en) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk Memory system
JPH11150227A (en) * 1997-11-19 1999-06-02 Sharp Corp Integrated circuit device and manufacture thereof
WO2002082540A1 (en) * 2001-03-30 2002-10-17 Fujitsu Limited Semiconductor device, method of manufacture thereof, and semiconductor substrate
JP2003197857A (en) * 2001-12-28 2003-07-11 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235264A (en) * 1988-03-15 1989-09-20 Toshiba Corp Semiconductor integrated circuit device
JPH10116958A (en) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk Memory system
JPH11150227A (en) * 1997-11-19 1999-06-02 Sharp Corp Integrated circuit device and manufacture thereof
WO2002082540A1 (en) * 2001-03-30 2002-10-17 Fujitsu Limited Semiconductor device, method of manufacture thereof, and semiconductor substrate
JP2003197857A (en) * 2001-12-28 2003-07-11 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment

Also Published As

Publication number Publication date
JP2006295059A (en) 2006-10-26

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
JP4633971B2 (en) Semiconductor device
US8188583B2 (en) Semiconductor device and method of manufacturing same
US20070278665A1 (en) Thermally Enhanced Three-Dimensional Package and Method for Manufacturing the Same
WO2004004005A1 (en) Semiconductor device and its manufacturing method
JP2004172157A (en) Semiconductor package and package stack semiconductor device
JP2009295959A (en) Semiconductor device, and method for manufacturing thereof
US20210082895A1 (en) Semiconductor device and manufacturing method thereof
CN107017172A (en) Different types of semiconductor element is set to be attached to the multi-die packages of same conductive flange
JP5036409B2 (en) Semiconductor device and manufacturing method thereof
US7025848B2 (en) Heat sink for chip package and bonding method thereof
US6972372B1 (en) Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
JP2006196709A (en) Semiconductor device and manufacturing method thereof
JP2012015225A (en) Semiconductor device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4600130B2 (en) Semiconductor device and manufacturing method thereof
JP2006261519A (en) Semiconductor device and its manufacturing method
JPH0384958A (en) Manufacture of multichip package
JP4430062B2 (en) IC chip mounting package manufacturing method
JP5620437B2 (en) Semiconductor device
JPH03218031A (en) Semiconductor integrated circuit device and preform bonding material used in the same
JP4556732B2 (en) Semiconductor device and manufacturing method thereof
WO2018150449A1 (en) Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device
US12027436B2 (en) Package with clip having through hole accommodating component-related structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees