[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4688584B2 - ストレージ装置 - Google Patents

ストレージ装置 Download PDF

Info

Publication number
JP4688584B2
JP4688584B2 JP2005180378A JP2005180378A JP4688584B2 JP 4688584 B2 JP4688584 B2 JP 4688584B2 JP 2005180378 A JP2005180378 A JP 2005180378A JP 2005180378 A JP2005180378 A JP 2005180378A JP 4688584 B2 JP4688584 B2 JP 4688584B2
Authority
JP
Japan
Prior art keywords
block
data
write
area
once
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005180378A
Other languages
English (en)
Other versions
JP2007004234A (ja
Inventor
勝也 田中
学 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005180378A priority Critical patent/JP4688584B2/ja
Priority to US11/228,345 priority patent/US7613871B2/en
Priority to EP06251099A priority patent/EP1739565A1/en
Publication of JP2007004234A publication Critical patent/JP2007004234A/ja
Application granted granted Critical
Publication of JP4688584B2 publication Critical patent/JP4688584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、データを記憶するストレージ装置に関し、特に、ブロックごとにデータを消去する不揮発性半導体メモリを記憶媒体とする技術に関する。
近年、データを長期的かつ安全に記憶するストレージ装置が必要とされている。例えば、金融機関及び医療機関などの文書データは、消去及び書き換えが不可能な追記型（ライトワンス型）の記憶装置での記憶が法律によって義務づけられている。
ストレージ装置は、一般的に、ランダムアクセス可能な不揮発性記憶媒体を備える。ランダムアクセス可能な不揮発性記憶媒体は、例えば、磁気ディスク又は光ディスク等である。また、現在主流ストレージ装置は、小型ディスクドライブを多数備える。
また、半導体技術の進歩に伴って、一括消去可能な不揮発性半導体メモリが開発されている。一括消去可能な不揮発性半導体メモリは、例えば、フラッシュメモリである。フラッシュメモリを記憶媒体とするストレージ装置は、小型ディスクドライブを多数備えるストレージ装置に比べ、寿命、省電力及びアクセス時間等に優れている。
ここで、フラッシュメモリについて説明する。フラッシュメモリは、特性上、データを直接書き換えることができない。つまり、フラッシュメモリは、記憶しているデータを書き換える場合、記憶している有効なデータを退避させる。次に、記憶しているデータをブロック単位で消去する。そして、データを消去したブロックにデータを書き込む。なお、ブロックは、データを一括消去する単位の記憶領域である。
具体的には、フラッシュメモリは、「１」を「０」に書き換えることはできる。しかし、「０」を「１」に書き換えることができない。そこで、フラッシュメモリは、データの書き換え時に、ブロックの全体を消去する。
フラッシュメモリは、データを読み出す時間に比べて、データを書き込む時間及びデータを消去する時間が長い。そのため、フラッシュメモリは、データを書き換える場合、データの書き込み及びデータの消去を伴うので、動作が絶望的に遅くなる。
この問題点を解決する記憶システムが知られている（例えば、特許文献１参照。）。この従来技術の記憶システムは、ホストＣＰＵと外部記憶装置のアドレス関係に柔軟性を与え、ホストＣＰＵのコマンドの持つ論理アドレスによって半導体メモリの物理アドレスが一方的に決定されることのないようなアドレス制御方式を導入した。
特開平５−２７９２４号公報
この従来技術の記憶システムは、リクラメーション処理又はウエアレベリング処理を行うと、ブロック間をデータが移動してしまう。よって、当該記憶システムは、データの移動中に誤動作又は停電等の障害が発生すると、データを消失する可能性がある。
また、従来技術の記憶システムは、データを消去する際に、当該データを記憶している物理ブロックに無効フラグを立てるだけである。つまり、消去されたデータが、実際には記憶システムから消去されずに残っているので、読み出される可能性がある。そのため、当該記憶システムは、情報漏洩防止の観点から安全とは言えない。
また、従来技術の記憶システムは、追記型領域と書換型領域の領域割り当てを考慮していない。そのため、当該記憶システムは、追記型領域の容量が不足すると、追記型領域での記憶が義務付けられているデータを記憶できなくなる。
更に、従来技術の記憶システムは、データの保持期限を考慮しない。よって、当該記憶システムは、保持期限を過ぎたデータを消去しないので、不要なデータを永久に記憶している。
本発明は、前述した問題点に鑑みてなされたものであり、追記型領域で記憶しているデータの消失を防ぐストレージ装置を提供することを目的とする。
本発明は、データ書換のためにブロックごとにデータを消去する不揮発性メモリを記憶媒体とし、前記不揮発性メモリにデータを入出力する制御部を備えるストレージ装置において、前記不揮発性メモリの記憶領域は、データの書込並びに記憶しているデータの消去及び書換ができる書換型領域と、データの１回書込ができ記憶しているデータの消去及び書換ができない追記型領域と、を含み、前記ブロックは、データの書込単位であるページを複数有し、前記追記型領域は、データが書き込まれていないページを一つ以上含む書き込みが完了していない追記型領域又はすべてのページにデータが書き込まれている書き込みが完了している追記型領域のどちらかであり、前記ブロックの属性は、当該ブロックが書換型領域、書き込みが完了していない追記型領域又は書き込みが完了している追記型領域のいずれに属するかを示し、前記制御部は、前記ブロックの属性に基づいて、前記書換型領域に属するブロックを判定し、前記判定した書換型領域に属するブロックに対してのみ、ウエアレベリング処理及びリクラメーション処理を行うことを特徴とする。
本発明によれば、追記型領域で記憶しているデータの消失を防ぐことができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、第１の実施の形態のストレージ装置のブロック図である。
ストレージ装置は、ストレージコントローラＳＣ及びフラッシュメモリ・モジュールＦＭ０、ＦＭ１、ＦＭ２、ＦＭ３を備える。
ストレージコントローラＳＣは、チャネルアダプタＣＡ０、ＣＡ１、キャッシュメモリＣＭ０、ＣＭ１、ストレージアダプタＳＡ０、ＳＡ１及び相互接続網ＮＷ０、ＮＷ１を備える。
なお、チャネルアダプタＣＡ０、ＣＡ１、キャッシュメモリＣＭ０、ＣＭ１及びストレージアダプタＳＡ０、ＳＡ１は、二つずつを図示しているが、いくつ備えられていてもよい。
相互接続網ＮＷ０及びＮＷ１は、例えば、スイッチ等であり、ストレージコントローラＳＣを構成する装置を相互に接続する。具体的には、相互接続網ＮＷ０及びＮＷ１は、チャネルアダプタＣＡ０、キャッシュメモリＣＭ０及びストレージアダプタＳＡ０を相互に接続する。同様に、相互接続網ＮＷ０、ＮＷ１は、チャネルアダプタＣＡ１、キャッシュメモリＣＭ１及びストレージアダプタＳＡ１を相互に接続する。
チャネルアダプタＣＡ０は、図２で後述するが、チャネルＣ００、Ｃ０１、Ｃ０２、Ｃ０３を介して、外部の上位装置（図示省略）に接続されている。同様に、チャネルアダプタＣＡ１は、チャネルＣ１０、Ｃ１１、Ｃ１２、Ｃ１３を介して、外部の上位装置（図示省略）に接続されている。なお、上位装置は、本実施の形態のストレージ装置にデータを読み書きする計算機である。
キャッシュメモリＣＭ０は、チャネルアダプタＣＡ０及びストレージアダプタＳＡ０から受信したデータを一時的に記憶する。同様に、キャッシュメモリＣＭ１は、チャネルアダプタＣＡ１及びストレージアダプタＳＡ１から受信したデータを一時的に記憶する。
ストレージアダプタＳＡ０は、図３で後述するが、フラッシュメモリ・モジュールＦＭ０等に接続されている。具体的には、ストレージアダプタＳＡ０は、チャネルＤ００を介して、フラッシュメモリ・モジュールＦＭ０に接続されている。また、ストレージアダプタＳＡ０は、チャネルＤ０１を介して、フラッシュメモリ・モジュールＦＭ１に接続されている。また、ストレージアダプタＳＡ０は、チャネルＤ０２を介して、フラッシュメモリ・モジュールＦＭ２に接続されている。また、ストレージアダプタＳＡ０は、チャネルＤ０３を介して、フラッシュメモリ・モジュールＦＭ３に接続されている。
同様に、ストレージアダプタＳＡ１は、フラッシュメモリ・モジュールＦＭ０等に接続されている。具体的には、ストレージアダプタＳＡ１は、チャネルＤ１０を介して、フラッシュメモリ・モジュールＦＭ０に接続されている。また、ストレージアダプタＳＡ１は、チャネルＤ１１を介して、フラッシュメモリ・モジュールＦＭ１に接続されている。また、ストレージアダプタＳＡ１は、チャネルＤ１２を介して、フラッシュメモリ・モジュールＦＭ２に接続されている。また、ストレージアダプタＳＡ１は、チャネルＤ１３を介して、フラッシュメモリ・モジュールＦＭ３に接続されている。
チャネルアダプタＣＡ０、ＣＡ１及びストレージアダプタＳＡ０、ＳＡ１は、保守端末ＳＶＰに接続されている。保守端末ＳＶＰは、ストレージ装置の管理者から入力された設定情報を、チャネルアダプタＣＡ０、ＣＡ１及び／又はストレージアダプタＳＡ０、ＳＡ１に送信する。
フラッシュメモリ・モジュールＦＭ０は、図４で後述するが、メモリコントローラＭＣ０及びフラッシュメモリＭＥＭ０を備える。同様に、フラッシュメモリ・モジュールＦＭ１は、メモリコントローラＭＣ１及びフラッシュメモリＭＥＭ１を備える。また、フラッシュメモリ・モジュールＦＭ２は、メモリコントローラＭＣ２及びフラッシュメモリＭＥＭ２を備える。また、フラッシュメモリ・モジュールＦＭ３は、メモリコントローラＭＣ３及びフラッシュメモリＭＥＭ３を備える。
フラッシュメモリＭＥＭ０、ＭＥＭ１、ＭＥＭ２、ＭＥＭ３は、データを記憶する。メモリコントローラＭＣ０、ＭＣ１、ＭＣ２、ＭＣ３は、フラッシュメモリＭＥＭ０、ＭＥＭ１、ＭＥＭ２、ＭＥＭ３に対して、データを読み書きする。
なお、ストレージ装置は、ストレージアダプタＳＡ０及びチャネルアダプタＣＡ０に代わって、一つのアダプタを備えていても良い。この場合、当該アダプタが、ストレージアダプタＳＡ０及びチャネルアダプタＣＡ０の処理を行う。
図２は、第１の実施の形態のチャネルアダプタＣＡ０のブロック図である。
チャネルアダプタＣＡ０は、ホストチャネル・インターフェイス２１、キャッシュメモリ・インターフェイス２２、ネットワーク・インターフェイス２３、プロセッサ２４、ローカルメモリ２５及びプロセッサ周辺制御部２６を備える。
ホストチャネル・インタフェース２１は、チャネルＣ００、Ｃ０１、Ｃ０２、Ｃ０３を介して、外部の上位装置（図示省略）と接続するインタフェースである。また、ホストチャネル・インターフェイス２１は、チャネルＣ００、Ｃ０１、Ｃ０２、Ｃ０３上のデータ転送プロトコルと、ストレージコントローラＳＣの内部のデータ転送プロトコルとを相互に変換する。
キャッシュメモリ・インターフェイス２２は、相互結合網ＮＷ０、ＮＷ１と接続するインタフェースである。ネットワーク・インタフェース２３は、保守端末ＳＶＰと接続するインタフェースである。
なお、ホストチャネル・インターフェイス２１とキャッシュメモリ・インターフェイス２２とは、信号線２７によって接続されている。
プロセッサ２４は、ローカルメモリ２５に記憶されているプログラムを実行することによって、各種処理を行う。具体的には、プロセッサ２４は、上位装置と相互結合網ＮＷ０、ＮＷ１との間のデータ転送を制御する。
ローカルメモリ２５は、プロセッサ２４によって実行されるプログラムを記憶する。また、ローカルメモリ２５は、プロセッサ２４によって参照されるテーブルを記憶する。なお、当該テーブルは、管理者によって設定又は変更される。
この場合、管理者は、テーブルの設定又はテーブルの変更に関する情報を、保守端末ＳＶＰに入力する。保守端末ＳＶＰは、入力された情報をネットワーク・インタフェース２３を介して、プロセッサ２４に送信する。プロセッサ２４は、受信した情報に基づいて、テーブルを作成又は変更する。そして、プロセッサ２４は、当該テーブルを、ローカルメモリ２５に格納する。
プロセッサ周辺制御部２６は、ホストチャネル・インターフェイス２１、キャッシュメモリ・インターフェイス２２、ネットワーク・インターフェイス２３、プロセッサ２４及びローカルメモリ２５間のデータの送受信を制御する。プロセッサ周辺制御部２６は、例えば、チップセット等である。
なお、チャネルアダプタＣＡ１も、チャネルアダプタＣＡ０と同一の構成である。よって、説明を省略する。
図３は、第１の実施の形態のストレージアダプタＳＡ０のブロック図である。
ストレージアダプタＳＡ０は、キャッシュメモリ・インターフェイス３１、ストレージチャネル・インターフェイス３２、ネットワーク・インターフェイス３３、プロセッサ３４、ローカルメモリ３５及びプロセッサ周辺制御部３６を備える。
キャッシュメモリ・インターフェイス３１は、相互結合網ＮＷ０、ＮＷ１と接続するインタフェースである。
ストレージチャネル・インターフェイス３２は、チャネルＤ００、Ｄ０１、Ｄ０２、Ｄ０３と接続するインタフェースである。また、ストレージチャネル・インターフェイス３２は、チャネルＤ００、Ｄ０１、Ｄ０２、Ｄ０３上のデータ転送プロトコルと、ストレージコントローラＳＣの内部のデータ転送プロトコルとを相互に変換する。
なお、キャッシュメモリ・インターフェイス３１とストレージチャネル・インターフェイス３２とは、信号線３７によって接続されている。
ネットワーク・インターフェイス３３は、保守端末ＳＶＰと接続するインタフェースである。
プロセッサ３４は、ローカルメモリ３５に記憶されているプログラムを実行することによって、各種処理を行う。
ローカルメモリ３５は、プロセッサ３４によって実行されるプログラムを記憶する。また、ローカルメモリ３５は、プロセッサ３４によって参照されるテーブルを記憶する。なお、当該テーブルは、管理者によって設定又は変更される。
この場合、管理者は、テーブルの設定又はテーブルの変更に関する情報を、保守端末ＳＶＰに入力する。保守端末ＳＶＰは、入力された情報をネットワーク・インタフェース３３を介して、プロセッサ３４に送信する。プロセッサ３４は、受信した情報に基づいて、テーブルを作成又は変更する。そして、プロセッサ３４は、当該テーブルを、ローカルメモリ３５に格納する。
プロセッサ周辺制御部３６は、キャッシュメモリ・インターフェイス３１、ストレージチャネル・インターフェイス３２、ネットワーク・インターフェイス３３、プロセッサ３４及びローカルメモリ３５間のデータの送受信を制御する。プロセッサ周辺制御部２６は、例えば、チップセット等である。
なお、ストレージアダプタＳＡ１も、ストレージアダプタＳＡ０と同一の構成である。よって、説明を省略する。
図４は、第１の実施の形態のフラッシュメモリ・モジュールＦＭ０のブロック図である。
フラッシュメモリ・モジュールＦＭ０は、メモリコントローラＭＣ０及びフラッシュメモリＭＥＭ０を備える。
メモリコントローラＭＣ０は、プロセッサ４０１、インターフェイス部４０２、データ転送部４０３及びメモリ４０４を備える。
フラッシュメモリＭＥＭ０は、複数のフラッシュメモリ・チップ４０５を備える。フラッシュメモリ・チップ４０５は、複数のブロック４０６を含み、データを記憶する。ブロック４０６は、図５で後述するが、メモリコントローラＭＣ０がデータを消去する単位である。
なお、ブロック４０６は、有効ブロック又は無効ブロックのいずれかに分類される。有効ブロックは、データを記憶可能なブロックである。また、無効ブロックは、当該ブロックの記憶素子が壊れている等の理由によって、物理的に使用できないブロックである。つまり、フラッシュメモリモジュールＦＭ０は、有効ブロックにだけデータを記憶し、無効ブロックにはデータを記憶しない。
更に、有効ブロックは、未使用ブロック、追記型ブロック又は書換型ブロックに分類される。未使用ブロックは、追記型ブロックにも書換型ブロックにも割り当てられずに、データを記憶していないブロックである。追記型ブロック（ライトワンスブロック）は、データの消去及びデータの書き換えができないブロックである。書換型ブロックは、データの消去及びデータの書き換えが可能なブロックである。
ブロック４０６は、複数のページを含む。ページは、図５で後述するが、メモリコントローラＭＣ０がデータを書き込む単位である。
なお、ページは、有効ページ、無効ページ、未使用ページ又は不良ページのいずれかに分類される。有効ページは、有効なデータを記憶しているページである。無効ページは、無効なデータを記憶しているページである。未使用ページは、データを記憶していないページである。不良ページは、当該ページの記憶素子が壊れている等の理由によって、物理的に使用できないページである。
インターフェイス部４０２は、チャネルＤ００を介して、ストレージコントローラＳＣ内のストレージアダプタＳＡ０に接続されている。また、インターフェイス部４０２は、チャネルＤ１０を介して、ストレージコントローラＳＣ内のストレージアダプタＳＡ１に接続されている。
インターフェイス部４０２は、ストレージアダプタＳＡ０、ＳＡ１からの命令を実行する。ストレージアダプタＳＡ０、ＳＡ１からの命令は、例えば、ＳＣＳＩコマンドである。
具体的には、インタフェース部４０２は、ストレージアダプタＳＡ０、ＳＡ１からデータを受信する。そして、インタフェース部４０２は、受信したデータをメモリ４０４に格納する。また、インタフェース部４０２は、メモリ４０４に格納されているデータを、ストレージアダプタＳＡ０、ＳＡ１へ送信する。
メモリ４０４は、例えば、ダイナミック型ランダムアクセスメモリであり、高速に読み書きできる。メモリ４０４は、インタフェース部４０２が送受信するデータを一時的に記憶する。また、メモリ４０４は、プロセッサ４０１によって実行されるプログラムを記憶する。また、メモリ４０４は、プロセッサ４０１によって参照されるテーブルを記憶する。当該テーブルは、例えば、フラッシュメモリＭＥＭ０の論理アドレスと物理アドレスとの変換テーブルである。
データ転送部４０３は、例えば、スイッチであり、プロセッサ４０１、インターフェイス部４０２、メモリ４０４及びフラッシュメモリＭＥＭ０を相互に接続し。それらの間のデータ転送を制御する。
プロセッサ４０１は、メモリ４０４に記憶されているプログラムを実行することによって、各種処理を行う。例えば、プロセッサ４０１は、メモリ４０４に記憶されているフラッシュメモリの論理アドレスとフラッシュメモリの物理アドレスとの変換テーブルを参照して、フラッシュメモリＭＥＭ０にデータを読み書きする。また、プロセッサ４０１は、リクラメーション処理（ブロック再生処理）及びウエアレベリング処理（消去回数均等化処理）を行う。
リクラメーション処理は、ブロック４０６内の無効ページを未使用ページに再生する処理である。具体的には、プロセッサ４０１は、リクラメーション処理の対象となるブロック（対象ブロック）４０６内の有効ページに記憶されているデータを、未使用ブロックへ複写する。そして、プロセッサ４０１は、データを複写した未使用ブロックの論理ブロック番号を、対象ブロックの論理ブロック番号に変更する。そして、対象ブロックのデータをすべて消去し、リクラメーション処理を完了する。
例えば、プロセッサ４０１がブロック４０６にデータを書き込むと、ブロック４０６内の未使用ページが少なくなる。そして、ブロック４０６内の未使用ページが足りなくなると、プロセッサ４０１は、当該ブロック４０６へデータを書き込めなくなる。そこで、プロセッサ４０１は、当該ブロック４０６をリクラメーションすることによって、無効ページを未使用ページに再生する。
また、ウェアレベリング処理は、それぞれのブロック４０６のデータ消去回数を均等化する処理である。これによって、フラッシュメモリＭＥＭ０の寿命を長くできる。なぜなら、フラッシュメモリＭＥＭ０は、データの消去回数が多くなると、寿命になるからである。フラッシュメモリＭＥＭ０は、一般的に、約十万回のデータの消去が保証されている。
なお、フラッシュメモリ・モジュールＦＭ１、ＦＭ２及びＦＭ３も、フラッシュメモリ・モジュールＦＭ０と同一の構成である。よって、説明を省略する。
図５は、第１の実施の形態のフラッシュメモリ・モジュールＦＭ０のブロック４０６の説明図である。
ブロック４０６は、複数のページ５０１を含む。ブロック４０６は、一般的に、数十程度のページ５０１（例えば、３２ページ、６４ページ等）を含む。
ページ５０１は、メモリコントローラＭＣ０等がデータを書き込む単位である。例えば、ＮＡＮＤ型フラッシュメモリでは、メモリコントローラＭＣ０等は、２０〜３０μｓ弱／ページの速度でデータを読み出し、０.２〜０.３ｍｓ／ページの速度でデータを書き込む。また、メモリコントローラＭＣ０等は、２〜４ｍｓ／ブロックの速度でデータを消去する。
ページ５０１は、データ部５０２及び冗長部５０３を含む。ページ５０１は、例えば、５１２バイトのデータ部５０２及び１６バイトの冗長部５０３を含む。
データ部５０２は、通常のデータを記憶する。
冗長部５０３は、当該ページ５０１の管理情報及びエラー訂正情報を記憶する。
管理情報は、オフセットアドレス及びページステータスを含む。なお、オフセットアドレスは、当該ページ５０１が属するブロック４０６内における相対的なアドレスである。また、ページステータスは、当該ページ５０１が有効ページ、無効ページ、未使用ページ又は処理中のページのいずれであるかを示す。
エラー訂正情報は、当該ページ５０１のエラーを検出及び訂正するための情報であり、例えば、ハミングコードである。
また、ブロック４０６は、ブロック管理情報５２０を所定の領域に有する。所定の領域は、例えば、当該ブロック４０６のアドレス空間の先頭から予め定められた長さの領域とする。ブロック管理情報５２０は、論理ブロック番号領域５１０、有効フラグ領域５１１、消去回数領域５１２及び書込制御情報領域５１３を含む。
論理ブロック番号領域５１０は、当該ブロック４０６の論理ブロック番号を記憶する。論理ブロック番号は、ストレージコントローラＳＣが当該ブロック４０６を一意に識別する識別子である。
なお、メモリコントローラＭＣ０等は、リクラメーション処理又はウエアレベリング処理においてデータを移動すると、移動元のブロック４０６の論理ブロック番号領域５１０に格納されている値を、移動先のブロック４０６の論理ブロック番号領域５１０へ格納する。
有効フラグ領域５１１は、当該ブロック４０６が有効ブロック又は無効ブロックのいずれであるかを記憶する。メモリーコントローラＭＣ０等は、不良ページを見つけると、当該不良ページを含むブロック４０６の有効フラグ領域５１１に無効ブロックを示すフラグを格納する。
消去回数領域５１２は、当該ブロック４０６のデータ消去回数を記憶する。メモリコントローラＭＣ０等は、ブロック４０６に記憶されているデータを消去すると、当該ブロックの消去回数領域５１２に格納されている値を増加させる。
書込制御情報領域５１３は、当該ブロック４０６の書込制御情報を記憶する。書込制御情報は、当該ブロック４０６の属性である。
本実施の形態では、書込制御情報は、２ビットの情報とする。具体的には、ブロック４０６が書換型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域５１３に「１１」を格納する。
また、ブロック４０６が書込未完了の追記型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域５１３に「１０」を格納する。なお、書込未完了の追記型ブロックは、未使用ページを一つでも含む追記型ブロックであり、データが書き込まれていても良い。
また、ブロック４０６が書込完了の追記型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域５１３に「００」を格納する。書込完了の追記型ブロックは、未使用ページを含まない追記型ブロックであり、当該ブロック４０６に含まれるすべてのページにデータが格納されている。
なお、本実施の形態では、メモリコントローラＭＣ０等は、書込制御情報を「１０」から「１１」へ変更できない。同様に、書込制御情報を「００」から「１１」へ変更できない。つまり、メモリコントローラＭＣ０等は、追記型ブロックを書換型ブロックへ変更できないので、追記型ブロックに格納されているデータを消去できない。よって、本実施の形態のストレージ装置は、法律でＷＯＲＭ（Write Once Read Many）で記憶を義務づけられている文書を記憶することもできる。
図６は、第１の実施の形態のフラッシュメモリ・モジュールＦＭ０のメモリ４０４に記憶されているページ管理テーブル６００の構成図である。
ページ管理テーブル６００は、物理アドレス６０１、論理アドレス６０２及びステータス６０３を含む。
物理アドレス６０１は、フラッシュメモリ・モジュールＦＭ０内のページ５０１の物理アドレスである。なお、物理アドレス６０１は、メモリコントローラＭＣ０等がフラッシュメモリ・モジュールＦＭ０内のページ５０１にアクセスする際に使用するアドレスである。また、物理アドレス６０１は、フラッシュメモリ・チップ４０５の仕様及びフラッシュメモリ・モジュールＦＭ０等の構成等によって決まる。
論理アドレス６０２は、当該ページ５０１の論理アドレスである。なお、論理アドレス６０２は、ストレージコントローラＳＣがフラッシュメモリ・モジュールＦＭ０内のページ５０１にアクセスする際に使用するアドレスである。また、論理アドレス６０２は、当該ページが属するブロックの論理ブロック番号及び当該ページのオフセットアドレスによって決まる。
ステータス６０３は、当該ページ５０１が有効ページ、無効ページ、未使用ページ又は処理中のページのいずれであるかを示す。
なお、ページ管理テーブル６００は、ページ５０１の冗長部５０３に格納されている情報と同期される。
図７は、第１の実施の形態のフラッシュメモリ・モジュールＦＭ０のメモリ４０４に記憶されているブロック管理テーブル７００の構成図である。
ブロック管理テーブル７００は、物理ブロック番号７０５、論理ブロック番号７０１、書込制御情報７０２、未使用ページ数７０３及び消去回数７０４を含む。
物理ブロック番号７０５は、メモリコントローラＭＣ０等がブロック４０６を一意に識別する識別子である。
論理ブロック番号７０１は、ストレージコントローラＳＣがブロック４０６を一意に識別する識別子である。つまり、論理ブロック番号７０１は、当該ブロック４０６の論理ブロック番号領域５１０に格納されている値と同じ値になる。但し、当該ブロック４０６が未使用ブロックであると、論理ブロック番号７０１は「−」となる。
書込制御情報７０２は、当該ブロック４０６の属性である。具体的には、ブロック４０６が書換型ブロックであれば、当該ブロック４０６の書込制御情報７０２は「１１」となる。また、ブロック４０６が書込未完了の追記型ブロックであれば、当該ブロック４０６の書込制御情報７０２は「１０」となる。また、ブロック４０６が書込完了の追記型ブロックであれば、当該ブロック４０６の書込制御情報７０２は「００」となる。また、ブロック４０６が未使用ブロックであれば、当該ブロック４０６の書込制御情報７０２は「−」となる。
つまり、書込制御情報７０２は、当該ブロック４０６の書込制御情報領域５１３に格納されている値と同じ値になる。
消去回数７０４は、当該ブロック４０６のデータ消去回数である。なお、消去回数７０４は、当該ブロック４０６の消去回数領域５１２に格納されている値と同じ値になる。
未使用ページ数７０３は、当該ブロック４０６に含まれる未使用ページの数である。
図８は、第１の実施の形態のフラッシュメモリ・モジュールＦＭ０のメモリ４０４に記憶されている領域属性管理テーブル８００の構成図である。
領域属性管理テーブル８００は、開始論理アドレス８０１、領域サイズ８０２及び書込制御情報８０３を含む。
開始論理アドレス８０１は、フラッシュメモリ・モジュールＦＭ０等の記憶領域の論理アドレスの先頭の値である。
領域サイズ８０２は、当該記憶領域の記憶容量である。なお、本実施の形態では、領域サイズ８０２は、フラッシュメモリ・モジュールＦＭ０等のブロック４０６の記憶容量の倍数となる。なぜなら、記憶領域の属性は、ブロック単位で設定されるからである。
書込制御情報８０３は、当該記憶領域の属性である。具体的には、書込制御情報８０３は、書換型の領域又は追記型の領域のいずれであるかを示す。
ストレージコントローラＳＣは、フラッシュメモリ・モジュールＦＭ０等の記憶領域の割り当てに関する情報を保守端末ＳＶＰから受信する。次に、受信した割り当てに関する情報に応じて、記憶領域の開始論理アドレス、領域サイズ及び書込制御情報を求める。そして、当該求めた情報をメモリコントローラＭＣ０等に送信する。
すると、メモリコントローラＭＣ０等は、受信した情報に基づいて、領域属性管理テーブル８００を作成する。具体的には、受信した開始論理アドレスを、領域属性管理テーブル８００の開始論理アドレス８０１に格納する。次に、受信した領域サイズを、領域属性管理テーブル８００の領域サイズ８０２に格納する。次に、受信した書込制御情報を、領域属性管理テーブル８００の書込制御情報８０３に格納する。
次に、作成した領域属性管理テーブル８００に基づいて、フラッシュメモリ・モジュールＦＭ０等のブロック４０６の属性を決定する。そして、作成した領域属性管理テーブル８００及び決定したブロック４０６の属性に基づいて、ページ管理テーブル６００（図６）及びブロック管理テーブル７００（図７）を作成する。
また、ストレージコントローラＳＣは、フラッシュメモリ・モジュールＦＭ０等が新たに接続されると、ＳＣＳＩのＩｎｑｕｉｒｙコマンドを当該フラッシュメモリ・モジュールＦＭ０等に送信する。
すると、フラッシュメモリ・モジュールＦＭ０等は、領域属性管理テーブル８００の内容を含む応答をストレージコントローラＳＣへ送信する。
これによって、ストレージコントローラＳＣは、新たに接続されたフラッシュメモリ・モジュールＦＭ０等の属性を取得できる。つまり、ストレージコントローラＳＣは、新たに接続されたフラッシュメモリ・モジュールＦＭ０等が追記型又は書換型のいずれであるかを知ることができる。
図９は、第１の実施の形態のメモリコントローラＭＣ０等の書込コマンド実行処理のフローチャートである。
まず、メモリコントローラＭＣ０等は、ストレージコントローラＳＣから書込コマンドを受信する（９０１）。なお、書込コマンドは、書込データ及び当該データを書き込むページ（書込先ページ）の論理アドレスを含む。
メモリコントローラＭＣ０等は、書込コマンドを受信すると、当該書込コマンドから、論理アドレスを抽出する。次に、抽出した論理アドレスとページ管理テーブル６００の論理アドレス６０２が一致するレコードを、ページ管理テーブル６００から選択する。次に、選択したレコードから、物理アドレス６０１を抽出する。
次に、抽出した物理アドレス６０１とフラッシュメモリ・モジュールＦＭ０等の構成に基づいて、当該物理アドレス６０１に対応するページを含むブロックの物理ブロック番号を求める。これによって、書込先ブロックの物理ブロック番号を求める（９０２）。
次に、求めた物理ブロック番号とブロック管理テーブル７００の物理ブロック番号７０５とが一致するレコードを、ブロック管理テーブル７００から選択する。次に、選択したレコードから、書込制御情報７０２を抽出する。
そして、抽出した書込制御情報７０２が「１１」であるか否かを判定する（９０３）。
書込制御情報７０２が「１１」であると、書込先ブロック４０６が書換型ブロックであると判定する。よって、当該ブロックに書込処理を実行し（９０４）、本処理を終了する。なお、書込処理は、図１０で後述する。
一方、書込制御情報７０２が「１１」でないと、書込先ブロック４０６が追記型ブロックであると判定する。そして、抽出した書込制御情報７０２が「１０」であるか否かを判定する（９０５）。
書込制御情報７０２が「１０」でないと、書込先ブロックが書込完了の追記型ブロックであると判定する。よって、当該ブロックにデータを書き込むことができないので、書込エラーをストレージコントローラＳＣへ通知する（９１０）。
具体的には、メモリコントローラＭＣ０等は、「SCSI Status=02h:Check Condition」を自身に設定する。そして、エラーメッセージの「Sense Key=07,additional sense code 27h,additional sense code qualifier=00:Write Protected」をストレージコントローラＳＣへ通知する。
そして、本処理を終了する。
一方、書込制御情報７０２が「１０」であると、データを書き込むブロックが書込未完了の追記型ブロックであると判定する。そこで、書込先ページが未使用ページであるか否かを判定する（９０６）。
書込先ページが未使用ページでないと、当該ページにデータを書き込むことができないので、書込エラーをストレージコントローラＳＣへ通知する（９１０）。そして、本処理を終了する。
一方、書込先ページが未使用ページであると、当該ページにデータを書き込む（９０７）。
次に、ステップ９０２で求めた物理ブロック番号とブロック管理テーブル７００の物理ブロック番号７０５とが一致するレコードを選択する。次に、選択したレコードの未使用ページ数から、データを書き込んだページ数を減算する。
そして、減算した値が「０」であるか否かを判定する。これによって、書込処理後に、当該ブロックに含まれる未使用ページ数が「０」になったかを判定する（９０８）。
未使用ページ数が「０」にならないと、当該ブロックの属性を変更する必要がないので、そのまま本処理を終了する。
一方、未使用ページ数が「０」になると、当該ブロックが書込完了になったと判定する。よって、当該ブロックの書込制御情報領域５１３に格納されている値を「００」に変更する。更に、ステップ９０８で選択したレコードの書込制御情報７０２を「００」に変更する（９０９）。そして、本処理を終了する。
図１０は、第１の実施の形態のメモリコントローラＭＣ０等の書込処理のフローチャートである。
フラッシュメモリＭＥＭ０等内のそれぞれのブロック４０６は、所定の領域にアドレスマッピング情報１５０７を備える。アドレスマッピング情報１５０７は、論理アドレスと物理アドレスとの対応を示す。
以下、メモリコントローラＭＣ０等の書込処理を説明する。
まず、メモリコントローラＭＣ０等は、書込先ページが未使用ページであるか否かを判定する。
書込先ページが未使用ページであると、当該ページにデータを書き込む。そして、書込処理を終了する。
一方、書込先ページが未使用ページでないと、当該ページにデータを書き込むことができない。ここでは、書込先ページが有効ページ１５０５である場合で説明する。
この場合、当該有効ページ１５０５に格納されているデータを読み出し、メモリ４０４に格納する（１５１０）。ただし、当該有効ページ１５０５の全体を書き換える場合には、データを読み出す必要はない。
次に、メモリ４０４に格納されているデータに書込データを上書きする。次に、メモリ４０４内で上書きしたデータを、当該ブロック４０６に含まれる未使用ページ１５０６へ書き込む（１５１１）。
次に、当該ブロック４０６のアドレスマッピング情報１５０７及びページ管理テーブル６００（図６）を変更する。具体的には、データを書き込んだ未使用ページ１５０６の論理アドレスが、データを読み出した有効ページ１５０５の論理アドレスの値になるように、マッピング情報１５０７を及びページ管理テーブル６００を変更する。更に、データを読み出した有効ページ１５０５の論理アドレスを、マッピング情報１５０７及びページ管理テーブル６００から削除する。
次に、データを読み出した有効ページ１５０５の冗長部に格納されているページステータスの「有効ページ」を「無効ページ」に変更する。また、未使用ページ１５０６の冗長部に格納されているページステータスの「未使用ページ」を「有効ページ」に変更する。
以上のように、メモリコントローラＭＣは、論理アドレスと物理アドレスとの対応関係を変更することによって、フラッシュメモリＭＥＭ０等にデータを書き込む。これによって、フラッシュメモリＭＥＭ０等のデータ消去回数を減らすことができるので、フラッシュメモリＭＥＭ０等にデータを高速に書き込むことができる。
図１１は、第１の実施の形態のメモリコントローラＭＣ０等の属性変更処理のフローチャートである。
まず、メモリコントローラＭＣ０等は、ストレージコントローラＳＣから追記型ブロックの割り当て要求を受ける。なお、当該追記型ブロックの割り当て要求は、追記型ブロックに割り当てる記憶容量（要求容量）を含む。
メモリコントローラＭＣ０等は、ブロック管理テーブル７００から消去回数７０４をすべて抽出する。次に、抽出した消去回数７０４を参照して、ウエアレベリング処理を行う（１００１）。具体的には、消去回数７０４の多いブロックのデータを、消去回数７０４の少ないブロックへ移動させる。なお、メモリコントローラＭＣ０等は、書換型ブロックに対してのみ、ウェアレベリング処理を行う。
次に、ブロック管理テーブル７００の書込制御情報７０２が「−」のレコードを選択することによって、未使用ブロックの数を求める。次に、求めた未使用ブロックの数に単位ブロックの容量を乗じることによって、未使用ブロックの容量を算出する。次に、受け取った割り当て要求から、要求容量を抽出する。
次に、算出した未使用ブロックの容量が、抽出した要求容量以上であるか否かを判定する（１００２）。
未使用ブロックの容量が要求容量より小さいと、未使用ブロックが足りないので、追記型ブロックへの割り当てができない。そこで、書換可能ブロックに対してのみ、リクラメーション処理を行う（１００３）。これによって、書換型ブロックを未使用ブロックに再生する（１００３）。そして、ステップ１００２に戻る。
一方、未使用ブロックの容量が要求容量以上であると、当該未使用ブロックの物理ブロック番号と管理テーブル７００の物理ブロック番号７０１とが一致するレコードを選択する。次に、選択したレコードから、消去回数７０４を抽出する。次に、抽出した消去回数７０４の多い未使用ブロックから順に選択する。次に、選択した未使用ブロックを追記型ブロックに変更する（１００４）。
具体的には、当該未使用ブロックの書込制御情報領域５１３に「１０」を格納する。更に、ブロック管理テーブル７００の書込制御情報７０２に「１０」を格納する（１００５）。
そして、追記型ブロックの容量が要求容量となるまで、未使用ブロックを追記型ブロックに変更し、本処理を終了する。
なお、属性変更処理は、予め確保されている追記型ブロックの容量が不足した場合に有用である。
以上のように、メモリコントローラＭＣ０等は、消去回数の多いブロックを追記型ブロックとする。消去回数の多いブロックは、データを消去しない追記型ブロックとなるので、消去回数による寿命にならなくなる。
また、メモリコントローラＭＣ０等は、消去回数の多いブロックを追記型ブロックとするので、消去回数の少ないブロックを、データの消去を伴う書換型ブロックとして使用できる。
また、メモリコントローラＭＣ０等は、書換型ブロックに対してのみ、ウェアレベリング処理及びリクラメーション処理を行う。つまり、追記型ブロックに対しては、ウェアレベリング処理及びリクラメーション処理を行わない。よって、追記型ブロックに記憶されているデータは、ブロック間を移動しない。そのため、本発明のストレージ装置は、追記型ブロックに記憶されているデータのブロック間の移動による消失を防ぐことができる。
（第２の実施の形態）
本発明の第２の実施の形態では、書換型ブロックへの書き込み後に、当該ブロックの属性を追記型ブロックへ変更する。
第２の実施の形態のストレージ装置の構成は、第１の実施の形態のストレージ装置（図１）と同一である。よって、説明を省略する。
図１２は、第２の実施の形態のメモリコントローラＭＣ０等の書込コマンド実行処理のフローチャートである。
第２の実施の形態の書込コマンド実行処理は、書込処理９０４の後に、追記型ブロックへ変更するか否かを判定する。それ以外の処理は、第１の実施の形態の書込コマンド実行処理（図９）と同一である。同一の処理は同一の番号を付し、説明を省略する。
メモリコントローラＭＣ０等は、書込処理９０４を行うと、ステップ９０１で受け取った書込コマンドに追記型ブロックへの変更要求が含まれているか否かを判定する（９１１）。
追記型ブロックへの変更要求が含まれていないと、そのまま本処理を終了する。
一方、追記型ブロックへの変更要求が含まれていると、書込処理を行った書換型ブロックを、追記型ブロックへ変更する。具体的には、当該ブロックの書込制御情報領域５１３に「１０」を格納する。更に、ブロック管理テーブル７００の書込制御情報７０２に「１０」を格納する。
そして、ステップ９０８に進む。ステップ９０８以降の処理は、第１の実施の形態の書込コマンド実行処理と同一なので、説明を省略する。
第２の実施の形態では、メモリコントローラＭＣ０等は、データの書込処理に続いて、ブロックの属性を変更するので、追記型ブロックの範囲を拡大する処理を簡略に行える。
（第３の実施の形態）
本発明の第３の実施の形態では、データの保持期間に応じて、ブロックの属性を変更する。
図１３は、第３の実施の形態のフラッシュメモリ・モジュールＦＭ０のブロック４０６の説明図である。
ブロック４０６の構成は、ブロック管理情報５２０を除き、第１の実施の形態のブロック（図５）と同一である。同一の構成は同一の番号を付し、説明を省略する。
ブロック管理情報５２０は、論理ブロック番号領域５１０、有効フラグ領域５１１、消去回数領域５１２、書込制御情報領域１２０１及びデータ保持期間情報領域１２０２を含む。論理ブロック番号領域５１０、有効フラグ領域５１１、消去回数領域５１２は、第１の実施の形態のブロック（図５）の構成と同一であるので、説明を省略する。
書込制御情報領域１２０１は、当該ブロック４０６の書込制御情報を記憶する。書込制御情報は、当該ブロック４０６の属性である。本実施の形態では、書込制御情報は、３ビットの情報とする。
具体的には、ブロック４０６が書換型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域１２０１に「１１１」を格納する。
また、ブロック４０６が書込未完了の追記型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域１２０１に「１１０」を格納する。
また、ブロック４０６が、データ保持期限の経過後であれば消去可能なデータを記憶し、且つ、書込完了の追記型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域１２０１に「０００」を格納する。
また、ブロック４０６が、データ保持期限の経過後であっても消去不可能なデータを記憶し、且つ、書込完了の追記型ブロックであれば、メモリーコントローラＭＣ０等は、当該ブロック４０６の書込制御情報領域１２０１に「１００」を格納する。
データ保持期間情報領域１２０２は、当該ブロック４０６のデータ保持期間情報を記憶する。データ保持期間情報は、例えば、データの書込年月日、データの保持期限年月日又はデータの保持期間等である。
図１４は、第３の実施の形態のメモリコントローラＭＣ０等の保持期限経過ブロック再生処理のフローチャートである。
まず、メモリコントローラＭＣ０等は、ストレージコントローラＳＣの時計を参照することによって、時刻情報を取得する。次に、取得した時刻情報をメモリ４０４に格納する（１３０１）。これによって、フラッシュメモリ・モジュールＦＭ０等は、時計をそれぞれ備える必要がなくなる。
次に、フラッシュメモリ・モジュールＦＭ０等に含まれるすべてのブロック４０６のデータ保持期間情報領域１２０２を走査することによって、データ保持期限が過ぎたブロック４０６を選択する（１３０２）。
次に、選択したブロック４０６の書込制御情報領域１２０１から、書込制御情報を抽出する。次に、抽出した書込制御情報が「０００」であるか否かを判定する（１３０３）。
書込制御情報が「０００」でないと、当該ブロック４０６がデータ保持期限の経過後であっても消去不可能なデータを記憶していると判定する。よって、そのまま本処理を終了する。
一方、書込制御情報が「０００」であると、当該ブロック４０６がデータ保持期限の経過後であれば消去可能なデータを記憶していると判定する。よって、当該ブロック４０６に記憶されているデータを消去する。そして、当該ブロック４０６を未使用ブロックとする（１３０４）。
具体的には、当該データを消去したブロック４０６の物理ブロック番号と物理管理テーブル７００の物理ブロック番号７０５とが一致するレコードを、ブロック管理テーブル７００から選択する。次に、選択したレコードの論理ブロック番号７０１に「−」を格納する。次に、選択したレコードの書込制御情報７０２に「−」を格納する。次に、選択したレコードの未使用ページ数７０３に、当該ブロックに含まれるすべてのページの数を格納する。次に、選択したレコードの消去回数７０４を増加させる。
そして、本処理を終了する。
例えば、メモリコントローラＭＣ０等は、ストレージ装置の立ち上げ時に、保持期限経過ブロック再生処理を実行する。また、一日に一回程度、保持期限経過ブロック再生処理を実行しても良い。
本実施の形態では、メモリーコントローラＭＣ０等は、データ保持期限の経過後に、消去可能なデータをブロック４０６から消去する。これによって、ストレージ装置は、記憶領域を有効に利用できる。
本発明は、様々な情報を記憶するストレージ装置に利用できる。特に、法律によって追記型（ライトワンス）の記憶装置での記憶が義務付けられている文書データを記憶するストレージ装置に利用できる。例えば、金融機関又は医療機関などの文書データを記憶するストレージ装置に利用できる。
第１の実施の形態のストレージ装置のブロック図である。 第１の実施の形態のチャネルアダプタのブロック図である。 第１の実施の形態のストレージアダプタのブロック図である。 第１の実施の形態のフラッシュメモリ・モジュールのブロック図である。 第１の実施の形態のフラッシュメモリ・モジュールのブロックの説明図である。 第１の実施の形態のフラッシュメモリ・モジュールのメモリに記憶されているページ管理テーブルの構成図である。 第１の実施の形態のフラッシュメモリ・モジュールのメモリに記憶されているブロック管理テーブルの構成図である。 第１の実施の形態のフラッシュメモリ・モジュールのメモリに記憶されている領域属性管理テーブルの構成図である。 第１の実施の形態のメモリコントローラの書込コマンド実行処理のフローチャートである。 第１の実施の形態のメモリコントローラの書込処理のフローチャートである。 第１の実施の形態のメモリコントローラの属性変更処理のフローチャートである。 第２の実施の形態のメモリコントローラの書込コマンド実行処理のフローチャートである。 第３の実施の形態のフラッシュメモリ・モジュールのブロックの説明図である。 第３の実施の形態のメモリコントローラの保持期限経過ブロック再生処理のフローチャートである。
符号の説明
ＳＣ ストレージコントローラ
ＣＡ０、ＣＡ１ チャネルアダプタ
ＣＭ０、ＣＭ１ キャッシュメモリ
ＳＡ０、ＳＡ１ ストレージアダプタ
ＦＭ０、ＦＭ１、ＦＭ２、ＦＭ３ フラッシュメモリ・モジュール
ＭＣ０、ＭＣ１、ＭＣ２、ＭＣ３ メモリコントローラ
ＭＥＭ０、ＭＥＭ１、ＭＥＭ２、ＭＥＭ３ フラッシュメモリ
Ｃ００、Ｃ０１、Ｃ０２、Ｃ０３、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｄ００、Ｄ０１、Ｄ０２、Ｄ０３、Ｄ１０、Ｄ１１、Ｄ１２、Ｄ１３ チャネル
ＮＷ０、ＮＷ１ 相互結合網
ＳＶＰ 保守端末
２１ ホストチャネル・インターフェイス
２２ キャッシュメモリ・インタフェース
２３ ネットワーク・インタフェース
２４ プロセッサ
２５ ローカルメモリ
２６ プロセッサ周辺制御部
２７ 信号線
３１ キャッシュメモリ・インタフェース
３２ ストレージチャネル・インタフェース
３３ ネットワーク・インターフェイス
３４ プロセッサ
３５ ローカルメモリ
３６ プロセッサ周辺制御部
３７ 信号線
４０１ プロセッサ
４０２ インターフェイス部
４０３ データ転送部
４０４ メモリ
４０５ フラッシュメモリ・チップ
４０６ ブロック

Claims (10)

  1. データ書換のためにブロックごとにデータを消去する不揮発性メモリを記憶媒体とし、前記不揮発性メモリにデータを入出力する制御部を備えるストレージ装置において、
    前記不揮発性メモリの記憶領域は、データの書込並びに記憶しているデータの消去及び書換ができる書換型領域と、データの１回書込ができ記憶しているデータの消去及び書換ができない追記型領域と、を含み、
    前記ブロックは、データの書込単位であるページを複数有し、
    前記追記型領域は、データが書き込まれていないページを一つ以上含む書き込みが完了していない追記型領域又はすべてのページにデータが書き込まれている書き込みが完了している追記型領域のどちらかであり、
    前記ブロックの属性は、当該ブロックが書換型領域、書き込みが完了していない追記型領域又は書き込みが完了している追記型領域のいずれに属するかを示し、
    前記制御部は、
    前記ブロックの属性に基づいて、前記書換型領域に属するブロックを判定し、
    前記判定した書換型領域に属するブロックに対してのみ、ウエアレベリング処理及びリクラメーション処理を行うことを特徴とするストレージ装置。
  2. 前記ブロックは、当該ブロックの属性を所定の領域に記憶することを特徴とする請求項１に記載のストレージ装置。
  3. 前記制御部は、書き込みが完了している追記型領域に属するブロックに対するデータの書込要求を受けると、データを書き込まずに、エラーを通知することを特徴とする請求項１に記載のストレージ装置。
  4. 前記制御部は、
    書き込みが完了していない追記型領域に属するブロックに対するデータの書込要求を受けると、データを書き込むページの属性に基づいて、当該ページにデータが書き込まれているか否かを判定し、
    当該ページにデータが書き込まれていなければ、当該ページにデータを書き込み、当該ページを含むブロックの属性を書き込みが完了していない追記型領域から書き込みが完了している追記型領域へ変更し、
    当該ページにデータが書き込まれていれば、データを書き込まずに、エラーを通知することを特徴とする請求項１に記載のストレージ装置。
  5. 前記制御部は、前記リクラメーション処理を行ったブロックの属性を、書換型領域から書き込みが完了していない追記型領域へ変更することを特徴とする請求項１に記載のストレージ装置。
  6. 前記ブロックは、当該ブロックのデータの消去回数を記憶し、
    前記制御部は、前記消去回数の多いブロックを優先して、前記リクラメーション処理を行ったブロックの属性を、書換型領域から追記型領域へ変更することを特徴とする請求項５に記載のストレージ装置。
  7. 前記制御部は、
    書換型領域に属するブロックに対するデータの書込要求を受けると、当該ブロックにデータを書き込み、
    当該ブロックの属性を、書換型領域から追記型領域へ変更することを特徴とする請求項１に記載のストレージ装置。
  8. 前記ブロックは、記憶しているデータの保持期限情報を記憶することを特徴とする請求項１に記載のストレージ装置。
  9. 前記制御部は、データの書込要求を受けると、データをブロックに書き込むと共に、当該データの保持期限情報を当該ブロックに書き込むことを特徴とする請求項８に記載のストレージ装置。
  10. 前記不揮発性メモリの記憶領域は、さらに、属性が決まっていない未使用領域を含み、
    前記制御部は、
    前記保持期限情報に基づく保持期限を過ぎたデータを記憶しているブロックから、当該データを消去し、
    当該ブロックの属性を、追記型領域から未使用領域へ変更することを特徴とする請求項８に記載のストレージ装置。
JP2005180378A 2005-06-21 2005-06-21 ストレージ装置 Active JP4688584B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005180378A JP4688584B2 (ja) 2005-06-21 2005-06-21 ストレージ装置
US11/228,345 US7613871B2 (en) 2005-06-21 2005-09-19 Storage system using a flash memory partitioned with write-once and rewritable blocks
EP06251099A EP1739565A1 (en) 2005-06-21 2006-03-01 Storage system using flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180378A JP4688584B2 (ja) 2005-06-21 2005-06-21 ストレージ装置

Publications (2)

Publication Number Publication Date
JP2007004234A JP2007004234A (ja) 2007-01-11
JP4688584B2 true JP4688584B2 (ja) 2011-05-25

Family

ID=36698746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180378A Active JP4688584B2 (ja) 2005-06-21 2005-06-21 ストレージ装置

Country Status (3)

Country Link
US (1) US7613871B2 (ja)
EP (1) EP1739565A1 (ja)
JP (1) JP4688584B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10846019B2 (en) 2017-12-06 2020-11-24 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256502A1 (de) * 2002-12-04 2004-06-24 Hyperstone Ag Speichersystem mit mehreren Speichercontrollern und Verfahren zu deren Synchronisierung
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7692682B2 (en) 2005-04-28 2010-04-06 Apple Inc. Video encoding in a video conference
KR100755700B1 (ko) * 2005-12-27 2007-09-05 삼성전자주식회사 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 그 관리방법
US20070150645A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method, system and apparatus for power loss recovery to enable fast erase time
US20080109612A1 (en) * 2006-11-02 2008-05-08 Jones Kevin M Dynamic Code Relocation for Low Endurance Memories
JP4991320B2 (ja) * 2007-01-12 2012-08-01 株式会社東芝 ホスト装置およびメモリシステム
US7689762B2 (en) * 2007-05-03 2010-03-30 Atmel Corporation Storage device wear leveling
JP5073402B2 (ja) * 2007-07-31 2012-11-14 パナソニック株式会社 メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム
US8127104B1 (en) 2007-08-06 2012-02-28 Marvell International Ltd. Alignment matrix memory copy
JP5026213B2 (ja) 2007-09-28 2012-09-12 株式会社日立製作所 ストレージ装置及びデータ重複排除方法
US8688947B1 (en) 2007-11-21 2014-04-01 Marvell International Ltd. Aligned data access
US8275927B2 (en) * 2007-12-31 2012-09-25 Sandisk 3D Llc Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
KR101454817B1 (ko) 2008-01-11 2014-10-30 삼성전자주식회사 반도체 메모리 장치 및 그것의 마모도 관리 방법
US20090198952A1 (en) 2008-02-04 2009-08-06 Apple Inc Memory Mapping Architecture
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8185706B2 (en) * 2008-04-30 2012-05-22 Apple Inc. Copyback optimization for memory system
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
JP2009282678A (ja) * 2008-05-21 2009-12-03 Hitachi Ltd フラッシュメモリモジュール及びストレージシステム
US8244959B2 (en) * 2008-11-10 2012-08-14 Atmel Rousset S.A.S. Software adapted wear leveling
WO2010103566A1 (en) * 2009-03-10 2010-09-16 Hitachi, Ltd. Storage apparatus, management apparatus, and method of controlling storage apparatus
JP5341584B2 (ja) * 2009-03-17 2013-11-13 株式会社東芝 コントローラ、及びメモリシステム
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
JP5377182B2 (ja) * 2009-09-10 2013-12-25 株式会社東芝 制御装置
US9063728B2 (en) * 2010-03-17 2015-06-23 Apple Inc. Systems and methods for handling hibernation data
JP5612508B2 (ja) * 2010-03-25 2014-10-22 パナソニック株式会社 不揮発性メモリコントローラ及び不揮発性記憶装置
JP5100789B2 (ja) * 2010-05-28 2012-12-19 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
US8612669B1 (en) 2010-06-28 2013-12-17 Western Digital Technologies, Inc. System and method for performing data retention in solid-state memory using copy commands and validity and usage data
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8909851B2 (en) 2011-02-08 2014-12-09 SMART Storage Systems, Inc. Storage control system with change logging mechanism and method of operation thereof
US20120246384A1 (en) * 2011-03-21 2012-09-27 Winbond Electronics Corp. Flash memory and flash memory accessing method
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
JP2012234482A (ja) * 2011-05-09 2012-11-29 Canon Inc 記憶制御装置及びその制御方法、並びにプログラム
US8719531B2 (en) 2011-06-14 2014-05-06 Western Digital Technologies, Inc. System and method for performing data retention that incorporates environmental conditions
US8949508B2 (en) * 2011-07-18 2015-02-03 Apple Inc. Non-volatile temporary data handling
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9046915B2 (en) * 2012-02-27 2015-06-02 Advanced Micro Devices, Inc. Circuit and method for initializing a computer system
US9298252B2 (en) 2012-04-17 2016-03-29 SMART Storage Systems, Inc. Storage control system with power down mechanism and method of operation thereof
US8949689B2 (en) 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US8966343B2 (en) 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
JP5788369B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 メモリシステム、コンピュータシステム、およびメモリ管理方法
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
KR20150015621A (ko) * 2013-07-31 2015-02-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
JPWO2015118865A1 (ja) * 2014-02-05 2017-03-23 日本電気株式会社 情報処理装置、情報処理システム及びデータアクセス方法
US9383926B2 (en) * 2014-05-27 2016-07-05 Kabushiki Kaisha Toshiba Host-controlled garbage collection
US10261725B2 (en) * 2015-04-10 2019-04-16 Toshiba Memory Corporation Storage system capable of invalidating data stored in a storage device thereof
US9588691B2 (en) * 2015-06-10 2017-03-07 Pure Storage, Inc. Dynamically managing control information in a storage device
KR102513491B1 (ko) * 2015-07-15 2023-03-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP2015222590A (ja) * 2015-07-24 2015-12-10 株式会社東芝 メモリシステム
US10420928B2 (en) 2015-12-14 2019-09-24 Medtronic, Inc. Implantable medical device having a scheme for managing storage of data
US10915441B2 (en) 2017-08-23 2021-02-09 Hitachi, Ltd. Storage system having non-volatile memory device
KR102663661B1 (ko) * 2018-12-06 2024-05-10 에스케이하이닉스 주식회사 메모리 시스템 내 저장된 데이터를 제어하는 방법 및 장치
JP2021117705A (ja) * 2020-01-24 2021-08-10 富士フイルムビジネスイノベーション株式会社 情報処理装置
JP2022143789A (ja) * 2021-03-18 2022-10-03 株式会社東芝 磁気ディスク装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001283170A (ja) * 2000-03-31 2001-10-12 Mega Chips Corp 半導体記憶装置および半導体記憶装置を用いた認証システム
JP2002163139A (ja) * 2000-11-22 2002-06-07 Sharp Corp データ管理装置およびそれを用いたデータ管理方法
JP2003122643A (ja) * 2001-07-09 2003-04-25 Matsushita Electric Ind Co Ltd コンテンツ読出装置
JP2003208352A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 書き込み回数の制限とウエアレベリングを可能にしたフラッシュメモリ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228323A (ja) * 1987-03-18 1988-09-22 Mitsubishi Electric Corp 追記型メモリカ−ドの記録方式
JP2582487B2 (ja) 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
US5479638A (en) 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
US5397834A (en) * 1993-09-03 1995-03-14 Iowa State University Research Foundation, Inc. Biodegradable thermoplastic composition of aldehyde starch and protein
US5523293A (en) * 1994-05-25 1996-06-04 Iowa State University Research Foundation, Inc. Soy protein-based thermoplastic composition for preparing molded articles
US5818771A (en) * 1996-09-30 1998-10-06 Hitachi, Ltd. Semiconductor memory device
JP3233079B2 (ja) * 1997-09-30 2001-11-26 ソニー株式会社 データ処理システム及びデータ処理方法
US7000063B2 (en) * 2001-10-05 2006-02-14 Matrix Semiconductor, Inc. Write-many memory device and method for limiting a number of writes to the write-many memory device
CA2461446A1 (en) * 2002-08-29 2004-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor memory apparatus and method for writing data into the flash memory device
JP2004310650A (ja) * 2003-04-10 2004-11-04 Renesas Technology Corp メモリ装置
US7332119B2 (en) * 2003-06-13 2008-02-19 Poet Research Biopolymer structures and components
JP2005108273A (ja) 2003-09-26 2005-04-21 Toshiba Corp 不揮発性半導体記憶装置
US20060147582A1 (en) * 2004-06-14 2006-07-06 Riebel Michael J Biopolymer and methods of making it
US20060069850A1 (en) * 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to perform a reclaim operation in a nonvolatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001283170A (ja) * 2000-03-31 2001-10-12 Mega Chips Corp 半導体記憶装置および半導体記憶装置を用いた認証システム
JP2002163139A (ja) * 2000-11-22 2002-06-07 Sharp Corp データ管理装置およびそれを用いたデータ管理方法
JP2003122643A (ja) * 2001-07-09 2003-04-25 Matsushita Electric Ind Co Ltd コンテンツ読出装置
JP2003208352A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 書き込み回数の制限とウエアレベリングを可能にしたフラッシュメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10846019B2 (en) 2017-12-06 2020-11-24 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20060288153A1 (en) 2006-12-21
JP2007004234A (ja) 2007-01-11
US7613871B2 (en) 2009-11-03
EP1739565A1 (en) 2007-01-03

Similar Documents

Publication Publication Date Title
JP4688584B2 (ja) ストレージ装置
US8037232B2 (en) Data protection method for power failure and controller using the same
US8166258B2 (en) Skip operations for solid state disks
US8621139B2 (en) Data writing method for writing data into block of multi-level cell NAND flash memory by skipping a portion of upper page addresses and storage system and controller using the same
US8001317B2 (en) Data writing method for non-volatile memory and controller using the same
JP5612514B2 (ja) 不揮発性メモリコントローラ及び不揮発性記憶装置
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US8296503B2 (en) Data updating and recovering methods for a non-volatile memory array
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
KR20100094241A (ko) 예비 블록을 포함하지 않는 불휘발성 메모리 장치
JPWO2007000862A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
KR20180130229A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
JP5180957B2 (ja) メモリコントローラ、半導体記録装置及び書き換え回数通知方法
US20090210612A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
EP2264602A1 (en) Memory device for managing the recovery of a non volatile memory
JP2012058770A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
KR100780963B1 (ko) 메모리 카드 및 메모리 카드의 구동 방법
JP4710274B2 (ja) メモリ装置、メモリ装置の制御方法およびデータ処理システム
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250