[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4687107B2 - 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法 - Google Patents

電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4687107B2
JP4687107B2 JP2004539494A JP2004539494A JP4687107B2 JP 4687107 B2 JP4687107 B2 JP 4687107B2 JP 2004539494 A JP2004539494 A JP 2004539494A JP 2004539494 A JP2004539494 A JP 2004539494A JP 4687107 B2 JP4687107 B2 JP 4687107B2
Authority
JP
Japan
Prior art keywords
conductive polymer
thin film
film transistor
receiving layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004539494A
Other languages
English (en)
Other versions
JPWO2004030072A1 (ja
Inventor
桂 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2004539494A priority Critical patent/JP4687107B2/ja
Publication of JPWO2004030072A1 publication Critical patent/JPWO2004030072A1/ja
Application granted granted Critical
Publication of JP4687107B2 publication Critical patent/JP4687107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【技術分野】
【0001】
本発明は電気回路及び電気回路の製造方法、薄膜トランジスタ及び薄膜トランジスタの製造方法に関するものである。
【背景技術】
【0002】
基板上に回路パターンを形成する方法としては、スパッタ、蒸着等の真空プロセスで、全面に導電体膜、絶縁膜、半導体膜、誘電体膜等を形成した後、フォトリソグラフィ技術で回路形状にパターニングするのが一般的である。フォトリソグラフィ技術とは、パターニングしたい薄膜上に感光性レジストを塗布し、フォトマスクを介して露光、現像した後、露出した薄膜部分をドライエッチングあるいはウエットエッチングする方法である。通常その後に、レジストを剥離し、さらなる材料を成膜してからフォトリソグラフィ工程が繰り返される。
【0003】
最近では、フォトリソグラフィを用いずにインクジェットプリンタヘッドを応用して、直接インク化した材料をパターニングする方法が試みられている。これにより、より簡便に回路パターンを形成することが可能となった。
【0004】
インクジェットヘッドを用いた既述の従来例は、インクが基板上に広がってしまい微細なパターンを形成することができなかった。すなわち、インクを基板上の所望の位置に均質に形成できなかった。
【0005】
インクが基板上に広がってしまうという課題を解決する技術としては、例えば、特開平11−274681号公報には、基板にインクの溶媒に対して吸着能を有する吸着層を設ける技術が開示されている。
【0006】
しかしながら、上述した従来技術では、インクの溶質は、吸着層の中に含浸されず、吸着層の表面に素子パターン材料を堆積させた状態となるので、立体的な回路パターンのように複雑な回路パターンの製造には適していない。
【0007】
また、従来は、吸着層の表面に堆積したインク溶質を保護するために保護膜等を設けているが、これにより、作業工程数が多くなるだけでなく、フレキシブルプリント回路やフレキシブルなディスプレイなどに使用されるポリマー支持体を用いることが難しくなる。
【0008】
更に、WO 01/47043号公報には、導電性ポリマーの水分散液をインクジェットを用いてパターニングすることによりソース電極及びドレイン電極を形成し、トップゲート型の有機薄膜トランジスタ(有機TFT)を作製する技術が開示されている。
この方法では、溶液が乾燥しパターン化が終了するまでに時間がかかり、また液滴が広がるなどしてパターニング精度が劣る欠点がある。また、チャネル領域にフォトリソグラフで形成したポリイミド皮膜を用いており、煩雑な工程が必要となり製造コストが増大するという問題があった。
【発明の開示】
【0009】
本発明は係る課題に鑑みてなされたものであり、本発明の目的は、熱処理の工程等を不要として簡便、迅速に形成することができる電子回路及び薄膜トランジスタ、更には、微細で複雑な回路パターンを有する電気回路を簡便、迅速に形成することができる電気回路の製造方法及び薄膜トランジスタの製造方法を提供するものである。
【課題を解決するための手段】
【0010】
本発明の目的は下記構成により達成される。
(1)基板上に、無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲である受容層を有し、前記受容層に含浸された導電性ポリマーを有することを特徴とする電気回路。
(2)前記電気回路が、前記基板上に、導電性材料又は半導体からなる端子を有し、前記受容層が前記端子上に隣接し、前記受容層に含浸された導電性ポリマーが前記端子と導通することで回路パターンの少なくとも一部が形成されていることを特徴とする(1)に記載の電気回路。
(3)前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする(1)または(2)に記載の電気回路。
(4)前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする前記(3)に記載の電気回路。
(5)前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする(3)に記載の電気回路。
(6)前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする(4)に記載の電気回路。
(7)前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする(1)又は(2)に記載の電気回路。
(8)前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする(7)に記載の電気回路。
(9)前記受容層が、空隙型の受容層であることを特徴とする(1)又は(2)に記載の電気回路。
(10)前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする(1)に記載の電気回路。
(11)前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする(1)に記載の電気回路。
(12)前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする(11)に記載の電気回路。
(13)前記基がポリマーにより形成されていることを特徴とする(1)又は(2)に記載の電気回路。
(14)基板上に、半導体層、前記半導体層に隣接する受容層、ゲート電極、及び前記半導体層及び前記受容層と前記ゲート電極の間に設けられたゲート絶縁層を有する薄膜トランジスタにおいて、前記薄膜トランジスタが、前記受容層に含浸した導電性ポリマーにより形成されたソース電極及び前記受容層に含浸した導電性ポリマーにより形成されたドレイン電極を有し、前記ソース電極及びドレイン電極が前記半導体層と接している薄膜トランジスタであって、前記受容層が、無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲であることを特徴とする薄膜トランジスタ。
(15)前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする(14)に記載の薄膜トランジスタ。
(16)前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする(15)に記載の薄膜トランジスタ。
(17)前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする(15)又は(16)に記載の薄膜トランジスタ。
(18)前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする(14)に記載の薄膜トランジスタ。
(19)前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする(18)に記載の薄膜トランジスタ。
(20)前記受容層が、空隙型の受容層であることを特徴とする(14)に記載の薄膜トランジスタ。
(21)前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする(14)に記載の薄膜トランジスタ。
(22)前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする(21)に記載の薄膜トランジスタ。
(23)前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする(22)に記載の薄膜トランジスタ。
(24)前記基がポリマーにより形成されていることを特徴とする(14)に記載の薄膜トランジスタ。
(25)基板上に設けられた無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲である受容層に導電性ポリマーを含浸させることにより、回路パターンの少なくとも一部を形成する工程を有することを特徴とする電気回路の製造方法。
(26)前記回路パターンの少なくとも一部を形成する工程が、導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程、及び、前記溶液又は分散液の溶媒又は分散媒を揮発させることで前記回路パターンの少なくとも一部を形成する工程を含むことを特徴とする(25)に記載の電気回路の製造方法。
(27)前記導電性ポリマーの溶液又は分散液が、前記溶媒又は分散媒として、水を30%以上有することを特徴とする(26)に記載の電気回路の製造方法。
(28)前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を5〜70質量%有することを特徴とする(26)に記載の電気回路の製造方法。
(29)前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を10〜30質量%有することを特徴とする(28)に記載の電気回路の製造方法。
(30)前記導電性ポリマーを含む溶液又は分散液が、界面活性剤を0.001〜1質量%含有することを特徴とする(26)に記載の電気回路の製造方法。
(31)前記界面活性剤がノニオン界面活性剤であることを特徴とする(30)に記載の電気回路の製造方法。
(32)前記回路パターンの少なくとも一部を形成する工程が、インクジェット法により前記導電性ポリマーを前記受容層上に射出し、前記射出された導電性ポリマーを前記受容層に含浸させることで前記回路パターンの少なくとも一部を形成する工程を含むことを特徴とする(25)に記載の電気回路の製造方法。
(33)前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程が、インクジェット法により、前記導電性ポリマーを含む溶液又は分散液を前記受容層上に射出し、前記射出された導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程を含むことを特徴とする(26)に記載の電気回路の製造方法。
(34)前記導電性ポリマーを前記受容層上に射出する際に、前記受容層の単位面積当たりの導電性ポリマーの吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする(32)に記載の電気回路の製造方法。
(35)前記導電性ポリマーの溶液又は分散液を前記受容層上に射出する際に、前記受容層の単位面積あたりの前記導電性ポリマーを含む溶液又は分散液の吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする(33)に記載の電気回路の製造方法。
(36)前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする(25)〜(35)の何れか1項に記載の電気回路の製造方法。
(37)前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする(36)に記載の電気回路の製造方法。
(38)前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする(36)に記載の電気回路の製造方法。
(39)前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする(25)〜(35)の何れか1項に記載の電気回路の製造方法。
(40)前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする(39)に記載の電気回路の製造方法。
(41)前記受容層が、空隙型の受容層であることを特徴とする(25)〜(35)の何れか1項に記載の電気回路の製造方法。
(42)前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする(25)に記載の電気回路の製造方法。
(43)前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする(25)に記載の電気回路の製造方法。
(44)前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする(43)に記載の電気回路の製造方法。
(45)前記基がポリマーにより形成されていることを特徴とする(25)〜(35)の何れか1項に記載の電気回路の製造方法。
(46)基板上に、半導体層、前記半導体層に隣接する受容層、前記受容層中に形成され前記半導体層に接するソース電極、前記受容層中に形成され前記半導体層に接するドレイン電極、ゲート電極、及び前記半導体層及び前記受容層と前記ゲート電極の間に設けられたゲート絶縁層を有する薄膜トランジスタの製造方法において、前記受容層が無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲であり、該受容層に導電性ポリマーを含浸させることで、前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。
(47)前記ソース電極及び前記ドレイン電極を形成する工程が、前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程、及び、前記溶液又は分散液の溶媒又は分散媒を揮発させることで前記ソース電極及び前記ドレイン電極を形成する工程を含むことを特徴とする(46)に記載の薄膜トランジスタの製造方法。
(48)前記導電性ポリマーの溶液又は分散液が、前記溶媒又は分散媒として、水を30%以上有することを特徴とする(47)に記載の薄膜トランジスタの製造方法。
(49)前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を5〜70質量%有することを特徴とする(47)に記載の薄膜トランジスタの製造方法。
(50)前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を10〜30質量%有することを特徴とする(49)に記載の薄膜トランジスタの製造方法。
(51)前記導電性ポリマーを含む溶液又は分散液が、界面活性剤を0.001〜1質量%有することを特徴とする(47)に記載の薄膜トランジスタの製造方法。
(52)前記界面活性剤がノニオン界面活性剤であることを特徴とする(51)に記載の薄膜トランジスタの製造方法。
(53)前記ソース電極及び前記ドレイン電極を形成する工程が、インクジェット法により前記導電性ポリマーを前記受容層上に射出し、前記射出された導電性ポリマーを前記受容層に含浸させることで前記ソース電極及び前記ドレイン電極を形成する工程を含むことを特徴とする(46)に記載の薄膜トランジスタの製造方法。
(54)前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程がインクジェット法により、前記導電性ポリマーを含む溶液又は分散液を前記受容層上に射出し、前記射出された導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程を含むことを特徴とする(47)に記載の薄膜トランジスタの製造方法。
(55)前記導電性ポリマーを前記受容層上に射出する際に、前記受容層の単位面積当たりの導電性ポリマーの吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする(53)に記載の薄膜トランジスタの製造方法。
(56)前記導電性ポリマーの溶液又は分散液を前記受容層上に射出する際に、前記受容層の単位面積あたりの前記導電性ポリマーを含む溶液又は分散液の吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする(54)に記載の薄膜トランジスタの製造方法。
(57)前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする(46)〜(56)の何れか1項に記載の薄膜トランジスタの製造方法。
(58)前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする(57)に記載の薄膜トランジスタの製造方法。
(59)前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする(57)に記載の薄膜トランジスタの製造方法。
(60)前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする(46)〜(56)の何れか1項に記載の薄膜トランジスタの製造方法。
(61)前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする(60)に記載の薄膜トランジスタの製造方法。
(62)前記受容層が、空隙型の受容層であることを特徴とする(46)〜(56)の何れか1項に記載の薄膜トランジスタの製造方法。
(63)前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする(46)に記載の薄膜トランジスタの製造方法。
(64)前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする(46)に記載の薄膜トランジスタの製造方法。
(65)前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする(64)に記載の薄膜トランジスタの製造方法。
(66)前記基がポリマーにより形成されていることを特徴とする(46)〜(56)の何れか1項に記載の薄膜トランジスタの製造方法。
【図面の簡単な説明】
【0011】
第1図
本発明の電気回路の一例の断面図を示す図である。
第2(a)図〜第2(c)図
本発明の電気回路の製造工程の一例を示す図である。
第2(d)図
本発明の電気回路の一部を示す平面図である。
第3(a)図
本発明の薄膜トランジスタの一例の断面図を示す図である。
第3(b)図
本発明の薄膜トランジスタの一例の平面図を示す図である。
第4(a)図〜第4(e)図
本発明の薄膜トランジスタの製造工程の一例を示す図である。
【発明を実施するための最良の形態】
【0012】
以下、図を用いて本発明の実施形態を詳しく説明するが本発明はこれに限定されるものではない。また、以下の説明には用語等に対する断定的な表現をしている場合があるが、本発明の好ましい例を示すもので、本発明の用語の意義や技術的な範囲を限定するものではない。なお、図の説明においては、第1図及び第2(a)図〜第2(d)図の説明で使用された符号と同じ符号のものの説明について省略されている場合があるが、特に説明がない限りは第1図及び第2(a)図〜第2(d)図の説明と同じである。
【0013】
第1図に本発明の電気回路の一例の断面図を示す。
第1図において、1は基板であり、2は受容層である。3は受容層2に導電性ポリマーを含浸させて形成した回路パターンである。4は端子であり、例えば電気回路が薄膜トランジスタの場合には、ソースバスライン、表示電極、半導体等が端子に該当する。
【0014】
第1図の電気回路は、基板1上に受容層2を有しており、この受容層2に導電性ポリマーを含浸させて回路パターン3を形成しているが、本発明の電気回路は導電性材料からなる回路パターンすべてが導電性ポリマーで形成されてなくてもよく、少なくとも一部が受容層2に導電性ポリマーを含浸させて形成された回路パターン3であればよい。導電性ポリマーは受容層2の表面に堆積せず受容層内に浸透して定着しているので、導電性ポリマーの広がりが抑えられ、微細な回路パターン3を形成することが可能となる。
【0015】
また、受容層2表面を引っ掻き等により損傷したとしても、回路パターン3は受容層に含浸されているので損傷を抑えることができる。従って、従来のように受容層表面に新たに保護膜を設ける必要がない。さらに、受容層2を設けていることで耐久性が向上していることから、アニール等の熱処理工程を不要とすることができる。従って、迅速、かつ簡便に電気回路を製造することができる。
【0016】
また、本発明の電気回路は、受容層2に導電性ポリマーを含浸させることで回路パターン3を形成しているので複雑な回路パターンを形成することができる。例えば、第2(a)図〜第2(c)図の電気回路の製造工程を示す図及び第2(d)図の電気回路の平面図のように、受容層2に回路パターン3を形成し(第2(a)図)、その上に受容層2’を設け(第2(b)図)、受容層2’上に新たな回路パターン3’を形成し、回路パターン3と回路パターン3’を結合させることにより(第2(c)図)、より複雑な回路パターン3、3’(第2(d)図)を形成することが可能となる。
【0017】
以下、本発明についてさらに詳しく説明する。
本発明に用いられる導電性ポリマーは、π共役系オリゴマー若しくはπ共役系ポリマーを含むことが好ましい。たとえばポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)などのポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェンなどのポリチオフェン類、ポリイソチアナフテンなどのポリイソチアナフテン類、ポリチェニレンビニレンなどのポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)などのポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)、ポリ(3−置換アニリン)、ポリ(2,3−置換アニリン)などのポリアニリン類、ポリアセチレンなどのポリアセチレン類、ポリジアセチレンなどのポリジアセチレン類、ポリアズレンなどのポリアズレン類、ポリピレンなどのポリピレン類、ポリカルバゾール、ポリ(N−置換カルバゾール)などのポリカルバゾール類、ポリセレノフェンなどのポリセレノフェン類、ポリフラン、ポリベンゾフランなどのポリフラン類、ポリ(p−フェニレン)などのポリ(p−フェニレン)類、ポリインドールなどのポリインドール類、ポリピリダジンなどのポリピリダジン類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのポリアセン類およびポリアセン類の炭素の一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した誘導体(トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−6,15−キノンなど)、ポリビニルカルバゾール、ポリフェニレンスルフィド、ポリビニレンスルフィドなどのポリマーや特開平11−195790に記載された多環縮合体などを用いることができる。また、これらのポリマーと同じ繰返し単位を有するたとえばチオフェン6量体であるα−セクシチオフェンα,ω−ジヘキシル−α−セクシチオフェン、α,ω−ジヘキシル−α−キンケチオフェン、α,ω−ビス(3−ブトキシプロピル)−α−セクシチオフェン、スチリルベンゼン誘導体などのオリゴマーも好適に用いることができる。
【0018】
これらのπ共役系オリゴマー及びπ共役系ポリマーのうちでも、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレンまたはこれらの置換体を繰返し単位とし、かつ該繰返し単位の数nが4〜19であるオリゴマーもしくは該繰返し単位の数nが20以上であるポリマーよりなる群から選ばれた少なくとも1種が好ましい。またこれらの繰返し単位のうち2種以上を繰返し単位として有し、且つ該繰返し単位の数nが4〜19であるオリゴマー若しくは該繰返し単位の数nが20以上であるポリマーも好ましく用いられる。特にチオフェン若しくはその置換体を含むオリゴマーまたはポリマーを用いることが好ましい。
【0019】
具体的には、ポリ(エチレンジオキシチオフェン)のポリスチレンスルホン酸錯体(PEDOT/PSS錯体)(バイエル社、Baytron P等)が挙げられる。
本発明で用いる導電性ポリマーは、上記のπ共役系オリゴマーまたはπ共役系ポリマーにドーピング処理が施された材料を用いるのが好ましい。
【0020】
前記ドーピング処理に用いられるドーパントとしては、安定性の観点から、アニオンドーパント(p型ドープ)が好ましい。また、導電性ポリマーの導電率は0.01S/cm以上とすることが好ましく、1S/cm以上とすることが更に好ましい。
【0021】
前記ドーピングとは電子授与性分子(アクセプター)または電子供与性分子(ドナー)をドーパントとして該オリゴマー又はポリマーに導入することを意味する。本発明に用いるドーパントとしてアクセプター、ドナーのいずれも使用可能である。このアクセプターとしてCl、Br、I、ICl、ICl、IBr、IFなどのハロゲン、PF、AsF、SbF、BF、BCl、BBr、SOなどのルイス酸、HF、HCl、HNO、HSO、HClO、FSOH、ClSOH、CFSOHなどのプロトン酸、酢酸、蟻酸、アミノ酸などの有機酸、FeCl、FeOCl、TiCl、ZrCl、HfCl、NbF、NbCl、TaCl、MoCl、WF、WCl、UF、LnCl(Ln=La、Ce、Nd、Pr、などのランタノイドとY)などの遷移金属化合物、Cl、Br、I、ClO 、PF 、AsF 、SbF 、BF 、スルホン酸アニオンなどの電解質アニオンなどを挙げることができる。
【0022】
またドナーとしては、Li、Na、K、Rb、Csなどのアルカリ金属、Ca、Sr、Baなどのアルカリ土類金属、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Ybなどの希土類金属、アンモニウムイオン、R、RAs、R、アセチルコリンなどをあげることができる。これらのドーパントのドーピングの方法としては、従来用いられるどのような方法も制限無く用いることができる。例えば、予めオリゴマー又はポリマーの薄膜を作製しておき、ドーパントを後で導入する方法、有機半導体の薄膜作製時にドーパントを導入する方法のいずれも使用可能である。前者の方法のドーピングとして、ガス状態のドーパントを用いる気相ドーピング、溶液あるいは液体のドーパントを該薄膜に接触させてドーピングする液相ドーピング、個体状態のドーパントを該薄膜に接触させてドーパントを拡散ドーピングする固相ドーピングの方法をあげることができる。また液相ドーピングにおいては電解を施すことによってドーピングの効率を調整することができる。
【0023】
後者の方法では、有機半導体化合物とドーパントの混合溶液あるいは分散液、または、有機半導体化合物とドーパントの錯体を含む溶液または分散液を同時に塗布、乾燥してもよい。たとえば真空蒸着法を用いる場合、有機半導体化合物とともにドーパントを共蒸着することによりドーパントを導入することができる。またスパッタリング法で薄膜を作製する場合、有機半導体化合物とドーパントの二元ターゲットを用いてスパッタリングして薄膜中にドーパントを導入させることができる。さらに他の方法として、電気化学的ドーピング、光開始ドーピング等の化学的ドーピングおよび例えば刊行物{工業材料、34巻、第4号、55頁、1986年}に示されたイオン注入法等の物理的ドーピングの何れも使用可能である。
【0024】
本発明の電気回路は、導電性ポリマーをインクジェット法により前記受容層に含浸させて回路パターンを形成することが好ましい。これにより、より簡便かつ微細に電気回路を製造することが可能となる。
【0025】
さらに、本発明においては、インクジェット法で導電性ポリマー溶液の単位面積当たりの吐出量を調整して、導電性ポリマーの含浸量を調整することで回路パターンを形成することが好ましい。ここで、含浸量とは、受容層の厚さ方向に導電性ポリマーが含浸した距離のことをいう。本発明の電気回路は、受容層に導電性ポリマーを含浸させて形成されるものであるから、例えば、前述した第1図の電気回路のように、端子4と接続させたい部分には、導電性ポリマー溶液の単位面積あたりの吐出量を多くするように調整して、導電性ポリマーの含浸量を多くして端子4に接続させ、端子4と接続させない場合には、導電性ポリマー溶液の単位面積あたりの吐出量を少なくするように調整して、導電性ポリマーの含浸量を少なくして端子4と接続しないようさせるのが好ましい。このようにすることで回路パターン3の形状にバリエーションをもたせることができ、多種多様な回路パターン3を形成することが可能となる。
【0026】
本発明においては、前記導電性ポリマーを受容層に含浸させる際に、導電性ポリマーの溶液または分散液を用いることが好ましい。溶媒または分散媒としては、水や任意の有機溶剤を用いることができるが、後述する受容層との親和性の観点から、水を30%以上含有することが好ましい。有機溶剤を用いる場合は、水溶性有機溶媒が好ましい。
【0027】
本発明で用いることのできる水溶性有機溶媒としては、例えば、アルコール類(例えば、メタノール、エタノール、プロパノール、イソプロパノール、ブタノール、イソブタノール、セカンダリーブタノール、ターシャリーブタノール、ペンタノール、ヘキサノール、シクロヘキサノール、ベンジルアルコール等)、多価アルコール類(例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、ポリエチレングリコール、プロピレングリコール、ジプロピレングリコール、ポリプロピレングリコール、ブチレングリコール、ヘキサンジオール、ペンタンジオール、グリセリン、ヘキサントリオール、チオジグリコール等)、多価アルコールエーテル類(例えば、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノブチルエーテル、エチレングリコールモノメチルエーテルアセテート、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、トリエチレングリコールモノブチルエーテル、エチレングリコールモノフェニルエーテル、プロピレングリコールモノフェニルエーテル等)、アミン類(例えば、エタノールアミン、ジエタノールアミン、トリエタノールアミン、N−メチルジエタノールアミン、N−エチルジエタノールアミン、モルホリン、N−エチルモルホリン、エチレンジアミン、ジエチレンジアミン、トリエチレンテトラミン、テトラエチレンペンタミン、ポリエチレンイミン、ペンタメチルジエチレントリアミン、テトラメチルプロピレンジアミン等)、アミド類(例えば、ホルムアミド、N,N−ジメチルホルムアミド、N,N−ジメチルアセトアミド等)、複素環類(例えば、2−ピロリドン、N−メチル−2−ピロリドン、シクロヘキシルピロリドン、2−オキサゾリドン、1,3−ジメチル−2−イミダゾリジノン等)、スルホキシド類(例えば、ジメチルスルホキシド等)、スルホン類(例えば、スルホラン等)、尿素、アセトニトリル、アセトン等が挙げられる。 好ましい水溶性有機溶媒としては、多価アルコール類が挙げられる。さらに、多価アルコールと多価アルコールエーテルを併用することが、特に好ましい。
【0028】
水溶性有機溶媒は、単独もしくは複数を併用しても良い。水溶性有機溶媒の添加量としては、総量で5〜70質量%であり、好ましくは10〜30質量%である。
【0029】
また、各種の界面活性剤を添加することができる。特にインクジェット法で導電性ポリマーの溶液または分散液を吐出する場合、界面活性剤を添加し、表面張力が30×10−3〜40×10−3N/mの範囲で用いることが好ましい。また界面活性剤はアニオンドープの導電性ポリマーを用いる場合は特にノニオン界面活性剤が好適である。さらにインクジェットを用いる場合は、導電性ポリマーの濃度を調整することにより、溶液または分散液の粘度を1〜15cpとするのが好ましい。
【0030】
インクジェット法で用いることができるインクジェットプリンタのインクジェットヘッドは、ピエゾ方式、サーマル方式等の従来使われているインクジェットヘッドを適宜用いることができる。また、オンデマンド方式でもコンティニュアス方式でも構わない。
本発明において、受容層は、導電性ポリマーを吸収して定着させる層であり、導電性ポリマーを含浸する層である。
【0031】
受容層としては大きく別けて膨潤型と空隙型の受容層を用いることができる。
膨潤型としては、水溶性バインダーを用い、例えば、ゼラチン、ゼラチン以外の水溶性ポリマー、ラテックス類、ポリウレタン類を単独もしくは併用して塗布した層であり、高いインク吸収乾燥性から受容層にはゼラチンおよびゼラチン以外の水溶性ポリマーを含有することが好ましい。
【0032】
ゼラチンとしては、動物のコラーゲンを原料としたゼラチンであれば何れでも使用できるが、豚皮、牛皮、牛骨を原料としたコラーゲンを原料としたゼラチンがより好ましい。更にゼラチンの種類としては特に制限はないが、石灰処理ゼラチン、酸処理ゼラチン、誘導体ゼラチン(例えば特公昭38−4854号、同39−5514号、同40−12237号、同42−26345号、米国特許2,525,753号、同2,594,293号、同2,614,928号、同2,763,639号、同3,118,766号、同3,132,945号、同3,186,846号、同3,312,553号、英国特許861,414号、同103,189号等に記載の誘導体ゼラチン)を単独またはそれらを組み合わせて用いることができる。酸処理ゼラチンを用いると、耐水性の点で特に有利である。
【0033】
膨潤型の受容層に好ましく用いられるゼラチン以外の水溶性ポリマーとしては例えば、ポリビニルアルコール類、ポリビニルピロリドン類、ポリビニルピリジニウムハライド、各種変性ポリビニルアルコール等のビニルホルマールおよびその誘導体(特開昭60−145879号、同60−220750号、同61−143177号、同61−235182号、同61−235183号、同61−237681号、同61−261089号参照)、ポリアクリルアミド、ポリジメチルアクリルアミド、ポリジメチルアミノアクリレート、ポリアクリル酸ソーダ、アクリル酸メタクリル酸共重合体塩、ポリメタクリル酸ソーダ、アクリル酸ビニルアルコール共重合体塩等のアクリル基を含むポリマー(特開昭60−168651号、同62−9988号等に記載)、澱粉、酸化澱粉、カルボキシル澱粉、ジアルデヒド澱粉、カチオン化澱粉、デキストリン、アルギン酸ソーダ、アラビアゴム、カゼイン、プルラン、デキストラン、メチルセルロース、エチルセルロース、カルボキシメチルセルロース、ヒドロキシプロピルセルロース等の天然高分子材料またはその誘導体(特開昭59−174382号、同60−262685号、同61−143177号、同61−181679号、同61−193879号、同61−287782号等に記載)、ポリエチレングリコール、ポリプロピレングリコール、ポリビニルエーテル、ポリグリセリン、マレイン酸アルキルビニルエーテル共重合体、マレイン酸−N−ビニルピロール共重合体、スチレン−無水マレイン酸共重合体、ポリエチレンイミン等の合成ポリマー(特開昭61−32787号、同61−237680号、同61−277483号等に記載)等を挙げることができる。これらのポリマーのうち好ましくはポリビニルピロリドン類、ポリビニルアルコール類、ポリアルキレンオキサイド類である。
【0034】
空隙型としては、微粒子及び水溶性バインダーを混合して塗布したものが好ましい。
本発明で用いることのできる微粒子としては、無機粒子や有機粒子を用いることができるが、特には、微粒子が容易に得やすいことから無機粒子が好ましい。そのような無機粒子としては、例えば、軽質炭酸カルシウム、重質炭酸カルシウム、炭酸マグネシウム、カオリン、クレー、タルク、硫酸カルシウム、硫酸バリウム、二酸化チタン、酸化亜鉛、水酸化亜鉛、硫化亜鉛、炭酸亜鉛、ハイドロタルサイト、珪酸アルミニウム、ケイソウ土、珪酸カルシウム、珪酸マグネシウム、合成非晶質シリカ、コロイダルシリカ、アルミナ、コロイダルアルミナ、擬ベーマイト、水酸化アルミニウム、リトポン、ゼオライト、水酸化マグネシウム等の白色無機顔料等を挙げることができる。上記無機粒子は、1次粒子のまま用いても、また、2次凝集粒子を形成した状態で使用することもできる。
【0035】
本発明においては、無機粒子として、アルミナ、擬ベーマイト、コロイダルシリカもしくは気相法により合成された微粒子シリカが好ましく、気相法で合成された微粒子シリカが、特に好ましい。この気相法で合成されたシリカは、表面がAlで修飾されたものであっても良い。表面がAlで修飾された気相法シリカのAl含有率は、シリカに対して質量比で0.05〜5%のものが好ましい。
【0036】
上記無機粒子の粒径は、いかなる粒径のものも用いることができるが、平均粒径が1μm以下であることが好ましい。特には、0.2μm以下が好ましく、0.1μm以下が最も好ましい。粒径の下限は特に限定されないが、無機粒子の製造上の観点から、概ね0.003μm以上、特に0.005μm以上が好ましい。
【0037】
上記無機粒子の平均粒径は、多孔質層の断面や表面を電子顕微鏡で観察し、100個の任意の粒子の粒径を求めて、その単純平均値(個数平均)として求められる。ここで、個々の粒径は、その投影面積に等しい円を仮定した時の直径で表したものである。
上記微粒子は、1次粒子のままで、あるいは2次粒子もしくはそれ以上の高次凝集粒子で多孔質皮膜中に存在していても良いが、上記の平均粒径は、電子顕微鏡で観察したときに多孔質層中で独立の粒子を形成しているものの粒径を言う。
【0038】
上記微粒子の水溶性塗布液における含有量は、5〜40質量%であり、特に7〜30質量%が好ましい。
【0039】
空隙型の受容層に含有される親水性バインダーとしては、特に制限はなく、従来公知の親水性バインダーを用いることができ、例えば、ゼラチン、ポリビニルピロリドン、ポリエチレンオキシド、ポリアクリルアミド、ポリビニルアルコール等を用いることができるが、ポリビニルアルコールが特に好ましい。
【0040】
ポリビニルアルコールは、無機粒子との相互作用を有しており、無機粒子に対する保持力が特に高く、更に、吸湿性の湿度依存性が比較的小さなポリマーである。本発明で好ましく用いられるポリビリルアルコールとしては、ポリ酢酸ビニルを加水分解して得られる通常のポリビニルアルコールの他に、末端をカチオン変性したポリビニルアルコールやアニオン性基を有するアニオン変性ポリビニルアルコール等の変性ポリビニルアルコールも含まれる。
【0041】
酢酸ビニルを加水分解して得られるポリビニルアルコールは、平均重合度が300以上のものが好ましく用いられ、特に平均重合度が1000〜5000のものが好ましく用いられる。ケン化度は、70〜100%のものが好ましく、80〜99.5%のものが特に好ましい。
【0042】
カチオン変成ポリビニルアルコールとしては、例えば、特開昭61−10483号に記載されているような、第1〜3級アミノ基や第4級アンモニウム基を上記ポリビニルアルコールの主鎖または側鎖中に有するポリビニルアルコールであり、これらはカチオン性基を有するエチレン性不飽和単量体と酢酸ビニルとの共重合体をケン化することにより得られる。
【0043】
カチオン性基を有するエチレン性不飽和単量体としては、例えば、トリメチル−(2−アクリルアミド−2,2−ジメチルエチル)アンモニウムクロライド、トリメチル−(3−アクリルアミド−3,3−ジメチルプロピル)アンモニウムクロライド、N−ビニルイミダゾール、N−ビニル−2−メチルイミダゾール、N−(3−ジメチルアミノプロピル)メタクリルアミド、ヒドロキシルエチルトリメチルアンモニウムクロライド、トリメチル−(3−メタクリルアミドプロピル)アンモニウムクロライド、N−(1,1−ジメチル−3−ジメチルアミノプロピル)アクリルアミド等が挙げられる。
【0044】
カチオン変性ポリビニルアルコールのカチオン変性基含有単量体の比率は、酢酸ビニルに対して0.1〜10モル%、好ましくは0.2〜5モル%である。
【0045】
アニオン変性ポリビニルアルコールは、例えば、特開平1−206088号公報に記載されているアニオン性基を有するポリビニルアルコール、特開昭61−237681号、および同63−307979号公報に記載されているビニルアルコールと水溶性基を有するビニル化合物との共重合体、及び特開平7−285265号公報に記載されている水溶性基を有する変性ポリビニルアルコールが挙げられる。
【0046】
また、ノニオン変性ポリビニルアルコールとしては、例えば、特開平7−9758号公報に記載されているポリアルキレンオキサイド基をビニルアルコールの一部に付加したポリビニルアルコール誘導体、特開平8−25795号公報に記載されている疎水性基を有するビニル化合物とビニルアルコールとのブロック共重合体等が挙げられる。
【0047】
ポリビニルアルコールは、重合度や変性の種類違いなどの2種類以上を併用することもできる。特に、重合度が2000以上のポリビニルアルコールを使用する場合には、予め、無機粒子分散液に重合度が1000以下のポリビニルアルコールを無機粒子に対して0.05〜10質量%、好ましくは0.1〜5質量%添加してから、重合度が2000以上のポリビニルアルコールを添加すると、著しい増粘が無く好ましい。
【0048】
空隙型の受容層の親水性バインダーに対する微粒子の比率は、質量比で2〜20倍であることが好ましい。質量比が2倍未満である場合には、多孔質層の空隙率が低下し、充分な空隙容量が得にくくなるだけでなく、過剰の親水性バインダーがインクジェット記録時に膨潤して空隙を塞ぎ、導電性ポリマーの吸収速度を低下させる要因となる。一方、この比率が20倍を越える場合には、多孔質層を厚膜で塗布した際に、ひび割れが生じやすくなり好ましくない。特に好ましい親水性バインダーに対する微粒子の比率は、2.5〜12倍、最も好ましくは3〜10倍である。
【0049】
本発明の電気回路は、受容層が空隙型の受容層であることが好ましい。空隙型の受容層を用いることで、導電性ポリマー溶液または分散液の含浸の速度が大きくなり、パターニングの精度を向上させることができる。また、膨潤型に比較し、含浸部の導電率が向上する。更に導電性ポリマーの性質に応じて、微粒子、親水性バインダーを適宜選択することができ、導電性ポリマーを含浸度の調整を容易にすることができる。
【0050】
受容層の膜厚は、0.05μm〜50μmの範囲が好ましく、0.5μm〜20μmの範囲が更に好ましい。
【0051】
本発明の電気回路に用いられる基板は、ガラス、高融点樹脂、シリコン、金属製のフィルム等の従来基板として用いられる材料を用いることができるのはもちろん、本発明の電気回路は、受容層を設けることで耐久性が向上し、高温でのアニールの工程を省略することが可能となることから、基板として各種ポリマーを用いることができる。基板にポリマーを用いることにより、例えばフレキシブルプリント回路やフレキシブルなディスプレイ等に用いられる電気回路等への応用が可能となる。
【0052】
用いることができるポリマーとしては、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル類、ポリ塩化ビニリデン、ポリビニルアルコール、ポリエチレンビニルアルコール、シンジオタクティックポリスチレン、ポリエチレン、ポリプロピレン、セロファン、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリスルホン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリアミド、ポリカーボネート(PC)、ノルボルネン樹脂、ポリメチルペンテン、フッ素樹脂、ナイロン、ポリメチルメタクリレート、アクリル或いはポリアリレート類、セルローストリアセテート(TAC)、セルロースジアセテート、セルロースアセテートプロピオネート(CAP)セルロースアセテートブチレート、セルロースアセテートフタレート、セルロースナイトレート等のセルロースエステル類又はそれらの誘導体、等からなるフィルム等が挙げられる。
【0053】
これらのポリマーのフィルムは公知の表面処理、表面コートを行うことができる。例えば酸化ケイ素と酸化アルミニウムの共蒸着膜や、大気圧プラズマ法等による酸化ケイ素と酸化アルミニウムなどの金属酸化物の混合膜あるいは多層複合膜を、ガスバリア層として形成させても良い。またアルミニウムなどの金属薄膜を蒸着したフィルム等をラミネートして複合フィルムを用いてもよいし、フィルム中に金属酸化物微粒子を含有させてもよい。このように、プラスチックフィルムを用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができるとともに、衝撃に対する耐性を向上できる。
【0054】
本発明において導電性材料からなる回路パターンとは、導電性材料からなる電極または配線のパターンのことを指すが、本発明はこれらに限定されるものではなく、その他に電気回路において導電性材料からなる部材が存在し、それらが導電性ポリマーで形成することが可能である部材であれば、それらを含めてもよい。
【0055】
次に本発明の薄膜トランジスタについて説明する。
第3(a)図に本発明の薄膜トランジスタの一例の断面図、第3(b)図に本発明の薄膜トランジスタの一例の平面図を示す。
第3図において、1は基板であり、2は受容層である。3aはソース電極であり、3bはドレイン電極である。4aは、半導体であり、4bはソースバスラインであり、4cは画素電極である。画素電極は、センサーなどの入力電力、ディスプレイなどのアドレス電極または出力電極として用いることができる。5はゲート電極である。6はゲート電極5と、半導体層4a、ソースバスライン4b、表示電極4cとを絶縁するゲート絶縁層である。基板1、受容層2には前述した基板、受容層を用いることができる。
本発明の薄膜トランジスタは、受容層2に導電性ポリマーを含浸させて回路パターンであるソース電極3a、ドレイン電極3bを形成している。導電性ポリマーは受容層2の表面に堆積せず受容層内に浸透して定着しているので、導電性ポリマーの広がりが抑えられ、微細で複雑なソース電極3a、ドレイン電極3bを形成することが可能である。
【0056】
また、受容層2表面の引っ掻き等により損傷したとしても、本発明の薄膜トランジスタは、ソース電極3a、ドレイン電極3bが受容層に含浸されているので損傷が抑えられるので、従来のように受容層表面に新たに保護膜を設ける必要がない。さらに、受容層2を設けていることで耐久性が向上していることから、アニール等の熱処理工程を不要とすることができる。従って、迅速、かつ簡便に薄膜トランジスタを製造することができる。
本発明の薄膜トランジスタでは、受容層2に導電性ポリマーを含浸させてソース電極3a、ドレイン電極3bを形成しているが、導電性ポリマーは前述した導電性ポリマーを用いることができる。
【0057】
以下に本発明の薄膜トランジスタをさらに詳しく説明する。
本発明の薄膜トランジスタは、導電性ポリマーをインクジェット法により前記受容層に含浸させてソース電極、ドレイン電極を形成することが好ましい。これにより、より簡便に精度よく薄膜トランジスタを製造することが可能となる。
【0058】
ソース電極及びドレイン電極の厚みとしては、前記受容層に含浸されている限り特に制限はないが、好ましくは0.05〜50μmであり、更に好ましくは0.5〜20μmである。
【0059】
さらに、本発明の薄膜トランジスタでは、インクジェット法で受容層の単位面積当たりの導電性ポリマー溶液の吐出量を調整することで、導電性ポリマーの含浸量を調整してソース電極、ドレイン電極を形成することが好ましい。これにより、多種多様なソース電極、ドレイン電極を形成することが可能となる。
【0060】
本発明の薄膜トランジスタは、受容層が空隙型の受容層であることが好ましい。空隙型の受容層を用いることで、導電性ポリマーの性質に応じて微粒子、親水性バインダーを適宜選択することができ、導電性ポリマーの含浸度の調整を容易とすることができる。
本発明の薄膜トランジスタに用いられる基板は、受容層を設けることで耐久性が向上するため、高温でのアニールの工程を省略することが可能となることから基板として各種ポリマーを用いることができる。これにより、例えばフレキシブルプリント回路やフレキシブルなディスプレイ等に用いられる電気回路等への応用が可能となる。ポリマーは前述したものを用いることができる。
【0061】
本発明の薄膜トランジスタのゲート電極、さらに、ソースバスライン、画素電極に用いられる電極材料としては、導電性材料であれば特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、酸化スズ・アンチモン、酸化インジウム・スズ(ITO)、フッ素ドープ酸化亜鉛、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペーストおよびカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチウム/アルミニウム混合物等が用いられるが、特に、白金、金、銀、銅、アルミニウム、インジウム、ITOおよび炭素が好ましい。
【0062】
ゲート電極、ソースバスライン、表示電極の形成方法としては、上記を原料として蒸着やスパッタリング等の方法を用いて形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、アルミニウムや銅などの金属箔上に熱転写、インクジェット等により、レジストを形成しエッチングする方法がある。また導電性ポリマーの溶液あるいは分散液、導電性微粒子分散液等を直接インクジェット法によりパターニングしてもよいし、塗工膜からリソグラフやレーザーアブレーションなどにより形成してもよい。さらに導電性ポリマーや導電性微粒子を含むインク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングする方法も用いることができる。
【0063】
本発明の薄膜トランジスタのゲート絶縁層には種々の絶縁膜を用いることができるが、特に、比誘電率の高い無機酸化物皮膜が好ましい。無機酸化物としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウムなどが挙げられる。それらのうち好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンである。窒化ケイ素、窒化アルミニウム等の無機窒化物や酸窒化物も好適に用いることができる。
【0064】
上記皮膜の形成方法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法などのドライプロセスや、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法などの塗布による方法、印刷やインクジェットなどのパターニングによる方法などのウェットプロセスが挙げられ、材料に応じて使用できる。
【0065】
ウェットプロセスは、無機酸化物の微粒子を、任意の有機溶剤あるいは水に必要に応じて界面活性剤などの分散補助剤を用いて分散した液を塗布、乾燥する方法や、酸化物前駆体、例えばアルコキシド体の溶液を塗布、乾燥する、いわゆるゾルゲル法が用いられる。
これらのうち好ましいのは、大気圧プラズマ法である。
【0066】
大気圧下でのプラズマ製膜処理によるゲート絶縁層の形成方法は、大気圧または大気圧近傍の圧力下で放電し、反応性ガスをプラズマ励起し、基材上に薄膜を形成する処理で、その方法については特開平11−61406、同11−133205、特開2000−121804、同2000−147209、同2000−185362等に記載されている。これによって高機能性の薄膜を、生産性高く形成することができる。
【0067】
また有機化合物皮膜としては、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリアクリロニトリル、ポリメタクリロニトリル、あるいはアクリロニトリル成分またはメタクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、およびシアノエチルプルラン等を用いることもできる。
【0068】
有機化合物皮膜の形成法としては、前記ウェットプロセスが好ましい。
無機酸化物皮膜と有機酸化物皮膜は積層して併用することができる。またこれら絶縁膜の膜厚としては、一般に50nm〜3μm、好ましくは、100nm〜1μmである。
【0069】
本発明の薄膜トランジスタの半導体層に用いられる材料としては、アモルファスシリコン、ポリシリコンなどの半導体材料や、公知の有機半導体材料を用いることができる。有機半導体材料としては、前述のπ共役系ポリマーおよびオリゴマーや、ペンタセンなどのアセン類、銅フタロシアニンや特開平11−251601に記載のフッ素置換銅フタロシアニンなどの金属フタロシアニン類、ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N’−ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミドとともに、N,N’−ビス(1H,1H−ペルフルオロオクチル)、N,N’−ビス(1H,1H−ペルフルオロブチル)及びN,N’−ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、及びアントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、メロシアニン色素類、ヘミシアニン色素類などの色素、テトラチアフルバレン(TTF)−テトラシアノキノジメタン(TCNQ)錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体、などの有機分子錯体などがあげられる。さらにポリシラン、ポリゲルマンなどのσ共役系ポリマーや特開2000−260999に記載の有機・無機混成材料、C60、C70等のフラーレン類、SWNTなどのカーボンナノチューブ等も用いることができる。
【0070】
支持体にポリマー基板を用いる場合、低温プロセスを可能にする有機半導体材料を用いることが好ましい。
【0071】
本発明においては、半導体層に、前述のドーピング処理を施してもよい。
これら半導体層の薄膜の作製法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法およびLB法等が挙げられ、材料に応じて使用できる。ただし、この中で生産性の点で、半導体材料の溶液をもちいて簡単かつ精密に薄膜が形成できるスピンコート法、ブレードコート法、ディップコート法、ロールコート法、バーコート法、ダイコート法等が好ましい。これら半導体からなる薄膜の膜厚としては、特に制限はないが、得られたトランジスタの特性は有機半導体からなる活性層の膜厚に大きく左右される場合が多く、その膜厚は、有機半導体により異なる。一般に1μm以下、特に10〜300nmが好ましく、20〜100nmがより好ましい。
【0072】
また、本発明における薄膜トランジスタの総膜厚は特に制限はないが、0.1〜50μmの範囲であることが好ましく、0.5〜10μmの範囲であることが更に好ましい。
【実施例】
【0073】
本発明の実施例を以下に示すが、本発明は以下の実施例に限定されるものではない。なお、以下の薄膜トランジスタの製造工程には第4図を用いる。
【0074】
実施例1
まず、基板1として厚さ200μmのPESフィルムを用い、該フィルム上にスパッタ法で厚さ200nmのアルミニウムを製膜し、フォトリソグラフィ法によりゲート電極5にパターン化する。第4(a)図。さらにゲート絶縁層6として厚さ200nmの酸化珪素被膜を下記条件の大気圧プラズマ法にて形成する(第4(b)図)。なお、このときのフィルムの温度は180℃とした。
(使用ガス)
不活性ガス:ヘリウム 98.25体積%
反応性ガス:酸素ガス 1.5体積%
反応性ガス:テトラエトキシシラン蒸気(ヘリウムガスにてバブリング)
0.25体積%
(放電条件)
放電電力:10W/cm
さらに、酸化珪素皮膜上に、プラズマ法により撥水処理を行った。
さらに、ゲート絶縁層6上に、半導体層4aとしてペンタセンを、厚さ50nmとなるようにマスクを通して加熱蒸着により成膜し、さらにソースバスライン4b、画素電極4cをそれぞれ厚さ1μmとなるように、市販の銀ペーストをスクリーン印刷法にて形成した(第4(c)図)。
【0075】
形成したソースバスライン4b、半導体層4a、画素電極4cを覆うように、以下の組成からなる塗工液1をワイヤーバーにて塗工・乾燥して、膜厚5μmの受容層を形成する(第4(d)図)。受容層は全面に塗布してもよいが、ソースバスライン4bと画素電極4cにまたがって塗布されていればどのように塗布してもよい。
(塗工液1)
コロイダルシリカ(日産化学工業製 1次粒子径10〜20nm、20%水分散液)3kg中に、気相法シリカである日本アエロジル社製AEROSIL300(1次粒子径7nm)0.6kgを吸引分散した後、純粋を加えて7Lの分散液を調整した。さらにホウ酸27gとホウ砂23gを含有する水溶液0.7Lを添加し、消泡剤(SN381 サンノプコ社製)を1g添加した。高圧ホモジナイザーで2.45×10Paの圧力で2回分散し、シリカ混合水分散液を調整した。このシリカ混合水分散液1Lに、40℃で撹拌しながら、ポリビニルアルコールの5%水溶液1Lを混合し、受容層の塗工液を調整した。
次に導電性ポリマー溶液として、PEDOT/PSS錯体の水分散液(バイエル製、Baytron P)を水で2倍に希釈し、ノニオン界面活性剤(ポリオキシエチレンアルキルエーテル)を0.05質量%添加し、調整した。
【0076】
そして、ピエゾ方式のインクジェットヘッドを用いて吐出して、受容層2に含浸させ乾燥させることで、ソース電極3a、ドレイン電極3bを形成させ、薄膜トランジスタを作製した(第4(e)図)。実効的なチャネル長は20μm、チャネル幅は200μmであった。
【0077】
この薄膜トランジスタはpチャネルのエンハンスメント型FET(FIELD−EFFECT TRANSISTOR)として良好に駆動し、飽和領域におけるキャリア移動度は、0.4cm/Vsであった。
【0078】
実施例2
受容層として、ポリビニルアルコール(PVA)の水溶液を用いて、厚さ5μmのPVA層を形成した以外は、実施例1と同様に薄膜トランジスタを作製した。飽和領域におけるキャリア移動度は、0.08cm/Vsであった。
【0079】
<比較例>
受容層を形成しなかった以外は、実施例1と同様に薄膜トランジスタを作製したが、ソース電極3aとドレイン電極3bがショートし、動作しなかった。
このように、受容層2に導電性ポリマーを含浸させて回路パターンであるソース電極3a、ドレイン電極3bを形成して薄膜トランジスタを製造すると、導電性ポリマーは受容層の表面に堆積せず受容層内に浸透して定着しているので、導電性ポリマーの広がりが抑えられ、微細で複雑なソース電極3a、ドレイン電極3bを形成することが可能である。また、受容層2表面の引っ掻き等により損傷したとしても、ソース電極3a、ドレイン電極3bが受容層に含浸されているので損傷が抑えられる。従って、従来のように受容層表面に新たに保護膜を設ける必要がないため、迅速、かつ簡便に薄膜トランジスタを製造することができる。
【発明の効果】
【0080】
本発明により、熱処理の工程等を不要として簡便、迅速に形成することができる電子回路及び薄膜トランジスタ、更には、微細で複雑な回路パターンを有する電気回路を簡便、迅速に形成することができる電気回路の製造方法及び薄膜トランジスタの製造方法を提供することができた。

Claims (66)

  1. 基板上に、無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲である受容層を有し、前記受容層に含浸された導電性ポリマーを有することを特徴とする電気回路。
  2. 前記電気回路が、前記基板上に、導電性材料又は半導体からなる端子を有し、前記受容層が前記端子に隣接し、前記受容層に含浸された導電性ポリマーが前記端子と導通することで回路パターンの少なくとも一部が形成されていることを特徴とする請求項1に記載の電気回路。
  3. 前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする請求項1又は2に記載の電気回路。
  4. 前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする請求項3に記載の電気回路。
  5. 前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする請求項3に記載の電気回路。
  6. 前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする請求項4に記載の電気回路。
  7. 前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする請求項1又は2に記載の電気回路。
  8. 前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする請求項7に記載の電気回路。
  9. 前記受容層が、空隙型の受容層であることを特徴とする請求項1又は2に記載の電気回路。
  10. 前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする請求項1に記載の電気回路。
  11. 前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする請求項1に記載の電気回路。
  12. 前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする請求項11に記載の電気回路。
  13. 前記基がポリマーにより形成されていることを特徴とする請求項1又は2に記載の電気回路。
  14. 基板上に、半導体層、前記半導体層に隣接する受容層、ゲート電極、及び前記半導体層及び前記受容層と前記ゲート電極の間に設けられたゲート絶縁層を有する薄膜トランジスタにおいて、前記薄膜トランジスタが、前記受容層に含浸した導電性ポリマーにより形成されたソース電極及び前記受容層に含浸した導電性ポリマーにより形成されたドレイン電極を有し、前記ソース電極及びドレイン電極が前記半導体層と接している薄膜トランジスタであって、前記受容層が、無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲であることを特徴とする薄膜トランジスタ。
  15. 前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする請求項14に記載の薄膜トランジスタ。
  16. 前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする請求項15に記載の薄膜トランジスタ。
  17. 前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする請求項15又は16に記載の薄膜トランジスタ。
  18. 前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする請求項14に記載の薄膜トランジスタ。
  19. 前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする請求項18に記載の薄膜トランジスタ。
  20. 前記受容層が、空隙型の受容層であることを特徴とする請求項14に記載の薄膜トランジスタ。
  21. 前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする請求項14に記載の薄膜トランジスタ。
  22. 前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする請求項21に記載の薄膜トランジスタ。
  23. 前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする請求項22に記載の薄膜トランジスタ。
  24. 前記基がポリマーにより形成されていることを特徴とする請求項14に記載の薄膜トランジスタ。
  25. 基板上に設けられた無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲である受容層に導電性ポリマーを含浸させることにより、回路パターンの少なくとも一部を形成する工程を有することを特徴とする電気回路の製造方法。
  26. 前記回路パターンの少なくとも一部を形成する工程が、導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程、及び、前記溶液又は分散液の溶媒又は分散媒を揮発させることで前記回路パターンの少なくとも一部を形成する工程を含むことを特徴とする請求項25に記載の電気回路の製造方法。
  27. 前記導電性ポリマーの溶液又は分散液が、前記溶媒又は分散媒として、水を30%以上有することを特徴とする請求項26に記載の電気回路の製造方法。
  28. 前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を5〜70質量%有することを特徴とする請求項26に記載の電気回路の製造方法。
  29. 前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を10〜30質量%有することを特徴とする請求項28に記載の電気回路の製造方法。
  30. 前記導電性ポリマーを含む溶液又は分散液が、界面活性剤を0.001〜1質量%含有することを特徴とする請求項26に記載の電気回路の製造方法。
  31. 前記界面活性剤がノニオン界面活性剤であることを特徴とする請求項30に記載の電気回路の製造方法。
  32. 前記回路パターンの少なくとも一部を形成する工程が、インクジェット法により前記導電性ポリマーを前記受容層上に射出し、前記射出された導電性ポリマーを前記受容層に含浸させることで前記回路パターンの少なくとも一部を形成する工程を含むことを特徴とする請求項25に記載の電気回路の製造方法。
  33. 前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程が、インクジェット法により、前記導電性ポリマーを含む溶液又は分散液を前記受容層上に射出し、前記射出された導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程を含むことを特徴とする請求項26に記載の電気回路の製造方法。
  34. 前記導電性ポリマーを前記受容層上に射出する際に、前記受容層の単位面積当たりの導電性ポリマーの吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする請求項32に記載の電気回路の製造方法。
  35. 前記導電性ポリマーの溶液又は分散液を前記受容層上に射出する際に、前記受容層の単位面積あたりの前記導電性ポリマーを含む溶液又は分散液の吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする請求項33に記載の電気回路の製造方法。
  36. 前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする請求項25〜35の何れか1項に記載の電気回路の製造方法。
  37. 前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする請求項36に記載の電気回路の製造方法。
  38. 前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする請求項36に記載の電気回路の製造方法。
  39. 前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする請求項25〜35の何れか1項に記載の電気回路の製造方法。
  40. 前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする請求項39に記載の電気回路の製造方法。
  41. 前記受容層が、空隙型の受容層であることを特徴とする請求項25〜35の何れか1項に記載の電気回路の製造方法。
  42. 前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする請求項25に記載の電気回路の製造方法。
  43. 前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする請求項25に記載の電気回路の製造方法。
  44. 前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする請求項43に記載の電気回路の製造方法。
  45. 前記基がポリマーにより形成されていることを特徴とする請求項25〜35の何れか1項に記載の電気回路の製造方法。
  46. 基板上に、半導体層、前記半導体層に隣接する受容層、前記受容層中に形成され前記半導体層に接するソース電極、前記受容層中に形成され前記半導体層に接するドレイン電極、ゲート電極、及び前記半導体層及び前記受容層と前記ゲート電極の間に設けられたゲート絶縁層を有する薄膜トランジスタの製造方法において、前記受容層が無機粒子及び親水性バインダーを含有し、無機粒子と親水性バインダーの質量比が2:1〜20:1の範囲であり、該受容層に導電性ポリマーを含浸させることで、前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。
  47. 前記ソース電極及び前記ドレイン電極を形成する工程が、前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程、及び、前記溶液又は分散液の溶媒又は分散媒を揮発させることで前記ソース電極及び前記ドレイン電極を形成する工程を含むことを特徴とする請求項46に記載の薄膜トランジスタの製造方法。
  48. 前記導電性ポリマーの溶液又は分散液が、前記溶媒又は分散媒として、水を30%以上有することを特徴とする請求項47に記載の薄膜トランジスタの製造方法。
  49. 前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を5〜70質量%有することを特徴とする請求項47に記載の薄膜トランジスタの製造方法。
  50. 前記導電性ポリマーを含む溶液又は分散液が、前記溶媒又は分散媒として、水溶性有機溶媒を10〜30質量%有することを特徴とする請求項49に記載の薄膜トランジスタの製造方法。
  51. 前記導電性ポリマーを含む溶液又は分散液が、界面活性剤を0.001〜1質量%有することを特徴とする請求項47に記載の薄膜トランジスタの製造方法。
  52. 前記界面活性剤がノニオン界面活性剤であることを特徴とする請求項51に記載の薄膜トランジスタの製造方法。
  53. 前記ソース電極及び前記ドレイン電極を形成する工程が、インクジェット法により前記導電性ポリマーを前記受容層上に射出し、前記射出された導電性ポリマーを前記受容層に含浸させることで前記ソース電極及び前記ドレイン電極を形成する工程を含むことを特徴とする請求項46に記載の薄膜トランジスタの製造方法。
  54. 前記導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程がインクジェット法により、前記導電性ポリマーを含む溶液又は分散液を前記受容層上に射出し、前記射出された導電性ポリマーを含む溶液又は分散液を前記受容層に含浸させる工程を含むことを特徴とする請求項47に記載の薄膜トランジスタの製造方法。
  55. 前記導電性ポリマーを前記受容層上に射出する際に、前記受容層の単位面積当たりの導電性ポリマーの吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする請求項53に記載の薄膜トランジスタの製造方法。
  56. 前記導電性ポリマーの溶液又は分散液を前記受容層上に射出する際に、前記受容層の単位面積あたりの前記導電性ポリマーを含む溶液又は分散液の吐出量を調整することで、前記受容層に含浸される導電性ポリマーの量を調整することを特徴とする請求項54に記載の薄膜トランジスタの製造方法。
  57. 前記導電性ポリマーが、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン又はこれらの置換体を繰返し単位とし、且つ、該繰返し単位の数が4〜19のオリゴマー又は該繰返し単位の数が20以上であるポリマーを含むことを特徴とする請求項46〜56の何れか1項に記載の薄膜トランジスタの製造方法。
  58. 前記導電性ポリマーが、チオフェン若しくはその置換体を繰返し単位として有するオリゴマー又はポリマーを含むことを特徴とする請求項57に記載の薄膜トランジスタの製造方法。
  59. 前記導電性ポリマーが、ドーパントをドープされた前記オリゴマー又は前記ポリマーを含むことを特徴とする請求項57に記載の薄膜トランジスタの製造方法。
  60. 前記導電性ポリマーの導電率が、0.01S/cm以上であることを特徴とする請求項46〜56の何れか1項に記載の薄膜トランジスタの製造方法。
  61. 前記導電性ポリマーの導電率が、1S/cm以上であることを特徴とする請求項60に記載の薄膜トランジスタの製造方法。
  62. 前記受容層が、空隙型の受容層であることを特徴とする請求項46〜56の何れか1項に記載の薄膜トランジスタの製造方法。
  63. 前記無機粒子が、気相法により合成されたシリカ粒子であることを特徴とする請求項46に記載の薄膜トランジスタの製造方法。
  64. 前記無機粒子の平均粒径が0.003〜0.2μmであることを特徴とする請求項46に記載の薄膜トランジスタの製造方法。
  65. 前記無機粒子の平均粒径が0.005〜0.1μmであることを特徴とする請求項64に記載の薄膜トランジスタの製造方法。
  66. 前記基がポリマーにより形成されていることを特徴とする請求項46〜56の何れか1項に記載の薄膜トランジスタの製造方法。
JP2004539494A 2002-09-25 2003-09-24 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法 Expired - Fee Related JP4687107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004539494A JP4687107B2 (ja) 2002-09-25 2003-09-24 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002278599 2002-09-25
JP2002278599 2002-09-25
PCT/JP2003/012140 WO2004030072A1 (ja) 2002-09-25 2003-09-24 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
JP2004539494A JP4687107B2 (ja) 2002-09-25 2003-09-24 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2004030072A1 JPWO2004030072A1 (ja) 2006-01-26
JP4687107B2 true JP4687107B2 (ja) 2011-05-25

Family

ID=32040431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004539494A Expired - Fee Related JP4687107B2 (ja) 2002-09-25 2003-09-24 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US7910469B2 (ja)
EP (1) EP1544905A4 (ja)
JP (1) JP4687107B2 (ja)
AU (1) AU2003275533A1 (ja)
WO (1) WO2004030072A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277169B1 (en) * 1997-02-24 2001-08-21 Superior Micropowders Llc Method for making silver-containing particles
WO2004068536A2 (en) * 2003-01-30 2004-08-12 University Of Cape Town A thin film semiconductor device and method of manufacturing a thin film semiconductor device
KR100586659B1 (ko) * 2004-04-01 2006-06-07 주식회사 디피아이 솔루션스 유기 전극 코팅용 조성물 및 이를 이용한 고투명성 유기전극의 제조방법
JP4541030B2 (ja) * 2004-05-25 2010-09-08 三菱電機株式会社 配線基板および配線基板の形成方法
JP2006019673A (ja) * 2004-06-04 2006-01-19 Mitsui Chemicals Inc 半導体材料の改質方法,薄膜および半導体素子
GB2416428A (en) * 2004-07-19 2006-01-25 Seiko Epson Corp Method for fabricating a semiconductor element from a dispersion of semiconductor particles
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US7575621B2 (en) 2005-01-14 2009-08-18 Cabot Corporation Separation of metal nanoparticles
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4455517B2 (ja) 2005-03-04 2010-04-21 三星モバイルディスプレイ株式會社 薄膜トランジスタの製造方法
JP4994727B2 (ja) * 2005-09-08 2012-08-08 株式会社リコー 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US8987808B2 (en) 2006-03-29 2015-03-24 Cambridge Enterprise Limited Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same
CN101165937A (zh) * 2006-10-18 2008-04-23 清华大学 有机复合物p-n结及其制备方法以及应用该p-n结的有机复合物二极管
KR101221761B1 (ko) * 2006-12-01 2013-01-11 삼성전자주식회사 유기 반도체 물질의 산화 및 선택적 환원을 이용한 고성능유기 박막 트랜지스터의 제조방법
US7888671B2 (en) 2006-12-18 2011-02-15 Panasonic Corporation Semiconductor device
JP5060250B2 (ja) * 2007-11-13 2012-10-31 セーレン株式会社 導電性細線の形成方法
JP5647900B2 (ja) 2008-01-31 2015-01-07 ノースウエスタン ユニバーシティ 溶液処理型高移動度無機薄膜トランジスタ
GB2466495B (en) 2008-12-23 2013-09-04 Cambridge Display Tech Ltd Method of fabricating a self-aligned top-gate organic transistor
US20110293851A1 (en) * 2009-02-02 2011-12-01 Bollstroem Roger Method for creating a substrate for printed or coated functionality, substrate, functional device and its use
US8815375B2 (en) 2009-09-14 2014-08-26 Schoeller Technocell Gmbh & Co. Kg Support for electronic circuits
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR20110099607A (ko) * 2010-04-15 2011-09-08 삼성전기주식회사 정전용량식 터치스크린의 제조방법
US9260574B2 (en) * 2011-10-18 2016-02-16 Empire Technology Development Llc Barriers and films
JP6035662B1 (ja) * 2016-04-05 2016-11-30 エーアイシルク株式会社 導電性高分子導電体の製造方法及び製造装置
TW201815998A (zh) * 2016-06-28 2018-05-01 德商麥克專利有限公司 有機功能材料之調配物
KR102145518B1 (ko) * 2019-03-29 2020-08-18 서울대학교 산학협력단 유기 반도체 트랜지스터 제조 방법
KR102252709B1 (ko) * 2019-03-29 2021-05-14 서울대학교 산학협력단 유기 반도체 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193922A (ja) * 1998-12-25 2000-07-14 Seiko Epson Corp 電子デバイス及びその製造方法
WO2001047045A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
JP2002264471A (ja) * 2001-03-08 2002-09-18 Daicel Chem Ind Ltd 記録用シート及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641559A (en) * 1992-10-23 1997-06-24 Toyo Seikan Kaisha, Ltd. Gas-tight laminated plastic film containing polymer of organosilicic compound
JPH06271655A (ja) * 1993-03-24 1994-09-27 Nec Corp 機能電極の製造方法
US5637421A (en) * 1995-09-13 1997-06-10 The Johns Hopkins University Completely polymeric charge storage device and method for producing same
JP3140373B2 (ja) * 1996-07-05 2001-03-05 帝人株式会社 ポリエステル組成物およびその製造方法
JP2000033712A (ja) * 1997-09-30 2000-02-02 Seiko Epson Corp マイクロセンサーデバイス作成方法及びそれを用いた液体機能評価方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6295474B1 (en) * 1998-03-13 2001-09-25 Intermedics Inc. Defibrillator housing with conductive polymer coating
JPH11274681A (ja) 1998-03-25 1999-10-08 Seiko Epson Corp 電子デバイス及びその製造方法
EP1081549A1 (en) * 1999-08-30 2001-03-07 Eastman Kodak Company Coating composition containing polythiophene, film-forming binder, and solvent mixture
EP1243034A1 (en) 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
US6399670B1 (en) * 2000-01-21 2002-06-04 Congoleum Corporation Coating having macroscopic texture and process for making same
US6632472B2 (en) * 2000-06-26 2003-10-14 Agfa-Gevaert Redispersable latex comprising a polythiophene
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3661571B2 (ja) * 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
US6812217B2 (en) * 2000-12-04 2004-11-02 Medtronic, Inc. Medical device and methods of use
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
US6767731B2 (en) * 2001-08-27 2004-07-27 Intel Corporation Electron induced fluorescent method for nucleic acid sequencing
KR100413801B1 (ko) * 2001-10-30 2004-01-03 삼성전자주식회사 전도성 무기 나노 입자 함유 고분자 전해질 및 이를채용한 연료전지
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
US20090171406A1 (en) * 2007-12-12 2009-07-02 Cardiac Pacemakers, Inc. Electrically conducting scaffolds for cell-based pacing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193922A (ja) * 1998-12-25 2000-07-14 Seiko Epson Corp 電子デバイス及びその製造方法
WO2001047045A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
JP2002264471A (ja) * 2001-03-08 2002-09-18 Daicel Chem Ind Ltd 記録用シート及びその製造方法

Also Published As

Publication number Publication date
EP1544905A4 (en) 2009-11-18
US7910469B2 (en) 2011-03-22
US20060006378A1 (en) 2006-01-12
AU2003275533A1 (en) 2004-04-19
WO2004030072A1 (ja) 2004-04-08
JPWO2004030072A1 (ja) 2006-01-26
EP1544905A1 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
JP4687107B2 (ja) 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
US7037767B2 (en) Thin-film transistor, thin-film transistor sheet and their manufacturing method
US7361927B2 (en) Transistor, circuit board, display and electronic equipment
US6740900B2 (en) Organic thin-film transistor and manufacturing method for the same
US8188465B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
JP2004146430A (ja) 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
JP4867168B2 (ja) 有機薄膜トランジスタの製造方法
EP1533855A1 (en) Thin film transistor, method for its manufacture, and circuit or electronic device/apparatus comprising it
JP4572501B2 (ja) 有機薄膜トランジスタの製造方法
JP2004031933A (ja) 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
JP2003309265A (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4860101B2 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタシートの製造方法
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
JP2004165427A (ja) 有機薄膜トランジスタ素子
JP2003258256A (ja) 有機tft装置及びその製造方法
JP4581423B2 (ja) 薄膜トランジスタ素子、当該素子シート及びその作製方法
JP4423864B2 (ja) 薄膜トランジスタ素子及びその製造方法
JP4479163B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
JP2005183889A (ja) 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子
JP4419383B2 (ja) 薄膜トランジスタ用シートの製造方法
JP2004281477A (ja) 有機薄膜トランジスタおよびその製造方法
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JPWO2005098927A1 (ja) Tftシートおよびその製造方法
JP2004289044A (ja) 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの作製方法
JP2006093539A (ja) 半導体組成物、半導体組成物の分散液および該半導体組成物を用いた薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Ref document number: 4687107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees