[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4684056B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP4684056B2
JP4684056B2 JP2005270200A JP2005270200A JP4684056B2 JP 4684056 B2 JP4684056 B2 JP 4684056B2 JP 2005270200 A JP2005270200 A JP 2005270200A JP 2005270200 A JP2005270200 A JP 2005270200A JP 4684056 B2 JP4684056 B2 JP 4684056B2
Authority
JP
Japan
Prior art keywords
diffusion
solar cell
manufacturing
semiconductor substrate
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005270200A
Other languages
Japanese (ja)
Other versions
JP2007081300A (en
Inventor
康志 舩越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005270200A priority Critical patent/JP4684056B2/en
Priority to US12/063,542 priority patent/US7846823B2/en
Priority to EP06796311A priority patent/EP1923906A1/en
Priority to PCT/JP2006/315632 priority patent/WO2007020833A1/en
Publication of JP2007081300A publication Critical patent/JP2007081300A/en
Application granted granted Critical
Publication of JP4684056B2 publication Critical patent/JP4684056B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、光を電気に変換する太陽電池の製造方法に関するものであり、特に低コスト化および高効率化が求められている住宅用太陽電池の製造方法に関するものである。   The present invention relates to a method for manufacturing a solar cell that converts light into electricity, and more particularly to a method for manufacturing a solar cell for a house that is required to be reduced in cost and efficiency.

受光面に電極がない裏面接合型太陽電池は、電極によるシャドウロスがなく、入射してくる太陽光を100%太陽電池に取り込むことができるため、原理的に高効率が実現可能である。特許文献1では、集光型に適した裏面接合型太陽電池の一形態を開示している。図1にその構造の概略断面図を示す。   A back-junction solar cell having no electrode on the light-receiving surface has no shadow loss due to the electrode, and 100% of incident sunlight can be taken into the solar cell. Therefore, high efficiency can be realized in principle. In patent document 1, one form of the back junction type solar cell suitable for a condensing type | mold is disclosed. FIG. 1 shows a schematic sectional view of the structure.

図1において半導体基板10の受光面の裏面側(以下、裏面側とだけ表記)に高濃度pドーピング領域12と高濃度nドーピング領域13を交互に設けている。また、半導体基板10の受光面にテクスチャエッチング面18を形成している。半導体基板10の表面にはパッシベーション層11が形成されており、これによって表面再結合が抑制されている。裏面側に設けられたp領域コンタクトホール16またはn領域コンタクトホール17を介して高濃度pドーピング領域12にはp電極14が、高濃度nドーピング領域13にはn電極15が接続されており、これらから電流を取り出す。受光面上にあるパッシベーション層11は反射防止膜としての働きも兼ねている。この図からわかるように高濃度p、nドーピング領域およびそれぞれの電極は全て裏面側に形成されており、表面(受光面)には光をさえぎるものが何もないため、太陽光を100%取り込むことができる。   In FIG. 1, high-concentration p-doped regions 12 and high-concentration n-doped regions 13 are alternately provided on the back side of the light-receiving surface of the semiconductor substrate 10 (hereinafter referred to only as the back side). Further, a texture etched surface 18 is formed on the light receiving surface of the semiconductor substrate 10. A passivation layer 11 is formed on the surface of the semiconductor substrate 10, thereby suppressing surface recombination. A p-electrode 14 is connected to the high-concentration p-doping region 12 and an n-electrode 15 is connected to the high-concentration n-doping region 13 via a p-region contact hole 16 or an n-region contact hole 17 provided on the back side, Current is taken from these. The passivation layer 11 on the light receiving surface also serves as an antireflection film. As can be seen from this figure, the high-concentration p and n doping regions and the respective electrodes are all formed on the back surface side, and there is nothing to block the light on the front surface (light receiving surface), so 100% of sunlight is taken in. be able to.

前記裏面接合型太陽電池の裏面構造は、高濃度pドーピング領域12と高濃度nドーピング領域13とが交互に形成された精密なパターニングとなっている。その太陽電池の裏面構造の製造プロセスを以下、図1を用いて説明する。   The back surface structure of the back junction solar cell is a precise patterning in which high-concentration p-doped regions 12 and high-concentration n-doped regions 13 are alternately formed. The manufacturing process of the back surface structure of the solar cell will be described below with reference to FIG.

まず酸化膜を形成後、窒化膜を堆積しパッシベーション層11を形成する。次にフォトリソグラフィー技術によりn領域コンタクトホール17を開け、n型のドーパントを含むガラス層をCVD(化学気相成長法)により堆積させる。そのガラス層の高濃度pドーピング領域に相当する部分を除去した後、p領域コンタクトホール16をフォトリソグラフィー技術により形成し、p型のドーパントを含むガラス層を堆積させる。これを900℃で加熱すると高濃度pドーピング領域12および高濃度nドーピング領域13が形成される。このあと表面に残留するガラス層を全て除去し、H2中、900℃以上の高温で熱処理しSi−SiO2間界面を水素化処理する。拡散源となった2つのガラス層を除去した後、アルミニウム(Al)をスパッタなどで堆積し、フォトリソグラフィー技術によりパターニングしてp電極14およびn電極15を形成する。 First, after forming an oxide film, a nitride film is deposited to form a passivation layer 11. Next, an n-region contact hole 17 is opened by a photolithography technique, and a glass layer containing an n-type dopant is deposited by CVD (chemical vapor deposition). After removing the portion corresponding to the high-concentration p-doped region of the glass layer, a p-region contact hole 16 is formed by photolithography, and a glass layer containing a p-type dopant is deposited. When this is heated at 900 ° C., a high concentration p-doped region 12 and a high concentration n-doped region 13 are formed. Thereafter, all the glass layer remaining on the surface is removed, and heat treatment is performed at a high temperature of 900 ° C. or higher in H 2 to hydrogenate the Si—SiO 2 interface. After removing the two glass layers serving as the diffusion source, aluminum (Al) is deposited by sputtering or the like, and patterned by a photolithography technique to form the p electrode 14 and the n electrode 15.

また、半導体ドーピング技術を安価かつ簡易に形成するために、ドーパントペーストおよびマスキングペーストの研究が進められている。ドーパントペーストとは、単結晶および多結晶シリコン基板にp+およびn+領域を形成するためにスクリーン印刷可能なペーストであり、マスキングペーストとは、半導体製造の際にドーパントの拡散を制御するためのペーストである(特許文献2参照)。   In order to form a semiconductor doping technique inexpensively and easily, research on dopant pastes and masking pastes is underway. A dopant paste is a screen-printable paste for forming p + and n + regions on single crystal and polycrystalline silicon substrates, and a masking paste is a paste for controlling the diffusion of dopants during semiconductor manufacturing. Yes (see Patent Document 2).

また、太陽電池の製造工程において半導体基板の少数キャリアライフタイムの低下を克服するために、ドーパントの拡散制御マスクでパターニングをあらかじめ行なってからドーピングを行なう技術に関して研究が進んでいる(特許文献3参照)。
米国特許第4,927,770号公報明細書 特表2002−539615号公報 特開2002−124692号公報
In addition, in order to overcome the minority carrier lifetime reduction of the semiconductor substrate in the manufacturing process of the solar cell, research has been conducted on a technique of performing doping after performing patterning with a dopant diffusion control mask in advance (see Patent Document 3). ).
US Pat. No. 4,927,770 JP 2002-539615A JP 2002-124692 A

図1のような裏面接合型太陽電池は、当初集光型の太陽電池として開発されたものであり、その作製には複雑なフォトリソグラフィー技術や高品位のドーピング技術、パッシベーション技術が用いられていた。その結果、コストが高くなり一般の地上用太陽電池としては適していなかった。したがって、図1のような裏面接合型太陽電池の製造コストを安くするためには複雑なフォトリソグラフィー技術などを用いずに高濃度nドーピング領域および高濃度pドーピング領域を形成することが望ましい。   The back junction solar cell as shown in FIG. 1 was originally developed as a concentrating solar cell, and complicated photolithography technology, high-quality doping technology, and passivation technology were used for its production. . As a result, the cost is high and it is not suitable as a general ground solar cell. Therefore, in order to reduce the manufacturing cost of the back junction solar cell as shown in FIG. 1, it is desirable to form the high concentration n doping region and the high concentration p doping region without using a complicated photolithography technique.

そこで、本発明の目的はフォトリソグラフィー技術に替わるスクリーン印刷のような低コスト技術で、セルを構造化する工程を有する太陽電池の製造方法を開発することである。   Accordingly, an object of the present invention is to develop a method for manufacturing a solar cell having a process of structuring cells by a low-cost technique such as screen printing instead of a photolithography technique.

本発明は、SiO2および/もしくはSiO2前駆体を含むペーストを半導体基板上にパターニングして塗布し、酸素雰囲気で焼成することでドーパントの拡散制御マスクを形成させ、その後ドーピングを行なうことで、パターニングされた拡散層を形成することを特徴とする太陽電池の製造方法に関する。また本発明は、前記ドーパントの拡散は、気相拡散もしくは塗布拡散であることが望ましい。また本発明は、前記焼成は、焼成温度800〜1050℃、焼成時間10〜60分であることが望ましい。また本発明は、前記ドーパントの拡散の拡散温度は、p型ドーパント拡散は800℃以上、n型ドーパント拡散は700℃以上であることが望ましい。また本発明は、前記ペーストは、SiO2前駆物質としてテトラエチルオルソシリケートを5〜25質量%、増粘剤としてエチルセルロースを5〜25質量%、テトラエチルオルソシリケートの加水分解反応の触媒として酸を0.1質量%含有することが望ましい。 In the present invention, a paste containing SiO 2 and / or SiO 2 precursor is patterned and applied on a semiconductor substrate, and is baked in an oxygen atmosphere to form a dopant diffusion control mask, and then doping is performed. The present invention relates to a method for manufacturing a solar cell, wherein a patterned diffusion layer is formed. In the present invention, it is preferable that the diffusion of the dopant is vapor phase diffusion or coating diffusion. Moreover, as for this baking, it is desirable for the said baking to be baking temperature 800-1050 degreeC and baking time 10-60 minutes. In the present invention, the diffusion temperature of the dopant is preferably 800 ° C. or higher for p-type dopant diffusion and 700 ° C. or higher for n-type dopant diffusion. In the present invention, the paste contains 5 to 25% by mass of tetraethyl orthosilicate as a SiO 2 precursor, 5 to 25% by mass of ethyl cellulose as a thickener, and an acid as a catalyst for hydrolysis reaction of tetraethyl orthosilicate. It is desirable to contain 1% by mass.

SiO2および/もしくはSiO2前駆物質を含むペースト(以下、マスキングペーストと表記)を、半導体基板に所望の形状に塗布(印刷)し、塗布したペーストを焼成させることで拡散制御マスクを形成することができる。その結果、簡易的にnドーピング領域およびpドーピング領域の微細なパターニング形成をすることができ、低コストな裏面接合型太陽電池を製造することができる。 Forming a diffusion control mask by applying (printing) a paste containing SiO 2 and / or SiO 2 precursor (hereinafter referred to as masking paste) to a semiconductor substrate in a desired shape and firing the applied paste. Can do. As a result, fine patterning of the n-doped region and the p-doped region can be easily performed, and a low-cost back junction solar cell can be manufactured.

本発明にかかる太陽電池の製造方法について、その実施の形態を具体的に説明する。
<マスキングペーストを用いた太陽電池の製造方法>
図2は、本発明による太陽電池の製造方法の概略断面図である。以下、マスキングペーストを用いて裏面接合型太陽電池を製造する方法を図2に沿って説明する。
An embodiment of the method for manufacturing a solar cell according to the present invention will be specifically described.
<Method for Manufacturing Solar Cell Using Masking Paste>
FIG. 2 is a schematic cross-sectional view of a method for manufacturing a solar cell according to the present invention. Hereinafter, a method of manufacturing a back junction solar cell using a masking paste will be described with reference to FIG.

まず、半導体基板10のスライスダメージ面を、弗酸と硝酸の混酸もしくは水酸化カリウム溶液などのアルカリ溶液でエッチング除去する。そして、半導体基板10の受光面側の全面に、マスキングペースト30をスクリーン印刷などの方法で塗布し、オーブンを用いて数十分間300℃程度で乾燥させる。次に裏面側にもマスキングペースト30をスクリーン印刷などの方法で塗布する。この際、裏面側には、所望の形状に開口部を設けたパターンでマスキングペースト30を塗布する。そして、再度オーブンにより乾燥させる(図2(a))。   First, the slice damage surface of the semiconductor substrate 10 is removed by etching with a mixed acid of hydrofluoric acid and nitric acid or an alkaline solution such as a potassium hydroxide solution. Then, the masking paste 30 is applied to the entire light receiving surface side of the semiconductor substrate 10 by a method such as screen printing, and dried at about 300 ° C. for several tens of minutes using an oven. Next, the masking paste 30 is also applied to the back side by a method such as screen printing. At this time, the masking paste 30 is applied to the back side in a pattern in which openings are provided in a desired shape. Then, it is dried again by an oven (FIG. 2 (a)).

次にこの基板を酸素雰囲気下において800〜1050℃で、10〜60分間焼成し、拡散制御マスク33の材料となるSiO2に焼結させる。このとき酸素雰囲気で焼成することが重要であり、窒素もしくは空気雰囲気でアニールすると十分な拡散制御性が得られない。酸素雰囲気とすることでより緻密な膜が形成される。また、焼成温度が800℃以下でも十分な拡散制御性は得られない。当然酸素雰囲気で高温に保つと半導体基板10上の拡散制御マスク33の開口部にも酸化膜が形成され、拡散を阻害する可能性がある。実際に800〜1050℃の酸化を行なった半導体基板と行なっていない半導体基板に、同じ条件で拡散を行なうとp型、n型ともに数〜10%程度シート抵抗に差がでる。ただし、これは拡散温度や拡散時間を変更することで制御できるレベルであり、拡散制御マスク33を形成するマスキングペースト30をスクリーン印刷などの方法で塗布することでパターニングできる有効性は計り知れない。 Next, this substrate is baked at 800 to 1050 ° C. for 10 to 60 minutes in an oxygen atmosphere, and sintered to SiO 2 which is a material for the diffusion control mask 33. At this time, firing in an oxygen atmosphere is important, and sufficient diffusion controllability cannot be obtained if annealing is performed in a nitrogen or air atmosphere. A denser film is formed in the oxygen atmosphere. Moreover, sufficient diffusion controllability cannot be obtained even when the firing temperature is 800 ° C. or lower. Naturally, if the temperature is kept high in an oxygen atmosphere, an oxide film is also formed in the opening of the diffusion control mask 33 on the semiconductor substrate 10, which may hinder diffusion. When diffusion is performed under the same conditions on a semiconductor substrate that has actually been oxidized at 800 to 1050 ° C. and a semiconductor substrate that has not been oxidized, a difference in sheet resistance of about several to 10% occurs for both p-type and n-type. However, this is a level that can be controlled by changing the diffusion temperature and diffusion time, and the effectiveness of patterning by applying the masking paste 30 forming the diffusion control mask 33 by a method such as screen printing is immeasurable.

その後、800〜1050℃で、30〜100分間p型ドーパント31を拡散させることにより、拡散制御マスク33の開口部に相当する部分のみp型ドーパント31が半導体基板10内に拡散して、高濃度pドーピング領域12が形成される(図2(b))。   Thereafter, by diffusing the p-type dopant 31 at 800 to 1050 ° C. for 30 to 100 minutes, the p-type dopant 31 is diffused into the semiconductor substrate 10 only in a portion corresponding to the opening of the diffusion control mask 33, resulting in a high concentration. A p-doped region 12 is formed (FIG. 2B).

この際、拡散方法としては気相拡散や、ホウ素(B)を含む溶液をスピンコートして高温でアニールする塗布拡散などがあげられる。その後濃度10%程度の弗酸に1分間程度浸漬することで半導体基板10両面の拡散制御マスク33を除去することができる。   At this time, examples of the diffusion method include vapor phase diffusion and coating diffusion in which a solution containing boron (B) is spin-coated and annealed at a high temperature. Thereafter, the diffusion control masks 33 on both sides of the semiconductor substrate 10 can be removed by immersing in hydrofluoric acid having a concentration of about 10% for about 1 minute.

n型ドーパント拡散についても、再度マスキングペースト30を半導体基板10の受光面側の全面にスクリーン印刷・乾燥し、次いで裏面側に部分的に開口部を設けてスクリーン印刷などの方法で塗布・乾燥し、上記と同様の条件で焼成し、拡散制御マスク33の材料となるSiO2に焼結させる(図2(c))。 Also for n-type dopant diffusion, the masking paste 30 is again screen-printed and dried on the entire light-receiving surface side of the semiconductor substrate 10, and then partially coated with an opening on the back-side and applied and dried by a method such as screen printing. Then, firing is performed under the same conditions as described above, and sintering is performed on SiO 2 which is a material of the diffusion control mask 33 (FIG. 2C).

その後700〜1000℃、30〜60分間n型ドーパント32を拡散することにより、高濃度nドーピング領域13を形成する(図2(d))。   Thereafter, the n-type dopant 32 is diffused at 700 to 1000 ° C. for 30 to 60 minutes, thereby forming the high-concentration n-doped region 13 (FIG. 2D).

この際、拡散方法としては気相拡散や、リン(P)を含む溶液をスピンコートして高温でアニールする塗布拡散などがあげられる。   In this case, examples of the diffusion method include vapor phase diffusion and coating diffusion in which a solution containing phosphorus (P) is spin-coated and annealed at a high temperature.

上記の様にして各ドーピング領域を形成した後に、10%程度の弗酸に1分間程度浸漬することで半導体基板10両面の拡散制御マスク33を除去する。そして、半導体基板10の裏面側に酸化膜もしくは窒化膜によりテクスチャエッチングマスクを形成する。その半導体基板10を、界面活性剤としてイソプロピルアルコールを1〜10質量%添加し、75〜85℃程度に保った1〜10質量%の水酸化カリウムまたは水酸化ナトリウムの水溶液に、10〜60分間浸透させることによって、受光面にテクスチャエッチング面18を形成する。テクスチャエッチングを形成する方法には、ヒドラジン水溶液等を用いる方法もあるが、受光面に入射光反射を抑制するテクスチャ構造形成できるものであれば、どのような方法でも用いることができる。   After each doping region is formed as described above, the diffusion control masks 33 on both surfaces of the semiconductor substrate 10 are removed by immersing in about 10% hydrofluoric acid for about 1 minute. Then, a texture etching mask is formed on the back side of the semiconductor substrate 10 with an oxide film or a nitride film. The semiconductor substrate 10 is added to an aqueous solution of 1 to 10% by mass of potassium hydroxide or sodium hydroxide in which 1 to 10% by mass of isopropyl alcohol is added as a surfactant and kept at about 75 to 85 ° C. for 10 to 60 minutes. The texture etched surface 18 is formed on the light receiving surface by permeation. As a method for forming texture etching, there is a method using a hydrazine aqueous solution or the like, but any method can be used as long as a texture structure capable of suppressing reflection of incident light on the light receiving surface can be formed.

テクスチャエッチングマスクを10%弗酸により除去した後、半導体基板10両面にパッシベーション層11を形成する(図2(e))。   After removing the texture etching mask with 10% hydrofluoric acid, a passivation layer 11 is formed on both sides of the semiconductor substrate 10 (FIG. 2E).

受光面側のパッシベーション層11は反射防止膜も兼ね、パッシベーション膜としては酸化膜もしくは窒化膜を用いる。   The passivation layer 11 on the light receiving surface side also serves as an antireflection film, and an oxide film or a nitride film is used as the passivation film.

その後、裏面側のパッシベーション層11に穴開け加工を施してp領域コンタクトホール16、n領域コンタクトホール17を設けた上でp電極14、n電極15を形成し、裏面接合型太陽電池を製造する(図2(f))。   Thereafter, the back surface side passivation layer 11 is drilled to provide the p region contact hole 16 and the n region contact hole 17, and then the p electrode 14 and the n electrode 15 are formed to manufacture a back junction solar cell. (FIG. 2 (f)).

また、マスキングペーストを塗布する(図2(a))前に、テクスチャエッチング面18を形成しておくことも可能である。この場合は、半導体基板10のスライスダメージ面のエッチング除去後、半導体基板10の裏面側に酸化膜もしくは窒化膜によりテクスチャエッチングマスクを形成し、上記と同様の方法で受光面にテクスチャエッチング面18を形成する。それ以後は、マスキングペーストを用いて上記と同様の方法で裏面接合型太陽電池を製造する。   It is also possible to form the texture-etched surface 18 before applying the masking paste (FIG. 2 (a)). In this case, after removing the slice damage surface of the semiconductor substrate 10 by etching, a texture etching mask is formed on the back surface side of the semiconductor substrate 10 with an oxide film or a nitride film, and the texture etching surface 18 is formed on the light receiving surface in the same manner as described above. Form. Thereafter, a back junction solar cell is manufactured using a masking paste in the same manner as described above.

また、本実施の形態では、p型ドーパント拡散から行なったが、先にn型ドーパント拡散から行なってもかまわない。   In this embodiment, the p-type dopant diffusion is performed. However, the n-type dopant diffusion may be performed first.

この様に、拡散制御マスク33としてマスキングペースト30を使って、拡散制御を行なうことにより、簡便にドーピング領域をパターン形成することができ、ドーパント濃度の複雑な分布を有する裏面接合型太陽電池を低コストで量産することが可能となる。   In this manner, by performing diffusion control using the masking paste 30 as the diffusion control mask 33, the doping region can be easily patterned, and a back junction solar cell having a complicated distribution of dopant concentration can be reduced. Mass production is possible at a low cost.

<マスキングペーストの役割と組成>
マスキングペーストを上述する条件で焼成することによって、拡散制御マスクが形成される。マスキングペーストが塗布、例えばスクリーン印刷されていない部分のみにドーパントの拡散が生じる。拡散制御マスクとは、ドーパントの拡散工程において、ドーパントの拡散を停止させるなどの制御機能を有する膜をいう。拡散制御マスクの材質としてはSiO2を用いているが、SiO2前駆体は、通常マスキングペースト中にSi(OH)4の形で存在していると考えられ、乾燥工程によりSiO2に変化し、拡散防御マスクとしての役割を果たす。SiO2前駆体を形成するのは、ほかにTEOS(テトラエチルオルソシリケート)のような一般式R´nSi(OR)4-nで示される物質、シロキサン、ポリシロキサンも含まれる(R´はメチル、エチルまたはフェニル、Rはメチル、エチル、n−プロピルまたはi−プロピル、nは0、1または2)。
<Role and composition of masking paste>
A diffusion control mask is formed by baking the masking paste under the above-described conditions. The diffusion of the dopant occurs only in the portion where the masking paste is not applied, for example, screen-printed. The diffusion control mask refers to a film having a control function such as stopping the diffusion of the dopant in the dopant diffusion process. Although SiO 2 is used as the material of the diffusion control mask, it is considered that the SiO 2 precursor is usually present in the form of Si (OH) 4 in the masking paste and changes to SiO 2 by the drying process. , Acting as a diffusion defense mask. The SiO 2 precursor is also formed by substances such as TEOS (tetraethylorthosilicate) represented by the general formula R ′ n Si (OR) 4-n , siloxane, and polysiloxane (R ′ is methyl). , Ethyl or phenyl, R is methyl, ethyl, n-propyl or i-propyl, n is 0, 1 or 2).

<マスキングペーストの製造方法>
まず、ガラス瓶にTEOS(テトラエチルオルソシリケート)のような一般式R´nSi(OR)4-n(R´はメチル、エチルまたはフェニル、Rはメチル、エチル、n−プロピルまたはi−プロピル、nは0、1または2)で示される物質(以下TEOSを例に説明する)、溶剤(ブチルセロソルブ)、水、塩酸を適量入れ、10分程度よく攪拌した後、6時間程度放置する。この過程により塩酸を触媒としてTEOSと水が化学反応を起こし、エチルアルコールとSiO2前駆体であるSi(OH)4が発生する。触媒は、硝酸、硫酸などの無機酸、ギ酸、酢酸、しゅう酸などの有機酸など、酸であればよい。ただし、半導体に対して影響を与えにくく、かつ入手しやすい塩酸を用いることが望ましい。
<Manufacturing method of masking paste>
First, in a glass bottle, a general formula R ′ n Si (OR) 4 -n such as TEOS (tetraethyl orthosilicate) (R ′ is methyl, ethyl or phenyl, R is methyl, ethyl, n-propyl or i-propyl, n 0, 1 or 2) A suitable amount of a substance (hereinafter, TEOS will be described as an example), a solvent (butyl cellosolve), water, and hydrochloric acid is added in an appropriate amount, and the mixture is stirred well for about 10 minutes and then allowed to stand for about 6 hours. Through this process, TEOS and water undergo a chemical reaction using hydrochloric acid as a catalyst to generate ethyl alcohol and Si (OH) 4 that is a SiO 2 precursor. The catalyst may be an acid such as an inorganic acid such as nitric acid or sulfuric acid, or an organic acid such as formic acid, acetic acid or oxalic acid. However, it is desirable to use hydrochloric acid that does not affect the semiconductor and is easily available.

最後に増粘剤(エチルセルロース)を混入して十分に攪拌しマスキングペーストを完成させる。このとき、スクリーン印刷でペーストを塗布する場合を例に説明すると、ペーストの粘度が小さすぎるとペーストが印刷スクリーンの隙間から漏れ出し、逆に粘度が大きすぎるとペーストが基板(シリコン基板など)に転写(塗布)されにくくなる。したがって、増粘剤の濃度はマスキングペーストの5〜25重量%になるように設定する。また、拡散制御マスクの主成分はSiO2なので、このSiO2薄膜が拡散制御マスク性を発揮するためには、マスキングペースト中のSiO2前駆体であるTEOSの濃度は高い方がよい。しかし、TEOS濃度が高すぎると拡散制御マスク形成時にひび割れる可能性がある。したがって、マスキングペーストに含まれるTEOS(SiO2前駆体)の濃度はマスキングペーストの5〜25重量%になるように設定する。 Finally, a thickener (ethylcellulose) is mixed and stirred well to complete the masking paste. At this time, the case where the paste is applied by screen printing will be described as an example. If the viscosity of the paste is too small, the paste leaks from the gap between the printing screens. Conversely, if the viscosity is too large, the paste is applied to the substrate (such as a silicon substrate). It becomes difficult to transfer (apply). Accordingly, the concentration of the thickener is set to be 5 to 25% by weight of the masking paste. Since the main component of the diffusion control mask is SiO 2 , the concentration of TEOS, which is the SiO 2 precursor in the masking paste, should be higher in order for this SiO 2 thin film to exhibit diffusion control mask properties. However, if the TEOS concentration is too high, there is a possibility of cracking when forming the diffusion control mask. Therefore, the concentration of TEOS (SiO 2 precursor) contained in the masking paste is set to be 5 to 25% by weight of the masking paste.

また、溶剤として適当なエチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシメトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、1−ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、1,5−ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、1,2,6−ヘキサントリオールまたはそれらの親水性誘導体、などの親水性多価アルコールならびに、例えば1,2−プロパンジオール、1,5−ペンタンジオール、オクタンジオール、などの脂肪族および芳香族多価アルコール、これらのエステルおよびエーテル、1,2−ブタンジオール、1,4−ブタンジオール、1,3−ブタンジオール、そしてジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピランなどの親水性エーテル、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、あるいはギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルなどの親水性エステルまたはこれらの溶剤の混合物などを使用することも可能である。   Suitable solvents for ethylene glycol, methyl cellosolve, methyl cellosolve acetate, ethyl cellosolve, diethyl cellosolve, cellosolve acetate, ethylene glycol monophenyl ether, methoxymethoxyethanol, ethylene glycol monoacetate, ethylene glycol diacetate, diethylene glycol, diethylene glycol monomethyl ether , Diethylene glycol monoethyl ether acetate, diethylene glycol monobutyl ether, diethylene glycol monobutyl ether acetate, diethylene glycol dimethyl ether, diethylene glycol methyl ethyl ether, diethylene glycol diethyl ether, diethylene glycol acetate, triethyl glycol, triethyl Glycol monomethyl ether, triethylene glycol monoethyl ether, tetraethylene glycol, liquid polyethylene glycol, propylene glycol, propylene glycol monomethyl ether, propylene glycol monoethyl ether, propylene glycol monobutyl ether, 1-butoxyethoxypropanol, dipropyl glycol, dipropylene Glycol monomethyl ether, dipropylene glycol monoethyl ether, tripropylene glycol monomethyl ether, polypropylene glycol, trimethylene glycol, butane dial, 1,5-pentane dial, hexylene glycol, glycerin, glyceryl acetate, glyceryl diacetate, glyceryl triacetate, Trimethylol Hydrophilic polyhydric alcohols such as lopine, 1,2,6-hexanetriol or their hydrophilic derivatives, and aliphatic and aromas such as 1,2-propanediol, 1,5-pentanediol, octanediol, etc. Polyhydric alcohols, their esters and ethers, 1,2-butanediol, 1,4-butanediol, 1,3-butanediol, and hydrophilic ethers such as dioxane, trioxane, tetrahydrofuran, tetrahydropyran, methylal, diethyl Acetal, methyl ethyl ketone, methyl isobutyl ketone, diethyl ketone, acetonyl acetone, diacetone alcohol, hydrophilic esters such as methyl formate, ethyl formate, propyl formate, methyl acetate, ethyl acetate, or a mixture of these solvents Can also be used.

また、増粘剤として適当なさまざまな品質および特性のベントナイト、さまざまな極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、高分散性非晶質ケイ酸(Aerosil(登録商標))、ポリビニルブチラール(Mowital(登録商標))、ナトリウムカルボキシメチルセルロース(vivistar)、熱可塑性ポリアミド樹脂(Eurelon(登録商標))、有機ヒマシ油誘導体(Thixin R(登録商標))、ジアミド・ワックス(Thixatrol plus(登録商標))、膨潤ポリアクリル酸塩(Rheolate(登録商標))、ポリエーテル尿素−ポリウレタン、ポリエーテル−ポリオールなどを使用することも可能である。   Also, various quality and properties of bentonite suitable as thickeners, generally inorganic rheological additives for various polar solvent mixtures, nitrocellulose and other cellulose compounds, starch, gelatin, alginic acid, highly dispersible amorphous Silicic acid (Aerosil®), polyvinyl butyral (Mowital®), sodium carboxymethylcellulose (vivistar), thermoplastic polyamide resin (Eurelon®), organic castor oil derivative (Thixin R®) ), Diamide wax (Thixatrol plus (registered trademark)), swollen polyacrylate (Rheolate (registered trademark)), polyether urea-polyurethane, polyether-polyol, etc. can also be used. It is.

(実施例1)
まず、ガラス瓶にTEOS(テトラエチルオルソシリケート)30g、溶剤としてブチルセロソルブ100g、水10g、塩酸数滴を入れ、10分間よく攪拌した後、6時間放置した。この過程により塩酸を触媒としてTEOSと水が化学反応を起こし、エチルアルコールとSiO2前駆体であるSi(OH)4が発生した。
Example 1
First, 30 g of TEOS (tetraethylorthosilicate), 100 g of butyl cellosolve, 10 g of water and a few drops of hydrochloric acid were added to a glass bottle, and the mixture was stirred well for 10 minutes and then left for 6 hours. Through this process, TEOS and water caused a chemical reaction using hydrochloric acid as a catalyst to generate ethyl alcohol and Si (OH) 4 as a SiO 2 precursor.

最後に増粘剤としてエチルセルロース10gを混入して十分に攪拌しマスキングペーストを完成させた。   Finally, 10 g of ethyl cellulose as a thickener was mixed and stirred sufficiently to complete the masking paste.

次に、上記の方法で作製したマスキングペーストを用いた裏面接合型太陽電池の製造方法の実施例を、図2を例にして以下説明する。   Next, an embodiment of a method for manufacturing a back junction solar cell using the masking paste prepared by the above method will be described below with reference to FIG.

まず、マスキングペースト30をn型シリコン半導体基板10の受光面側の全面にスクリーン印刷し、オーブンを用いて20分間、300℃程度で乾燥させた。次に、裏面側には部分的にスクリーンの開口部を設けることにより、1mm間隔に0.5mmの開口部を設けてマスキングペースト30を10μmの高さでスクリーン印刷し、再度オーブンにより乾燥させた(図2(a))。   First, the masking paste 30 was screen-printed on the entire light-receiving surface side of the n-type silicon semiconductor substrate 10 and dried at about 300 ° C. for 20 minutes using an oven. Next, a screen opening was partially provided on the back side, so that an opening of 0.5 mm was provided at intervals of 1 mm, and the masking paste 30 was screen-printed at a height of 10 μm and again dried in an oven. (FIG. 2 (a)).

次に、このn型シリコン半導体基板10を酸素雰囲気下において、1000℃で60分間、マスキングペースト30を焼成し、拡散制御マスク33の材料となるSiO2に焼結させた。 Next, this n-type silicon semiconductor substrate 10 was baked at 1000 ° C. for 60 minutes in an oxygen atmosphere to sinter it into SiO 2 as a material for the diffusion control mask 33.

その後、1000℃で30分間、p型ドーパント31としてBBr3を気層拡散法によって拡散させることにより、拡散制御マスク33の開口部に相当する部分のみp型ドーパント31がn型シリコン半導体基板10内に拡散して、高濃度pドーピング領域12が形成された(図2(b))。 Thereafter, BBr 3 is diffused as a p-type dopant 31 by a vapor phase diffusion method at 1000 ° C. for 30 minutes, so that the p-type dopant 31 is only in the n-type silicon semiconductor substrate 10 corresponding to the opening of the diffusion control mask 33. As a result, a high-concentration p-doped region 12 was formed (FIG. 2B).

その後、濃度10%程度の弗酸に1分程度浸漬することで、n型シリコン半導体基板10両面の拡散制御マスク33を除去することができた。   Thereafter, the diffusion control masks 33 on both surfaces of the n-type silicon semiconductor substrate 10 could be removed by immersing in hydrofluoric acid having a concentration of about 10% for about 1 minute.

上記の方法で高濃度pドーピング領域12のパターニングを行なったn型シリコン半導体基板10の光照射下での電圧分布を図3に示す。マスキングペースト30が印刷されない領域ではp型ドーパント31の拡散が行われpn接合が形成されたために電圧が発生しているが、マスキングペースト30が印刷された領域ではp型ドーパント31の拡散が行われず、pn接合が形成されないため殆ど電圧が発生していないことが分かった。   FIG. 3 shows the voltage distribution under light irradiation of the n-type silicon semiconductor substrate 10 in which the high-concentration p-doped region 12 has been patterned by the above method. In the region where the masking paste 30 is not printed, the p-type dopant 31 is diffused and a pn junction is formed, so that a voltage is generated. However, in the region where the masking paste 30 is printed, the p-type dopant 31 is not diffused. It was found that almost no voltage was generated because no pn junction was formed.

n型ドーパント拡散についても、再度マスキングペースト30をn型シリコン半導体基板10の受光面側の全面にスクリーン印刷・乾燥し、次いで裏面側に部分的に開口部を設けてスクリーン印刷・乾燥し、上記と同様の条件で焼成し、拡散制御マスク33の材料となるSiO2に焼結させた(図2(c))。 Also for n-type dopant diffusion, the masking paste 30 is again screen-printed / dried on the entire light-receiving surface side of the n-type silicon semiconductor substrate 10, and then partially subjected to screen printing / drying by providing openings on the back surface side. The substrate was fired under the same conditions as above and sintered to SiO 2 as a material for the diffusion control mask 33 (FIG. 2C).

その後、900℃で30分間、n型ドーパント32としてPOCl3を気層拡散法によって拡散させることにより、高濃度nドーピング領域13を形成した(図2(d))。 Thereafter, POCl 3 was diffused as an n-type dopant 32 at 900 ° C. for 30 minutes by the gas phase diffusion method, thereby forming a high-concentration n-doped region 13 (FIG. 2D).

上記の様にして各高濃度ドーピング領域を形成した後、10%程度の弗酸に1分間程度浸漬することでn型シリコン半導体基板10両面の拡散制御マスク33を除去した。そして、n型シリコン半導体基板10の裏面側に酸化膜によりテクスチャエッチングマスクを形成し、界面活性剤としてイソプロピルアルコールを5質量%添加し、75〜85℃程度に保った3質量%水酸化カリウム水溶液に、30分間浸透させることによって、受光面にテクスチャエッチング面18を形成した。   After each highly doped region was formed as described above, the diffusion control mask 33 on both surfaces of the n-type silicon semiconductor substrate 10 was removed by immersing in about 10% hydrofluoric acid for about 1 minute. Then, a texture etching mask is formed with an oxide film on the back side of the n-type silicon semiconductor substrate 10, 5 mass% of isopropyl alcohol is added as a surfactant, and a 3 mass% potassium hydroxide aqueous solution kept at about 75 to 85 ° C. Then, the texture etched surface 18 was formed on the light receiving surface by infiltrating for 30 minutes.

そして、n型シリコン半導体基板10両面にプラズマCVD法によりシリコン窒化膜を形成し、パッシベーション層11を形成した(図2(e))。   Then, a silicon nitride film was formed on both surfaces of the n-type silicon semiconductor substrate 10 by a plasma CVD method, and a passivation layer 11 was formed (FIG. 2E).

その後、裏面側のパッシベーション層11に穴開け加工を施してp領域コンタクトホール16、n領域コンタクトホール17を設けた上でp電極14、n電極15を形成し、裏面接合型太陽電池を製造した(図2(f))。   Thereafter, the back surface side passivation layer 11 was drilled to provide the p region contact hole 16 and the n region contact hole 17, and then the p electrode 14 and the n electrode 15 were formed to manufacture a back junction solar cell. (FIG. 2 (f)).

このようにして完成した太陽電池の特性を調べるために、短絡電流、開放電圧、曲率因子、変換効率をソーラーシミュレータ(AM1.5)で測定した。結果を表1に示す。   In order to investigate the characteristics of the solar cell thus completed, the short-circuit current, the open-circuit voltage, the curvature factor, and the conversion efficiency were measured with a solar simulator (AM1.5). The results are shown in Table 1.

(比較例1)
マスキングペーストの代わりにフォトリソグラフィー技術を用いて裏面接合型太陽電池を製造した。
(Comparative Example 1)
A back junction solar cell was manufactured using photolithography technology instead of the masking paste.

まずn型シリコン半導体基板に常圧CVD法により、両面に酸化膜を形成した。次いでフォトリソグラフィー技術により裏面側の酸化膜に開口部を設け、1000℃で20分間、p型ドーパントとしてBBr3を気層拡散法によって拡散させた。これにより、酸化膜の開口部に相当する部分のみp型ドーパントが、n型シリコン半導体基板内に拡散され、高濃度pドーピング領域が形成された。その後、10%程度の弗酸により酸化膜を全て除去した。なお、酸化膜の開口部は実施例1と同じ形状である。 First, an oxide film was formed on both surfaces of an n-type silicon semiconductor substrate by atmospheric pressure CVD. Next, an opening was provided in the oxide film on the back side by photolithography, and BBr 3 was diffused as a p-type dopant by a gas-phase diffusion method at 1000 ° C. for 20 minutes. As a result, the p-type dopant was diffused into the n-type silicon semiconductor substrate only in the portion corresponding to the opening of the oxide film, and a high-concentration p-doped region was formed. Thereafter, the entire oxide film was removed with about 10% hydrofluoric acid. Note that the opening of the oxide film has the same shape as in the first embodiment.

再度、同様にしてシリコン半導体基板両面に酸化膜を形成し、フォトリソグラフィー技術により裏面側の酸化膜に開口部を設け、900℃で20分間、n型ドーパントとしてPOCl3を気層拡散法によって拡散させることにより、高濃度nドーピング領域が形成された。 Again, an oxide film is formed on both sides of the silicon semiconductor substrate in the same manner, an opening is formed in the oxide film on the back side by photolithography, and POCl 3 is diffused as an n-type dopant by vapor phase diffusion at 900 ° C. for 20 minutes. As a result, a high-concentration n-doped region was formed.

その後、上記と同様に弗酸により酸化膜を全て除去し、実施例1と同様の方法にてテクスチャエッチング面、パッシベーション層、p電極、n電極を形成し、裏面接合型太陽電池を製造した。   Thereafter, the oxide film was completely removed with hydrofluoric acid in the same manner as described above, and the texture-etched surface, passivation layer, p-electrode, and n-electrode were formed in the same manner as in Example 1 to manufacture a back junction solar cell.

製造した太陽電池を、実施例1と同様に太陽電池の特性を測定した結果を表1に併記する。   The results of measuring the solar cell characteristics of the manufactured solar cell in the same manner as in Example 1 are also shown in Table 1.

(評価結果)
本発明の実施例と、比較例によって、それぞれ製作された太陽電池の特性を測定し比較した。その結果、フォトリソグラフィー工程を含む製造方法による従来の裏面接合型太陽電池(比較例1)と比べて、本発明の製造方法による裏面接合型太陽電池(実施例1)は遜色がなかった。また、高い太陽電池の特性が得られることもわかった。
(Evaluation results)
The characteristics of the solar cells manufactured according to the examples of the present invention and the comparative examples were measured and compared. As a result, the back junction solar cell (Example 1) according to the production method of the present invention was not inferior to the conventional back junction solar cell (Comparative Example 1) according to the production method including the photolithography process. It was also found that high solar cell characteristics can be obtained.

Figure 0004684056
Figure 0004684056

今回開示された実施の形態、実施例はすべての点で例示であって制限的なものではないと考えられるべきである。マスキングペーストは本実施例であげた裏面接合型太陽電池の他、裏面接合型太陽電池ほど高精細パターンを必要としない選択エミッタ構造や部分BSF構造の太陽電池にも応用が可能である。本発明の範囲は、上記した説明でなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The masking paste can be applied not only to the back junction solar cell described in this embodiment, but also to a selective emitter structure or a partial BSF structure solar cell that does not require a high-definition pattern as the back junction solar cell. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

マスキングペーストを用い、所望の形状に塗布し、拡散制御マスクを形成することにより、簡易的にnドーピング領域およびpドーピング領域の微細なパターニング形成をすることができ、裏面接合型太陽電池を安価に製造することができる。   By applying a masking paste to a desired shape and forming a diffusion control mask, it is possible to easily form a fine patterning of the n-doped region and the p-doped region, thereby reducing the cost of the back junction solar cell. Can be manufactured.

裏面接合型太陽電池の概略断面図である。It is a schematic sectional drawing of a back junction type solar cell. 本発明による太陽電池の製造方法の概略断面図である。It is a schematic sectional drawing of the manufacturing method of the solar cell by this invention. 実施例1で示されるマスキングペーストを用いて高濃度pドーピング領域のパターニングを行なったn型シリコン基板の光照射下での電圧分布を示す図である。It is a figure which shows the voltage distribution under light irradiation of the n-type silicon substrate which patterned the high concentration p doping area | region using the masking paste shown in Example 1. FIG.

符号の説明Explanation of symbols

10 半導体基板、11 パッシベーション層、12 高濃度pドーピング領域、13 高濃度nドーピング領域、14 p電極、15 n電極、16 p領域コンタクトホール、17 n領域コンタクトホール、18 テクスチャエッチング面、30 マスキングペースト、31 p型ドーパント、32 n型ドーパント、33 拡散制御マスク。   DESCRIPTION OF SYMBOLS 10 Semiconductor substrate, 11 Passivation layer, 12 High concentration p doping area | region, 13 High concentration n doping area | region, 14 p electrode, 15 n electrode, 16 p area contact hole, 17 n area contact hole, 18 Texture etching surface, 30 Masking paste , 31 p-type dopant, 32 n-type dopant, 33 Diffusion control mask.

Claims (5)

SiO2および/もしくはSiO2前駆体を含むマスキングペーストを半導体基板上にパターニングして塗布し、酸素雰囲気で焼成することでドーパントの拡散制御マスクを形成させ、その後ドーピングを行なうことで、パターニングされた拡散層を形成することを特徴とする太陽電池の製造方法。 A masking paste containing SiO 2 and / or SiO 2 precursor is patterned and applied onto a semiconductor substrate, and is baked in an oxygen atmosphere to form a dopant diffusion control mask, and then patterned by doping. The manufacturing method of the solar cell characterized by forming a diffused layer. 前記ドーパントの拡散は、気相拡散もしくは塗布拡散であることを特徴とする請求項1に記載の太陽電池の製造方法。   The method for manufacturing a solar cell according to claim 1, wherein the diffusion of the dopant is vapor phase diffusion or coating diffusion. 前記焼成は、焼成温度800〜1050℃、焼成時間10〜60分であることを特徴とする請求項1に記載の太陽電池の製造方法。   The said baking is the baking temperature of 800-1050 degreeC, and the baking time for 10 to 60 minutes, The manufacturing method of the solar cell of Claim 1 characterized by the above-mentioned. 前記ドーパントの拡散の拡散温度は、p型ドーパント拡散は800℃以上、n型ドーパント拡散は700℃以上であることを特徴とする請求項1〜3に記載の太陽電池の製造方法。   The method for manufacturing a solar cell according to claim 1, wherein a diffusion temperature of the dopant diffusion is 800 ° C. or more for p-type dopant diffusion and 700 ° C. or more for n-type dopant diffusion. 前記マスキングペーストは、SiO2前駆体としてテトラエチルオルソシリケートを5〜25質量%、増粘剤としてエチルセルロースを5〜25質量%、テトラエチルオルソシリケートの加水分解反応の触媒として酸を0.1質量%含有することを特徴とする請求項1〜4に記載の太陽電池の製造方法。 The masking paste contains 5 to 25% by mass of tetraethyl orthosilicate as a SiO 2 precursor, 5 to 25% by mass of ethyl cellulose as a thickener, and 0.1% by mass of acid as a catalyst for hydrolysis reaction of tetraethyl orthosilicate. The manufacturing method of the solar cell of Claims 1-4 characterized by the above-mentioned.
JP2005270200A 2005-08-12 2005-09-16 Manufacturing method of solar cell Active JP4684056B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005270200A JP4684056B2 (en) 2005-09-16 2005-09-16 Manufacturing method of solar cell
US12/063,542 US7846823B2 (en) 2005-08-12 2006-08-08 Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste
EP06796311A EP1923906A1 (en) 2005-08-12 2006-08-08 Masking paste, method for producing same, and method for manufacturing solar cell using masking paste
PCT/JP2006/315632 WO2007020833A1 (en) 2005-08-12 2006-08-08 Masking paste, method for producing same, and method for manufacturing solar cell using masking paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270200A JP4684056B2 (en) 2005-09-16 2005-09-16 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JP2007081300A JP2007081300A (en) 2007-03-29
JP4684056B2 true JP4684056B2 (en) 2011-05-18

Family

ID=37941247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270200A Active JP4684056B2 (en) 2005-08-12 2005-09-16 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP4684056B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053867B2 (en) 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US8518170B2 (en) 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US8324089B2 (en) 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
JP5170701B2 (en) * 2009-07-29 2013-03-27 シャープ株式会社 Manufacturing method of semiconductor device
JP5271189B2 (en) * 2009-08-04 2013-08-21 シャープ株式会社 Manufacturing method of back electrode type solar cell
KR20110071374A (en) * 2009-12-21 2011-06-29 현대중공업 주식회사 Back contact type hetero-junction solar cell and method of fabricating the same
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
TWI488319B (en) * 2013-01-22 2015-06-11 Motech Ind Inc Solar cell, method of manufacturing the same and module comprising the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199678A (en) * 1988-02-03 1989-08-11 Mitsubishi Electric Corp Formation of high purity thin sio2 film
JPH01206538A (en) * 1988-02-10 1989-08-18 Oki Electric Ind Co Ltd Electrode formation for plasma display
JPH04256374A (en) * 1991-02-08 1992-09-11 Sharp Corp Manufacture of solar cell
JPH04285958A (en) * 1991-03-14 1992-10-12 Tokyo Ohka Kogyo Co Ltd Phase shifter material and production thereof
JPH07135333A (en) * 1993-11-10 1995-05-23 Sharp Corp Fabrication of solar cell
JPH11504762A (en) * 1995-03-10 1999-04-27 シーメンス ソーラー ゲゼルシャフト ミット ベシュレンクテル ハフツング Solar cell having back surface field and method of manufacturing the same
JP2002539615A (en) * 1999-03-11 2002-11-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング Dopant paste for forming p, p + and n, n + regions in a semiconductor
JP2003257508A (en) * 2002-03-06 2003-09-12 Sharp Corp Photoelectric transducer
JP2004056057A (en) * 2002-07-24 2004-02-19 Sharp Corp Manufacturing method for solar cell
JP2004512674A (en) * 2000-09-22 2004-04-22 ウニベルジテート コンスタンツ Solar cell manufacturing method, and solar cell manufactured by the method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199678A (en) * 1988-02-03 1989-08-11 Mitsubishi Electric Corp Formation of high purity thin sio2 film
JPH01206538A (en) * 1988-02-10 1989-08-18 Oki Electric Ind Co Ltd Electrode formation for plasma display
JPH04256374A (en) * 1991-02-08 1992-09-11 Sharp Corp Manufacture of solar cell
JPH04285958A (en) * 1991-03-14 1992-10-12 Tokyo Ohka Kogyo Co Ltd Phase shifter material and production thereof
JPH07135333A (en) * 1993-11-10 1995-05-23 Sharp Corp Fabrication of solar cell
JPH11504762A (en) * 1995-03-10 1999-04-27 シーメンス ソーラー ゲゼルシャフト ミット ベシュレンクテル ハフツング Solar cell having back surface field and method of manufacturing the same
JP2002539615A (en) * 1999-03-11 2002-11-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング Dopant paste for forming p, p + and n, n + regions in a semiconductor
JP2004512674A (en) * 2000-09-22 2004-04-22 ウニベルジテート コンスタンツ Solar cell manufacturing method, and solar cell manufactured by the method
JP2003257508A (en) * 2002-03-06 2003-09-12 Sharp Corp Photoelectric transducer
JP2004056057A (en) * 2002-07-24 2004-02-19 Sharp Corp Manufacturing method for solar cell

Also Published As

Publication number Publication date
JP2007081300A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
US7846823B2 (en) Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste
JP5226255B2 (en) Manufacturing method of solar cell
JP4827550B2 (en) Manufacturing method of solar cell
EP2405486A1 (en) Process for producing semiconductor device
US20110298100A1 (en) Semiconductor device producing method and semiconductor device
JP2010109201A (en) Manufacturing method of solar cell
KR101104606B1 (en) Method for preparing selective emitter for solar cell and paste for preparing mask pattern used therein
EP2573800A1 (en) Diffusion agent composition, method of forming an impurity diffusion layer, and solar cell
US8361836B2 (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
US9324899B2 (en) Emitter diffusion conditions for black silicon
JP4684056B2 (en) Manufacturing method of solar cell
JP2007049079A (en) Masking paste, method for manufacturing same, and method for manufacturing solar cell using same
WO2014196253A1 (en) METHOD FOR FORMING p-TYPE SELECTIVE EMITTER AND SOLAR CELL
US9236509B2 (en) Solar cells with patterned antireflective surfaces
JP2010205965A (en) Method for manufacturing semiconductor device
JP2010157654A (en) Method of manufacturing semiconductor device
EP2562791A1 (en) Method for producing semiconductor device
EP2573822B1 (en) Semiconductor device, and method for producing semiconductor device
KR20170026538A (en) Composition for forming passivation layer, semiconductor substrate with passivation layer, method for producing semiconductor substrate with passivation layer, solar cell element, method for manufacturing solar cell element, and solar cell
EP3702048B1 (en) Method for drying polyimide paste and method for producing solar cells capable of highly-efficient photoelectric conversion
CN107078178A (en) Solar cell and its manufacture method
JP2015156511A (en) Method of manufacturing solar cell, and solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4684056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350