[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4669476B2 - 半導体製造時にウェハを支持するホルダ - Google Patents

半導体製造時にウェハを支持するホルダ Download PDF

Info

Publication number
JP4669476B2
JP4669476B2 JP2006522644A JP2006522644A JP4669476B2 JP 4669476 B2 JP4669476 B2 JP 4669476B2 JP 2006522644 A JP2006522644 A JP 2006522644A JP 2006522644 A JP2006522644 A JP 2006522644A JP 4669476 B2 JP4669476 B2 JP 4669476B2
Authority
JP
Japan
Prior art keywords
wafer
recess
holder
slots
wafer holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006522644A
Other languages
English (en)
Other versions
JP2007518249A (ja
Inventor
ランプ、マイケル
ムーン、バール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGL Carbon SE
Original Assignee
SGL Carbon SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGL Carbon SE filed Critical SGL Carbon SE
Publication of JP2007518249A publication Critical patent/JP2007518249A/ja
Application granted granted Critical
Publication of JP4669476B2 publication Critical patent/JP4669476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Packaging Frangible Articles (AREA)

Description

本発明は、半導体デバイスの製造に用いる基板ウェハの製法に係り、詳しくは半導体製造工程中反応室内の基板支持機構に用いるサセプタ及び他の基板ウェハホルダに関する。
（関連出願についての相互参照）
本出願の原出願は、２００３年８月１日に出願された「半導体製造期間中にウェハを支持するサセプタ（SUSCEPTOR FOR SUPPORTING WAFERS DURING SEMICONDUCTOR MANUFACTURE）」と題する米国仮特許出願第６０／４９２０６３号の恩典を受ける資格を有し、優先権を主張するものであり、その全体を参照用に本願明細書に取り込むものである。
典型的なウェハホルダが、米国特許第４８２１６７４号と第５４２７６２０号明細書に記載されている。該ウェハホルダは、通常集積回路の製造期間中の各種ウェハ処理工程中に単一基板ウェハを支持すべく用いられる。この種処理工程分野には、化学蒸着（「ＣＶＤ」）や物理蒸着（「ＰＶＤ」）等のシリコン応用処理工程や、急速熱処理（「ＲＴＰ」）や高温エッチング工程等の半導体ウェハ基板処理に用いる熱処理応用等が含まれる。
処理時間を節約すべく、基板ウェハは昇温した温度にて装荷せねばならず、ウェハを平坦で滑らかな非破壊面に載置した際、熱関連対流が基板ウェハの能力に影響を及ぼして不均一に定着させる。かくして、前述の特許明細書に開示の如く、一連の交差チャンネルを通常は機械加工し、或いはホルダのウェハ接触面に適用しているが、その意図は基板とホルダの間に自由なガス流を供給し、着脱操作期間中の基板の不要な動きを排除することにある。交差チャンネルの存在は、ウェハ下側から高温ガスを逃すことで基板定着問題を軽減する。交差チャンネルは、ベルヌーイの定理を用いたウェハの搭載をも容易にする。
上記の特許明細書には、限られた数の交差チャンネルだけを持つウェハホルダが記述されている。しかし実際には、ホルダが支持する基板ウェハの表面上で一様な温度特性を維持する必要性の故に、必要なチャンネル数は非常に多い。加えて、チャンネル化面の均一性を維持することは困難であり、そのことは処理ウェハに対する像転写等の問題を排除する上で重要な意味を持つ。温度一様性と像転写の問題は共に、全ての蒸着被覆と併せ処理ウェハの適正な電気的、物理的特性を保証すべく排除せねばならない。
米国特許第５４０３４０１号明細書は、一連の下敷き交差チャンネルを持つ基板接触面を持つウェハホルダ、即ち図１Ａ〜図１Ｃに示した典型例を含む幾つかの製造問題を指摘している。具体的には、チャンネルがホルダの一面にのみ存在する場合、このウェハホルダは製造期間中に平坦さを維持するのは困難である。機械加工後、通常黒鉛から機械加工するこれらウェハホルダは、高温でＣＤＶにより蒸着する炭化シリコン（ＳｉＣ）等の被膜が生ずる。ホルダが室温迄冷却されると、ホルダ基板と被覆との間の収縮差が概ね一定の歪状態へ至り、そこで被覆は圧縮を受け、基板は引っ張りを受ける（但しこの歪状態は基板と被覆の性状に応じ逆転することもある）。歪量は、表面積に一部依存する。その結果、一方の面だけを機械加工した際に存在するもの等の同一ホルダの二つの面間の大きな表面積差が大きな歪の差異に通じ、その結果部品の歪みや曲がりを生じ得る。
この問題を軽減すべく、上記特許明細書は歪差を排除し、被覆後に部品が平坦さを維持するため、同様の細部機械加工をウェハホルダの両面に加えることを示唆している。しかしウェハホルダの両面に細部機械加工を追加すると、製造コストが著しく増大する。上記明細書に開示された別の解決策では、被覆厚を調整し、二つの対向面間に制御された被覆差を維持する。大筋で、これは適切な修正である。しかし、実際には面間の一貫した被覆肉厚差を維持することは困難である。必要な肉厚差分量がホルダ基板と表面被覆との間の熱膨張係数（ＣＴＥ）の差分の関数であるという問題も存在する。残念なことに、黒鉛等の幾つかのホルダ基板材料は一定範囲に亙るＣＴＥを有し、これがこの処理工程を複雑化する。例えば黒鉛の範囲は、その製造に使用するコークスの種類や固着剤レベルや粒子寸法や処理温度により影響を受ける。
基板ウェハの背面の如何なる痕跡をも最小化するだけでなく、ウェハ表面を横断する一様な温度特性をも維持すべく、ウェハホルダと基板ウェハの間の総接触面積を最小化する必要性も存在する。総接触面積を最小化するためチャンネル数は意図的に多くしてあり、これはチャンネル交差部に形成される格子を小さく保つことを意味する。ウェハ基板に対する支持を提供するのは、チャンネルにより形成されたこれら個々の格子領域の頂部である。小さな格子に付随する問題は、それらがホルダ表面の比較的脆弱な領域であり、かくして損傷を受けやすい点にある。このことが、他方で１以上の格子が破損された場合にウェハホルダの寿命に影響を及ぼす。
１以上の面上に多数の交差チャンネルを持つウェハホルダの追加的な欠点は、この種のウェハホルダの表面被覆内にピンホールが発現しがちな点にある。このこともまた、ウェハホルダを排除させることになる。何故なら一旦被覆が破綻すると、被覆下側の基板が処理環境へ露出するからである。多数のチャンネルで機械加工する部品上の表面被覆を介するピンホールのより多くの発生は、清掃問題と併せ被覆肉厚のばらつきに起因するものであり、それは細部機械加工おいてより問題となる。ピンホール生成はホルダの使用期間中の一定時間期間に亙って発生し、このことは、一般には清浄度により影響される表面腐食問題につながる。
多数の交差チャンネルをもって機械加工したウェハホルダに対する最終的な一つの欠点は、特に高度の温度一様性が要求される大径ウェハおよび／又は低温の工程に対し、凹陥形状の輪郭を基板ウェハに接触するホルダの面に加工することがしばしば望まれる点にある。大量の表面細部の存在が、この種輪郭の機械加工の複雑さを大幅に増大させ、それが更に部品コストに付加される。
本発明のウェハホルダは、現在の最高水準のウェハホルダに勝る幾つかの利点を持つ。例えばより少量の機械加工で製作でき、より複雑さの少ない機械加工しか必要とせず、特に大きな基板ウェハ径に対する凹面輪郭の導入をより簡単にする。このことは、部品同士の改善された一貫性をもたらす。それはまた損傷に対しより耐性があり、製造期間中の寸法制御の維持をより簡単にし、改善されたウェハホルダ性能を提供する。
広義には、本発明の一態様は、化学蒸着システムにおいて半導体基板ウェハを保持するウェハホルダであり、上面を有するホルダ本体と、ホルダ本体の上面内の円形ウェハ凹部と、外周縁部と内部領域とを有する前記ウェハ凹部と、ホルダ本体の上面内に配置した複数の溝穴と、各々がウェハ凹部の外周縁に隣接して始まりウェハ凹部の内部領域へ向けて延びてそこで終端された前記複数の溝穴とを含む。
この態様の特徴において、ウェハホルダはウェハ凹部の外周縁周りに延びる環状溝を更に含み、ほぼ全ての溝穴が環状溝からウェハ凹部の内部領域へ半径方向に延びている。ホルダ本体は、黒鉛、シリコン、窒化珪素、炭化珪素、水晶および酸化アルミニウムの内の少なくとも一つから形成する。少なくともホルダ本体の上面に表面被覆を被着し得る。表面被覆は、炭化珪素、窒化珪素、熱分解性黒鉛、熱分解性炭素、ダイヤモンド、窒化アルミニウム、酸化アルミニウム、二酸化硅素および炭化タンタルのうちの少なくとも一つから形成する。ウェハ凹部は、凹面を含ませ得る。ウェハ凹部の凹面は、ウェハ凹部内に配置する基板ウェハ下側のガス流を支援するよう適合させる。ウェハ凹部の凹面は、ウェハ凹部内に配置する基板ウェハの表面を横断する均一な温度特性を維持するのに役立つよう適合させる。溝穴の数は、ウェハ凹部内に配置する基板ウェハの熱特性に対する負の影響を最小化すべく選択する。溝穴の数は基板ウェハ下側に十分なガス流を可能にし、適切な着脱操作を支援するよう選択する。
この態様の他の特徴では、溝穴の寸法を熱特性に対する悪影響やウェハ凹部内に配置する基板ウェハの背面の痕跡を最小化すべく選択する。溝穴の寸法は、適切な着脱操作を支援するため、基板ウェハ下側に有効なガス流が生ずるよう選択する。複数の溝穴は、長さを各々０．０７６〜２．５４cm、好適には０．０９〜０．１６５cmとする。複数の溝穴の幅は、各々０．０３〜０．０７６cm、好適には０．０４〜０．０６cmの間にする。複数の溝穴の深さは、各々少なくとも０．００３cm、好適には０．０１〜０．０２cmである。
この態様の他の特徴に従えば、ウェハホルダはサセプタでる。ウェハホルダは、更にウェハ端部を支える周縁隆起を含む。複数の溝穴は、周縁隆起内に少なくとも一部配置してある。ウェハ凹部は第１のウェハ凹部であり、複数の溝穴は第１の複数の溝穴であり、ウェハホルダは更に第１の円形ウェハ凹部に隣接するホルダの上面内の第２の円形ウェハ凹部であって、外周縁部と内部領域を有するウェハ凹部と、ホルダ本体の上面に配置した第２の複数の溝穴であって、各々が第２のウェハ凹部の前記外周縁部に隣接して始まり第２のウェハ凹部の前記内部領域へ向け延びてそこで終端する前記溝穴とを備える。
本発明の他の態様は、化学蒸着システムにおいて半導体基板ウェハを保持するウェハホルダであり、上面を有するホルダと、ホルダ本体の上面内の円形ウェハ凹部であって、外周縁部と内部領域とを有する凹部と、ホルダ本体の上面内に配置された複数の非交差溝穴であって、各々がウェハ凹部の外周縁に隣接して始まりウェハ凹部の内部領域に向け延びてそこで終端する溝穴とを含む。
この態様の特徴において、ウェハホルダは更にウェハ凹部の外周縁部周りに延びる環状溝を含む。ほぼ全ての溝穴が、ウェハ凹部の内部領域へ向け環状溝から半径方向に延びている。ホルダ本体は、シリコン、窒化珪素、炭化珪素、水晶および酸化アルミニウムのうちの少なくとも一つで形成したホルダ本体の少なくとも上面に、表面被覆を有し得る。表面被覆は、炭化珪素、窒化珪素、熱分解性黒鉛、熱分解性カーボン、ダイヤモンド、窒化アルミニウム、酸化アルミニウム、二酸化硅素および炭化タンタルの内の少なくとも一つから形成する。ウェハ凹部は、凹面を囲繞することができる。ウェハ凹部の凹面は、ウェハ凹部内に配置する基板ウェハ下側のガス流を支援する。ウェハ凹部の凹陥面は、ウェハ凹部内に配置する基板の表面を横断する一様な温度特性を維持するのに役立つ。溝穴の数は、ウェハ凹部内に配置する基板ウェハの熱特性に対する負の影響を最小化すべく選択する。溝穴の数は、適切な着脱操作を支援すべく基板ウェハ下側に十分なガス流を可能にするよう選択する。
この態様の他の特徴では、溝穴の寸法は熱特性に対する負の影響やウェハ凹部内に配置する基板ウェハの背面痕跡を最小化すべく選択する。溝穴の寸法は、適当な着脱操作を支援するため、基板ウェハの下側に有効なガス流を提供するよう選択する。複数の溝穴の各々は長さが０．０７６〜２．５４cm、好適には０．０９〜０．１６５cmであり、複数の溝穴の各々は幅が０．０３〜０．０７６cm、好適には０．０４〜０．０６cmであり、複数の溝穴の各々は深さが少なくとも０．００３cm、好適には０．０１〜０．０２cmである。
この態様の他の特徴において、ウェハホルダはサセプタであり、ウェハホルダは更にウェハ端部を支持する周縁隆起を含み、複数の溝穴を周縁隆起内に少なくとも一部配置してある。ウェハ凹部は第１のウェハ凹部であり、複数の溝穴は第１の複数の溝穴であり、ウェハホルダは更に第１の円形ウェハ凹部に隣接するホルダ本体上面内の第２の円形ウェハ凹部で、外周縁部と内部領域を有する前記ウェハ凹部と、ホルダ本体の上面に配置した第２の複数の溝穴で、各々が第２のウェハ凹部の外周縁部に隣接して始まり第２のウェハ凹部の内部領域へ向けて延びてそこで終端された前記溝穴とを備える。
本発明の更なる適用領域は、次の詳細な説明から明らかとなろう。本発明の好適な実施形態を示す一方で、詳細な説明と具体例は例示目的だけを意図するものであり、本発明範囲を限定する意図のないことは理解されたい。
本発明の更なる特徴や実施形態や効果を、図面を参照した以下の説明で明らかにする。
図面を参照するに、幾つかの図において同じ参照符号は同様の構成要素を表わす。続いて本発明の好適な実施形態を説明する。好適な実施形態の以下の説明は単なる例示であって、本発明やその応用分野や用途を限定する意図は決してないものである。
本発明の好適な実施形態を、別様の従来の化学蒸着（「ＣＶＤ」）システム１０を参照して説明するが、それはＣＶＤが、本発明のウェハホルダが応用分野を見出すことのできる典型的な処理工程の一例だからである。しかし本発明のウェハホルダが物理蒸着（「ＰＶＤ」）、急速熱処理（「ＲＴＰ」）、高温エッチング処理或いは他の熱処理を含む多種多様なウェハ処理工程に用いることができ、一般に半導体ウェハを概ね平坦な面から離昇させねばならない他の任意の工程を含むことは理解されたい。
図２は、従来の化学蒸着（ＣＶＤ）システム１０のブロック線図である。ＣＶＤシステム１０は、反応室１２と支持機構１４とを含む。反応室１２は、その全体を参照用に本願明細書に取り込む米国特許第５４２７６２０号明細書に開示された、通常水平流動反応室と呼ばれる型を含む任意の従来設計となし得る。
支持機構１４は好適には回転可能であり、米国特許第５４２７６２０号明細書に開示されたものと類似する、同様のものとなし得る。特に関連するもののうち、支持機構１４は反応室１２内に配置したウェハホルダ１６を含む。ホルダ１６は、多くの場合誘導的に加熱するサセプタと呼ばれるタイプや或いは当業者には公知のタイプとなし得る。
図３は、本発明の好適な実施形態に係る、図２のウェハホルダ１６を分離して示す斜視図である。図示した如く、ウェハホルダ１６は第一に概ね平坦なシリンダ形状をなす中実の本体１８を含む。本体１８は、一般的には純粋黒鉛を含むが、代替的にシリコン、窒化珪素、炭化珪素、水晶、酸化アルミニウム又は他のセラミック材や金属や金属合金で出来た任意の従来のウェハホルダ本体材料から形成できる。材料選定は、従来、最終ユーザの処理工程要件に依存する。
図４Ａは図３のウェハホルダ１６の上面図、図４Ｂは図４Ａのウェハホルダ１６の４Ｂ−４Ｂ線に沿う一部側断面図である。格別関心があり、恐らく図４Ａと図４Ｂを参照して最もよく理解される如く、ホルダ本体１８は上面２０と底面２２を含む。上面２０上に中心を定めるのは、以下に説明するホルダ本体１８内に若干凹ませた部分からなり、外周縁リム２６により画成したウェハ凹部２４である。凹部２４の周縁部に、外部リム２６の直ぐ内側に連続環状溝２８が配置してある。ウェハ凹部２４はその中にウェハ３０を支持するよう構成しており、ウェハ凹部２４の寸法と、かくして環状溝２８の位置はウェハ３０の寸法選択肢と併せ選択される。図４Ｃは、上にウェハ３０を配置した状態で図示した図４Ｂのウェハホルダ１６の一部側断面図である。図示の如く、ウェハ３０の外端を環状溝２８の直上に位置させた状態で、ウェハ凹部２４内にウェハ３０は楽に嵌まる。
厳密には不要であるが、環状溝２８は処理期間中ウェハ３０の下側に一様なガス流を保証する。溝２８の大きさを増やすことで、ガス流はより簡単に制御できるが、温度一様性問題が溝の過大な拡大を抑止する。溝２８の大きさは、かくして概ね従来の原理により規定され、適切な大きさの溝の選択はウェハホルダ１６を使用する製造工程に依存する。しかし、幅０．０９cmで深さ０．０９cmの半導体断面を有する溝２８が、以下本願明細書に説明する如く首尾よく使用されてきた。
上面２０は、更に溝２８から内方へウェハ凹部２４の中心に向けて一定距離だけ延びる幅狭の非交差溝穴３２のリングを含む。溝穴３２は好適には方向を半径方向とし、かくして溝穴３２がウェハ凹部２４の幾何学的中心へ向け真っすぐに延びるようにしているが、環状溝２８とウェハ凹部２４の内部領域との間に依然として流路を設けたまま溝穴３２の向き又は角度をしかるべく可変とすることや、この種の構成が本発明の範囲内にあることは明白である。各溝穴の深さは少なくとも０．００３cmであり、好適には０．０１〜０．０２cmであるが、他の深さも可能である。幅と数と併せ溝穴３２の固定長は、ベルヌーイの定理を用いた着脱期間中にウェハ３０を効果的に離昇させるべく、ウェハ３０の直径と肉厚に依存する。
半径方向溝穴３２がウェハ３０の下側を延びる距離（本明細書では基板ウェハ３０との「溝穴重複」量と呼ぶ）が、ＣＴＥ関連成長と基板ウェハ凹部２４内の基板ウェハ３０で起き得る中心ずれの両方を含むことは重要である。溝穴重複量もまた制御し、それが基板ウェハ３０の温度一様性に影響を及ぼし又は基板ウェハ３０の背面痕跡に寄与するほど大きくはしないようにせねばならない。溝穴３２をウェハ凹部２４の内部領域の実際の中心迄延ばすことが問題であることは、公知である。しかし、１５cm径のウェハ３０を収容するよう設計されたウェハホルダ１６を少なくとも用い、長さ２．５４cmの溝穴３２でもって首尾よき成果を達成できる。他方、重複を最小長として十分なガス流を供給し、ベルヌーイの定理を用いて基板ウェハの着脱操作を容易にせねばならない。最小長も最大長も共に既知ではないが、０．１〜０．１５cmの溝穴３２が本願明細書に前述した如く首尾よく使用されてきた。
所与の溝穴面積に基づき、着脱操作期間中に基板ウェハ３０に適切に係合させるよう最小数の溝穴３２を必要とする点で、溝穴３２の数を制御することもまた重要である。最小数は、主にウェハ凹部２４の表面積に対する溝穴３２の表面積に依存する。何故ならこのために対応する離昇力を生ずるからである。かくして、溝穴３２の数は、ウェハ凹部２４の大きさだけでなく使用する溝穴３２の幅と長さとにも依存する。しかしながら、幅広の溝穴３２は排除すべきである。何故ならそれらが局所的な熱的影響に通じ、前述の如く溝穴３２の長さを制御すべきだからである。溝穴３２の数と、幅に対する厳密な限界は未知であるが、各々幅が０．０５cmの９６個の溝穴３２が本願明細書に後述する１５cm径のウェハ３０を収容するよう設計されたウェハホルダ１６内に首尾よく使用されてきた。
温度一様性等を維持すべく、溝穴３２はウェハ凹部２４の周縁部周りに概ね一様なパターンで配置せねばならない。かくして、溝穴３２間の間隔は、好適には全周縁部周りに一定とし、各溝穴３２の長さと幅と深さの一定とするとよい。しかし、本発明範囲から逸脱することなく、長さや幅や間隔が一様変化するパターンを有する一様パターンの溝穴３２を使用することも可能である。
ホルダ本体１８の底面２２は、従来設計に従う。環状の支持溝３４を底面２２内に配置し、ウェハホルダ１６を米国特許第５４２７６２０号明細書に開示の、典型的には水晶で出来た蜘蛛型基台等の支持機構１４内の適当な構造上に配置又は装着できる。
ホルダ本体１８は、炭化珪素、窒化珪素、熱分解性黒鉛、熱分解性カーボン、ダイヤモンド、窒化アルミニウム、酸化アルミニウム、シリコン、二酸化硅素および炭化タンタルのうちの一つからなる表面被覆３６を備え得る。従来は、被覆３６を、これらに限定はされないが上面と底面２０、２２を含む基板全体に付していた。
ウェハ凹部２４を形成する若干の陥凹は、図４Ｃから明瞭な、若干凹んだ輪郭を有し、それはホルダ本体１８の上面２０を機械加工することで作成できる。ガスがウェハ３０の下側を自由に流動できるようにし、ウェハ３０が平坦面に固着しないようにすることで、陥凹は更にホルダ１６から基板ウェハ３０を解放するのに役立つ。ウェハ３０が高温で陥没する傾向があるため、改善されたウェハ温度一様性のためには凹陥面輪郭が望ましい。陥没により生ずる変形は、最終ユーザの処理条件だけでなく基板ウェハ直径の関数ともなろう。更に、陥没ウェハ３０とホルダ本体１８の上面との間の空隙が比較的均一であるときに温度一様性を最適化すべく、ウェハ凹部２４の輪郭を陥没ウェハ３０のそれに一致或いは近似させるとよい。かくして、陥没を想定したときのウェハ３０の特性が大雑把には球面をなすが故に、ウェハ凹部２４の凹陥性は同様に球面となる。しかし、陥没が非球面特性を示す際のウェハ３０の輪郭のより緻密な分析、即ちウェハ凹部２４の特性がしかるべく可変であることは明白である。
一般に、より大径のウェハ３０とより低い末端用途処理温度条件は、より大きな皿形形状を持つ輪郭の使用に好都合である。それは、より大きなウェハ３０がより重く、かくしてウェハ３０と基板ホルダ１６の嵌合面との間の接着を最小化する必要性がより重大な意味を持つという事実を含む。加えて、より大きなウェハ３０は、より小型のウェハ３０よりも或る温度で余計に陥没し、かくしてより大きな皿形状特性が改善された温度一様性を獲得するのに役立つ。ウェハ処理に用いる従来のウェハ凹部の凹陥度は０．００５〜０．０２５cmの範囲におよび、特に敏感な処理向けにはより大きな凹陥度が要求される。
本明細書に記載した原理に従って設計製造して６個のサセプタ型ウェハホルダを、標準的な処理条件下で試験した。ウェハホルダは、１５cmの直径を持つウェハを収容する大きさのウェハ凹部が含まれる。各ウェハホルダには、各々深さ０．０１８cmで幅０．０５cmで長さ０．１cmの９６個の半径方向溝穴を含む。各ウェハホルダのウェハ凹部は深さ０．０４cmであり、０．００５cmだけ輪郭が凹んでいて、各ウェハホルダの連続溝は幅０．０９cm、深さ０．０９cmであった。６個の試験部品は１００００回迄首尾よく作動（ベルヌーイの定理に基づくピックアップを用いたウェハホルダからの半導体ウェハを首尾よく解放）し、それは図１Ａ〜１Ｃに図示したもの等の従前のウェハホルダについて産業界が経験する約２０００〜４０００回の一般的寿命と比較したときに好ましいものであった。
この種の成功に鑑み、本明細書に記載した原理に従って設計し、製造したサセプタ型ウェハホルダを、シリコンエピタキシ蒸着工程に使用した。ウェハホルダは、１５cmの直径を有するウェハを収容する大きさのウェハ凹部を備える。ウェハホルダは、各々長さ０．１５cm、深さ０．０１cm、幅０．０５cmの９６個の半径方向溝穴を含む。ウェハ凹部は深さ０．０４cmで、輪郭を０．００６cmだけ凹ませてあった。連続溝は、幅０．０９cm、深さ０．０９cmであった。ウェハホルダは、無関係な問題のために使用を停止する前に１７８回首尾よく使用できた。一般性能は、図１Ａ〜１Ｃに示したウェハホルダ等の従前のウェハホルダと等しかったが、重要なことに、試験ウェハホルダを用いて行なった全てのウェハ被覆が前述の温度一様性問題や像転写問題を示すことなく高品質であった。
本発明のウェハホルダの代替構造は、当業者には明らかであろう。例えば図５は多重化ウェハホルダ６６の上面図であり、ここでは本発明の代替実施形態に従い、二つのウェハ凹部７４を単一のホルダ本体６８内に並置している。各ウェハ凹部７４は、前述したウェハホルダ２４に配設した溝２８と溝穴３２と同様の環状溝７８及び複数の溝８２を含む。第２のウェハ凹部７４と第２の複数の溝８２を包む以外は、図５のウェハホルダ６６は概ね第１のウェハホルダ１６と同様である。
この種の構成は、特定の反応室１２内で製作される幾つかのウェハ３０を最小化するのに役立つ。例えば特定の反応室１２を２０cmウェハ３０の製造に対応するよう設計できるが、製造者は時として僅か１０cmの直径のウェハ３０の製造に反応室１２を使用したいと望む。いずれのウェハ寸法の製作も、本願明細書に記載した種の適当な大きさのウェハホルダ１６の使用を通じて達成できる。しかし２０cm反応室１２内での１０cmウェハ３０の製作は、図５に概略図示したもの等のウェハホルダ６６を用いて最適化可能である。この手法は更に、当業者に明らかな如く、他の数や寸法や構成のウェハ凹部を有するウェハホルダ（図示せず）の設計に使用できる。
本発明の教示は、他種のウェハホルダにも適用できる。例えば図６Ａは先行技術の段付きウェハホルダ１１６の斜視図であり、図６Ｂは図６Ａのウェハホルダ１１６の６Ｂ−６Ｂ線に沿う一部側断面図である。段付きウェハホルダ１１６は、ウェハ凹部１２４の周縁部周りにウェハ３０の外端を支持する周縁隆起１１９を含む。処理期間中、ウェハ３０は従来本発明ウェハホルダ１６に類似する方法でウェハ凹部１２４内に陥没していた。一般に、段付きウェハホルダ１１６はウェハ３０の下側に配置されウェハ凹部１２４内の開口１２５を貫通突出するよう配置した離昇ピンを用い、ウェハ３０を上側から持ち上げるベルヌーイ型ピックアップを用いずに、下側からホルダ１１６の頂部からウェハ３０を持ち上げる。具体的には例示しないが、本発明の原理は隆起１１９に溝穴（図示せず）を適用することで階段状ウェハホルダ１１６へ同様に適用できる。これにより、段付きウェハホルダ１１６は脱装操作期間中に従来のベルヌーイ型ピックアップが使用可能となる。
前述の情報に基づき、本発明が幅広い有用性と応用分野の余地があることは当業者には容易に理解されよう。本願明細書に具体的に記載したもの以外の本発明の多くの実施形態や改良は、他の変形例や改良例や等価構成同様、本発明の要旨ならびに範囲から逸脱することなく、本発明ならびに前述の説明から明白となるか或いは当然に示唆されよう。従って、本発明を好適な実施形態に関連して本明細書に詳細に説明してきたが、本開示が本発明を図示し例示しただけであり、本発明の完全かつ実施可能な開示を提供する目的で為されたものであることを理解されたい。前述の開示は、本発明を限定し、又は他のいかなる実施形態や改作や変形や改変や等価構成等を排除するものと解釈されることを意図するものではない。本発明は、本願明細書に添付した特許請求の範囲とその等価物によってのみ限定されるものである。本願明細書では具体的な用語を用いたが、それらは包括的かつ記述的な意味にだけ使用し、限定目的に使用したものではない。
典型的な先行技術ウェハホルダの上面図である。 図１Ａの先行技術ウェハホルダの１Ｂ−１Ｂ線に沿う側断面図である。 その上にウェハを配置して図示した図１Ｂの先行技術ウェハホルダの側断面図である。 従来の化学蒸着システムのブロック線図である。 本発明の実施形態に係る分離図示した図２のウェハホルダの斜視図である。 図３のウェハホルダの上面図である。 図４Ａの４Ｂ−４Ｂ線に沿うウェハホルダの一部側断面図である。 ウェハを配置して図示した図４Ｂのウェハホルダの一部側断面図である。 単一ホルダ本体内に二つのウェハ凹部を並置した多重化ウェハホルダの上面図である。 先行技術の段付きウェハホルダの斜視図である。 図６Ａのウェハホルダの６Ｂ−６Ｂ線に沿う一部側断面図である。
符号の説明
１０ 化学蒸着システム、１２ 反応室、１４ 支持機構、１６ ウェハホルダ、１８ 本体、２０ 上面、２２ 底面、２４ ウェハ凹部、２６ 外周縁リム、２８ 連続環状溝、３０ ウェハ、３２ 非交差溝穴、６６ 多重化ウェハホルダ、６８ ホルダ本体、７４ ウェハ凹部、７８ 環状溝、８２ 溝、１１６ 段付きウェハホルダ、１１９ 周縁隆起、１２４ ウェハ凹部、１２５ 開口

Claims (21)

  1. 化学蒸着システムにおいて半導体基板ウェハを保持するウェハホルダであって、
    ホルダ本体に一体化された部分としての上面を有するホルダ本体と、
    前記ホルダ本体の上面に設けられ、外周縁部と、該外周縁部内に規定された内部領域とを有する円形のウェハ凹部と、
    前記ウェハ凹部の外周縁部に近接して設けられ、外周縁部の周りに延びている、前記ウェハ凹部内に形成された連続環状溝と、
    前記ホルダ本体内の上記上面内に配置した複数の溝穴と
    を備え、
    前記ウェハ凹部は、該凹部内に配置された半導体基板ウェハを支持し、かつウェハ凹部に面する半導体基板ウェハの表面と、ウェハ凹部の内部表面との間にガス流が生ずるように形成されており、更に
    前記複数の溝穴の全てが前記ウェハ凹部の外周縁部の近傍において前記連続環状溝に結合していると共に、この環状溝から前記ウェハ凹部の内方に向け延び、前記ウェハ凹部の中心から距離をおいて終端している
    ことを特徴とするウェハホルダ。
  2. 前記ホルダ本体は、黒鉛、シリコン、窒化珪素、炭化珪素、水晶および酸化アルミニウムの少なくとも一つからなる請求項１記載のウェハホルダ。
  3. 前記ホルダ本体の少なくとも上面に表面被覆を付した請求項１記載のウェハホルダ。
  4. 前記表面被覆は、炭化珪素、窒化珪素、熱分解性黒鉛、熱分解性カーボン、ダイヤモンド、窒化アルミニウム、酸化アルミニウム、二酸化硅素および炭化タンタルのうちの少なくとも一つからなる請求項３記載のウェハホルダ。
  5. 前記ウェハ凹部が凹面を囲繞する請求項１記載のウェハホルダ。
  6. 前記ウェハ凹部の凹面が、ウェハ凹部内に配置する基板ウェハ下側のガス流を支援する請求項５記載のウェハホルダ。
  7. 前記ウェハ凹部の前記凹面が、前記ウェハ凹部内に配置する基板ウェハの表面を横断する一様な温度特性の維持に役立つ請求項５記載のウェハホルダ。
  8. 前記溝穴の数が、ウェハ凹部内に配置する基板ウェハの熱特性に対する負の効果を最小化するよう選択された請求項１記載のウェハホルダ。
  9. 前記溝穴の数が、基板ウェハ下側に十分なガス流を可能にして適切な着脱操作を支援するように選択された請求項１記載のウェハホルダ。
  10. 前記溝穴の寸法が、前記ウェハ凹部内に配置する基板ウェハの温度特性又は背面痕跡に対する負の影響を最小化するよう選択された請求項１記載のウェハホルダ。
  11. 前記溝穴の寸法が、着脱操作の支援目的で基板ウェハ下側に効果的ガス流を供給するよう選択された請求項１記載のウェハホルダ。
  12. 前記複数の溝穴の各々が、０．０９〜０．１６５cmの長さを持つ請求項１記載のウェハホルダ。
  13. 前記複数の溝穴の各々が、０．０３８〜０．０６cmの幅を持つ請求項１記載のウェハホルダ。
  14. 前記複数の溝穴の各々が、少なくとも０．００３cmの深さを持つ請求項１記載のウェハホルダ。
  15. 前記複数の溝穴の各々が、０．０１〜０．０２cmの深さを持つ請求項１４記載のウェハホルダ。
  16. 前記ウェハホルダがサセプタである請求項１記載のウェハホルダ。
  17. 前記ウェハ端を支持する周縁隆起を更に備える請求項１記載のウェハホルダ。
  18. 前記複数の溝穴が、周縁隆起内に少なくとも一部配置された請求項１７記載のウェハホルダ。
  19. 前記ウェハ凹部は第１のウェハ凹部であり、複数の溝穴は第１の複数の溝穴であり、前記ウェハホルダが更に、
    前記第１の円形ウェハ凹部に隣接する前記ホルダの前記上面内の第２の円形ウェハ凹部で、外周縁部と内部領域を有する前記ウェハ凹部と、
    前記ホルダ本体の前記上面に配置した第２の複数の溝穴で、各々が前記第２のウェハ凹部の前記外周縁部に隣接して始まり前記第２のウェハ凹部の前記内部領域へ向け延び、前記ウェハ凹部の中心から距離をおいて終端された前記溝穴とを備える請求項１記載のウェハホルダ。
  20. 前記複数の溝穴が相互に交差していない請求項１記載のウェハホルダ。
  21. 前記複数の溝穴が０．０７６〜２．５４ｃｍの長さと、０．０３〜０．０７６ｃｍの幅とをもつ請求項１記載のウェハホルダ。
JP2006522644A 2003-08-01 2004-08-02 半導体製造時にウェハを支持するホルダ Expired - Fee Related JP4669476B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49206303P 2003-08-01 2003-08-01
PCT/US2004/024787 WO2005013334A2 (en) 2003-08-01 2004-08-02 Holder for supporting wafers during semiconductor manufacture

Publications (2)

Publication Number Publication Date
JP2007518249A JP2007518249A (ja) 2007-07-05
JP4669476B2 true JP4669476B2 (ja) 2011-04-13

Family

ID=34115589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522644A Expired - Fee Related JP4669476B2 (ja) 2003-08-01 2004-08-02 半導体製造時にウェハを支持するホルダ

Country Status (6)

Country Link
US (1) US7582166B2 (ja)
EP (1) EP1654752B1 (ja)
JP (1) JP4669476B2 (ja)
KR (1) KR101116510B1 (ja)
AT (1) ATE514801T1 (ja)
WO (1) WO2005013334A2 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189294B2 (ja) * 2004-02-13 2013-04-24 エーエスエム アメリカ インコーポレイテッド オートドーピングおよび裏面堆積を減少させるための基板支持システム
US7824498B2 (en) * 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
JP4636807B2 (ja) * 2004-03-18 2011-02-23 キヤノン株式会社 基板保持装置およびそれを用いた露光装置
WO2007007193A2 (en) * 2005-06-06 2007-01-18 Texthelp Systems Ltd. A system and method for converting electronic text to a digital multimedia electronic book
TWI327761B (en) * 2005-10-07 2010-07-21 Rohm & Haas Elect Mat Method for making semiconductor wafer and wafer holding article
US7691205B2 (en) * 2005-10-18 2010-04-06 Asm Japan K.K. Substrate-supporting device
JP4629574B2 (ja) * 2005-12-27 2011-02-09 日本発條株式会社 基板支持装置と、その製造方法
KR20070093493A (ko) * 2006-03-14 2007-09-19 엘지이노텍 주식회사 서셉터 및 반도체 제조장치
US20080110402A1 (en) * 2006-11-10 2008-05-15 Saint-Gobain Ceramics & Plastics, Inc. Susceptor and method of forming a led device using such susceptor
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
US20110114022A1 (en) * 2007-12-12 2011-05-19 Veeco Instruments Inc. Wafer carrier with hub
US8021487B2 (en) 2007-12-12 2011-09-20 Veeco Instruments Inc. Wafer carrier with hub
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
TWI563589B (en) * 2009-11-27 2016-12-21 Jusung Eng Co Ltd Tray, substrate processing apparatus using the same, and manufacturing method of tray
KR101691066B1 (ko) * 2010-11-17 2016-12-29 주성엔지니어링(주) 트레이와 이를 이용한 기판 처리 장치, 및 트레이의 제조 방법
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP2012109409A (ja) * 2010-11-17 2012-06-07 Ulvac Japan Ltd 基板搬送トレイ
US20120305193A1 (en) 2011-06-03 2012-12-06 Arthur Keigler Parallel single substrate processing agitation module
US8979087B2 (en) * 2011-07-29 2015-03-17 Applied Materials, Inc. Substrate supporting edge ring with coating for improved soak performance
DE102011055061A1 (de) * 2011-11-04 2013-05-08 Aixtron Se CVD-Reaktor bzw. Substrathalter für einen CVD-Reaktor
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
DE102014103505A1 (de) 2014-03-14 2015-09-17 Aixtron Se Beschichtetes Bauteil eines CVD-Reaktors und Verfahren zu dessen Herstellung
USD766850S1 (en) * 2014-03-28 2016-09-20 Tokyo Electron Limited Wafer holder for manufacturing semiconductor
WO2015179081A1 (en) * 2014-05-21 2015-11-26 Applied Materials, Inc. Thermal processing susceptor
US10309012B2 (en) * 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
KR101812209B1 (ko) * 2016-02-16 2017-12-26 주식회사 이오테크닉스 레이저 마킹 장치 및 레이저 마킹 방법
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6650345B2 (ja) * 2016-05-26 2020-02-19 日本特殊陶業株式会社 基板保持装置及びその製造方法
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US20180102247A1 (en) * 2016-10-06 2018-04-12 Asm Ip Holding B.V. Substrate processing apparatus and method of manufacturing semiconductor device
CN110520553A (zh) * 2017-02-28 2019-11-29 西格里碳素欧洲公司 基板-载体结构
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
CN109841556B (zh) * 2017-11-28 2020-11-03 桦榆国际有限公司 晶圆承载盘维修方法
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
US10446744B2 (en) * 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
CN109594063A (zh) * 2018-12-27 2019-04-09 西安奕斯伟硅片技术有限公司 一种外延反应设备
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN109701911B (zh) * 2019-02-18 2024-01-23 成都泰美克晶体技术有限公司 一种适用于1612、2016和3225封装尺寸的晶片挑选治具
CN109692828B (zh) * 2019-02-18 2024-01-23 成都泰美克晶体技术有限公司 一种适用于1210封装尺寸的晶片挑选治具
CN215757604U (zh) * 2021-01-25 2022-02-08 苏州晶湛半导体有限公司 石墨盘

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228714A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 半導体気相成長用加熱基台
JPH0758035A (ja) * 1993-08-11 1995-03-03 Sumitomo Sitix Corp 半導体基板用熱処理治具
JPH0758041A (ja) * 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JPH08277193A (ja) * 1995-03-31 1996-10-22 Sumitomo Sitix Corp 気相成長装置用サセプター
JPH11236674A (ja) * 1998-02-23 1999-08-31 Mitsubishi Electric Corp 成膜装置
JP2000315720A (ja) * 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具
JP2001126995A (ja) * 1999-10-29 2001-05-11 Applied Materials Inc 半導体製造装置
JP2004055716A (ja) * 2002-07-18 2004-02-19 Oki Electric Ind Co Ltd 半導体結晶成長装置用治具，及び半導体製造方法
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
JP2004519104A (ja) * 2000-12-22 2004-06-24 エーエスエム アメリカ インコーポレイテッド プロセス性能を高めるサセプタポケット断面
JP2004200436A (ja) * 2002-12-19 2004-07-15 Toshiba Ceramics Co Ltd サセプタ及びその製造方法
JP2004244298A (ja) * 2002-12-17 2004-09-02 Kobe Steel Ltd ダイヤモンド気相合成用基板ホルダ及びダイヤモンド気相合成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143036A (en) * 1979-04-19 1980-11-08 Toshiba Corp Holder for semiconductor wafer
US4821674A (en) * 1987-03-31 1989-04-18 Deboer Wiebe B Rotatable substrate supporting mechanism with temperature sensing device for use in chemical vapor deposition equipment
US5198034A (en) * 1987-03-31 1993-03-30 Epsilon Technology, Inc. Rotatable substrate supporting mechanism with temperature sensing device for use in chemical vapor deposition equipment
US5620525A (en) * 1990-07-16 1997-04-15 Novellus Systems, Inc. Apparatus for supporting a substrate and introducing gas flow doximate to an edge of the substrate
NL9300389A (nl) * 1993-03-04 1994-10-03 Xycarb Bv Substraatdrager.
JPH06310438A (ja) * 1993-04-22 1994-11-04 Mitsubishi Electric Corp 化合物半導体気相成長用基板ホルダおよび化合物半導体気相成長装置
JP2934565B2 (ja) * 1993-05-21 1999-08-16 三菱電機株式会社 半導体製造装置及び半導体製造方法
JP3553204B2 (ja) * 1995-04-28 2004-08-11 アネルバ株式会社 Ｃｖｄ装置
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
US5848889A (en) * 1996-07-24 1998-12-15 Applied Materials Inc. Semiconductor wafer support with graded thermal mass
WO1998029704A1 (en) * 1997-01-02 1998-07-09 Cvc Products, Inc. Thermally conductive chuck for vacuum processor
JPH10256163A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 高速回転型枚葉式気相成長装置
JPH10335437A (ja) * 1997-05-27 1998-12-18 Dainippon Screen Mfg Co Ltd 基板処理装置
JP3636864B2 (ja) * 1997-06-11 2005-04-06 東京エレクトロン株式会社 処理装置およびステージ装置
DE69813014T2 (de) * 1997-11-03 2004-02-12 Asm America Inc., Phoenix Verbesserte kleinmassige waferhaleeinrichtung
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228714A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 半導体気相成長用加熱基台
JPH0758035A (ja) * 1993-08-11 1995-03-03 Sumitomo Sitix Corp 半導体基板用熱処理治具
JPH0758041A (ja) * 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JPH08277193A (ja) * 1995-03-31 1996-10-22 Sumitomo Sitix Corp 気相成長装置用サセプター
JPH11236674A (ja) * 1998-02-23 1999-08-31 Mitsubishi Electric Corp 成膜装置
JP2000315720A (ja) * 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具
JP2001126995A (ja) * 1999-10-29 2001-05-11 Applied Materials Inc 半導体製造装置
JP2004519104A (ja) * 2000-12-22 2004-06-24 エーエスエム アメリカ インコーポレイテッド プロセス性能を高めるサセプタポケット断面
JP2004055716A (ja) * 2002-07-18 2004-02-19 Oki Electric Ind Co Ltd 半導体結晶成長装置用治具，及び半導体製造方法
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
JP2004244298A (ja) * 2002-12-17 2004-09-02 Kobe Steel Ltd ダイヤモンド気相合成用基板ホルダ及びダイヤモンド気相合成方法
JP2004200436A (ja) * 2002-12-19 2004-07-15 Toshiba Ceramics Co Ltd サセプタ及びその製造方法

Also Published As

Publication number Publication date
JP2007518249A (ja) 2007-07-05
US7582166B2 (en) 2009-09-01
KR101116510B1 (ko) 2012-02-28
KR20060083410A (ko) 2006-07-20
US20050022746A1 (en) 2005-02-03
ATE514801T1 (de) 2011-07-15
WO2005013334A2 (en) 2005-02-10
WO2005013334A3 (en) 2007-08-09
EP1654752A4 (en) 2010-07-21
EP1654752B1 (en) 2011-06-29
EP1654752A2 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
JP4669476B2 (ja) 半導体製造時にウェハを支持するホルダ
US6048403A (en) Multi-ledge substrate support for a thermal processing chamber
EP2165358B1 (en) Susceptor for improving throughput and reducing wafer damage
JP4247429B2 (ja) 基板ホルダ、サセプタ、基板ホルダの製造方法
US7070660B2 (en) Wafer holder with stiffening rib
KR100527672B1 (ko) 서셉터 및 이를 포함하는 증착 장치
US5494524A (en) Vertical heat treatment device for semiconductor
TWI242831B (en) Heat treating jig for semiconductor wafer
JPH0758041A (ja) サセプタ
KR100883285B1 (ko) 열 분산 플레이트 및 에지 지지대를 구비하는 어셈블리
KR20010042416A (ko) 열처리 챔버용 기판 지지부
KR20200090119A (ko) 통기형 서셉터
CN211045385U (zh) 基座
JP4599816B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3004846B2 (ja) 気相成長装置用サセプタ
JPH088198A (ja) 気相成長装置用サセプター
JP4003527B2 (ja) サセプタおよび半導体ウェーハの製造方法
US20020023590A1 (en) Susceptor for semiconductor wafers
TW201907050A (zh) 承載盤、磊晶基板的製造方法及磊晶基板
JP2004200436A (ja) サセプタ及びその製造方法
JP4665935B2 (ja) 半導体ウェーハの製造方法
EP3863043A1 (en) Susceptor
CN115210861A (zh) 升降销、包括升降销的晶片处理装置以及生产晶片的方法
JP2010278196A (ja) 基板保持治具
JP4007598B2 (ja) サセプタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees