[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4665561B2 - 電圧駆動型半導体素子の直列接続方式 - Google Patents

電圧駆動型半導体素子の直列接続方式 Download PDF

Info

Publication number
JP4665561B2
JP4665561B2 JP2005063415A JP2005063415A JP4665561B2 JP 4665561 B2 JP4665561 B2 JP 4665561B2 JP 2005063415 A JP2005063415 A JP 2005063415A JP 2005063415 A JP2005063415 A JP 2005063415A JP 4665561 B2 JP4665561 B2 JP 4665561B2
Authority
JP
Japan
Prior art keywords
voltage
gate
elements
circuit
gate drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005063415A
Other languages
English (en)
Other versions
JP2006254520A (ja
Inventor
康 阿部
清明 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005063415A priority Critical patent/JP4665561B2/ja
Publication of JP2006254520A publication Critical patent/JP2006254520A/ja
Application granted granted Critical
Publication of JP4665561B2 publication Critical patent/JP4665561B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は、磁性体コアによるスイッチングタイミング調整機能を有する複数個直列接続された電圧駆動型半導体素子(以下、素子)において、いずれかの素子に破壊が発生し短絡状態となった場合、故障素子のゲートを切離してその他の健全な素子で正常動作させることができる素子の直列接続方式に関する。
素子を直列接続し、オン・オフのスイッチング動作を行う場合、最大の問題点は、各素子のスイッチングタイミングや素子特性のばらつきにより、素子に印加される電圧がアンバランスとなり、過電圧など素子破壊の原因を招くことである。この解決ために、各素子に印加される電圧のアンバランスを抑制させる回路を接続する必要がある。
この課題を解決するための従来技術として、図6に示すように直列接続されている素子21〜2nのゲート線を磁性体コア41〜4(n−1)で順次磁気結合させて、素子がゲート駆動回路11〜1nからの入力信号に基づいてオン・オフする際に各ゲート線に流れる電流値が、スイッチングタイミングのばらつきによって異なれば、その差分に応じてゲート線のインピーダンスを瞬時に変化させることで、各ゲート電流を一致させ、その結果、スイッチングタイミングのばらつきを抑制させる方式ががある。
この方式の詳細内容は、特許文献1の実施の形態に記載されている通りである。
特開2002−204578号公報(3頁、図6)
図6に示した方式により、簡単な回路で素子に印加される電圧のアンバランスを解決できるが、この方式では、例えばいずれかの素子が破壊した場合、この素子のゲート電流が異常波形となるが、磁性体コアによってゲート線が順次磁気結合されているため、直列接続されている素子全てのゲート電流も異常波形となる。そのため、装置を停止する必要がある。
この発明の課題は、素子破壊が発生した場合、故障素子以外の健全な素子のゲート線を互いに磁気結合させ運転を継続できる構成にすることである。この構成により、破壊素子のコレクタ−エミッタ間が短絡状態になった時、この素子を配線と見なして残りの正常な素子の直列接続回路で回路動作を継続させることができる。
前記課題を解決するため、複数個直列接続された電圧駆動型半導体素子と、前記各素子をオン・オフするために各素子のゲートに接続された複数のゲート駆動回路とからなる半導体スイッチ回路において、前記直列接続素子各段のゲート線を磁性体コアで順次磁気結合させ、前記素子のいずれかが故障した時、故障素子のゲート駆動回路のゲート出力端子と故障素子のゲート入力端子とを双方向に電流を流せるスイッチにより接続する。
また、各電圧駆動型半導体素子のゲート線に接続された磁性体コアの巻線端子に電圧が発生した場合、この電圧とゲート駆動回路の入力信号とから素子故障を判断し、故障と判断された素子のゲート駆動回路ではゲートに順バイアス電圧を与えるための第1のトランジスタと逆バイアス電圧を与えるための第2のトランジスタを共にオフにし、かつ前記双方向に電流を流せる前記スイッチをオンするようにした。
本発明によれば、電圧駆動型半導体素子を複数個直列接続する際に、スイッチングタイミングのばらつきを低減するために各ゲート線を磁性体コアにより順次磁気結合し、且つ各ゲート駆動回路のゲート出力端子と素子のゲート入力端子とを双方向に電流を流せるスイッチで短絡できるようにし、いずれかの素子が破壊して短絡状態になった時には当該素子の前記スイッチをオンさせるようにした。その結果、正常素子のみで電力変換装置を運転継続させることが可能となる。
本発明は、複数個直列接続された電圧駆動型素子の各ゲート線を磁性体コアを用いて磁気結合した場合、故障した素子を切離して、残りの健全な素子で運転を継続するようにする駆動方式である。
図1に、本発明の第1の実施例を示す。ここでは回路構成として、素子を4個直列接続した構成について説明する。ここで、21〜24が電圧駆動型素子(ここではIGBTとしている)、11〜14が各素子のゲート駆動回路、31〜34が双方向に電流を流せるスイッチ、41〜43がゲートタイミングをバランスさせるための磁性体コアである。この図のように、ゲート駆動回路出力端子と素子のゲート入力端子との間を短絡できるようにスイッチ31〜34が接続される。
また、各ゲート駆動回路11〜14には各ゲート線に接続されている磁性体コアの巻線端子間の電圧が入力され、これらの電圧を監視してスイッチ31〜34のオン・オフ信号、およびゲート駆動回路の停止信号が決定される。図2に、ゲート駆動回路の構成例を示す。59、60がそれぞれ順バイアス電圧、逆バイアス電圧、また55、56がそれぞれ順バイアス用トランジスタ、逆バイアス用トランジスタ、57、58はそれぞれオン用ゲート抵抗、オフ用ゲート抵抗であり、トランジスタ55、56を交互にオン・オフすることで、素子のゲートに順バイアス電圧(VFB)、逆バイアス電圧(VRB)を交互に印加する。ロジック回路は制御回路からの入力信号により、トランジスタ55,56を交互にスイッチングする回路である。また、故障信号出力回路51は磁性体コアの巻線端子電圧を検出し、素子故障を判別するための信号を出力する回路である。故障信号出力回路51は図2のように、磁性体コアの巻線端子電圧を正負それぞれに分けて整流する整流回路511、これらの信号を絶縁するための絶縁回路512、513、正常期間のマスク用フィルタ回路514〜517から成り、これらの二つの信号Vd1、Vd2を故障判別信号として出力する。故障判別回路53はこれら二つの信号とゲート駆動回路の入力信号との関係により故障を判別する回路で、パルス固定回路54は故障判別回路53で故障と判別された時に、スイッチ32のオンを継続する信号を出力する回路である。これらの動作について、具体的に説明する。
図3に、タイムチャートを示す。Ig2は素子22のゲート電流、VT1、VT2はそれぞれ素子21、22に接続している磁性体コアの巻線端子電圧、Vd1、Vd2はそれぞれVT2の正電圧、負電圧の検出信号、Vpはスイッチ32へのオン・オフ信号である。入力信号からオンが出力されると、Ig2が流れ素子22がオンする。この時、例えば素子21の入力信号が素子22の入力信号に比べてΔTの時間遅れている場合、磁性体コア41の巻線に電圧VT1が発生し、ばらつきを抑制する。この動作は正常動作であるので、この期間故障検出されないように、フィルタ回路514〜517の定数を設定する。その後、各素子が定常状態となると、VT1,VT2ともに0となり、正常動作を続ける。
次に、時刻T0で素子故障が発生し、素子22の全端子(コレクタ、エミッタ、ゲート)間が短絡状態になったと仮定する。すると、Ig2が図4に示す回路で流れ続けようとするが、他の正常素子はゲート線に電流が流れるモードではない。そのため、各磁性体コアの巻線に電圧が発生する。素子21ではオンさせる方向、即ちIg1が増加するように磁性体コア41の巻線に正電圧が印加され、Ig2はこれとは逆に素子22をオフさせる方向に磁性体コアの巻線に負電圧が印加される。これにより、Vd1は0、Vd2はフィルタ時間後信号が出力される。
以上のように、入力信号とVd1,Vd2の関係により、素子故障を判別することができる。この判別は故障判別回路53で行われる。また、故障と判別されると、パルス固定回路54からスイッチ32のオン信号が出力され続ける。これにより、主回路は図5の太線の回路となり、素子22の回路を切離した回路と等価になる。即ち、素子21〜23のゲート線を磁性体コアで順次磁気結合させた回路構成となる。更に信号分配回路52によりトランジスタ55、56を共にオフさせる。これは、図4に示すようにIg2が流れ続け、トランジスタ55やゲート抵抗57が破損するのを防止するためである。
以上の動作により、素子故障を検出し、故障素子以外の健全な三つの素子で正常動作を継続させることができる。この時、素子の直列数が減少するため、素子耐圧は素子破壊時を考慮して選択する必要がある。
また、双方向に電流を流せるスイッチとしては機械式スイッチ、双方向半導体スイッチ素子の他、ダイオードとスイッチング素子を組合わせた双方向スイッチ回路などが適用できる。
本発明は、半導体スイッチング素子を複数個直列接続してPWM整流器やインバータ回路を構成する高圧大容量の変換装置や高電圧の半導体遮断機などへの適用が可能である。
素子を4個直列接続した場合の本発明の実施例を示す回路構成図 本発明を折り込んだゲート駆動回路の実施例 図2の動作波形例 素子短絡故障時のゲート電流の経路 素子22が短絡故障した時の本発明適用時の回路構成 磁気結合を利用した従来の複数個直列接続回路例
符号の説明
11〜14・・・ゲート駆動回路 21〜24・・・電圧駆動型半導体素子
31〜34・・・双方向に電流を流せるスイッチ
41〜43・・・磁性体コア 50・・・ゲート駆動回路
51・・・故障信号出力回路 52・・・信号分配回路
53・・・故障判別回路 54・・・パルス固定回路
55、56・・・トランジスタ 57、58・・・ゲート抵抗
59、60・・・ゲート駆動電源 511・・・整流回路
512、513・・・絶縁回路 514〜517・・・フィルタ回路

Claims (2)

  1. 複数個直列接続された電圧駆動型半導体素子と、前記各素子をオン・オフするために各素子のゲートに接続された複数のゲート駆動回路とからなる半導体スイッチ回路において、前記直列接続素子各段のゲート線を磁性体コアで順次磁気結合させ、前記素子のいずれかが故障した時、故障素子のゲート駆動回路のゲート出力端子と故障素子のゲート入力端子とを双方向に電流を流せるスイッチにより接続することを特徴とする電圧駆動型半導体素子の直列接続方式。
  2. 請求項1に記載の半導体スイッチ回路において、各電圧駆動型半導体素子のゲート線に接続された磁性体コアの巻線端子に電圧が発生した場合、この電圧とゲート駆動回路の入力信号とから素子故障を判断し、故障と判断された素子のゲート駆動回路ではゲートに順バイアス電圧を与えるための第1のトランジスタと逆バイアス電圧を与えるための第2のトランジスタを共にオフにし、かつ双方向に電流を流せる前記スイッチをオンさせることを特徴とする電圧駆動型半導体素子の直列接続方式。

JP2005063415A 2005-03-08 2005-03-08 電圧駆動型半導体素子の直列接続方式 Expired - Fee Related JP4665561B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005063415A JP4665561B2 (ja) 2005-03-08 2005-03-08 電圧駆動型半導体素子の直列接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005063415A JP4665561B2 (ja) 2005-03-08 2005-03-08 電圧駆動型半導体素子の直列接続方式

Publications (2)

Publication Number Publication Date
JP2006254520A JP2006254520A (ja) 2006-09-21
JP4665561B2 true JP4665561B2 (ja) 2011-04-06

Family

ID=37094415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005063415A Expired - Fee Related JP4665561B2 (ja) 2005-03-08 2005-03-08 電圧駆動型半導体素子の直列接続方式

Country Status (1)

Country Link
JP (1) JP4665561B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840903B2 (en) 2018-09-14 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298885A (ja) * 1996-04-30 1997-11-18 Fuji Electric Co Ltd 直列形インバータ回路の保護方法
JPH11252894A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 電力変換装置
JP2002204578A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd 直列接続された電圧駆動型半導体素子の制御装置
JP2004215416A (ja) * 2003-01-06 2004-07-29 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子の異常検出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298885A (ja) * 1996-04-30 1997-11-18 Fuji Electric Co Ltd 直列形インバータ回路の保護方法
JPH11252894A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 電力変換装置
JP2002204578A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd 直列接続された電圧駆動型半導体素子の制御装置
JP2004215416A (ja) * 2003-01-06 2004-07-29 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子の異常検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840903B2 (en) 2018-09-14 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor module

Also Published As

Publication number Publication date
JP2006254520A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
US9059709B2 (en) Gate drive circuit for transistor
US9214877B2 (en) Gate driving circuit having a fault detecting circuit for a semiconductor switching device
US10355580B2 (en) DC-DC converter with protection circuit limits
WO2015133365A1 (ja) 電力変換装置
JP6275352B1 (ja) 電力変換装置
KR20130056833A (ko) 변환기의 동작 방법 및 스위칭 셀 및 변환기
US10367423B1 (en) Power conversion device
US10530243B2 (en) Power conversion device with malfunction detection
JP4665561B2 (ja) 電圧駆動型半導体素子の直列接続方式
WO2018087891A1 (ja) 電力変換装置
JP2010259313A (ja) 電力変換装置
US10554120B2 (en) Power conversion device
WO2020179633A1 (ja) スイッチの駆動装置
JP2022016749A (ja) スイッチング装置および電力変換装置
JP4946103B2 (ja) 電力変換装置
JP6273877B2 (ja) 半導体スイッチ素子並列接続回路の駆動回路
JP2004215416A (ja) 電圧駆動型半導体素子の異常検出方法
JP6529040B2 (ja) 電力変換装置及びその制御方法
JP2015029397A (ja) 半導体電力変換装置
JP6643957B2 (ja) 電力変換装置及びその制御方法
JP7541962B2 (ja) 電力変換装置
JP2021065039A (ja) スイッチの駆動装置
JP2020177875A (ja) 直流遮断装置
JP7342573B2 (ja) 電力変換装置
JP2019097011A (ja) 信号伝播装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4665561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees