[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4663139B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4663139B2
JP4663139B2 JP2001041028A JP2001041028A JP4663139B2 JP 4663139 B2 JP4663139 B2 JP 4663139B2 JP 2001041028 A JP2001041028 A JP 2001041028A JP 2001041028 A JP2001041028 A JP 2001041028A JP 4663139 B2 JP4663139 B2 JP 4663139B2
Authority
JP
Japan
Prior art keywords
insulating film
film
tft
hydrogen
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001041028A
Other languages
English (en)
Other versions
JP2002246602A5 (ja
JP2002246602A (ja
Inventor
敦生 磯部
徹 高山
達也 荒尾
昭彦 高良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001041028A priority Critical patent/JP4663139B2/ja
Priority to US10/071,211 priority patent/US6620658B2/en
Publication of JP2002246602A publication Critical patent/JP2002246602A/ja
Publication of JP2002246602A5 publication Critical patent/JP2002246602A5/ja
Application granted granted Critical
Publication of JP4663139B2 publication Critical patent/JP4663139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。特に、本発明はプラスチック基板など耐熱性の低い基板にＴＦＴを作製するための技術に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路およびそれらを搭載した電子機器を半導体装置の範疇とする。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴという）は透明基板上に形成することができるので、アクティブマトリクス型液晶ディスプレイ（以下、ＡＭ−ＬＣＤという）への応用開発が積極的に進められている。結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いたＴＦＴは高移動度が得られるので、同一基板上に機能回路を集積させて高精細な画像表示を実現することが可能とされている。特に、液晶表示装置に代表されるようにアクティブマトリクス型の表示装置において、画素部のみならず駆動回路もＴＦＴで形成する技術が開発されている。
【０００３】
このような表示装置は大小さまざま製造されているが、特に携帯型電子装置への応用が注目されている。携帯型電子装置では個々の部品を軽量化することが要求され、表示装置もその例外ではないとされている。これまでは、表示装置を形成する基板として厚さ１mm程度のガラス板が用いられていたが、軽量化のためにプラスチック基板を用いる方法が考えられている。
【０００４】
【発明が解決しようとする課題】
しかし、結晶質半導体膜を用いるＴＦＴのプロセス温度は４００℃程度であるので、その技術をそのままプラスチック基板に適用することは不可能となる。プラスチック基板上にＴＦＴを形成するには、概略３００℃以下で結晶質半導体膜やゲート絶縁膜などを形成する必要がある。スパッタ法による成膜技術は、比較的低温で導電膜のみならず、絶縁膜や半導体膜を形成できる技術の一つである。しかし、スパッタ法でＴＦＴのゲート絶縁膜を形成することは以前から試みられてきたが、必ずしも良好な特性をえることができなかった。
【０００５】
ＴＦＴ特性を表す目安として、サブスレッショルド係数（Ｓ値）を上げることができる。これは、閾値電圧近傍またはそれ以下の電圧を、ゲート電極に印加したとき流れる弱反転状態でのドレイン電流とゲート電圧の関係から表される。通常、サブスレッショルド係数が小さいほど高速、低消費電力のスイッチング動作が可能となる。スパッタ法でゲート絶縁膜を形成したときのＴＦＴ特性は、例えば芹川により報告されているが（Jpn. J. Appl. Phys. Vol. 39(2000) pp.L393-395））、ゲート絶縁膜を、ＳｉＯ2ターゲットを用い、30％の酸素と、70％のアルゴンとのスパッタガスで成膜したとき、nチャネル型ＴＦＴにおいてＳ値が２．５Ｖ/decであり、ｐチャネル型ＴＦＴにおいては１．８ｅＶ/decが得られたことが報告されている。
【０００６】
このＳ値の値は、表示装置などに応用する場合に必要なスイッチング特性を考慮すると必ずしも十分なものとは言えない。スパッタ法でゲート絶縁膜を形成した場合にＴＦＴ特性が劣化する要因は様々あると考えられるが、特に重要な要素としては当該絶縁膜中に含まれる水素濃度を制御することが重要であると考えられる。
【０００７】
また、結晶質珪素層中、もしくは結晶質珪素とゲート絶縁膜の界面には、多数のトラップが存在するため、ＴＦＴの閾値電圧（Vth）が大きくなる、あるいは高移動度が得られないという問題がある。結晶質珪素層中、もしくは結晶質珪素とゲート絶縁膜の界面に水素を拡散させてトラップを終端させ、結晶質珪素膜の膜質を向上させる必要がある。
【０００８】
これまでにも膜中に添加される水素量を制御した成膜方法でＴＦＴが作製されている。例えば特開平10-0845085号公報では、ＴＦＴの上方に、水素を含む窒化珪素膜、もしくは水素を含む窒化酸化珪素膜からなる層間膜を形成し、前記水素を含む窒化珪素膜もしくは窒化酸化珪素膜からＴＦＴに水素を拡散させることで、より基板温度の低い水素化処理でトランジスタ特性を安定化することができることを示している。但し前記水素を含む窒化珪素膜もしくは窒化酸化珪素膜を、基板処理温度が４００℃を超えるような成膜方法で成膜した場合、プラスチック基板に適用することが難しい。
【０００９】
本発明は、このような問題点を解決するための技術を提供するものであり、プロセス温度の上限が低く制限されるプラスチック基板に、スパッタ成膜による絶縁膜形成して、ＴＦＴの特性を向上させることを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、スパッタ法を用い、ＴＦＴのゲート絶縁膜を形成するに当たり、成膜条件を第一の段階と、第二の段階とに分けて行うことを特徴としている。第一の段階は、ゲート絶縁膜に水素が０．４〜１．６atomic％の濃度で含まれるように成膜するものであり、シリコンターゲットをアルゴンと、Ｎ2Ｏと、水素と、をスパッタガスとして用いてスパッタする方法を採用する。第二の段階は、ゲート絶縁膜に水素が０．２atomic％以下の濃度で含まれるように成膜するものであり、ＳｉＯ2ターゲットをアルゴンと、酸素と、をスパッタガスとして用いてスパッタする方法を採用する。
【００１１】
第一の段階は、ゲート絶縁膜中に水素を含ませることを目的とし、第二の段階は水素含有量の少ない緻密な膜を形成することを目的とし、第一の段階で含ませた水素が外部へ放出させないようにすることを目的とする。従って、本発明のゲート絶縁膜の構造は二層構造で形成されるものである。
【００１２】
ゲート絶縁膜と半導体層との界面及びその近傍において、第一の成膜法によりゲート絶縁膜に前記濃度で水素を含有させることにより、界面及び膜中の欠陥密度を低減させることができる。また、内部応力を緩和（小さく）して、半導体層及びその界面にかかるストレスを低減させ、Ｓ値のみならず閾値電圧のシフトを抑制することができる。また、ゲート絶縁膜の第一の段階で形成される領域に含まれる水素の一部は拡散させ、半導体層の水素化に寄与させることもできる。第二の段階で形成されるゲート絶縁膜は、相対的に緻密な膜であり、第一の段階で形成された水素を封じ込め、外部への拡散を防ぐことで、その水素の効果を保持することを可能としている。
【００１３】
また前記ゲート絶縁膜を形成するときの基板温度は、第一の段階及び第二の段階においていずれも３００℃以下とする。その結果、プラスチック基板に上記二層構造のゲート絶縁膜を形成することができる。
【００１４】
以上に示す如く、本発明の半導体装置の作製方法は、絶縁表面上に半導体層を形成する工程と、半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に導電層を形成する工程とを有し、ゲート絶縁膜を形成する工程は、スパッタ法により、ターゲットにＳｉもしくはＳｉＯ2を用い、Ｓｉ、酸素、窒素を主成分とし、水素を０．４〜１．６atomic％の濃度で含有する第１絶縁膜を形成する第一の段階と、Ｓｉ、酸素を主成分とし、水素を０．２atomic％以下の濃度で含有する第２絶縁膜を形成する第二の段階とを有することを特徴としている。
【００１５】
また、本発明は、低温での成膜を特徴とするため、非常にプラスチック基板に適したものであるが、ガラス基板や石英基板にも適用することができる。ガラス基板や石英基板に適用する場合においても、プロセス温度の低下によるコスト低減やスループットの向上といった効果が得られる。
【００１６】
尚、膜中水素濃度を測定する手法として代表的なものに、SIMS分析と、水素前方散乱（HFS）分析とがある。HFS分析とは、Ｈｅイオンを試料に照射し、散乱されたＨｅイオンのエネルギーを測定し、前記エネルギー損失分から、試料組成を定量する方法である。本発明者が膜中水素濃度をHFS分析で測定した理由は、本発明の膜のように、水素濃度が数％程度になると、SIMS分析で測定した場合にはマトリクス効果により測定誤差が大きくなるため、HFS分析の方が妥当と判断したからである。又、HFS分析は、プローブであるＨｅイオンはφ５〜１０ｍｍの範囲でサンプル照射される。前記φ５〜１０ｍｍの範囲で、膜厚が１０ｎｍ以上であれば測定は可能である。またHFS分析する膜が、前記φ５〜１０ｍｍの範囲内に開口部などが有り、凹凸を成す場合でも、下地の影響は出るものの測定は可能である。従って完成された半導体装置において、分析しようとする膜の上層を剥離し露出させれば、HFS分析は可能である。
【００１７】
本明細書中で行ったHFS分析では、第二の段階において水素が０．２atomic％以下含まれるという結果が出ている。これは分析の誤差の為、水素が０atomic％である可能性もある。
【００１８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。本発明のＴＦＴ作製方法の一例を図１に示す。
【００１９】
まず、基板１０１上に下地絶縁膜１０２を形成する。基板１０１はプラスチック基板を用い、例えば、ポリイミド、アクリル、ＰＥＴ（ポリエチレンテレフタレート）、ポリカーボネイト、ポリアリレート、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＮ（ポリエーテルニトリル）等からなるプラスチック基板を用いることができる。ここでは３５０℃の熱処理に十分耐え得るポリイミドからなる基板を用いた例を示す。
【００２０】
下地絶縁膜１０２としてはスパッタ法を用いて成膜する。プラズマＣＶＤ法を用いる場合は基板温度を室温〜３５０℃として成膜すればよい。
【００２１】
次いで、下地絶縁膜１０２上に非晶質半導体膜を公知の技術（スパッタ法、ＰＣＶＤ法、真空蒸着法、光ＣＶＤ法等）により形成する。次いで、非晶質半導体膜を公知の技術により結晶化させ、結晶質半導体膜を形成する。ただし、ポリイミド基板を用いた場合、３５０℃を越える熱処理には耐えられないので、レーザー光の照射により結晶化させることが好ましい。なお、レーザー光の照射により結晶化させる場合には、照射する前に非晶質半導体膜の含有水素量を５atomic％以下とする必要があるため、成膜直後の段階で水素濃度が低い成膜方法、あるいは成膜条件とすることが好ましい。これには例えば、スパッタ法でスパッタガスに水素を含まない雰囲気において成膜する、あるいはＰＣＶＤ法で、成膜時のスパッタガスのシランを水素で希釈する方法が挙げられる。
【００２２】
次いで、結晶質半導体膜をパターニングしてＴＦＴの活性層となる半導体層１０３を形成する。
【００２３】
次いで、半導体層１０３を覆うゲート絶縁膜１０４を形成する。（図１（Ａ））ゲート絶縁膜１０４は、スパッタ法を用いて成膜する。このときＳｉＯ2ターゲットをアルゴンと、酸素と、水素と、をスパッタガスとして用いてスパッタすることにより成膜する。もしくは、シリコンターゲットをアルゴンと、酸素と、水素と、をスパッタガスとして用いてスパッタすることにより成膜する。
【００２４】
次いで、ゲート絶縁膜上にゲート電極１０５を形成する。（図１（Ｂ））ゲート電極１０５は、スパッタ法で形成した導電膜を所望の形状にパターニングして形成する。
【００２５】
次いで、ゲート電極１０５をマスクとしてゲート絶縁膜を自己整合的にエッチングしてゲート絶縁膜１０６を形成する（図１（Ｃ））とともに、半導体層の一部を露呈させてから半導体層の一部にｎ型を付与する不純物元素、ここではリンを添加（ドーピング）して不純物領域１０７を形成する（図１（Ｄ））。このときｐチャネル型ＴＦＴにはレジストを形成しておき、前記ｐ型を付与する不純物添加後に剥離する。
【００２６】
次いで、ゲート電極をマスクとしてゲート絶縁膜を自己整合的にエッチングしてゲート絶縁膜を形成するとともに、半導体層の一部を露呈させてから半導体層の一部にｐ型を付与する不純物元素、ここではボロンを添加（ドーピング）して不純物領域１０８を形成する（図１（Ｅ））。このときｎチャネル型ＴＦＴにはレジストを形成しておき、前記ｐ型を付与する不純物添加後に剥離する。
【００２７】
次いで、層間絶縁膜１１０を形成し、ソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース領域に電気的に接続するソース配線１１１、ドレイン領域に電気的に接続するドレイン配線１１２を形成する。
【００２８】
次いで、ＴＦＴ特性を向上させるために水素化処理を行う。この水素化としては、水素雰囲気中での熱処理、あるいは低温でプラズマ水素化を行う。ここでは水素雰囲気中で３５０℃、１時間の熱処理を行う。
【００２９】
以上の作製工程により、３５０℃以下のプロセス温度でプラスチック基板上にトップゲート型のＴＦＴが完成する。（図１（Ｆ））なお、水素化処理でプラズマ水素化を低温で行えば、３００℃以下のプロセス温度でプラスチック基板上にＴＦＴが完成する。
【００３０】
本発明者は前記第一の段階で絶縁膜を形成した。前記第一の段階で形成した絶縁膜中の水素濃度をHFSで測定した結果を図３に示す。図３（ａ）には、前記第一の段階で成膜した絶縁膜中の水素濃度を示すHFSスペクトルを示す。このとき照射Ｈｅ++イオンビームに対して検出角度は３０°であり、試料は法線から７５°であった。また、図３（ａ）から得られた深さ方向の濃度分布を表１に示す。前記第一の段階における成膜条件は、ターゲットにシリコンを用い、スパッタガス及び流量はＮ2Ｏ/Ｈ2＝40/30sccmとし、基板を加熱するガスとしてチャンバー内にＡｒを10sccm流し、成膜電力を3ｋＷとし、成膜圧力を0.4Paとした。
【００３１】
【表１】
Figure 0004663139
【００３２】
表１より、膜中水素濃度は測定精度より、０．４〜１．６atomic％までの範囲といえる。
【００３３】
本発明者はまた、成膜時のチャンバー内のスパッタガスにおけるＨ2流量を０sccmとし絶縁膜を成膜した。図３（ｂ）には、前記第一の段階で成膜した絶縁膜中の水素濃度を示すHFSスペクトルを同様に示す。また、図３（ｂ）から得られた深さ方向の濃度分布を同じく表１中に示している。この絶縁膜の成膜は、ターゲットにシリコンを用い、スパッタガス及び流量はＮ2Ｏ/Ｈ2＝50/0sccmとし、基板を加熱するガスとしてチャンバー内にＡｒを10sccm流し、成膜電力を3ｋＷとし、成膜圧力を0.4Paとした。表１には膜中水素濃度は０．２atomic％以下としているが、これは検出下限以下を意味している。
【００３４】
すなわちこの膜中水素は、スパッタガスとしてＨ2を流したことにより添加されたものである。Ｈ2はチャンバー内でプラズマ化するため、少なくともスパッタガスとして水素原子を含むガスを流さない場合、膜中水素濃度は０．２atomic％以下と考えられる。また、前記第一の段階においても、スパッタガスとして水素原子を含むガスを流していなければ膜中水素濃度は０．２atomic％以下と考えられる。
【００３５】
このように、本明細書中における、水素ガスを用いてスパッタ成膜した時の絶縁膜は、HFS分析による水素濃度より特定できる。その膜中水素濃度は測定精度より、０．４〜１．６atomic％までの範囲である。
【００３６】
本発明者は、以上のプロセスにおいて、ＴＦＴを作製し評価を行った。なお、下地ＳｉＯ2、非晶質半導体、ゲート絶縁膜、ゲート電極、層間ＳｉＯ2、配線、の各層においてスパッタ成膜を行ない、いずれも成膜時の基板温度を３００℃以下とした。
【００３７】
ＴＦＴ評価に際し、ゲート絶縁膜における水素添加の効果を比較するため、四つの構造のＴＦＴを作製した。
【００３８】
ゲート絶縁膜の積層構造において、以下説明をしやすくするために、三つのゲート絶縁膜の構造に区別する。第一のゲート絶縁膜の構造は、前記半導体層の上に前記第一の段階で絶縁膜を形成し、その上に第二の段階で絶縁膜を形成した構造とする。第二のゲート絶縁膜の構造は、前記半導体層の上に前記第二の段階で絶縁膜を形成した構造とする。第三のゲート絶縁膜の構造は、前記半導体層の上に前記第一の段階で絶縁膜を形成した構造とする。
【００３９】
本発明者の作製した前記四つの構造のＴＦＴを、以下に示す。
【００４０】
第一のＴＦＴ構造は、ゲート絶縁膜が、前記第二のゲート絶縁膜の構造をなしたものである。このとき、ゲート絶縁膜の膜厚は１１５ｎｍとした。
【００４１】
第二のＴＦＴ構造は、ゲート絶縁膜が、前記第一のゲート絶縁膜の構造をなしたものである。このとき、前記第一の段階で形成した絶縁膜の膜厚は２０ｎｍとし、前記第二の段階で形成した絶縁膜の膜厚は９５ｎｍとした。
【００４２】
第三のＴＦＴ構造は、ゲート絶縁膜が、前記第一のゲート絶縁膜の構造をなしたものである。このとき、前記第一の段階で形成した絶縁膜の膜厚は４ｎｍとし、前記第二の段階で形成した絶縁膜の膜厚は１１５ｎｍとした。
【００４３】
第四のＴＦＴ構造は、ゲート絶縁膜が、前記第三のゲート絶縁膜の構造をなしたものである。このとき、絶縁膜の膜厚は１１５ｎｍとした。
【００４４】
すなわち、前記第一のＴＦＴ構造、第二のＴＦＴ構造、第三のＴＦＴ構造、第四のＴＦＴ構造は、半導体上層に、前記第一の段階で形成した絶縁膜が膜厚においてそれぞれ１１５ｎｍ、２０ｎｍ、４ｎｍ、０ｎｍ、形成されている。
【００４５】
第三のＴＦＴ構造において、前記第一の段階で成膜する際、１１５ｎｍに比べて十分薄い膜厚を形成する意図があったため、前記第二の段階で絶縁膜を形成する際、前記第一の段階での膜厚を無視し、合計の膜厚が１１９ｎｍとなった。以下１１５ｎｍに比べ4ｎｍを小さいものとし、上記第一のＴＦＴ構造〜第四のＴＦＴ構造における絶縁膜の膜厚を１１５ｎｍと考える。
【００４６】
こうして作製された、シングルゲートで長さ／幅＝８／８μｍの設計のＴＦＴ特性を、図４，図５，図６に示す。
【００４７】
図４（ａ）、図４（ｂ）では横軸の１，２，３，４に前記第一のＴＦＴ構造から前記第四のＴＦＴ構造まで並べており、縦軸にサブスレッショルド係数を示している。縦軸のサブスレッショルド係数の単位は、Ｖ／ｄｅｃである。図４（ａ）はｎチャネル型ＴＦＴ、図４（ｂ）はｐチャネル型ＴＦＴの特性を示している。図４中には、各ＴＦＴ特性において、角５ｉｎｃｈ基板面内１０箇所における値を示しており、特性値のバラツキは面内のシリコン層の厚さによるものである。すなわちシリコン層の厚さを均一にすることで、前記特性値のバラツキは小さくなる。
【００４８】
図４（ａ）、図４（ｂ）によれば、ｎチャネル型ＴＦＴと、ｐチャネル型ＴＦＴと、共に、ゲート絶縁膜の膜厚を一定とした場合、第二の段階で形成した絶縁膜の膜厚が大きくなるにつれ、サブスレッショルド係数は向上する事がわかる。この水素が含まれている絶縁膜を下層にした場合にサブスレッショルド係数が改善された理由は、絶縁膜成膜の際、非結晶シリコン表面が水素プラズマに曝露され、電荷をトラップする結合手を水素で終端されることにより、トラップの特性への影響が減ったため、と考えられる。本発明者の実験では前記第一の段階で形成した絶縁膜は最小４ｎｍとしたが、プラズマ処理を行えば、シリコン上に形成されてなくてもＴＦＴ特性は向上させる可能性がある。
【００４９】
図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）では横軸の１，２，３，４に前記第一のＴＦＴ構造から前記第四のＴＦＴ構造まで並べており、縦軸にゲート−ソース間のリーク電流値を示している。縦軸の電流値の単位は、ｐＡである。図５（ａ）、図５（ｂ）はｎチャネル型ＴＦＴの特性を示し、図６（ａ）、図６（ｂ）はｐチャネル型ＴＦＴの特性を示している。また、図５（ａ）、図５（ｂ）はＴＦＴがＯＦＦの状態すなわちソース―ドレイン間に電流が流れない場合であり、図６（ａ）、図６（ｂ）はＴＦＴがＯＮの状態すなわちソース―ドレイン間に電流が流れる場合である。
【００５０】
図５、図６によれば、ゲート絶縁膜の膜厚を一定とした場合、第二の段階で形成した絶縁膜の膜厚が大きくなるにつれ、リーク電流値は小さくなる。前記リーク電流値は小さくなる結果より、第二の段階で形成した絶縁膜は、第一の段階で形成した絶縁膜より絶縁性に優れていることが判る。なお、図５、図６中には、各ＴＦＴ特性において、角５ｉｎｃｈ基板面内における10箇所の値を示しており、第一のＴＦＴ構造における特性値のバラツキは、絶縁膜膜質の、面内不均一性によるものと思われる。
【００５１】
前記第二の段階で形成した絶縁膜のリーク電流値が小さくなる理由は、膜中窒素量によるものと考えられる。図１４、図１５にはCVDによりシリコンウエハ上に形成された絶縁膜のMOS電圧―リーク電流特性を示している。測定はそれぞれ電流密度1×10-6A/cm2において行った。図１４には、絶縁膜中窒素濃度が大きいもの、すなわち窒素が主成分であり、窒素濃度として約３７atomic％のものの特性を示し、図１５には、絶縁膜中窒素濃度が小さいもの、すなわち膜中窒素原子が２×１０20atomic/cm3である膜の特性を示している。 本発明のＴＦＴではゲート絶縁膜は１１５ｎｍであり、またこのＴＦＴが液晶を駆動させるために用いられたとき、液晶を駆動させる電圧は２０Ｖであることから、通常１．７４ＭＶ/ｃｍの電界がゲート絶縁膜にかかることになる。図１４、図１５においてこの電界でのリーク電流を比較すれば、絶縁膜中の窒素濃度が小さい方が、リーク電流は小さいと判断できる。
【００５２】
また、図１４から、窒素濃度が大きい絶縁膜の耐圧は、ｎ型MOS、ｐ型MOS、それぞれ6.4 MV/cm、6.5 MV/cmであるのに対し、図１５から、窒素濃度が小さい絶縁膜の耐圧は、ｎ型MOS、ｐ型MOS、それぞれ7.3MV/cm、8.1 MV/cmである。この結果はゲート絶縁膜が１１５ｎｍより薄い、もしくは高い電圧を印加した場合にも、絶縁膜中の窒素濃度が小さい方が良い絶縁特性を示している。
【００５３】
以上の結果から、ＴＦＴにおいてシリコン上にゲート絶縁膜を形成する際、第一の段階で絶縁膜を形成することによりサブスレッショルド係数を良好にしたうえ、絶縁性に優れた第二の段階で絶縁膜を形成する前記第一のゲート絶縁膜の構造とすれば、サブスレッショルド係数において良好な特性であり、且つゲート電極―ソース電極もしくはゲート電極―ドレイン電極のリーク電流を押さえたＴＦＴ特性を得られると考えられる。
【００５４】
第一の段階で絶縁膜を形成する目的は、非結晶シリコン表面が水素プラズマに曝露され、電荷をトラップする結合手を水素で終端することである。本発明者は第一の段階として、ターゲットにシリコンを用い、スパッタガスに水素と、Ｎ2Ｏと、Ａｒと、を使用した。不活性ガスのＡｒを流す以外に、Ｎ2Ｏを流した目的は、シリコン酸化窒化膜を形成し、不純物拡散を防ぐ為であるが、不純物拡散よりゲート電極―ドレイン電極のリーク電流をおさえたＴＦＴを作製したいならば、Ｎ2Ｏの替わりにＯ2を流しても良い。したがってターゲットを適当なもの、例えばＳｉＯ2を用い、スパッタガスを適当なもの、例えば酸素と、水素と、を用いて同様の組成となる膜を形成しても第一の段階と同様の効果が期待できる。
【００５５】
第二の段階で絶縁膜を形成する目的は、これによって絶縁性を向上させることである。この成膜は、図１４，図１５に示された通り、窒素流量の少ないスパッタガス雰囲気で形成する方法が有効である。好ましくは窒素原子を含まない雰囲気でスパッタする。第二の段階の例として、ターゲットにＳｉＯ2を用い、スパッタガスに酸素と、Ａｒと、を使用しているが、ターゲットを適当なもの、例えばシリコンを用い、スパッタガスを適当なもの、例えば酸素と、Ａｒと、を用いて同様の組成となる膜を形成しても、第二の段階と同じ効果が期待できる。
【００５６】
特に、前記第一のゲート絶縁膜の構造において、HFS分析により膜中水素濃度を測定したとき０．４〜１．６atomic％である領域が存在し、且つ前記０．４〜１．６atomic％である領域の上層にHFS分析により膜中水素濃度を測定したとき０．２atomic％以下である領域が存在する様に形成し、作製したＴＦＴにおいて、ＴＦＴ特性を向上させるために水素化処理を行った場合、サブスレッショルド係数において、n-ch型TFTでは０．５〜０．７V/dec、p-ch型TFTでは０．５〜１.０V/dec、という良好な特性を示す。
【００５７】
以上の構成からなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５８】
【実施例】
［実施例１］
本実施例ではプラスチック基板上にＴＦＴを形成する作製工程について以下に説明する。
【００５９】
まず、有機物からなるプラスチック基板２０１を用意する。本実施例では、ポリイミドからなる基板２０１を用いる。このポリイミドからなる基板の耐熱温度は約３９９℃であり、基板自体の色は透明ではなく、褐色である。次いで、基板２０１上に下地絶縁膜２０２を形成する。この下地絶縁膜はプロセス温度が３００℃を越えない成膜方法であれば特に限定されず、ここではスパッタ法を用いて形成した。このスパッタ法ではスパッタガスに水素を含まない雰囲気において成膜するため、膜中水素量は５％以下である。
【００６０】
次いで、非晶質半導体膜を形成し、レーザー照射により結晶化させて結晶質半導体膜を形成する。非晶質半導体膜はプロセス温度が３００℃を越えない成膜方法であれば特に限定されず、ここではスパッタ法を用いて形成した。次いで、結晶質半導体膜を所望の形状にパターニングして半導体層２０３を形成する。
【００６１】
次いで、半導体層２０３を覆うゲート絶縁膜２０４を形成する。ゲート絶縁膜はスパッタ法を用いて成膜する（図２（Ａ））。このときシリコンターゲットをアルゴンと、酸素と、水素と、Ｎ2Ｏと、をスパッタガスとして用いてスパッタすることにより成膜する。好ましくは、スパッタガス及び流量はＮ2Ｏ/Ｈ2＝40/30sccmとし、基板を加熱するガスとしてチャンバー内にＡｒを10sccm流し、成膜電力を3ｋＷとし、成膜圧力を0.4Paとする。このようにして形成された絶縁膜は、HFS分析により膜中水素濃度を測定したとき０．４〜１．６atomic％である領域が存在する。なお、この絶縁膜は形成されていれば良く、膜厚は望むべきＴＦＴ特性に応じて設計する。膜厚が厚いほど、ゲート電極―ソース電極もしくはゲート電極―ドレイン電極のリーク電流が大きくなる傾向にある。
【００６２】
さらにその絶縁膜の上に、ＳｉＯ2ターゲットをアルゴンと、酸素と、水素と、をスパッタガスとして用いてスパッタすることにより絶縁膜を成膜する。好ましくは、ターゲットにシリコンを用い、スパッタガス及び流量はＮ2Ｏ/Ｈ2＝50/0sccmとし、基板を加熱するガスとしてチャンバー内にＡｒを10sccm流し、成膜電力を3ｋＷとし、成膜圧力を0.4Paとする。このようにして形成された絶縁膜は、HFS分析により膜中水素濃度を測定したとき０．２atomic％以下となる。
【００６３】
次いで、ゲート電極２０５を形成する。（図２（Ｂ））ゲート電極２０５としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。
【００６４】
次いで、ゲート電極をマスクとしてゲート絶縁膜を自己整合的にエッチングしてゲート絶縁膜２０６を形成するとともに、半導体層の一部を露呈させてから半導体層の一部にｎ型を付与する不純物元素、ここではリンを添加（ドーピング）して不純物領域２０７を形成する（図２（Ｃ））。このときｐチャネル型ＴＦＴにはレジストを形成しておき、前記ｐ型を付与する不純物添加後に剥離する。
【００６５】
次いで、ゲート電極をマスクとしてゲート絶縁膜を自己整合的にエッチングしてゲート絶縁膜を形成するとともに、半導体層の一部を露呈させてから半導体層の一部にｐ型を付与する不純物元素、ここではボロンを添加（ドーピング）して不純物領域２０８を形成する（図２（Ｄ））。このときｎチャネル型ＴＦＴにはレジストを形成しておき、前記ｐ型を付与する不純物添加後に剥離する。
【００６６】
本実施例ではゲート絶縁膜のエッチングを行った後にドーピングを行ったが、ゲート電極を形成した後、ゲート絶縁膜を通過させてドーピングを行ってもよい。この場合、不純物元素はゲート絶縁膜を通過し、ゲート電極をマスクとして自己整合的にドーピングされる。
【００６７】
次いで、層間絶縁膜２１０を形成し、ソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース領域に電気的に接続するソース配線２１１、ドレイン領域に電気的に接続する画素電極２１２を形成する。
【００６８】
次いで、ＴＦＴ特性を向上させるために水素化処理を行う。この水素化としては、水素雰囲気中での熱処理（３５０℃、１時間）、あるいは低温でプラズマ水素化を行う。
【００６９】
以上の作製工程により、３５０℃以下のプロセス温度でプラスチック基板上にトップゲート型のＴＦＴが完成する（図２（Ｅ））。
【００７０】
［実施例２］
本発明では工程短縮、あるいは歩留まり向上等の理由で、画素部および駆動回路をすべて、ｎチャネル型ＴＦＴで形成してもよい。このときＮチャネル型ＴＦＴを用いてＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、オペアンプ、γ補正回路など）をも構成することができる。
【００７１】
なお、本実施例に示すＴＦＴは、チャネル形成領域となる半導体に周期表の１５族に属する元素（好ましくはリン）もしくは周期表の１３族に属する元素（好ましくはボロン）を添加することによりエンハンスメント型とデプレッション型とを作り分けることができる。
【００７２】
また、Ｎチャネル型ＴＦＴを組み合わせてＮＭＯＳ回路を形成する場合、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）と、エンハンスメント型とデプレッション型とを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）がある。これらの回路を組み合わせて、液晶表示装置の駆動回路を全てＮチャネル型ＴＦＴで構成することも可能である。
【００７３】
［実施例３］
実施例１または２により得られるアクティブマトリクス基板を用いて液晶ディスプレイを作製する例を以下に示す。
【００７４】
実施例１または２で作製された基板を、配向膜２１２形成、ラビング処理、配向膜２１６と対向電極２１５を備えた対向基板２１４の貼り合わせ、液晶２１３注入等の工程を経て反射型液晶表示装置が完成する（図７（A））。
【００７５】
ここでは、画素電極２１２として、反射性を有する金属材料、例えばＡｌ、Ａｇ等を主成分とする材料を用いた。なお、本実施例では反射型の液晶表示装置の例を示したが、画素電極として透明導電膜、例えばＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いれば透過型液晶表示装置を形成することができる。
【００７６】
図７（B）には上面図が示されている。画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線８１などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板８２とがシール材８３を介して貼り合わされている。
【００７７】
ゲート側駆動回路８４と重なるように対向基板側に遮光層８６ａが設けられ、ソース側駆動回路８５と重なるように対向基板側に遮光層８６ｂが形成されている。また、画素部８７上の対向基板側に設けられたカラーフィルタ８８は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【００７８】
ここでは、カラー化を図るためにカラーフィルタ８８を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
【００７９】
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層８６ａ、８６ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
【００８０】
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。
【００８１】
また、外部入力端子にはベースフィルムと配線から成るＦＰＣ８９が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。
【００８２】
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【００８３】
また、上記液晶表示装置におけるブロック図を図８に示す。なお、図８はアナログ駆動を行うための回路構成である。本実施例では、ソース側駆動回路９０、画素部９１及びゲート側駆動回路９２を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。
【００８４】
ソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、サンプリング回路（トランスファゲート）９０ｃを設けている。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、バッファ９２ｃを設けている。なお、シフトレジスタ９０ａ、９２ａとしては図１２に示したシフトレジスタを用いれば良い。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【００８５】
また、本実施例において、画素部９１は複数の画素を含み、その複数の画素に各々ＴＦＴ素子が設けられている。
【００８６】
これらソース側駆動回路９０およびゲート側駆動回路９２は全てＮチャネル型ＴＦＴで形成され、全ての回路は図１５（Ａ）に示したＥＥＭＯＳ回路を基本単位として形成されている。ただし、従来のＣＭＯＳ回路に比べると消費電力は若干上がってしまう。
【００８７】
なお、図示していないが、画素部９１を挟んでゲート側駆動回路９２の反対側にさらにゲート側駆動回路を設けても良い。
【００８８】
［実施例４］
本実施例では画素構造を図９に示し、断面構造を図１０に示す。それぞれ、Ａ−Ａ’断面図、Ｂ−Ｂ’断面図を示した。
【００８９】
本実施例では保持容量は、第２の半導体層１００２上の絶縁膜を誘電体として、第２の半導体層１００２と、容量電極１００５とで形成している。なお、容量電極１００５は、容量配線１００９と接続されている。また、容量電極１００５は、第１の電極１００４及びソース配線１００６と同じ絶縁膜上に同時に形成される。また、容量配線は、画素電極１０１１、接続電極１０１０、ゲート配線１００７と同じ絶縁膜上に同時に形成される。
【００９０】
また、本実施例では、不純物領域１０１２〜１０１４にはｎ型を付与する不純物元素が添加されている。なお、１０１２はソース領域、１０１３はドレイン領域である。
【００９１】
また、本実施例では、ゲート電極とソース配線を同時に形成する例を示したが、マスクを１枚増やし、さらにゲート電極と第１の電極及び容量配線を別の工程で形成してもよい。即ち、まず、半導体層と重なりゲート電極となる部分だけを形成し、ｎ型の不純物元素を添加し、低温での熱処理を行った後、ゲート電極と重ねて第１の電極を形成する。この際、コンタクトホールの形成を行うことなく、単なる重ね合わせでゲート電極と第１の電極とのコンタクトを形成する。また、第１の電極と同時にソース配線、容量配線を形成する。こうすることによって第１の電極及びソース配線の材料として低抵抗なアルミニウムや銅を用いることが可能となる。また、容量配線に重なる半導体層にｎ型の不純物元素を添加して保持容量の増加を図ることができる。
【００９２】
なお、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【００９３】
［実施例５］
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図１１に示す。
【００９４】
図１１はアクティブマトリクス型ＥＬディスプレイの回路図である。８１は画素部を表しており、その周辺にはＸ方向制御回路８２、Ｙ方向制御回路８３が設けられている。また、画素部８１の各画素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４にＸ方向信号線８８a（または８８b）、Ｙ方向信号線８９a（または８９b、８９c）が接続される。また、電流制御用ＴＦＴ８６には、電源線９０a、９０bが接続される。
【００９５】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向制御回路８２、Ｙ方向制御回路８３又は電流制御用ＴＦＴ８６として実施例１で作製されるＣＭＯＳ回路を用い、スイッチ用ＴＦＴ８４として画素ＴＦＴを用いることが可能である。すなわち、本実施例のアクティブマトリクス型ＥＬディスプレイは実施例１〜３で作製されるアクティブマトリクス基板を作製した後、公知の手段によりＥＬ層を形成すれば良い。
【００９６】
［実施例６］
本発明を実施して形成された駆動回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【００９７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図１２及び図１３に示す。
【００９８】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【００９９】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０１００】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０１０１】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができる。
【０１０２】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０１０３】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２やその他の駆動回路に適用することができる。
【０１０４】
図１３（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０１０５】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。
【０１０６】
図１３（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１０７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１０８】
【発明の効果】
本発明によれば、低温・短時間で電気光学装置を作製することができる。そのため、歩留まり及びスループットが向上し、製造コストを低減することが可能である。
【０１０９】
また、安価な電気光学装置を作製できるようになることで、それを表示部に用いる様々な電子機器を安価な価格で提供することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 絶縁膜中の水素濃度を示すHFS分析結果を示す図。
【図４】 本発明におけるＴＦＴのサブスレッショルド係数特性の比較。
【図５】 本発明におけるＴＦＴの、ゲート−ソース間のリーク電流値の比較。
【図６】 本発明におけるＴＦＴの、ゲート−ソース間のリーク電流値の比較。
【図７】 ＡＭ−ＬＣＤの作製工程及び外観を示す図。
【図８】 ＡＭ−ＬＣＤの回路ブロック図を示す図。
【図９】 画素部の上面図を示す図。
【図１０】 画素部の断面図を示す図。
【図１１】 アクティブマトリクス型ＥＬ表示装置の回路構成を示す図。
【図１２】 電子機器の一例を示す図。
【図１３】 電子機器の一例を示す図。
【図１４】 絶縁膜中の窒素濃度が大きい場合の電圧―リーク電流特性
【図１５】 絶縁膜中の窒素濃度が小さい場合の電圧―リーク電流特性

Claims (6)

  1. 絶縁表面上に半導体層を形成し、
    前記半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に導電層を形成する半導体装置の作製方法であって、
    前記ゲート絶縁膜は第１絶縁膜と前記第１絶縁膜上の第２絶縁膜との積層でなり、
    前記第１絶縁膜は、スパッタ法により、Ｓｉ、酸素、窒素を主成分とし、水素を０．４〜１．６ａｔｏｍｉｃ％の濃度で含有するように作製し、
    前記第２絶縁膜は、スパッタ法により、Ｓｉ、酸素を主成分とし、水素を０．２ａｔｏｍｉｃ％以下の濃度で含有するように作製することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１の絶縁膜は、ターゲットにＳｉを用い、スパッタガスとして希ガスと水素とＮ ２ Ｏを用いることによって作製することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第２絶縁膜は、ターゲットにＳｉＯ２を用い、スパッタガスとして希ガスと酸素とを用いることによって作製することを特徴とする半導体装置の作製方法。
  4. 請求項１または請求項２において、
    前記第２絶縁膜は、ターゲットにＳｉを用い、スパッタガスとして希ガスと酸素とを用いることによって作製することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ゲート絶縁膜を形成した後、前記半導体層を３５０℃以下で水素化することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記絶縁表面は、プラスチック基板上に設けられた絶縁膜表面であることを特徴とする半導体装置の作製方法。
JP2001041028A 2001-02-16 2001-02-16 半導体装置の作製方法 Expired - Fee Related JP4663139B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001041028A JP4663139B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法
US10/071,211 US6620658B2 (en) 2001-02-16 2002-02-11 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001041028A JP4663139B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002246602A JP2002246602A (ja) 2002-08-30
JP2002246602A5 JP2002246602A5 (ja) 2008-01-31
JP4663139B2 true JP4663139B2 (ja) 2011-03-30

Family

ID=18903529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001041028A Expired - Fee Related JP4663139B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US6620658B2 (ja)
JP (1) JP4663139B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102569349A (zh) * 2002-09-30 2012-07-11 纳米系统公司 使用纳米线晶体管的集成显示器
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
KR100623229B1 (ko) 2003-11-29 2006-09-18 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100612868B1 (ko) * 2004-11-08 2006-08-14 삼성전자주식회사 실리콘 필름 제조방법
KR100731745B1 (ko) 2005-06-22 2007-06-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4992232B2 (ja) * 2005-11-30 2012-08-08 凸版印刷株式会社 薄膜トランジスタ及びその製造方法及び成膜装置
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
US20130300978A1 (en) * 2012-05-14 2013-11-14 Apple Inc. Display with Minimized Light Leakage
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241874A (ja) * 1990-02-20 1991-10-29 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH07335900A (ja) * 1994-06-09 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08274345A (ja) * 1996-04-05 1996-10-18 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
JPH1084085A (ja) 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6653657B2 (en) 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2001250956A (ja) 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TW545080B (en) 2000-12-28 2003-08-01 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6893887B2 (en) 2001-01-18 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Process for producing a light emitting device
SG107573A1 (en) 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
SG143946A1 (en) 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241874A (ja) * 1990-02-20 1991-10-29 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH07335900A (ja) * 1994-06-09 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08274345A (ja) * 1996-04-05 1996-10-18 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法

Also Published As

Publication number Publication date
JP2002246602A (ja) 2002-08-30
US6620658B2 (en) 2003-09-16
US20020160554A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100816270B1 (ko) 전기광학 디바이스 및 이를 제조하는 방법
JP5708910B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP4663139B2 (ja) 半導体装置の作製方法
US8324032B2 (en) Method of manufacturing a semiconductor device
JP4678933B2 (ja) 半導体装置の作製方法
JP2003273361A (ja) 半導体装置およびその製造方法
US11283039B2 (en) Display substrate with improved carrier mobility of thin film transistors within GOA region
TW201030924A (en) Display device and method for manufacturing the same
JP4641582B2 (ja) 半導体装置の作製方法
JP2000349298A (ja) 電気光学装置およびその作製方法
JP4993826B2 (ja) 半導体装置の作製方法
JP4683696B2 (ja) 半導体装置の作製方法
JP6291015B2 (ja) 半導体装置
JP3961310B2 (ja) 半導体装置の作製方法
JP4850763B2 (ja) 半導体装置の作製方法
JP5577384B2 (ja) 半導体装置の作製方法
CN106024811A (zh) 显示基板及其制作方法、显示器件
JP4656685B2 (ja) 半導体装置
JP2002141359A (ja) 半導体装置およびその作製方法
JP4583654B2 (ja) 半導体装置の作製方法
JP4712155B2 (ja) 半導体装置の作製方法
JP4700159B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees