[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4657914B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4657914B2
JP4657914B2 JP2005375113A JP2005375113A JP4657914B2 JP 4657914 B2 JP4657914 B2 JP 4657914B2 JP 2005375113 A JP2005375113 A JP 2005375113A JP 2005375113 A JP2005375113 A JP 2005375113A JP 4657914 B2 JP4657914 B2 JP 4657914B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
plate
semiconductor device
substrate
resin sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005375113A
Other languages
English (en)
Other versions
JP2006237569A (ja
Inventor
聡 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005375113A priority Critical patent/JP4657914B2/ja
Priority to US11/336,853 priority patent/US20060163750A1/en
Priority to TW095102829A priority patent/TW200723456A/zh
Publication of JP2006237569A publication Critical patent/JP2006237569A/ja
Application granted granted Critical
Publication of JP4657914B2 publication Critical patent/JP4657914B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、高周波用半導体チップの表面を空気層とする中空構造に構成された半導体装置及び製造方法に関する。
近年、移動体通信技術の発達により伝送速度の高速化が要請されており、詳細な動画像伝送を含む移動体通信の実現によりデータの大容量化が要請されている。しかし、移動通信体の現在利用可能な周波数が枯渇してきたため、周波数の高周波化が検討されている。したがって、移動体通信に使用される半導体装置も高周波化の対応が必要となる。半導体装置を高周波化するためには、誘電体の率の小さくなる構造と内部配線の短縮化が必要となり、中空構造とフリップチップ構造を有する半導体装置が要望される。
中空構造とフリップチップ構造を有する従来の半導体装置（弾性表面波装置）として、弾性表面波装置１０は、実装基板１１と、この実装基板１１に実装された弾性表面波素子１３と、弾性表面波素子１３を保護する樹脂フィルム１５とを備え、対向する実装基板１１の面１１ａと弾性表面波素子１３の面１３ａとの間には空間１６が形成され、樹脂フィルム１５は、弾性表面波素子１３を囲うドーム形状部分１５ａと、弾性表面波素子１３の周辺の部分に配置される周辺部分１５ｂとを有し、樹脂フィルム１５は、ドーム形状部分１５ａが弾性表面波素子１３を囲うように実装基板１１上に配置され、弾性表面波素子１３の周辺の部分において周辺部分１５ｂが実装基板１１に接着されたものが知られている（図３参照、特許文献１参照）。弾性表面波素子１３の一方の面１３ａと実装基板１１の一方の面１１ａとの間に空間１６が形成されているのは、弾性表面波素子１３の一方の面１３ａが他の物に接触することによって弾性表面波素子１３の動作が影響を受けることを防止するためである。
特開２００２−３３００４９号公報
特許文献１に記載の弾性表面波装置の製造方法では、ドーム形状部分１５ａの内壁部と前記内壁部によって囲まれた空洞１７内の気体を吸引するための吸引手段とを有する治具を用いて樹脂フィルム１５を吸引することによって、一部がドーム形状となるように樹脂フィルム１５の形状を変化させると共にこの樹脂フィルム１５を保持する工程と、前記治具によって保持された樹脂フィルム１５を、弾性表面波素子１３を囲うように配置する工程と、前記治具によって、弾性表面波素子１３の周辺の部分において樹脂フィルム１５を実装基板１１側に加圧しながら、樹脂フィルム１５を加熱して、樹脂フィルム１５が可撓性を有するようにした後に樹脂フィルム１５を硬化させることによって、樹脂フィルム１５を実装基板１１に接着する工程と、が行われている。この方法では、製造条件のわずかな変動により、樹脂フィルム１５の未硬化部分が弾性表面波素子１３のフェイスダウン接続面の側端部まで達し、樹脂フィルム１５内部の低分子樹脂が弾性表面波素子１３の側面を伝わる樹脂ブリードが発生して、弾性表面波素子１３の表面の機能部位を汚染するおそれがある。弾性表面波素子１３の表面の機能部位が樹脂汚染されると、誘電率が変化し高周波特性が悪化してしまう。このため、この製造方法を採用すると、中空構造の形成が非常に不安定であるという問題があった。
本発明の課題は、安定した中空構造を形成できるようにすることである。
本発明の第１の視点においては、基板上に半導体チップがフリップチップ実装された半導体装置において、前記半導体チップのフリップチップされた面の反対側の面に配設されるとともに、前記半導体チップの側端面よりも外側に突出した板状部材と、前記板状部材の前記半導体チップ側の面の反対側の面から覆いかぶさるとともに、縁が前記基板に達して接着された樹脂シートと、を備えることを特徴とする。
本発明の前記半導体装置において、前記樹脂シートは、前記板状部材の角部から前記半導体チップに接触せずに前記基板に垂れ込んでいることが好ましい。
本発明の前記半導体装置において、前記板状部材が前記半導体チップの側端面より突出している長さは、１８０μｍ以上であることが好ましい。
本発明の前記半導体装置において、前記板状部材は、耐熱性樹脂と接着剤の二層構造であることが好ましい。
本発明の第２の視点においては、基板上に半導体チップがフリップチップ実装された半導体装置の製造方法において、前記半導体チップのフリップチップ接続された面の反対側の面に、前記半導体チップの側端面よりも突出するようにして板状部材を配設する工程と、前記板状部材を未硬化の樹脂シートで覆って、前記樹脂シートの縁を前記基板に接着させて硬化する工程と、を含むことを特徴とする。
本発明の前記半導体装置の製造方法において、前記樹脂シートの縁を前記基板に接着させる工程において、前記樹脂シートと前記半導体チップとが接触しないようにすることが好ましい。
本発明（請求項１−７）によれば、板状部材（板状部材の半導体チップの側端面よりも突出した縁）により、樹脂封止時に樹脂シートが半導体チップの側端面まで移動するのを防ぐため、樹脂シートと半導体チップが接触しない安定した中空構造を形成することができる。これにより、樹脂ブリードの発生を防止することができる。
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。
半導体装置１は、中空構造とフリップチップ構造を有する半導体装置であり、例えば、移動通信体等のように高周波化が必要とされる電子機器に用いることができる。半導体装置１は、基板２と、半導体チップ３と、板状部材４と、樹脂シート５と、を有する。
基板２は、ガラス、樹脂、セラミック等の絶縁体の表面ないし内部に配線（図示せず）が形成された板状の部材である。基板２は、半導体チップ３側の面に電極２ａ（例えば、Ａｕ電極）を有する。電極２ａは、半導体チップ３のバンプ３ａと対応する位置に配される。
半導体チップ３は、例えば、高周波用の半導体チップである。半導体チップ３は、フェースダウンボンディングによって基板２に実装されている。半導体チップ３は、基板２側の面にバンプ３ａ（例えば、Ａｕバンプ）を有する。バンプ３ａは、基板２の電極２ａと対応する位置に配される。バンプ３ａは、電極２ａとフリップチップ工法で接合されている。半導体チップ３は、バンプ３ａ及び電極２ａを介して基板２と電気的に接続されている。
板状部材４は、耐熱性樹脂４ａと接着剤４ｂの二層構造の板状の部材であり、半導体チップ３のバンプ３ａが配された面の反対側の面に接着剤４ｂを介して貼り付けられている。板状部材４は、半導体チップ３の側端面よりも外側に突出している。板状部材４が半導体チップ３の側端面より突出している長さは、１８０μｍ以上かつ１９０μｍ以下が好ましい。板状部材４は、半導体チップ３が接着される面に接着剤４ｂをコーティングしたものである事が望ましい。板状部材４の外形寸法は、半導体チップ３の外形寸法より若干大きい事が望ましいが、詳細な寸法に関しては、樹脂封止時に樹脂シート５が半導体チップ３の側端面に接触しないように外形寸法が決定される。板状部材４は、樹脂封止時に、折れ曲がらない、あるいは、ある程度曲がっても樹脂シート５が半導体チップ３の側端面に接触しないような厚さ、材料等が選択される。このように折り曲げ強度が確保されることで、樹脂シート５の内部の低分子樹脂が板状部材４と半導体チップ３の側端面を経由することがなく、樹脂ブリードの発生を防止することができる。
樹脂シート５は、板状部材４の半導体チップ３が接着される面の反対側の面から覆いかぶされて半導体チップ３と板状部材４を封止する樹脂よりなるシート状の部材である。樹脂シート５は、板状部材４の半導体チップ３が接着される面の反対側の面と接触し、板状部材４の角部から半導体チップ３に接触せずに基板２に垂れ込み、（樹脂シート５の）縁が基板２に達して接着されている。樹脂シート５と基板２との間の中空部分には、空気、窒素ガス、不活性ガス等の気体が充填されている。樹脂シート５の材料には、例えば、エポキシ樹脂等の熱硬化性の樹脂を用いることができる。樹脂シート５の厚みは、シート内外で気体の圧力に多少の差が生じても、樹脂シート５が半導体チップ３の側端面に接触しないように適宜に設定される。
次に、本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図２は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。
まず、半導体チップ３を基板２上にフリップチップ実装する（図２（Ａ）参照）。ここでは、バンプ３ａと電極２ａが対応するように半導体チップ３を基板２上に載置し、所定の圧力をかけて半導体チップ３を基板２に加圧し、同時に半導体チップ３及び基板２を所定の加熱温度で加熱することによって所定時間、熱圧着する。これにより、半導体チップ３の基板２への固定およびバンプ３ａと電極２ａとの接続がなされる。
次に、基板２上にフリップチップ実装された半導体チップ３の表面（半導体チップ３のバンプ３ａが配された面の反対側の面）に板状部材４を貼り付ける（図２（Ｂ）参照）。ここでは、例えば、接着面に接着剤４ｂが塗布された板状部材４を、板状部材４の縁が半導体チップ３の側端面よりも突出するように配置して、半導体チップ３の表面に貼り付ける。
最後に、基板２上の半導体チップ３と板状部材４を樹脂シート５で封止する（図２（Ｃ）参照）。ここでは、未硬化の樹脂シート５を、板状部材４を覆うようにして、基板２の表面に掛け、樹脂シート５の縁を基板２に達するようにし、さらに、恒温槽によって所定温度（例えば１７０℃）で所定時間（例えば、１時間）加熱され、樹脂シート５を硬化する。
実施形態１によれば、板状部材４（の半導体チップ３の側端面よりも突出した縁）により、樹脂封止時に樹脂シート５が半導体チップ３の側端面まで移動するのを防ぐため、樹脂シート５と半導体チップ３が接触しない安定した中空構造を形成することができる。
本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。 従来例に係る半導体装置（弾性表面波装置）の構成を模式的に示した断面図である。
符号の説明
１ 半導体装置
２ 基板
２ａ 電極
３ 半導体チップ
３ａ バンプ
４ 板状部材
４ａ 耐熱性樹脂
４ｂ 接着剤
５ 樹脂シート
１０ 弾性表面波装置
１１ 実装基板
１１ａ 面
１２ 導体パターン
１３ 弾性表面波素子
１３ａ、１３ｂ 面
１４ 接続電極
１５ 樹脂フィルム
１５ａ ドーム形状部分
１５ｂ 周辺部分
１６ 空間
１７ 空洞

Claims (7)

  1. 基板上に半導体チップがフリップチップ実装された半導体装置において、
    前記半導体チップのフリップチップされた面の反対側の面に配設されるとともに、前記半導体チップの側端面よりも外側に突出した板状部材と、
    前記板状部材の前記半導体チップ側の面の反対側の面から覆いかぶさるとともに、縁が前記基板に達して接着された樹脂シートと、
    を備えることを特徴とする半導体装置。
  2. 前記樹脂シートは、前記板状部材の角部から前記半導体チップに接触せずに前記基板に垂れ込んでいることを特徴とする請求項１記載の半導体装置。
  3. 前記板状部材が前記半導体チップの側端面より突出している長さは、１８０μｍ以上であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記板状部材は、耐熱性樹脂と接着剤の二層構造であることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
  5. 前記樹脂シートと前記基板との間に、前記半導体チップおよび前記板状部材を除き、空間を有することを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 基板上に半導体チップがフリップチップ実装された半導体装置の製造方法において、
    前記半導体チップのフリップチップ接続された面の反対側の面に、前記半導体チップの側端面よりも突出するようにして板状部材を配設する工程と、
    前記板状部材を未硬化の樹脂シートで覆って、前記樹脂シートの縁を前記基板に接着させて硬化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記樹脂シートの縁を前記基板に接着させる工程において、前記樹脂シートと前記半導体チップとが接触しないようにすることを特徴とする請求項６記載の半導体装置の製造方法。
JP2005375113A 2005-01-26 2005-12-27 半導体装置及びその製造方法 Expired - Fee Related JP4657914B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005375113A JP4657914B2 (ja) 2005-01-26 2005-12-27 半導体装置及びその製造方法
US11/336,853 US20060163750A1 (en) 2005-01-26 2006-01-23 Semiconductor device and method for producing the same
TW095102829A TW200723456A (en) 2005-01-26 2006-01-25 Semiconductor device and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005018556 2005-01-26
JP2005375113A JP4657914B2 (ja) 2005-01-26 2005-12-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006237569A JP2006237569A (ja) 2006-09-07
JP4657914B2 true JP4657914B2 (ja) 2011-03-23

Family

ID=36695942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005375113A Expired - Fee Related JP4657914B2 (ja) 2005-01-26 2005-12-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20060163750A1 (ja)
JP (1) JP4657914B2 (ja)
TW (1) TW200723456A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4751753B2 (ja) * 2006-04-06 2011-08-17 富士フイルム株式会社 レンズアレイの製造方法、レンズアレイ、及び固体撮像素子
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
KR101084171B1 (ko) * 2009-08-10 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조 방법
JP5794778B2 (ja) * 2010-12-25 2015-10-14 京セラ株式会社 電子装置
JP5916327B2 (ja) * 2011-09-30 2016-05-11 ユニ・チャーム株式会社 吸収性物品

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6328051A (ja) * 1986-07-22 1988-02-05 Alps Electric Co Ltd チツプ部品搭載基板
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
JPH07201921A (ja) * 1993-11-25 1995-08-04 Nec Corp 半導体装置
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
JP2000004139A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 弾性表面波デバイスの封止構造及びその封止方法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
WO2002005424A1 (en) * 2000-07-06 2002-01-17 Kabushiki Kaisha Toshiba Surface acoustic wave device and method of manufacturing the device
JP2003234633A (ja) * 2002-02-06 2003-08-22 Fujitsu Media Device Kk 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
JP2003297982A (ja) * 2002-04-01 2003-10-17 Nec Compound Semiconductor Devices Ltd 高周波電子デバイスとその製造方法
JP2004179751A (ja) * 2002-11-25 2004-06-24 Murata Mfg Co Ltd 弾性表面波装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6328051A (ja) * 1986-07-22 1988-02-05 Alps Electric Co Ltd チツプ部品搭載基板
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
JPH07201921A (ja) * 1993-11-25 1995-08-04 Nec Corp 半導体装置
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
JP2000004139A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 弾性表面波デバイスの封止構造及びその封止方法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
WO2002005424A1 (en) * 2000-07-06 2002-01-17 Kabushiki Kaisha Toshiba Surface acoustic wave device and method of manufacturing the device
JP2003234633A (ja) * 2002-02-06 2003-08-22 Fujitsu Media Device Kk 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
JP2003297982A (ja) * 2002-04-01 2003-10-17 Nec Compound Semiconductor Devices Ltd 高周波電子デバイスとその製造方法
JP2004179751A (ja) * 2002-11-25 2004-06-24 Murata Mfg Co Ltd 弾性表面波装置

Also Published As

Publication number Publication date
JP2006237569A (ja) 2006-09-07
TW200723456A (en) 2007-06-16
US20060163750A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US20070040281A1 (en) Semiconductor device and method of producing the same
JP6342591B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US20110038132A1 (en) Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP4657914B2 (ja) 半導体装置及びその製造方法
JP2018010890A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2005093645A (ja) 電子デバイス装置及び電子デバイス装置の製造方法
JP4782605B2 (ja) 電子装置及びその製造方法
JP4556637B2 (ja) 機能素子体
JP4493481B2 (ja) 多数個取り配線基板
JP2002217523A (ja) 電子装置の製造方法
JP2007104458A (ja) 薄膜圧電共振子デバイスおよびその製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2002217221A (ja) 電子装置の製造方法
JP2007318033A (ja) 電子部品収納用パッケージおよび電子装置
JP5734099B2 (ja) 電子装置
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP2002217219A (ja) 電子装置の製造方法
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2006108261A (ja) 機能素子パッケージ及びその製造方法
JP2002324815A (ja) 電子装置の製造方法
JP2002232257A (ja) 電子部品装置及びその製造方法
JP2002314234A (ja) 電子装置およびその製造方法
JP2005317599A (ja) 電子部品搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees