JP4647484B2 - 半導体装置 - Google Patents

Description

本発明は、スリットを形成した金属配線構造を有する半導体装置の技術分野に関する。

近年、半導体素子の高集積化及び微細化に伴い、シリコン酸化膜や、シリコン酸化膜の一部を弗素や水素、あるいは炭素を有する化学基などに置換した誘電体に溝を形成し、化学気相成長やめっき法により金属を埋め込んだ後、余剰な金属を化学機械研磨などの方法により除去することで金属配線を形成する、いわゆるダマシン法により形成された配線構造が実用化されている。上記ダマシン法による金属配線形成法により、銅あるいは銅を主成分とした半導体集積回路の配線構造が形成可能になり、この技術により配線の低抵抗化やエレクトロマイグレーション耐性の向上などを図ることができるようになっている。

しかしながら、上記ダマシン法による配線形成方法は、その形成工程に平坦化工程を含んでいることにより、形成する配線幅が数マイクロメートル程度以上に広い場合には、必然的に、一般に「ディッシング」と称される現象が発生してしまう。このディッシングは、特に配線幅が広くなるに従って顕著になる。

通常、ダマシン配線形成工程における金属配線の平坦化工程においては、研磨剤や研磨パッドの回転速度や圧力を最適化することで、絶縁膜よりも金属がより削れ易いように研磨時の選択比を調整している。すなわち、平坦化工程においては、配線となる金属以外の絶縁体は、平坦化に際してのストッパとして機能する。

しかしながら、上述したように金属配線の幅が広い場合には、ストッパとして機能する絶縁膜が存在しない領域が広く存在し、該金属配線の全領域が平坦化されることにより、前記金属配線が所望の研磨量よりも多く研磨されてしまい、配線の高さが所望の膜厚よりも薄くなってしまい、結果として配線抵抗が所望の値よりも高くなってしまうという課題がある。

また、一般に、互いに隣接する金属配線に高周波電流が流れると、それぞれの金属配線内部に不均一な電流密度分布が発生する。これは電磁気学により説明される現象で、一般には近接効果と称される。簡単な例として、隣接する２本の金属配線が存在したとして、両方の金属配線に同相の交流電流が流れていると仮定する。これらの金属配線に電流が流れると、その周囲には磁界が発生し、流れる電流が交流電流の場合は当然、交流磁界を発生する。この交流磁界による磁力線は、互いに隣接する配線を貫くため、両方の配線内部に、それぞれ磁束を妨げるような向きに誘導電流が発生する。そのため、金属配線内部に本来流れている電流が誘導電流と同方向の場合は電流が増幅され、金属配線内部に本来流れている電流が誘導電流と逆方向の場合は電流が減少させられる。

したがって、互いに同相である電流が隣接配線に流れると、互いに外側に電流が集中するようになる。これが近接効果である。特に、ギガヘルツ帯以上の高い周波数帯においては、この近接効果による抵抗上昇の影響が大きくなり、金属配線の実効的な抵抗の上昇を引き起こすことになる。

これらの問題を解決するために、例えば特許文献１に記載された発明がある。この発明には、幅広配線にスリットを形成することによりディッシングを抑制し、配線抵抗の上昇を抑制する技術が開示されている。上記特許文献１に記載の方法を用いることにより、金属配線の平坦化に際して、ディッシングによる配線膜厚の減少を抑制し、ひいては幅広配線の高抵抗化を抑制することが可能となる。

また、特許文献２に記載された発明には、幅広配線により形成されるスパイラルインダクタ配線を複数配線の並列接続とすることにより、金属配線内部に励起される誘導電流のパスを遮断することにより損失を低減し、インダクタの性能を向上させる技術が開示されている。

すなわち、特許文献２に記載された発明を部分的に示すと、図１９及び図２０のようになる。図１９及び図２０に示すように金属配線１，２には、その延在方向と平行にスリット３，４がそれぞれ形成されている。これらのスリット３，４は、金属配線１，２の上面から見て金属配線１，２の延在方向に対して左右対称に形成されることにより、それぞれの中心分割線５，６がスリット３，４の幅方向の中央に位置することとなる。そして、スリット３，４を形成したことにより、金属配線の一部１ａと１ｂ、金属配線の一部１２ａと１２ｂとにそれぞれ分割される。

さらに、特許文献３に記載された発明には、幅広配線により形成されるスパイラルインダクタ配線の上部を複数配線の並列接続とすることにより、金属配線の表面積を増大させ、インダクタのＱ値を向上させる技術が開示されている。

そして、特許文献４に記載された発明には、インダクタ配線の電流集中箇所を複数レベル配線の並列接続とすることにより、電流集中が起こる箇所の直列抵抗を下げることにより、損失を低減する技術が開示されている。
特許第３４８１８１２号公報 特開平１１−２６１００８号公報 特開２００３−２０９１８３公報 特開２００４−２１４３７７公報

しかしながら、特許文献１に記載された発明には、前記スリットを形成することにより、配線材料の平坦化を確保するという効果が得られるものの、形成した配線内部に不均一に電流が流れるような場合には、スリットが金属配線内に均一にレイアウトされていると、回路特性上、電流が集中する箇所にも上記スリットが存在することにより、近接効果による影響が大きくなる高周波帯における動作時に実効的な配線抵抗が上昇してしまうという問題があった。

ところで、半導体装置に用いられる金属配線レイアウトは、外部への漏洩磁束を低減するため、互いに隣接する複数配線に、互いに逆相の電流が流れるべくレイアウトを行うことが多い。この場合、互いに隣接する配線の、互いに内側に電流が集中する。したがって、互いに隣接する配線構造のうち、特にそれぞれの内側の部分にスリットが形成されていると、実質的な配線抵抗が増大してしまうという問題があった。

よって、特許文献１に記載された方法により金属配線及びスリットを形成した場合には、互いに逆相の電流が流れるような隣接する金属配線の内側にも該スリットが形成されてしまうため、金属配線の実質的な抵抗が上昇してしまうという問題があった。

一方、半導体装置に用いられる回路構成のうち、インダクタなどの素子を形成する場合には、互いに隣接する複数配線に互いに同相の電流が流れる。この場合、互いに隣接する配線の、互いに外側に電流が集中する。したがって、隣接する配線構造のうち、特にそれぞれの外側の部分にスリットが形成されていると、実質的な配線抵抗が増大してしまう。よって、特許文献１に記載された方法により金属配線及びスリットを形成した場合には、互いに同相の電流が流れるような隣接する金属配線の外側にも該スリットが形成されてしまうため、金属配線の実質的な抵抗が上昇してしまうという問題があった。

また、特許文献２に記載された発明では、半導体基板上のスパイラルインダクタについて、該スパイラルインダクタを構成する金属配線１，２の延在方向にスリット３，４を設けることにより、該金属配線１，２内に励起される誘導電流のパスを遮断し、スパイラルインダクタの性能を向上させる技術が開示されている。

しかしながら、特許文献２に記載された発明に開示されたスリット形状は、金属配線１，２内に発生する電流集中については、特に注意が払われておらず、電流集中による抵抗上昇に対しては、何らの対策もなされていない。したがって、特許文献２に記載された発明の方法では、電流集中による抵抗上昇を十分に抑制することができないため、スパイラルインダクタの大きな性能向上は望めないという問題がある。

さらに、特許文献３に記載された発明では、半導体基板上のスパイラルインダクタについて、該スパイラルインダクタを構成する金属配線の上部にのみ、該金属配線の延在方向にスリットを設けることにより、表皮効果による実効的な抵抗上昇を抑制する技術が開示されている。

しかしながら、特許文献３に記載された発明に開示されたスリット形状は、特許文献２に記載された発明と同様に、金属配線内に発生する電流集中については、特に注意が払われておらず、電流集中による抵抗上昇に対しては何らの対策もなされていない。したがって、特許文献３に記載された発明の方法では、電流集中による抵抗上昇を十分に抑制することができないため、スパイラルインダクタの大きな性能向上は望めないという問題がある。

そして、特許文献４に記載された発明では、半導体基板上のスパイラルインダクタについて、電流集中の起こるスパイラルターンの最内周配線の内側と、最外周配線の外側に、それぞれ上記スパイラルインダクタを構成する金属配線を、複数の配線レベル層を用いた並列接続配線とすることにより、配線抵抗を低下させる技術が開示されている。

しかしながら、特許文献４に記載された発明の方法により金属配線を形成した場合には、複数レベルの配線層を使用することにより、下層レベル配線と基板との間の寄生容量が大きくなってしまうという問題がある。実際、特許文献４に記載された発明に開示されている実験データを参照すると、該発明を用いることにより、単一の配線層を使用した場合のスパイラルインダクタのＱ値よりも、該発明を適用したインダクタのＱ値が向上していることが示されているが、該スパイラルインダクタの自己共振周波数は、単一配線層により形成された公知のスパイラルインダクタよりも、低い値を示している。これはつまり、該発明により形成されたスパイラルインダクタの寄生容量が、公知の単一層配線を用いて形成したスパイラルインダクタよりも大きくなっていることを示しており、この寄生容量の増加は、使用する集積回路の用途によっては、好ましくないものとなる。

本発明は、以上の点に鑑みてなされたものであり、製造工程におけるディッシングを抑制して金属配線の膜厚の好ましくない減少を抑制し、かつ通常好ましくない寄生容量の増加を招くことなく、特にギガヘルツ帯の高周波で顕著となる、近接効果による実効的な金属配線抵抗の上昇を抑制する半導体装置を提供することを目的とする。

本発明者らは、上述した近接効果により電流集中が起こる箇所に、上記背景技術に記載されたようなスリットを形成してしまうと、配線抵抗が上昇してしまうという上記課題に対し、上記ディッシング抑制のために形成するスリットの配置を工夫することで、実効的な抵抗上昇を抑制可能であることを見出した。

すなわち、本発明の請求項１では、互いに隣接して複数の金属配線が配置され、これらの金属配線にそれぞれスリットが形成され、前記複数の金属配線のうち少なくとも１つ以上の金属配線における前記スリットを、前記金属配線の上面から見て当該金属配線の延在方向に対して左右非対称に形成したことを特徴とする。

本発明によれば、金属配線におけるスリットを、金属配線の上面から見て金属配線の延在方向に対して左右非対称に形成したことにより、ディッシングを抑制して配線膜厚の減少を防ぎ、かつ高周波動作時における金属配線の抵抗上昇を抑制することができる。これにより、半導体装置の低消費電力化、低ノイズ化を実現することができる。

また、金属配線におけるスリットを、金属配線の上面から見て金属配線の延在方向に対して左右非対称に形成したことにより、金属配線の抵抗上昇を抑制することができるため、配線遅延を低減することができ、ひいては半導体装置の高速化を実現することができる。

さらに、金属配線におけるスリットを、金属配線の上面から見て金属配線の延在方向に対して左右非対称に形成したことにより、金属配線中の電流集中を緩和することができるため、金属配線におけるエレクトロマイグレーション耐性を向上させ、ひいては高い信頼性を有する半導体装置を実現することができる。

そして、金属配線におけるスリットを、金属配線の上面から見て金属配線の延在方向に対して左右非対称に形成したことにより、高周波動作時における金属配線の抵抗上昇を抑制し、これにより高性能の信号処理装置を構成する回路、例えば通信用半導体装置を構成する電圧制御発振器や低雑音増幅器などの回路を実現することができ、低損失、高性能の無線通信用半導体装置を実現することができる。

以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下の構造図は、全て本発明の各実施形態を模式的に示すものであり、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。

また、以下の各実施形態では、半導体装置上において互いに隣接した金属配線が、銅あるいは銅を主成分とした合金で形成される場合、いわゆるダマシン法と呼ばれる形成法にて形成される。このダマシン法により形成される銅あるいは銅を主成分とする合金により配線を形成した場合は、多くの場合、配線材料の絶縁膜中への拡散を防止するため、金属配線の底部及び側壁部に、例えばチタンやタンタルなどの高融点金属、及びその窒化物、又はそれらの積層構造などにより形成される、一般にバリアメタルと称される層が形成されるものの、これらは本発明に大きな影響を及ぼすものではないため、特に図示しない。

さらに、以下の各実施形態では、金属配線を構成する元素に特に制限はなく、代表的な金属配線材料は、上記の銅あるいは銅を主成分とする合金であるが、アルミニウムや金、あるいは銀などの元素や、それらを主成分とする合金を用いて形成してもよく、本発明によって得られる効果は、配線材料によって特に限定されることはない。

すなわち、以下の各実施形態では、金属配線の周辺及び内部の電磁気学的現象を利用しているため、金属配線材料や金属配線における周辺の物質の有無、あるいは材料定数に特に制限されるものではなく、本発明により開示される配線構造により、その効果を得ることができるものである。また、以下の各実施形態は、半導体装置に関するものであるが、特に半導体基板は図示していない。

（第１実施形態）
［構成］
図１は本発明に係る半導体装置の第1実施形態を示す平面図、図２は本発明に係る半導体装置の第1実施形態を示す断面図である。

図１及び図２に示すように、半導体装置上においては、略同等の配線幅を有する複数の金属配線１１，１２が互いに隣接して配置されている。これらの金属配線１１，１２を隣接して配置したことにより、複数配線の並列接続配線となる。また、金属配線１１，１２には、その延在方向と平行にスリット１３，１４がそれぞれ形成されている。これらのスリット１３，１４は、金属配線１１，１２の上面から見て金属配線１１，１２の延在方向に対して左右非対称に形成されている。

これは、背景技術において述べたように、金属配線を平坦化工程により形成する場合には、平坦化工程におけるディッシングを抑制するために形成される。これにより、ディッシングによる配線膜厚の減少を抑制し、配線の直列抵抗の増加を抑制する。特に、配線幅が数マイクロメートル以上の幅の広い配線の場合には、配線内部にスリットを形成することが一般的である。

また、スリット１３，１４を形成したことにより、複数配線に分割された金属配線の一部１１ａと１１ｂ、金属配線の一部１２ａと１２ｂとは、少なくともその終端あるいは該金属配線の上層又は下層に位置する別の金属配線を接続部として互いに接続される。これは、本実施形態が元来1本の配線として形成するべき金属配線に対して、ディッシングの抑制を目的として形成するスリットの位置及び形状を電流集中の度合いに応じて変化させるという目的からしても明らかである。

図１においては、金属配線の一部１１ａと１１ｂ及び１２ａと１２ｂが、その終端において接続されている状態を示している。以下の説明におけるスリットを有する金属配線は、特に断りなく、上記に説明した接続部を有することとする。

なお、金属配線１１，１２は、例えばトランジスタを有する半導体基板上に実装されて電源供給線や接地線に使用される。

次に、本実施形態の作用を説明する。

本実施形態では、図１及び図２の符号１５，１６によって示すように、それぞれの金属配線１１，１２には、互いに逆相の電流が流れている。この逆相とは、一般に位相が完全に反転している状態、すなわち位相差が１８０度である場合を指すが、厳密に反転している必要はなく、略逆相であればよい。すなわち、本実施形態においては、９０度から２７０度の位相差を有する場合に互いの電流方向が逆相であるものとする。

図１及び図２に示すように、隣接する金属配線１，２の延在方向と平行に形成されたスリット１３，１４の密度は、それぞれの金属配線１１，１２の互いに外側の領域において内側部分よりも高く形成されている。さらに厳密には、金属配線１１，１２に中心分割線１７，１８を引いた場合、図１及び図２に示すようにそれぞれの金属配線１１，１２において、その中心分割線１７，１８の左右でスリット１３，１４の金属配線１１，１２に占める密度がそれぞれ異なっている。本実施形態のように、隣接した配線ペアに、逆相の電流が流れるような配線配置形態は、外部への漏洩磁束を低減することを目的として、半導体装置の設計に際して、広く用いられている。この場合、近接効果により、それぞれの金属配線１１，１２に流れる電流は、それぞれの金属配線１１，１２の内側に集中する。本実施形態によれば、スリット１３，１４は、互いに隣接する金属配線１１，１２のそれぞれ外側に配置されているため、それぞれの金属配線の内側に発生する電流集中による実効的な抵抗の上昇を抑制することができる。特に、ギガヘルツ帯以上の高周波帯において、近接効果による抵抗上昇を抑制することができる。

なお、本実施形態においては、スリット１３，１４により複数に分割された金属配線の中で、最も線幅の細い配線の配線幅は、該金属配線を使用する動作周波数及び配線材料により規定される表皮深さの略２倍以上であることが好ましい。ここで、配線幅が表皮深さの略２倍よりも小さくなると、伝導に寄与する金属配線の断面積が低下し、結果として金属配線の抵抗上昇を招いてしまうためである。

以上のように本実施形態では、互いに隣接する複数の金属配線１１，１２において、隣接する金属配線１１，１２の位置関係及び回路の動作特性から電流集中の起こる箇所を予測し、それぞれの電流集中の箇所とその度合いに応じて電流集中の起こる箇所を回避してスリット１３，１４が形成されている。

したがって、本実施形態では、例えば互いに逆相の電流が流れるようにレイアウトを行った互いに隣接する金属配線１１，１２において、互いに隣接した金属配線１１，１２の外側にスリット１３，１４を形成することで、金属配線形成工程における平坦化工程でのディッシングによる配線膜厚の減少を防止し、かつ金属配線１１，１２内で電流集中の起こる箇所のスリット１３，１４による抵抗上昇を抑制するようにしている。

このように本実施形態によれば、ディッシングを抑制して配線膜厚の減少を防ぎ、かつ従来技術と比較して高周波動作時における金属配線１１，１２の抵抗上昇を抑制することができる。これにより、半導体装置の低消費電力化、低ノイズ化を実現することができる。また、金属配線１１，１２の抵抗上昇を抑制することができるため、配線遅延を低減することができ、ひいては半導体装置の高速化を実現することができる。

さらに、本実施形態によれば、金属配線１１，１２中の電流集中を緩和することができるため、金属配線１１，１２におけるエレクトロマイグレーション耐性を向上させ、ひいては高い信頼性を有する半導体装置を実現することができる。

そして、本実施形態によれば、抵抗上昇抑制のためにスリット１３，１４を形成するだけなので、例えば特許文献３に記載された方法のように、複数レベルの配線層を使用しないため、半導体基板と金属配線１１，１２との間の寄生容量が大きくなることはない。電磁気学的には、スリット１３，１４を形成することにより複数の金属配線の並列接続となる金属配線１１，１２間に寄生容量が発生するものの、これは多層レベル配線を用いることにより増加する金属配線−半導体基板間の寄生容量と比較すると、無視できる程度の大きさであり、金属配線１１，１２の性能劣化を引き起こすものではない。

そして、本実施形態によれば、高周波動作時における金属配線１１，１２の抵抗上昇を抑制することができるため、高性能の信号処理装置を構成する回路、例えば通信用半導体装置を構成する電圧制御発振器や低雑音増幅器などの回路を実現することができ、低損失で高性能の無線通信用半導体装置を実現することができる。

次に、本実施形態の半導体装置の変形例について説明する。

図３は本実施形態の半導体装置の第１変形例を示す平面図、図４は本実施形態の半導体装置の第１変形例を示す断面図である。なお、前記第１実施形態と同一又は対応する部分には、同一の符号を付して説明する。以下の各実施形態及び各変形例も同様とする。

図３及び図４に示すように、本変形例では、それぞれの金属配線１１，１２に形成されるスリット１３，１４が金属配線１１，１２の延在方向に対して一定の長さを有して複数に分割されている。

このように本変形例によれば、前記第１実施形態と同様の効果が得られる。その他の構成及び作用は、前記第１実施形態と同様であるので、その説明を省略する。

図５は本実施形態の半導体装置の第２変形例を示す平面図、図６は本実施形態の半導体装置の第２変形例を示す断面図である。

図５及び６に示すように、本変形例では、それぞれの金属配線１１，１２に金属配線１１，１２の延在方向と平行に、複数本のスリット１３ａ，１３ｂ、１４ａ，１４ｂが略並列に形成されている。したがって、複数本のスリット１３ａ，１３ｂ、１４ａ，１４ｂを形成したことにより、前記第１実施形態に加えて金属配線の一部１１ｃ、金属配線の一部１２ｃが形成されることになる。

このように本変形例によれば、前記第１実施形態と同様の効果が得られる。その他の構成及び作用は、前記第１実施形態と同様であるので、その説明を省略する。

図７は本実施形態の半導体装置の第３変形例を示す平面図、図８は本実施形態の半導体装置の第３変形例を示す断面図である。

図７及び図８に示すように、本変形例では、複数本に形成されたスリット１３，１４が金属配線１１，１２の延在方向に対して複数に分割されている。この場合、隣接する複数のスリット１３，１４は、互いに斜めに隣接するべく配置されていることが好ましい。

このように本変形例によれば、スリット１３，１４を金属配線１１，１２の延在方向に対して複数に分割して形成したことにより、ディッシングの抑制をより効果的に抑制することができる。

［製造方法］
次に、図９を参照して本実施形態の製造方法について説明する。

なお、図９は、形成する金属配線の下層レベル配線２０、この下層レベル配線２０と金属配線を電気的に接続するためのビア２１を形成した後に金属配線１１，１２を形成する、いわゆるシングルダマシン法についての製造方法を示す説明図である。しかし、本実施形態は、金属配線の下方に位置するビア２１と、金属配線とを同時に形成する、いわゆるデュアルダマシン法により、金属配線及びビアを形成する場合においても同様に適用することができる。

図９（ａ）に示すように、形成する金属配線の下層レベル配線２０と、この下層レベル配線２０と金属配線１１，１２を形成するべくビア２１が形成されている。この上に、配線層間絶縁膜となるべく絶縁膜２２を形成する。

この絶縁膜２２は、例えばシリコン，酸素，水素，弗素，炭素，窒素などの元素を含有する絶縁膜であるが、本実施形態においては、その絶縁膜の材料は、特に限定されない。また、絶縁膜２２の堆積方法は、例えば化学気相成長法や塗布法といった公知の絶縁膜形成方法により形成する。また、絶縁膜２２の加工方法によっては、絶縁膜２２は互いに組成の異なる２種以上の絶縁膜の積層構造を用いることもあるが、ここでは図示を省略している。

次いで、図９（ｂ）に示すように、フォトリソグラフィー法に代表されるパターン形成法及び反応性エッチング法に代表される加工技術を用いて、配線溝２３ａ，２３ｂ、２４ａ，２４ｂを形成する。ここで、本実施形態では、後に金属配線１１となるべく形成した配線溝２３ａと配線溝２４ａとの間、及び後に金属配線１２となるべく形成した配線溝２３ｂと配線溝２４ｂとの間に、それぞれスリット１３，１４を形成するために所定の配線パターンを形成する。

さらに、本実施形態では、後に形成される金属配線１１，１２の位置関係により、上記のスリット１３，１４の位置を調整する。すなわち、本実施形態では、金属配線１１，１２には、互いに逆相の電流が流れるため、スリット１３，１４は、互いに金属配線１１，１２の外側に形成されている。

次に、図９（ｃ）において、配線溝に、金属配線を形成する金属材料２５を、例えばスパッタ法や化学気相成長法、あるいはめっき法などの方法により埋め込む。この金属材料２５は、例えば、銅あるいは銅を主成分とした合金が用いられるが、その金属材料の種類により本発明は何ら限定されるものではない。また、多くの場合、金属配線材料２５を堆積する前に、金属配線材料２５の絶縁膜２２への拡散を防止するため、一般にバリアメタルと称される薄い高融点金属及びその化合物の積層構造が堆積されることが多いが、ここでは図示を省略している。

次に、図９（ｄ）において、金属配線１１，１２を形成するべく、例えば化学機械研磨法などにより、金属配線材料２５を平坦化し、金属配線１１，１２を得る。この平坦化に際して、絶縁膜２２によるスリット１３，１４が形成されているため、平坦化に伴うディッシングにより金属配線材料２５の過剰研磨が抑制される。その結果、金属配線１１，１２をそれぞれ構成する金属配線１１ａ，１１ｂ及び１２ａ，１２ｂの膜厚は、所望の膜厚を有するこことなり、配線抵抗の上昇を抑制することができる。

以上の製造方法により、互いに隣接し、かつ内部にスリット１３，１４が形成された金属配線１１，１２を得る。このようにして得られた金属配線１１，１２は、内部にスリット１３，１４が形成されているため、ディッシングによる配線膜厚の減少を防ぐことができる。したがって、抵抗の上昇を抑制することができ、また互いに逆相の電流が流れ、互いに隣接した金属配線１１，１２のそれぞれ外側に、スリット１３，１４を形成したため、高周波における近接効果による抵抗上昇を抑制することができる。

[比較例]
次に、配線抵抗の上昇率の観点から、従来方法と本実施形態による配線構造及び製造方法について比較を行い、本実施形態の優位性について説明する。

シリコン基板上にシリコン酸化膜を約４マイクロメートル堆積した後、ダマシン法によって配線長１００マイクロメートル、配線幅５マイクロメートル、膜厚約１マイクロメートルの２本の金属配線１１，１２を互いに平行に２．５マイクロメートルの間隔で形成した。これらの２本の金属配線に、それぞれ従来技術及び本実施形態によるスリット１３，１４を形成し、互いに逆相の電流を流してそれぞれの抵抗値を調べた。

従来技術によるスリット形成方法として、図１９及び図２０に示したように、それぞれの金属配線１，２の中心分割線５，６に相当する位置に、幅０．５マイクロメートルのスリット５，６を形成した。このようにして形成した金属配線１，２の２０ＧＨｚにおける実効配線抵抗値は、３．１６オームであった。

次に、金属配線に本実施形態によるスリット１３，１４を形成した。すなわち、本実施形態では、隣接する２本の金属配線１１，１２に電流が互いに逆相に流れているので、それぞれの金属配線１１，１２の互いに外側の部分にスリット１３，１４を形成した。このようにして形成した金属配線１１，１２の２０ＧＨｚにおける実効配線抵抗値は、２．９９オームであった。

以上のように従来の技術と比較して本実施形態によるスリット配置を用いることで、高周波帯における実効抵抗値を約５％低減することができ、これにより本実施形態の優位性が実証された。

なお、本実施形態は、トランジスタ及び多層の金属配線を有し、その多層配線が銅あるいは銅を主成分とする合金で形成されているものについて適用可能である。また、本実施形態は、少なくとも２層以上の複数の金属配線層を有する多層配線構造のものについても適用可能であり、この場合は、少なくとも１層以上の金属配線における一部の金属配線がスリットを有している。

（第２実施形態）
図１０及び図１１に基づいて本発明の第２実施形態を説明する。図１０は本発明に係る半導体装置の第２実施形態を示す平面図、図１１は本発明に係る半導体装置の第２実施形態を示す断面図である。なお、前記第１実施形態と同一又は対応する部分には、同一の符号を用いて説明する。以下の各実施形態及び各変形例も同様とする。

本実施形態は、前記第１実施形態と異なり、互いに隣接する金属配線１１，１２に符号１５，１６に示すように、互いに同相の電流が流れる場合に適用され、その効果を得ることができる。ここで、上記同相とは、一般に位相が完全に一致している状態、つまり位相差が０度である場合を指すが、厳密に一致している必要はなく略同相であればよい。すなわち、本実施形態においては、−９０度から９０度の位相差を有する場合に互いの電流方向が同相であるとする。

図１０及び図１１に示すように、金属配線１１，１２を隣接して配置したことにより、複数配線の並列接続配線となる。また、金属配線１１，１２には、その延在方向と平行にスリット１３，１４がそれぞれ形成されている。これらのスリット１３，１４を形成したことにより、複数配線に分割された金属配線の一部１１ａと１１ｂ、金属配線の一部１２ａと１２ｂとは、少なくともその終端あるいは該金属配線の上層又は下層に位置する別の金属配線を接続部として互いに接続される。

これは、背景技術において述べたように、金属配線を平坦化工程により形成する場合には、平坦化工程におけるディッシングを抑制するために形成される。これにより、ディッシングによる配線膜厚の減少を抑制し、配線の直列抵抗の増加を抑制する。特に、配線幅が数マイクロメートル以上の幅の広い配線の場合には、配線内部にスリットを形成することが一般的である。

上記のように本実施形態では、図１０及び図１１に符号１５，１６で示すように、それぞれの金属配線１１，１２には、互いに同相の電流が流れている。図１０及び図１１においては、隣接する金属配線１１，１２の延在方向と平行に形成されたスリット１３，１４が、それぞれの金属配線１１，１２の中央分割線１７，１８よりも互いに内側に形成されている。この場合、近接効果により、それぞれの配線に流れる電流は、それぞれの金属配線１１，１２の外側に集中するが、本実施形態では、スリット１３，１４は、上記のようにそれぞれの金属配線１１，１２の中心分割線１７，１８よりもそれぞれ内側に配置されているため、それぞれの金属配線１１，１２の外側に発生する電流集中による実質的な抵抗の上昇を抑制することができる。特に、ギガヘルツ帯以上の高周波帯において、近接効果による抵抗上昇を抑制することができる。

なお、本実施形態においては、スリット１３，１４により複数に分割された金属配線の中で、最も線幅の細い配線の配線幅は、該金属配線を使用する動作周波数及び配線材料により規定される表皮深さの略２倍以上であることが好ましい。ここで、配線幅が表皮深さの略２倍よりも小さくなると、伝導に寄与する金属配線の断面積が低下し、結果として金属配線の抵抗上昇を招いてしまうためである。

このように本実施形態によれば、金属配線により形成した半導体基板上のインダクタのように常に同相電流が流れるような隣接配線に対しても、容易に適用することができる。例えば、ギガヘルツ帯の信号を扱う回路に必要となる電子回路素子としてインダクタが挙げられるものの、半導体基板上に金属配線により形成される公知のスパイラルインダクタにおいては、その構成のうちで最も電流集中が起こる箇所は、スパイラルの最内周配線の内側と、最外周配線の外側であり、この現象は、例えば電磁界シミュレーションなどの方法を用いて予測することができる。本実施形態では、これらのいずれかを回避してスリット１３，１４を形成する。但し、本実施形態では、上記スパイラルインダクタに適用した場合、延在する金属配線１１，１２の中心分割線１７，１８に対して左右どちらか一方に偏らせるようにスリット１３，１４を配置するため、結果として最内周配線あるいは最外周配線のいずれか一方において、本実施形態の効果が損なわれてしまうものの、この場合は、それぞれの場合を例えば電磁界シミュレーションなどの方法により予測して比較し、抵抗上昇抑制の効果がより得られるようなスリット位置を決定すればよい。

次に、本実施形態の半導体装置の変形例について説明する。

図１２は本実施形態の半導体装置の第１変形例を示す平面図、図１３は本実施形態の半導体装置の第１変形例を示す断面図である。

図１２及び図１３に示すように、本変形例では、それぞれの金属配線１１，１２に形成されるスリット１３，１４が金属配線１１，１２の延在方向に対して一定の長さを有して複数に分割されている。

また、本実施形態においては、図示しないが、第１実施形態の第２変形例と同様に、それぞれの金属配線１１，１２に金属配線１１，１２の延在方向と平行に、複数本のスリット１３ａ，１３ｂ、１４ａ，１４ｂを形成してもよい。さらに、図示しないが、第１実施形態の第３変形例と同様に、この複数本形成されたスリット１３ａ，１３ｂ、１４ａ，１４ｂがさらに金属配線１１，１２の延在方向に対して、複数に分割されていてもよい。この場合、隣接する複数のスリット１３，１４が、互いに斜めに隣接するべく配置されていることが好ましい。このようにスリット１３，１４を配置したことにより、ディッシングの抑制をより効果的に抑制することができる。

［製造方法］
本実施形態の製造方法は、前記第1実施形態の製造方法と比較して金属配線１１，１２中に形成するスリット１３，１４の位置のみが異なる。したがって、本実施形態の製造方法としては、前記第1実施形態の製造方法と同一の製造方法を用い、スリット１３，１４を形成する位置のみを変更すればよい。よって、本実施形態の製造方法については、特に詳細な説明を省略する。

（第３実施形態）
図１４に基づいて本発明の第３実施形態を説明する。

図１４は本発明に係る半導体装置の第３実施形態を示す平面図である。この第３実施形態は、本発明を半導体基板上に形成された渦巻状の配線パターン、すなわち公知のスパイラルターン状に金属配線をレイアウトすることにより形成したスパイラルインダクタについて適用したものである。

図１４に示すように、本実施形態は、スパイラルインダクタを形成するために半導体基板上に渦巻状に形成された金属配線３０と、引き出し線３１と、これらを接続するビア（図示せず）とから構成される。本実施形態では、上記スパイラルインダクタを形成する金属配線３０にスリット３２が形成されている。

このように本実施形態によれば、スリット３２により前記第２実施形態と同様に互いに隣接する金属配線に同相の電流が流れる場合において、高周波における近接効果による抵抗上昇を抑制し、高性能なスパイラルインダクタを得ることができる。

なお、本実施形態では、引き出し線３１となる金属配線に同様にスリットを形成してよい。また、上記スパイラルインダクタに複数レベル配線層を用いた構造、例えば複数レベル配線にそれぞれ形成したスパイラルインダクタを互いに直列接続した構造や、複数レベル配線層にそれぞれ形成したスパイラルインダクタを互いに並列接続した構造について、本実施形態によるスリット３２を形成しても同様の効果が得られる。

さらに、本実施形態においては、スリット３２により複数に分割された金属配線の中で、最も線幅の細い配線の配線幅は、該金属配線を使用する動作周波数及び配線材料により規定される表皮深さの略２倍以上であることが好ましい。ここで、配線幅が表皮深さの略２倍よりも小さくなると、伝導に寄与する金属配線の断面積が低下し、結果として金属配線の抵抗上昇を招いてしまうためである。

[比較例]
次に、金属配線により形成されたインダクタの性能向上の観点から、従来方法と本実施形態による配線構造及び製造方法について比較を行い、本実施形態の優位性について図１５〜図１７に基づいて説明する。

図１５では、それぞれ配線形状の異なる金属配線により形成されたインダクタのインダクタンス値の周波数依存性を示している。配線構造としては、（１）：スリット無し構造、（２）：特許文献２に記載の従来技術の方法で、図１９および図２０に示すように配線中央にスリットを形成した構造、（３）：図１４に示すように金属配線３０の内側にのみスリット３２を形成した本実施形態による構造の３種類である。各構造のインダクタンス値は、測定したＳパラメータから算出している。

各構造のインダクタンス値を比較すると、特許文献２の構造では、誘導電流パスを遮断することにより、誘導電流損を減少し、結果的にインダクタンス値を増加させているが、これにより共振周波数の低下を招いている。また、インダクタンス値の増加の原因としては、インダクタの構成を複数配線の並列接続としたため、相互インダクタンスによりインダクタンス値が向上したためということも考えられる。

これに対して、（３）の本実施形態の構造のインダクタンス値は、（２）の特許文献２と同様に（１）のスリット無し構造よりも増加しているものの、共振周波数は低下しない。これは、従来技術よりもインダクタンスの増加が少ないことと、（２）の特許文献２に記載の構造よりも等価的な抵抗が小さいため、寄生容量の影響が見えにくくなっていることに起因していると解釈できる。

一方、図１６に示した各構造の抵抗値を示す図では、（２）の特許文献２に記載の構造における等価的な抵抗が最も高く、これはスリット３，４を配線中央に形成したため、電流集中の影響を受けて抵抗が高くなってしまっているためである。これに対し、（３）の本実施形態の構造の抵抗値は、従来技術よりも低い値を示しており、本実施形態の優位性を示している。

最後に、図１７では、金属配線により形成したインダクタンスのＱ値の周波数依存性が示されている。図１７に示すように、（２）の特許文献２に記載の方法により形成したインダクタのＱ値は、（１）のスリット無し構造と比較して向上していることが分かるが、（３）の本実施形態の構造が最も高いＱ値を示していることが判る。（２）の特許文献２に記載の方法では、共振周波数が低下しているが、これは前述した図１５及び図１６の各構造の等価的な抵抗値及びインダクタンス値の周波数依存性から理解される。

このように第３実施形態によるスパイラルインダクタによれば、好ましくない寄生容量を増加させることなく、スパイラルインダクタのＱ値を向上させることができ、これにより本実施形態の優位性が実証された。

[製造方法]
本実施形態の製造方法は、前記第1実施形態の製造方法と比較して金属配線３０中に形成する配線パターン及びスリット３２の位置のみが異なる。したがって、本実施形態の製造方法としては、前記第1実施形態の製造方法と同一の製造方法を用い、配線溝の形成パターン及びスリット３２を形成する位置のみを変更すればよい。よって、本実施形態の製造方法については、特に詳細な説明を省略する。

また、本実施形態においては、前記スパイラルインダクタの配線レイアウトに応じ、予め電流集中の起こる箇所を予測し、該電流集中箇所を回避すべく、スリットパターンを形成することがより好ましい。

（第４実施形態）
図１８に基づいて本発明の第４実施形態を説明する。

図１８は本発明に係る半導体装置の第４実施形態を示す平面図である。この第４実施形態は、本発明を互いに隣接する金属配線の一部が屈曲した構造に対して適用したものである。

図１８に示すように、本実施形態では、略同等の配線幅を有する金属配線４１，４２に屈曲部が形成されているため、隣接する金属配線との電流方向の同相、あるいは逆相といった関係が同一の金属配線内で異なるレイアウトとなる。このような構造を適用するためには、上記金属配線及び上記屈曲部を有する金属配線に対して同一配線の中でのスリットの位置を、前記金属配線の延在方向に対して左右で逆転させる必要が生ずる。

したがって、本実施形態では、公知の方法により金属配線４０，４１の一部に、等間隔に配置されたスリット５３及び５４を有する領域４３，４４と、上記スリットを有しない領域（図示せず）とを形成し、公知の等間隔に配置されたスリット５３及び５４を有する領域４３，４４あるいは上記スリットを有しない領域を境として、金属配線４０，４１の延在方向に対して、その左右でスリットの位置を逆転させるべく、スリット４９，５０，５１，５２が形成されている。

また、金属配線４１は、スリット５１，５２及び屈曲部が形成され、この屈曲部以外にスリット５１，５２を有し、その屈曲部を境にして金属配線４１におけるスリットの位置が、金属配線４１の延在方向に対して左右逆転している。そして、金属配線４１は、スリット５１，５２及び屈曲部が形成され、この屈曲部に等間隔に配置されたスリット５３を有し、その屈曲部を境にして金属配線４１内部におけるスリットの位置が、金属配線４１の延在方向に対して左右逆転している。

さらに、金属配線４２については、金属配線４２に流れる電流方向４７と、金属配線４２に隣接する金属配線４０，４１に流れる電流４５，４６との関係が、常に同相であるため、前記第２実施形態によるスリット４８を形成すればよい。

このように本実施形態によれば、隣接する金属配線４０，４１との電流方向の同相、あるいは逆相といった関係が、同一金属配線内で異なるような金属配線における高周波帯での近接効果による抵抗上昇を抑制することができる。

なお、本実施形態において、スリットにより複数に分割された金属配線の中で、最も線幅の細い配線の配線幅は、該金属配線を使用する動作周波数及び配線材料により規定される表皮深さの略２倍以上であることが好ましい。ここで、配線幅が表皮深さの略２倍よりも小さくなると、伝導に寄与する金属配線の断面積が低下し、結果として金属配線の抵抗上昇を招いてしまうためである。

［製造方法］
本実施形態の製造方法は、前記第１、第２実施形態の製造方法と比較して金属配線中に形成するスリットの位置のみが異なる。したがって、本実施形態の製造方法としては、前記第1実施形態の製造方法と同一の製造方法を用い、スリットを形成する位置のみを変更すればよい。よって、本実施形態の製造方法については、特に詳細な説明を省略する。

本発明の適用例として、トランジスタと多層配線を有する半導体装置の多層配線への適用が挙げられる。半導体素子の性能向上に伴い、今後その動作周波数は高くなることが予想される。また、無線通信に用いられる高周波帯における用途は、より拡大していくと考えられる。

本発明に係る半導体装置の第1実施形態を示す平面図である。 本発明に係る半導体装置の第1実施形態を示す断面図である。 本発明に係る半導体装置の第1実施形態の第１変形例を示す平面図である。 本発明に係る半導体装置の第1実施形態の第１変形例を示す断面図である。 本発明に係る半導体装置の第1実施形態の第２変形例を示す平面図である。 本発明に係る半導体装置の第1実施形態の第２変形例を示す断面図である。 本発明に係る半導体装置の第1実施形態の第３変形例を示す平面図である。 本発明に係る半導体装置の第1実施形態の第３変形例を示す断面図である。 本発明に係る半導体装置の第1実施形態の製造方法を示す断面図である。 本発明に係る半導体装置の第２実施形態を示す平面図である。 本発明に係る半導体装置の第２実施形態を示す断面図である。 本発明に係る半導体装置の第２実施形態の変形例を示す平面図である。 本発明に係る半導体装置の第２実施形態の変形例を示す断面図である。 本発明に係る半導体装置の第３実施形態を示す平面図である。 本発明に係る半導体装置の第３実施形態によるインダクタの特性を示す説明図である。 本発明に係る半導体装置の第３実施形態によるインダクタの特性を示す説明図である。 本発明に係る半導体装置の第３実施形態によるインダクタの特性を示す説明図である。 本発明に係る半導体装置の第４実施形態を示す平面図である。 従来の半導体装置（特許文献２）を示す平面図である。 従来の半導体装置（特許文献２）を示す断面図である。

符号の説明

１１ 金属配線
１２ 金属配線
１３ スリット
１４ スリット
１５ 電流方向
１６ 電流方向
１７ 中心分割線
１８ 中心分割線
２０ 下層レベル配線
２１ ビア
２２ 絶縁膜
２３ａ，２３ｂ 配線溝
２４ａ，２４ｂ 配線溝
２５ 配線材料
３０ 金属配線
３１ 引き出し線
３２ スリット
４０ 金属配線
４１ 屈曲部を有する金属配線
４２ 屈曲部を有する金属配線
４３ 等間隔のスリットが形成された領域
４４ 等間隔のスリットが形成された領域
４５ 電流方向
４６ 電流方向
４７ 電流方向
４８ スリット
４９ スリット
５０ スリット
５１ スリット
５２ スリット
５３ 等間隔に配置されたスリット
５４ 等間隔に配置されたスリット

Claims (18)

1. 互いに略逆相の交流電流が流れる隣接した金属配線が配置され、これらの金属配線にそれぞれスリットが形成され、前記隣接した金属配線のそれぞれにおける前記スリットを、前記金属配線の上面から見て当該金属配線の延在方向に対して左右非対称に形成すると共に、前記隣接した金属配線のそれぞれの外側に形成されたスリットの密度が、前記隣接した金属配線のそれぞれの内側に形成されたスリットの密度よりも高くなるように形成したことを特徴とする半導体装置。
2. 互いに略同相の交流電流が流れる隣接した金属配線が配置され、これらの金属配線にそれぞれスリットが形成され、前記隣接した金属配線のそれぞれにおける前記スリットを、前記金属配線の上面から見て当該金属配線の延在方向に対して左右非対称に形成すると共に、前記隣接した金属配線のそれぞれの内側に形成されたスリットの密度が、前記隣接した金属配線のそれぞれの外側に形成されたスリットの密度よりも高くなるように形成したことを特徴とする半導体装置。
3. 前記スリットは、前記金属配線の延在方向に対して複数に分割して形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記スリットは、前記金属配線の延在方向と平行に、かつ略並列に複数本形成されていることを特徴とする請求項１または２に記載の半導体装置。
5. 前記スリットは、前記金属配線の延在方向に対して複数に分割して形成されていることを特徴とする請求項４に記載の半導体装置。
6. 前記分割された複数のスリットは、互いに斜めに隣接するべく配置されていることを特徴とする請求項５に記載の半導体装置。
7. 前記金属配線は、トランジスタを有する半導体基板上に実装されていることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
8. 前記スリットを有する金属配線により誘導素子が形成されたことを特徴とする請求項２に記載の半導体装置。
9. 前記スリットを有する金属配線は、電源供給線に使用されていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
10. 前記スリットを有する金属配線は、接地線に使用されていることを特徴とする請求項１
    乃至７のいずれか一項に記載の半導体装置。
11. 前記スリットにより複数に分割された金属配線のうち、最も配線幅の狭い配線の配線幅は、動作周波数及び金属配線材料により規定される表皮深さの略２倍よりも大きいことを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
12. トランジスタ及び多層の金属配線を有し、該多層の金属配線が銅あるいは銅を主成分とする合金で形成されていることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
13. 少なくとも２層以上の複数の金属配線層を有する多層配線構造において、少なくとも１層以上の金属配線における一部の金属配線が、前記スリットを有することを特徴とする請求項１乃至１２のいずれか一項に記載の半導体装置。
14. 前記金属配線は、スリット及び屈曲部が形成され、該屈曲部以外にスリットを有し、前記屈曲部を境にして前記金属配線におけるスリットの位置が、前記金属配線の延在方向に対して左右逆転していることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
15. 前記金属配線は、スリット及び屈曲部が形成され、該屈曲部に等間隔に配置されたスリットを有し、前記屈曲部を境にして前記金属配線内部におけるスリットの位置が、前記金属配線の延在方向に対して左右逆転していることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
16. 前記スリットを有する金属配線は、一部にスリットを有さず、該スリット有さない部分を境にして前記金属配線におけるスリットの位置が、前記金属配線の延在方向に対して左右逆転していることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
17. 前記スリットを有する金属配線は、一部に等間隔に配置されたスリットを有し、該等間隔のスリットを有する部分を境にして前記金属配線におけるスリットの位置が、前記金属配線の延在方向に対して左右逆転していることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
18. 前記複数の金属配線は、略同等の配線幅を有することを特徴とする請求項１乃至１７のいずれか一項に記載の半導体装置。

Images