[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4533701B2 - Magnetic memory - Google Patents

Magnetic memory Download PDF

Info

Publication number
JP4533701B2
JP4533701B2 JP2004244771A JP2004244771A JP4533701B2 JP 4533701 B2 JP4533701 B2 JP 4533701B2 JP 2004244771 A JP2004244771 A JP 2004244771A JP 2004244771 A JP2004244771 A JP 2004244771A JP 4533701 B2 JP4533701 B2 JP 4533701B2
Authority
JP
Japan
Prior art keywords
recording layer
magnetic
magnetic recording
write wiring
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004244771A
Other languages
Japanese (ja)
Other versions
JP2006066485A (en
Inventor
田 博 明 與
川 尚 徳 相
田 知 正 上
達 也 岸
山 健 梶
尾 吉 昭 浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004244771A priority Critical patent/JP4533701B2/en
Priority to US11/000,093 priority patent/US20050141148A1/en
Publication of JP2006066485A publication Critical patent/JP2006066485A/en
Priority to US12/100,969 priority patent/US7848136B2/en
Application granted granted Critical
Publication of JP4533701B2 publication Critical patent/JP4533701B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気メモリに関する。   The present invention relates to a magnetic memory.

磁気抵抗ランダムアクセスメモリ(以下、MRAM(MagnetoResistive Random Access Memory)ともいう)は、不揮発性、高速性、大容量化、低電圧駆動を併せ持つ究極のメモリとして期待され開発されている。しかしこのMRAMは、書き込み電流値が大きいこと、書き込みのバラツキが大きいことなどから、大容量・高速・低電圧駆動を実現することが困難であることがわかってきている。   Magnetoresistive random access memory (hereinafter also referred to as MRAM (Magneto Resistive Random Access Memory)) is expected and developed as an ultimate memory having non-volatility, high speed, large capacity, and low voltage drive. However, it has been found that this MRAM has difficulty in realizing large capacity, high speed, and low voltage driving due to a large write current value and a large variation in writing.

例えば32Mbit級のMRAMを構成するためには、周辺回路の占める面積の割合を小さくしてメモリアレイの占有率を高める必要がある。このためには、単位となるアレイブロックサイズは1Mbitアレイとすることが必要となる。しかし、現状では書き込み電流値が数mA−10mAと大きいため、書き込み配線抵抗両端に2Vオーダーの電圧が発生し、1Vオーダーの低電圧化が不可能となっているだけではなく、書き込み電流波形を高速に立ち上げることが困難となっており、高速メモリを実現することができない。   For example, in order to construct a 32 Mbit class MRAM, it is necessary to reduce the area ratio occupied by the peripheral circuit and increase the memory array occupation ratio. For this purpose, the array block size as a unit is required to be a 1 Mbit array. However, since the write current value is as large as several mA-10 mA at present, a voltage of the order of 2V is generated at both ends of the write wiring resistance, and it is not possible to reduce the voltage of the order of 1V. It is difficult to start up at high speed, and a high-speed memory cannot be realized.

また、大容量化(高集積化)のために、MRAMの各セルに含まれる記憶素子であるトンネル接合素子(以下、MTJ(Magnetic Tunneling Junction)ともいう))の幅を微細にすると熱擾乱耐性が著しく低下し、不揮発性の確保も困難となっている。   In addition, if the width of a tunnel junction element (hereinafter also referred to as MTJ (Magnetic Tunneling Junction)), which is a memory element included in each cell of the MRAM, is made fine in order to increase the capacity (high integration), resistance to thermal disturbance. However, it is difficult to secure non-volatility.

さらに、通常のようにビット線とワード線両方に書き込み電流を流し、その交点に位置するMTJのみ書き込む方式では、交点以外の励起される半選択状態のMTJセルの誤書き込みが発生したり、その不揮発性の確保が困難となっている。すなわち、書き込みのマージンが狭いため、誤書き込みが発生したり、不揮発性の確保が困難となっている。   Further, in a method in which a write current is supplied to both the bit line and the word line as usual and only the MTJ located at the intersection is written, erroneous writing of the MTJ cell in the half-selected state other than the intersection occurs. It is difficult to ensure non-volatility. That is, since the writing margin is narrow, erroneous writing occurs or it is difficult to ensure non-volatility.

MTJを構成する記録層の磁化情報を書きかえるために必要な反転磁界Hswは、概略下記で与えられる。   The reversal magnetic field Hsw necessary for rewriting the magnetization information of the recording layer constituting the MTJ is given as follows.

Hsw〜4πMs×t/F (Oe) (1)
このときの磁気異方性エネルギー密度Kuは概略
Ku=Hsw・Ms/2 (2)
となる。ここで、Msは記録層の飽和磁化、tは記録層の厚さ、Fは記録層の幅を示す。
Hsw to 4πMs × t / F (Oe) (1)
Magnetic anisotropy energy density Ku at this time is approximately Ku = Hsw · Ms / 2 (2)
It becomes. Here, Ms is the saturation magnetization of the recording layer, t is the thickness of the recording layer, and F is the width of the recording layer.

一方、記録層の熱擾乱耐性は、記録層の体積をVとすると、磁気エネルギーKu×Vで表される。したがって、記録層のアスペクト比(長さ/幅)が2のMTJにおいては、熱擾乱耐性は、
Ku×V=(Hsw・Ms/2)×V
=(4πMs×t/F)×(Ms/2)×F×2F×t=4πMs×t×F
=Hsw×F/(4π)
となる。したがって、MTJを微細化、すなわち記録層の幅Fを小さくした場合に、熱擾乱耐性を確保するためには反転磁界Hswを大きくしていく必要がある。
On the other hand, the thermal disturbance resistance of the recording layer is expressed by magnetic energy Ku × V, where V is the volume of the recording layer. Therefore, in the MTJ having a recording layer aspect ratio (length / width) of 2, the thermal disturbance resistance is
Ku × V = (Hsw · Ms / 2) × V
= (4πMs × t / F) × (Ms / 2) × F × 2F × t = 4πMs 2 × t 2 × F
= Hsw 2 × F 3 / (4π)
It becomes. Therefore, when the MTJ is miniaturized, that is, when the width F of the recording layer is reduced, it is necessary to increase the reversal magnetic field Hsw in order to ensure thermal disturbance resistance.

記録層の幅Fが0.4μm程度で8mA程度の書きこみ電流が必要なので、微細化に伴いさらに書きこみ電流が増大する。また、大容量化に際して10nsec程度の高速に書きこむためには、1.5mA程度以下に書き込み電流値を低減する必要があり、周辺回路を小型化するためには0.5mA程度以下とすることが好ましい。   Since the recording layer width F is about 0.4 μm and a write current of about 8 mA is required, the write current further increases with miniaturization. In order to write at a high speed of about 10 nsec when the capacity is increased, it is necessary to reduce the write current value to about 1.5 mA or less, and to reduce the size of the peripheral circuit, the value should be about 0.5 mA or less. preferable.

一つの書きこみ電流低減対策として、書きこみ配線(Cu)にNiFe等の軟磁性材料を被覆したヨーク付き配線が提案され、2倍の高効率化効果(書きこみ電流値1/2)が報告されている(例えば、非特許文献1参照)。しかし、1/2(4mA程度)が限界といわれており、目標の1mA以下には程遠い。
Magnetoresistive RAM, Saied Tehrani,2001 IEDM short course
As a measure to reduce the write current, a wiring with a yoke in which the write wiring (Cu) is coated with a soft magnetic material such as NiFe was proposed, and a double efficiency improvement effect (write current value 1/2) was reported. (For example, refer nonpatent literature 1). However, 1/2 (about 4 mA) is said to be the limit, and is far from the target of 1 mA or less.
Magnetoresistive RAM, Saied Tehrani, 2001 IEDM short course

以上説明したように、従来のMRAMにおいては、書きこみ電流値を大幅に低減して高速書き込みを実現すること、大容量化すなわちMTJの幅を微細化しても不揮発性を確保すること、および書き込みのマージンを拡大することが必要である。   As described above, in the conventional MRAM, high-speed writing is realized by greatly reducing the write current value, non-volatility is ensured even when the capacity is increased, that is, the width of the MTJ is reduced, and writing is performed. It is necessary to enlarge the margin.

本発明は、上記事情を考慮してなされたものであって、大容量化および高速書き込みが可能である磁気メモリを提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a magnetic memory capable of increasing the capacity and writing at high speed.

本発明の一態様による磁気メモリは、磁化の向きが外部磁界に応じて変化する磁気記録層、磁化の向きが固着された磁化固着層、および前記磁気記録層と前記磁化固着層との間に設けられた非磁性中間層を有する記憶素子と、前記磁気記録層の前記非磁性中間層と反対側に設けられ書き込み電流が流れる書き込み配線と、前記書き込み配線の前記磁気記録層と反対側に前記書き込み配線の延在する方向に沿って設けられ前記磁気記録層の平面形状と異なる平面形状を有するヨークと、を備えたメモリセルを含み、前記磁気記録層の長軸が前記書き込み配線の延びる向きと直交する方向に対して0度より大きく90度より小さい角度で傾いており、前記磁気記録層の平面形状が、前記書き込み配線の延在する方向と直交する方向の中央部で最大幅を有するとともに前記磁気記録層の長軸方向に沿った対向する辺が曲線となる形状の、前記長軸方向における両端が切り取られた形状であり、前記両端が切り取られた部分の、前記書き込み配線の延在する方向に沿った側面が対向する一組の側面を構成し、前記記憶素子の前記対向する一組の側面が前記書き込み配線および前記ヨークのそれぞれの対向する一組の側面とそれぞれ同一平面となるように構成されたことを特徴とする。 A magnetic memory according to one embodiment of the present invention includes a magnetic recording layer in which the magnetization direction changes according to an external magnetic field, a magnetization fixed layer in which the magnetization direction is fixed, and a gap between the magnetic recording layer and the magnetization fixed layer. a memory element having a non-magnetic intermediate layer provided, the write wiring flowing provided write current on the opposite side of the nonmagnetic intermediate layer of the magnetic recording layer, wherein on the opposite side of the magnetic recording layer of the write wiring A memory cell including a yoke having a planar shape different from the planar shape of the magnetic recording layer provided along a direction in which the write wiring extends, wherein the major axis of the magnetic recording layer extends in the direction in which the write wiring extends. up and are tilted at an angle smaller than the larger 90 degrees above 0 degrees relative to a direction perpendicular, planar shape of the magnetic recording layer, the direction of the central portion perpendicular to the direction of extension of the write wiring And the write wiring of the part where both ends in the major axis direction are cut out and the both ends are cut off in a shape in which opposite sides along the major axis direction of the magnetic recording layer are curved extending side along a direction constitute a pair of opposite side faces, each with a respective opposed pair of side surfaces of the opposed pair of side surfaces is the write wiring and the yoke of the storage elements identical It is configured to be a flat surface.

本発明によれば、大容量化および高速書き込みが可能となる。   According to the present invention, it is possible to increase the capacity and write at high speed.

本発明の実施形態を以下、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(第1実施形態)
本発明の第1実施形態による磁気メモリ(以下、MRAM(MagnetoResistive Random Access Memory)ともいう)を図1(a)を参照して説明する。この実施形態による磁気メモリは、複数のメモリセルを備えている。図1(a)は、本実施形態の磁気メモリのメモリセルの構成を示す断面図である。各メモリセルは、記憶素子としてトンネル接合素子2(以下、MTJ(Magnetic Tunneling Junction)ともいう)を備えている。このMTJ2は、磁化の向きが外部磁場に応じて可変する磁気記録層4と、トンネルバリア層6と、磁化の向きが固着された磁化固着層8と、磁化固着層8の磁化の向きを固着する反強磁性層10とを備えている。そして、このMTJ2の磁気記録層4は、書き込み配線20上に設けられている。書き込み配線20は書き込み配線20を流れる電流によって発生する磁束を増大する軟磁性材料からなるヨーク25上に設けられている。
(First embodiment)
A magnetic memory (hereinafter also referred to as MRAM (Magneto Resistive Random Access Memory)) according to a first embodiment of the present invention will be described with reference to FIG. The magnetic memory according to this embodiment includes a plurality of memory cells. FIG. 1A is a cross-sectional view showing the configuration of the memory cell of the magnetic memory of this embodiment. Each memory cell includes a tunnel junction element 2 (hereinafter also referred to as MTJ (Magnetic Tunneling Junction)) as a storage element. The MTJ 2 has a magnetic recording layer 4 whose magnetization direction is variable according to an external magnetic field, a tunnel barrier layer 6, a magnetization fixed layer 8 whose magnetization direction is fixed, and a magnetization direction of the magnetization fixed layer 8 that is fixed. The antiferromagnetic layer 10 is provided. The magnetic recording layer 4 of the MTJ 2 is provided on the write wiring 20. The write wiring 20 is provided on a yoke 25 made of a soft magnetic material that increases the magnetic flux generated by the current flowing through the write wiring 20.

すなわち、本実施形態においては、ヨーク25、書き込み配線20、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10が積層された構造となっている。そして、書き込み配線20を流れる電流と直交する方向の、書き込み配線20およびヨーク25の端面(図1(a)上においては、左右の端面)と、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10の端面(図1(a)上においては、左右の端面)とは、同一の平面上に配置されるように構成されている。すなわち、ヨーク25、書き込み配線20、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10は、同じ幅Wを有している。なお、本実施形態においては、ヨーク25、書き込み配線20、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10の順に積層したが、積層順序を逆にした構造を用いてもよい。   That is, in the present embodiment, the yoke 25, the write wiring 20, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 are stacked. Then, the end surfaces of the write wiring 20 and the yoke 25 (the left and right end surfaces on FIG. 1A), the magnetic recording layer 4, the tunnel barrier layer 6, and the magnetization fixed in the direction orthogonal to the current flowing through the write wiring 20. The layer 8 and the end faces of the antiferromagnetic layer 10 (left and right end faces in FIG. 1A) are arranged on the same plane. That is, the yoke 25, the write wiring 20, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 have the same width W. In the present embodiment, the yoke 25, the write wiring 20, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 are stacked in this order, but the stacked order is reversed. It may be used.

また、本実施形態においては、ヨーク25の比透磁率が100程度の大きさとし、書き込み電流に対して、ヨーク25の磁化方向が概ね平行もしくは反平行となるようにヨーク25の材料を選択する。なお、本実施形態においては、磁気記録層4の磁化方向は、書き込み配線20に流れる書き込み電流とほぼ直交している。   Further, in the present embodiment, the relative permeability of the yoke 25 is about 100, and the material of the yoke 25 is selected so that the magnetization direction of the yoke 25 is approximately parallel or antiparallel to the write current. In the present embodiment, the magnetization direction of the magnetic recording layer 4 is substantially orthogonal to the write current flowing through the write wiring 20.

本実施形態において、メモリセルにデータを書き込む場合は、書き込み配線25と、この書き込み配線25にほぼ直交する図示しない書き込みビット線に書き込み電流を流し、この電流によって発生する磁界でMTJの磁気記録層4の磁化を反転させることにより行う。また、メモリセルからデータを読み出す場合は、反強磁性層10に電気的に接続する図示しない読み出し配線と書き込み配線20との間に電圧を印加し、MTJ2に流れる電流を測定することにより行うか、または上記読み出し配線と書き込み配線20との間に一定の電流を流し、上記読み出し配線と書き込み配線20との間の電圧を測定することにより行う。   In this embodiment, when data is written in the memory cell, a write current is passed through the write wiring 25 and a write bit line (not shown) substantially orthogonal to the write wiring 25, and the magnetic recording layer of the MTJ is generated by the magnetic field generated by this current. This is done by reversing the magnetization of 4. Further, when reading data from the memory cell, is it performed by applying a voltage between a read wiring (not shown) electrically connected to the antiferromagnetic layer 10 and the write wiring 20 and measuring a current flowing through the MTJ 2? Alternatively, a constant current is passed between the read wiring and the write wiring 20 and the voltage between the read wiring and the write wiring 20 is measured.

通常、書き込み配線にヨークを形成することにより、電流・磁界変換効率は二倍となり、書き込み電流値は半減するといわれているが、これが限界とされている。書き込み配線にヨークを形成しMTJの幅Wが240nmである場合の書き込み電流値は、おおよそ6mA程度となると予想される。   Usually, it is said that forming a yoke on the write wiring doubles the current / magnetic field conversion efficiency, and the write current value is halved, but this is the limit. When the yoke is formed in the write wiring and the MTJ width W is 240 nm, the write current value is expected to be about 6 mA.

以下、本実施形態の書き込み電流の大きさについて説明する。上述したように本実施形態においては、ヨーク25および書き込み配線20の端面と、MTJ2の端面が同一平面上に配置されるように構成されている。磁気記録層4、書き込み配線20、およびヨーク25の膜厚をそれぞれT、T、およびTとし、磁気記録層4、書き込み配線20、およびヨーク25の比透磁率をそれぞれ、μ、μ(=1)、およびμとすると、図1において波線で示す磁気閉回路30の磁路の実効長Leffは、
Leff = 2×T2 + W/μ + W/μ
となる。ここで、W=240nm、T2=20nmとし、μ=5およびμ=100とすると、ヨーク側の磁路長(W/μ)はほぼ無視できるので、本実施形態においては、磁気閉回路30の実効磁路長Leffは88nm程度となる。
Hereinafter, the magnitude of the write current of this embodiment will be described. As described above, in this embodiment, the end face of the yoke 25 and the write wiring 20 and the end face of the MTJ 2 are arranged on the same plane. The film thicknesses of the magnetic recording layer 4, the write wiring 20, and the yoke 25 are T 1 , T 2 , and T 3 , respectively, and the relative magnetic permeability of the magnetic recording layer 4, the write wiring 20, and the yoke 25 are μ 1 , Assuming that μ 2 (= 1) and μ 3 , the effective length Leff of the magnetic path of the magnetic closed circuit 30 indicated by the wavy line in FIG.
Leff = 2 × T2 + W / μ 1 + W / μ 3
It becomes. Here, when W = 240 nm, T2 = 20 nm, and μ 1 = 5 and μ 3 = 100, the magnetic path length (W / μ 3 ) on the yoke side can be almost ignored. The effective magnetic path length Leff of the circuit 30 is about 88 nm.

これに対して、通常のヨーク付き書き込み配線では、本実施形態と異なり、ヨークおよび書き込み配線の端面と、MTJの端面が同一平面上に配置されてはいないので、50nmアライメント誤差を許容するためのマージンが両側面に必要となる。また、書き込み配線とMTJの磁気記録層とは絶縁層などで50nm以上隔離されているので、実効磁路長はおおよそ360nm以上となる。   On the other hand, in the ordinary write wiring with yoke, unlike the present embodiment, the end face of the yoke and the write wiring and the end face of the MTJ are not arranged on the same plane, so that a 50 nm alignment error is allowed. Margins are required on both sides. Since the write wiring and the MTJ magnetic recording layer are separated by 50 nm or more by an insulating layer or the like, the effective magnetic path length is approximately 360 nm or more.

これに対して、本実施形態では上記アライメントマージンが必要でなく、またヨーク側の磁路長を無視できるので、磁気閉回路30の実効磁路長Leffは88nm程度である。そして、本実施形態のメモリセルと、通常のヨーク付き書き込み配線を有するメモリセルに、それぞれ同じ電流を流した場合、この書き込み電流によってそれぞれのメモリセルに発生する磁界は磁路長に反比例する。   On the other hand, in this embodiment, the alignment margin is not necessary, and the magnetic path length on the yoke side can be ignored. Therefore, the effective magnetic path length Leff of the magnetic closed circuit 30 is about 88 nm. When the same current is supplied to the memory cell of this embodiment and the memory cell having a normal write wiring with a yoke, the magnetic field generated in each memory cell by this write current is inversely proportional to the magnetic path length.

このため、本実施形態のメモリセルに発生する磁界の大きさは、通常のヨーク付き書き込み配線を有するメモリセルに発生する磁界の大きさに比べて、4.09(=360/88)倍となる。すなわち、電流・磁界変換効率は4.09倍に増加することになる。このことは、書き込み電流値を1/4.09=0.24に低減できることを意味する。この結果、通常のヨーク付き書き込み配線を有するメモリセルに比べて本実施形態のメモリセルの書き込み電流値は、6mA→1.5mAと低減することができる。   For this reason, the magnitude of the magnetic field generated in the memory cell of this embodiment is 4.09 (= 360/88) times as large as the magnitude of the magnetic field generated in the memory cell having a normal write wiring with a yoke. Become. That is, the current / magnetic field conversion efficiency is increased by 4.09 times. This means that the write current value can be reduced to 1 / 4.09 = 0.24. As a result, the write current value of the memory cell of this embodiment can be reduced from 6 mA to 1.5 mA compared to a memory cell having a normal write wiring with a yoke.

さらに、書き込み配線6の膜厚Tを10nmとすると、実効磁路長LeffはW/5+2×T〜68nmとなり、低減することができる。通常のヨーク付き書き込み配線を有するメモリセルに比べると、電流・磁界変換効率は360/68倍に増加し、書き込み電流値を68/360=0.19倍に低減できる。すなわち、書き込み電流値は1.1mAとなる。 Furthermore, when the film thickness T 2 of the write wiring 6 is 10 nm, the effective magnetic path length Leff is W / 5 + 2 × T 2 to 68 nm, which can be reduced. Compared with a memory cell having a normal write wiring with a yoke, the current / magnetic field conversion efficiency is increased 360/68 times, and the write current value can be reduced to 68/360 = 0.19 times. That is, the write current value is 1.1 mA.

さらに、MTJ2の磁気記録層4の比透磁率μを10とすると、実効磁路長をおおよそW/10+2×T〜44nmと低減でき、書き込み電流値は0.73mAとなる。この値は、磁気メモリの周辺回路を小型するために望ましい書き込み電流の目標値0.5mAに肉薄する。 Further, when the relative permeability μ 1 of the magnetic recording layer 4 of MTJ2 is 10, the effective magnetic path length can be reduced to approximately W / 10 + 2 × T 2 to 44 nm, and the write current value is 0.73 mA. This value is reduced to a desired write current target value of 0.5 mA in order to reduce the peripheral circuit of the magnetic memory.

W=240nm、T=10nm、μ=10、μ=100となるように本実施形態に係るメモリセルを実際に試作して、検証したところ、書き込み電流値は約1mA程度であった。この値は、磁気メモリを大容量化した場合に10nsec程度の高速な書き込み速度を実現するのに望ましい目標値(1mA)にほぼ近かった。 When the memory cell according to this embodiment was actually prototyped and verified so that W = 240 nm, T 2 = 10 nm, μ 1 = 10, and μ 3 = 100, the write current value was about 1 mA. . This value was almost close to the target value (1 mA) desirable for realizing a high writing speed of about 10 nsec when the capacity of the magnetic memory was increased.

また、試作したメモリセルの不揮発性について実験したところ、予想を超えて不揮発性が大きいことがわかった。これは、MTJ2の磁気記録層4と、積層されたヨーク25との磁化が直交していてもカップリングしているためであると推測している。この結果、従来のMRAMに比べて遙かに熱擾乱耐性が向上していることがわかった。このことは、これまでまったく知られていないことであり、本実験にて初めて明確となった。   In addition, an experiment on the non-volatility of the prototyped memory cell revealed that the non-volatility was greater than expected. This is presumed to be due to the coupling even when the magnetizations of the magnetic recording layer 4 of the MTJ 2 and the laminated yoke 25 are orthogonal. As a result, it has been found that the resistance to thermal disturbance is much improved as compared with the conventional MRAM. This is not known at all until now and became clear for the first time in this experiment.

上記熱擾乱耐性の向上を考慮すると、MTJ2の磁気記録層4の反転磁界を1/5に低減しても不揮発性が確保できることが判明した。この結果、本実施形態に係るメモリセルの書き込み電流値は、実効磁路長がおおよそ44nmの場合に計算された書き込み電流値0.73mAの1/5程度、すなわち0.14mAとなる。したがって、通常のヨーク付き書き込み配線を有するメモリセルの書き込み電流6mAから0.14mAと大幅に低減することができた。磁気メモリの周辺回路を小型化するために望ましい目標値0.5mA以下とすることができた。   Considering the improvement of the thermal disturbance resistance, it has been found that non-volatility can be ensured even if the switching magnetic field of the magnetic recording layer 4 of MTJ2 is reduced to 1/5. As a result, the write current value of the memory cell according to the present embodiment is about 1/5 of the write current value of 0.73 mA calculated when the effective magnetic path length is approximately 44 nm, that is, 0.14 mA. Accordingly, the write current of a memory cell having a normal write wiring with a yoke can be significantly reduced from 6 mA to 0.14 mA. In order to reduce the peripheral circuit of the magnetic memory, the desired target value of 0.5 mA or less could be achieved.

慎重に解析した結果、書き込み電流が大幅に低減できるという効果は積層ヨークに固有のものではなく、書き込み電流に対してヨーク25の磁化方向を概ね平行もしくは反平行(ヨーク25の比透磁率を100程度の値)とし、MTJ2の磁気記録層4の比透磁率μを5以上とすることにより、実現できることがわかった。 As a result of careful analysis, the effect that the write current can be significantly reduced is not unique to the laminated yoke, and the magnetization direction of the yoke 25 is approximately parallel or anti-parallel to the write current (the relative permeability of the yoke 25 is set to 100). It was found that this can be realized by setting the relative permeability μ 1 of the magnetic recording layer 4 of MTJ2 to 5 or more.

本実施形態に係るメモリセルにおいて、MTJ2の磁気記録層4の比透磁率μが1、5、10となる3種類のメモリセルを用意し、それぞれのメモリセルに対してヨーク25の透磁率μを変えたときの、図1(a)に示す磁気閉回路30に発生する平均発生磁界Heff(Oe)を図2に示す。グラフgは磁気記録層4の比透磁率μが10、グラフgは磁気記録層4の比透磁率μが5、グラフgは磁気記録層4の比透磁率μが1である場合の特性図である。 In the memory cell according to the present embodiment prepares three types of memory cells relative permeability mu 1 of the magnetic recording layer 4 of MTJ2 is 1,5,10, Toru ratio of the yoke 25 for each of the memory cells when changing the permeability mu 3, Figure 2 shows the mean magnetic field generated Heff generated in the magnetic closed circuit 30 (Oe) shown in FIG. 1 (a). Graph g 1 has a relative magnetic permeability μ 1 of 10 for magnetic recording layer 4, graph g 2 has a relative magnetic permeability μ 1 of 5 for magnetic recording layer 4, and graph g 3 has a relative magnetic permeability μ 1 of 1 for magnetic recording layer 4. It is a characteristic view in the case of being.

この特性図からわかるように、ヨークの比透磁率μが100の付近、例えばμが80〜120の範囲では、平均発生磁界Heffはほぼ一定であり、この場合に磁気記録層4の比透磁率μが5以上とすれば、平均発生磁界Heffは35Oe以上となる。 As can be seen from this characteristic diagram, when the relative permeability μ 3 of the yoke is near 100, for example, μ 3 is in the range of 80 to 120, the average generated magnetic field Heff is substantially constant. In this case, the ratio of the magnetic recording layer 4 is If the permeability μ 1 is 5 or more, the average generated magnetic field Heff is 35 Oe or more.

一般に、磁気記録層4の不揮発性を保つために平均発生磁界Heffは30Oe以上であることが好ましい。図2からわかるように、磁気記録層4の比透磁率μが5以上の場合にヨーク25の比透磁率μが30以上であれば、平均発生磁界Heffは30Oe以上となり、磁気記録層4の不揮発性を保つことができる。 Generally, in order to maintain the non-volatility of the magnetic recording layer 4, the average generated magnetic field Heff is preferably 30 Oe or more. As can be seen from FIG. 2, when the relative permeability μ 1 of the magnetic recording layer 4 is 5 or more and the relative permeability μ 3 of the yoke 25 is 30 or more, the average generated magnetic field Heff is 30 Oe or more, and the magnetic recording layer 4 can be kept non-volatile.

以上説明したように、本実施形態によれば、書き込み電流を小さくすることが可能となるので高速書き込みを実現することができ、また熱擾乱耐性が高いので微細化しても不揮発性を確保することができる。これにより、大容量化および高速書き込みが可能となる。   As described above, according to the present embodiment, the write current can be reduced, so that high-speed writing can be realized, and the resistance to thermal disturbance is high, so that non-volatility is ensured even when miniaturized. Can do. This makes it possible to increase the capacity and write at high speed.

(第2実施形態)
次に、本発明の第2実施形態による磁気メモリを説明する。この実施形態の磁気メモリは、第1実施形態の磁気メモリにおいて、書き込み配線20のエレクトロマイグレーション耐性を向上させた構成となっている。
(Second Embodiment)
Next, a magnetic memory according to a second embodiment of the present invention is described. The magnetic memory of this embodiment has a configuration in which the electromigration resistance of the write wiring 20 is improved in the magnetic memory of the first embodiment.

磁気メモリにおいては、書き込み配線20のエレクトロマイグレーションが懸案事項である。書き込み電流が1mAの場合、書き込み配線20の幅を240nm、厚さを20nmとした場合、電流密度は2×10A/cmとなる。この値は、書き込み配線20の材料にCuを用いた場合の許容値の4〜10倍と大きい。仮に、書き込み電流値を0.14mAとできたとしても電流密度は0.3×10A/cmとなり、懸案はぬぐいきれない。実験を行って調べたところ、これも予想に反して、2×10A/cmでもエレクトロマイグレーションが発生しない場合があることがわかった。これは、Cuからなる書き込み配線20を30nm程度以下に薄くしたとき、書き込み配線20の下地となるヨーク25に高融点材料であるヨーク材(NiFe、CoFe、CoZrNb)を用いた場合や、図1(b)に示すように、書き込み配線20とヨーク25との間の界面にTa、Tiなどの金属層23を配置している場合、さらにCuからなる書き込み配線20の上面にMTJ層を直接配置した場合に特有であることがわかった。 In the magnetic memory, electromigration of the write wiring 20 is a matter of concern. When the write current is 1 mA, the current density is 2 × 10 7 A / cm 2 when the width of the write wiring 20 is 240 nm and the thickness is 20 nm. This value is as large as 4 to 10 times the allowable value when Cu is used as the material of the write wiring 20. Even if the write current value can be 0.14 mA, the current density is 0.3 × 10 7 A / cm 2 , and the problem cannot be overcome. As a result of an experiment, it was found that, contrary to expectations, electromigration sometimes does not occur even at 2 × 10 7 A / cm 2 . This is because, when the write wiring 20 made of Cu is thinned to about 30 nm or less, a yoke material (NiFe, CoFe, CoZrNb), which is a high melting point material, is used for the yoke 25 serving as the base of the write wiring 20, or FIG. As shown in (b), when a metal layer 23 such as Ta or Ti is disposed at the interface between the write wiring 20 and the yoke 25, an MTJ layer is directly disposed on the upper surface of the write wiring 20 made of Cu. It turned out to be unique.

したがって、本実施形態においては、書き込み配線20の膜厚は30nm以下に薄くし、かつヨーク25の材料に高融点材料を用いることによって、エレクトロマイグレーションが発生するのを防止することができる。この場合、図1(b)に示すように書き込み配線20とヨーク25との界面にはTa、Tiなどの金属層23を設けることが好ましい。   Therefore, in the present embodiment, the film thickness of the write wiring 20 is reduced to 30 nm or less, and the use of a high melting point material as the material of the yoke 25 can prevent electromigration from occurring. In this case, it is preferable to provide a metal layer 23 of Ta, Ti or the like at the interface between the write wiring 20 and the yoke 25 as shown in FIG.

また、本実施形態も第1実施形態と同様に、大容量化および高速書き込みが可能となる。   In addition, this embodiment can increase the capacity and perform high-speed writing as in the first embodiment.

(第3実施形態)
次に、本発明の第3実施形態による磁気メモリを説明する。この実施形態の磁気メモリは、第1または第2実施形態の磁気メモリにおいて、メモリセル毎に書き込み選択トランジスタを配置した構成となっている。この書き込み選択トランジスタはソースおよびドレインの一方が図1(a)に示す書き込み配線20に電気的に接続され、ゲートがメモリセルを選択するためのワード線となっている。
(Third embodiment)
Next, a magnetic memory according to a third embodiment of the present invention is described. The magnetic memory of this embodiment has a configuration in which a write selection transistor is arranged for each memory cell in the magnetic memory of the first or second embodiment. In the write selection transistor, one of the source and the drain is electrically connected to the write wiring 20 shown in FIG. 1A, and the gate serves as a word line for selecting a memory cell.

本実施形態のように、メモリセル毎に書き込み選択トランジスタを設けることにより、選択されないメモリセルが半選択状態となるのを防止することができる。このため、反転磁界を、熱擾乱耐性の向上を考慮したときの反転磁界の1/2以下に低減することが可能となる。これにより、書き込み電流値は、熱擾乱耐性の向上を考慮したときの書き込み電流値0.14mAの1/2、すなわち0.1mA程度とすることができる。また、書き込みの誤動作がなくなり、書き込み回路設計にとって、非常に広いマージンを確保できる。   By providing a write selection transistor for each memory cell as in this embodiment, it is possible to prevent a memory cell that is not selected from being in a half-selected state. For this reason, it becomes possible to reduce a reversal magnetic field to 1/2 or less of a reversal magnetic field when the improvement of thermal disturbance tolerance is considered. As a result, the write current value can be ½ of the write current value of 0.14 mA when considering the improvement of the thermal disturbance resistance, that is, about 0.1 mA. In addition, there is no writing malfunction, and a very wide margin can be secured for the writing circuit design.

また、本実施形態も第1実施形態と同様に、大容量化および高速書き込みが可能となる。   In addition, this embodiment can increase the capacity and perform high-speed writing as in the first embodiment.

第1乃至第3実施形態の構成をすべて組み合わせることで、書き込み回路のマージンが大きくなり、周辺回路を簡素化かつ小型化でき、メモリアレイの占有率を65%と通常のメモリなみにすることができた。また、MTJの幅をさらに100nm程度に微細化しても書き込み電流値を0.5mAにすることができ、書き込みトランジスタを追加してもセル面積を0.5μm以下とすることが可能となった。これにより、64Mbitを超える高速、大容量MRAMが提供できるようになった。 By combining all the configurations of the first to third embodiments, the margin of the write circuit can be increased, the peripheral circuit can be simplified and miniaturized, and the occupation ratio of the memory array can be 65%, which is equivalent to that of a normal memory. did it. Further, even if the MTJ width is further reduced to about 100 nm, the write current value can be reduced to 0.5 mA, and even if a write transistor is added, the cell area can be reduced to 0.5 μm 2 or less. . As a result, a high-speed, large-capacity MRAM exceeding 64 Mbits can be provided.

なお、試作したMRAMのなかには書き込み電流値が若干大きめになるメモリセルが発生することがわかった。そのメモリセルの磁気記録層の磁化過程を実験により、推測した結果を図3に示す。書き込み電流値が小さい良好なメモリセルはどの印加磁界Hでも磁化が単調に増加するが(グラフg参照)、不良となるメモリセルは磁気記録層の磁化Mが反応せず、停滞している領域がある(グラフg参照)ことが判明した。 It was found that a memory cell having a slightly larger write current value was generated in the prototyped MRAM. FIG. 3 shows the result of estimating the magnetization process of the magnetic recording layer of the memory cell by experiment. While the write current value is small good memory cells in any applied magnetic field H the magnetization increases monotonically (see graph g 1), the memory cell becomes defective does not react magnetization M of the magnetic recording layer, it has stagnated that there is a region (see graph g 2) was found.

印加磁界Hに対して磁気記録層の磁化Mが停滞するのを回避するには、図4に示すように、MTJの磁気記録層4の磁化方向(磁化容易軸)5が印加磁界Hに対して直角ではなく傾いていれば、効果があることがわかった。具体的には、図5に示すように、磁気記録層4の長辺方向(磁化容易軸5)を、書き込み配線20を流れる書き込み電流の方向(すなわち、書き込み配線20の延びる方向)に対して垂直ではなく傾けるように配置することが効果がある。この傾き角θは約45度であることが好ましい。なお、図5は、磁気記録層4および書き込み配線20の平面図である。   In order to avoid stagnating the magnetization M of the magnetic recording layer with respect to the applied magnetic field H, the magnetization direction (easy axis of magnetization) 5 of the magnetic recording layer 4 of the MTJ is relative to the applied magnetic field H as shown in FIG. It turned out to be effective if it was tilted rather than at right angles. Specifically, as shown in FIG. 5, the long side direction (magnetization easy axis 5) of the magnetic recording layer 4 is set with respect to the direction of the write current flowing through the write wiring 20 (that is, the direction in which the write wiring 20 extends). It is effective to arrange it so that it is not vertical but tilted. The inclination angle θ is preferably about 45 degrees. FIG. 5 is a plan view of the magnetic recording layer 4 and the write wiring 20.

また、MTJ2の形状を図6(a)に示すように略十字にするか、あるいは図6(b)に示すように、書き込み配線の幅方向の軸に対して非対称形状(例えば、凸部が両端に設けられた逆S字形状やS字形状)としても同様の効果があった。また、図6(c)、(d)に示すように、磁気記録層4の長手方向の中央部部分が最も幅広い形状であっても同様の効果があった。なお、図6(c)は、ラグビーボールや楕円等の両端をカットした形状であり、図6(d)は8角形形状である。   Further, the MTJ2 has a substantially cross shape as shown in FIG. 6A, or has an asymmetric shape (for example, a convex portion with respect to the axis in the width direction of the write wiring as shown in FIG. 6B). The same effect was also obtained with the inverted S-shape and S-shape provided at both ends. Further, as shown in FIGS. 6C and 6D, the same effect was obtained even when the central portion in the longitudinal direction of the magnetic recording layer 4 had the widest shape. In addition, FIG.6 (c) is the shape which cut | disconnected both ends, such as a rugby ball and an ellipse, and FIG.6 (d) is an octagonal shape.

(第1実施例)
次に、本発明の第1実施例による磁気メモリを、図7を参照して説明する。図7は、本実施例による磁気メモリのメモリセルの構成を示す図である。この実施例の磁気メモリは、複数のメモリセルを有し、各メモリセルはMTJ2と、書き込み配線20と、ヨーク25と、書き込み選択トランジスタ60とを備えている。
(First embodiment)
Next, a magnetic memory according to a first embodiment of the present invention will be described with reference to FIG. FIG. 7 is a diagram showing the configuration of the memory cell of the magnetic memory according to this embodiment. The magnetic memory of this embodiment has a plurality of memory cells, and each memory cell includes an MTJ 2, a write wiring 20, a yoke 25, and a write selection transistor 60.

MTJ2は、書き込み配線20上に設けられた磁気記録層4と、磁気記録層4上に設けられたトンネルバリア層6と、トンネルバリア層6上に設けられた磁化固着層8と、磁化固着層8上に設けられた反強磁性層10とを備えている。ヨーク25は、書き込み配線20の磁気記録層4と反対側の面に接するように設けられている。書き込み選択トランジスタ60は、ワード線を兼ねたゲート62と、ソース64と、ドレイン66とを備えている。書き込み配線20はヨーク25および接続部50を介して書き込み選択トランジスタ60のソース64に電気的に接続される。   The MTJ 2 includes a magnetic recording layer 4 provided on the write wiring 20, a tunnel barrier layer 6 provided on the magnetic recording layer 4, a magnetization pinned layer 8 provided on the tunnel barrier layer 6, and a magnetization pinned layer. 8 and an antiferromagnetic layer 10 provided on the substrate 8. The yoke 25 is provided in contact with the surface of the write wiring 20 opposite to the magnetic recording layer 4. The write selection transistor 60 includes a gate 62 that also serves as a word line, a source 64, and a drain 66. The write wiring 20 is electrically connected to the source 64 of the write selection transistor 60 via the yoke 25 and the connection portion 50.

また、ヨーク25の書き込み配線20と反対側には、書き込み配線20とほぼ直交するように書き込みビット線40が図示しない絶縁膜を介して設けられている。なお、この書き込みビット線40はMTJ2の直下に設けられる。また、MTJ2の反強磁性層10は接続部42を介して読み出しビット線45に電気的に接続される。   A write bit line 40 is provided on the opposite side of the yoke 25 from the write wiring 20 via an insulating film (not shown) so as to be substantially orthogonal to the write wiring 20. The write bit line 40 is provided immediately below MTJ2. Further, the antiferromagnetic layer 10 of MTJ2 is electrically connected to the read bit line 45 through the connection portion 42.

なお、本実施例においては、第1実施形態と同様に、書き込み配線20を流れる電流と直交する方向の、書き込み配線20およびヨーク25の端面と、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10の端面とは、同一の平面上に配置されるように構成されている。また、MTJ2の磁気記録層4の平面形状は、図5で説明したと同様に、磁気記録層4の長辺方向が、書き込み配線20を流れる書き込み電流の方向に対して垂直ではなく傾けるように配置されている。   In this example, similarly to the first embodiment, the end surfaces of the write wiring 20 and the yoke 25, the magnetic recording layer 4, the tunnel barrier layer 6, and the magnetization fixed in the direction orthogonal to the current flowing through the write wiring 20 are used. The layer 8 and the end face of the antiferromagnetic layer 10 are configured to be disposed on the same plane. Further, the planar shape of the magnetic recording layer 4 of the MTJ 2 is such that the long side direction of the magnetic recording layer 4 is not perpendicular to the direction of the write current flowing through the write wiring 20 as described with reference to FIG. Has been placed.

このように構成された本実施例の磁気メモリにおいて、メモリセルにデータを書き込む場合は、まず書き込み選択トランジスタ60をONし、その後、書き込み配線20および書き込みビット線40に書き込み電流を流すことにより、書き込み磁界を発生させ、この書き込み磁界によって磁気記録層4の磁界を反転させることにより行う。   In the magnetic memory of this embodiment configured as described above, when data is written in the memory cell, first, the write selection transistor 60 is turned on, and then a write current is passed through the write wiring 20 and the write bit line 40, A writing magnetic field is generated, and the magnetic field of the magnetic recording layer 4 is reversed by the writing magnetic field.

またメモリセルからデータを読み出す場合は、まず書き込み選択トランジスタ60をONし、その後、読み出しビット線45と書き込み選択トランジスタ60のドレイン66との間に電圧を印加し、MTJ2に流れる電流を測定することにより行うか、または読み出しビット線45および書き込み選択トランジスタ60のドレイン66の一方からMTJ2に一定の電流を供給し、読み出しビット線45と書き込み選択トランジスタ60のドレイン66との間の電圧を測定することにより行う。   When reading data from the memory cell, first, the write selection transistor 60 is turned on, and then a voltage is applied between the read bit line 45 and the drain 66 of the write selection transistor 60 to measure the current flowing through the MTJ2. Or a constant current is supplied from one of the read bit line 45 and the drain 66 of the write selection transistor 60 to the MTJ2, and the voltage between the read bit line 45 and the drain 66 of the write selection transistor 60 is measured. To do.

本実施例による磁気メモリも、大容量化および高速書き込みが可能となることは云うまでもない。   Needless to say, the magnetic memory according to this embodiment can also be increased in capacity and written at high speed.

(第2実施例)
次に、本発明の第2実施例を図8(a)、(b)、(c)を参照して説明する。この実施例は図7に示す第1実施例の磁気メモリに係るメモリセルの製造方法であって、図8(a)、(b)、(c)にその製造工程を示す。
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. 8 (a), (b) and (c). This embodiment is a method of manufacturing a memory cell according to the magnetic memory of the first embodiment shown in FIG. 7, and its manufacturing steps are shown in FIGS. 8 (a), 8 (b) and 8 (c).

まず、図8(a)に示すように、ヨーク25、書き込み配線20、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10を図示しない基板上に順次積層する。ヨーク25はNiFeまたはアモルファス状態のCoZrNbからなっており、書き込み配線20はRu、Cu、またはCuNxからなっており、磁気記録層4はNiFeからなっており、トンネルバリア層6はAlOxからなっており、磁化固着層8はCoFeからなっており、反強磁性層10はPtMnからなっている。   First, as shown in FIG. 8A, the yoke 25, the write wiring 20, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 are sequentially stacked on a substrate (not shown). The yoke 25 is made of NiFe or amorphous CoZrNb, the write wiring 20 is made of Ru, Cu, or CuNx, the magnetic recording layer 4 is made of NiFe, and the tunnel barrier layer 6 is made of AlOx. The magnetization pinned layer 8 is made of CoFe, and the antiferromagnetic layer 10 is made of PtMn.

次に、ヨーク25、書き込み配線20、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10からなる積層膜を書き込み配線の形状となるように、リソグラフィ技術を用いてパターニングする(図8(b)参照)。   Next, the lithography technique is used so that the laminated film composed of the yoke 25, the write wiring 20, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 becomes the shape of the write wiring. Patterning is performed (see FIG. 8B).

次に、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10をリソグラフィ技術を用いてパターニングすることにより、書き込み配線20上にMTJ2を形成する(図8(c)参照)。   Next, the magnetic recording layer 4, the tunnel barrier layer 6, the magnetization pinned layer 8, and the antiferromagnetic layer 10 are patterned using a lithography technique, thereby forming the MTJ 2 on the write wiring 20 (FIG. 8C). reference).

本実施例の製造方法によって製造される磁気メモリは、第1実施形態と同様に、書き込み配線20を流れる電流と直交する方向の、書き込み配線20およびヨーク25の端面と、磁気記録層4、トンネルバリア層6、磁化固着層8、および反強磁性層10の端面とは、同一の平面上に配置されるように構成されている。また、MTJ2の磁気記録層4の平面形状は、図5で説明したと同様に、磁気記録層4の長辺方向が、書き込み配線20を流れる書き込み電流の方向に対して垂直ではなく傾けるように配置される。   As in the first embodiment, the magnetic memory manufactured by the manufacturing method of the present example, the end surfaces of the write wiring 20 and the yoke 25 in the direction orthogonal to the current flowing through the write wiring 20, the magnetic recording layer 4, the tunnel The barrier layer 6, the magnetization pinned layer 8, and the end face of the antiferromagnetic layer 10 are configured to be disposed on the same plane. Further, the planar shape of the magnetic recording layer 4 of the MTJ 2 is such that the long side direction of the magnetic recording layer 4 is not perpendicular to the direction of the write current flowing through the write wiring 20 as described with reference to FIG. Be placed.

このため、本実施例の製造方法によって製造される磁気メモリも、大容量化および高速書き込みが可能となる。   For this reason, the magnetic memory manufactured by the manufacturing method of this embodiment can also be increased in capacity and written at high speed.

以上説明したように、本発明の各実施形態によれば、大容量化および高速書き込みが可能となる。   As described above, according to each embodiment of the present invention, it is possible to increase the capacity and write at high speed.

本発明の第1および第2実施形態による磁気メモリに係るメモリセルの構成を示す断面図。Sectional drawing which shows the structure of the memory cell which concerns on the magnetic memory by 1st and 2nd embodiment of this invention. 第1実施形態において、磁気記録層の比透磁率をパラメータとした場合の、ヨークの透磁率に対する磁気閉回路に発生される平均発生磁界を示す特性図。In the first embodiment, in the case where the relative permeability of the magnetic recording layer as a parameter, characteristic diagram showing the average generated magnetic field which is generated in the closed magnetic circuit with respect to the ratio permeability of the yoke. 印加磁界に対する磁気記録層の磁化の変化を示す図。The figure which shows the change of magnetization of the magnetic-recording layer with respect to an applied magnetic field. 本発明の一実施形態に係る磁気記録層の磁化容易軸と印加磁界との関係を示す図。The figure which shows the relationship between the easy axis of magnetization of the magnetic-recording layer which concerns on one Embodiment of this invention, and an applied magnetic field. 本発明の一実施形態に係る磁気記録層と書き込み配線との配置を示す平面図。The top view which shows arrangement | positioning with the magnetic-recording layer which concerns on one Embodiment of this invention, and write-in wiring. 本発明の一実施形態に係る磁気記録層の平面形状を示す図。The figure which shows the planar shape of the magnetic-recording layer which concerns on one Embodiment of this invention. 本発明の第1実施例による磁気メモリの構成を示す図。The figure which shows the structure of the magnetic memory by 1st Example of this invention. 本発明の第2実施例による磁気メモリの製造方法の製造工程を示す斜視図。The perspective view which shows the manufacturing process of the manufacturing method of the magnetic memory by 2nd Example of this invention.

符号の説明Explanation of symbols

2 MTJ
4 磁気記録層
6 トンネルバリア層
8 磁化固着層
10 反強磁性層
20 書き込み配線
25 ヨーク
30 磁気閉回路
2 MTJ
4 Magnetic recording layer 6 Tunnel barrier layer 8 Magnetization pinned layer 10 Antiferromagnetic layer 20 Write wiring 25 Yoke 30 Magnetic closed circuit

Claims (7)

磁化の向きが外部磁界に応じて変化する磁気記録層、磁化の向きが固着された磁化固着層、および前記磁気記録層と前記磁化固着層との間に設けられた非磁性中間層を有する記憶素子と、
前記磁気記録層の前記非磁性中間層と反対側に設けられ書き込み電流が流れる書き込み配線と、
前記書き込み配線の前記磁気記録層と反対側に前記書き込み配線の延在する方向に沿って設けられ前記磁気記録層の平面形状と異なる平面形状を有するヨークと、
を備えたメモリセルを含み、
前記磁気記録層の長軸が前記書き込み配線の延びる向きと直交する方向に対して0度より大きく90度より小さい角度で傾いており、前記磁気記録層の平面形状が、前記書き込み配線の延在する方向と直交する方向の中央部で最大幅を有するとともに前記磁気記録層の長軸方向に沿った対向する辺が曲線となる形状の、前記長軸方向における両端が切り取られた形状であり、前記両端が切り取られた部分の、前記書き込み配線の延在する方向に沿った側面が対向する一組の側面を構成し、
前記記憶素子の前記対向する一組の側面が前記書き込み配線および前記ヨークのそれぞれの対向する一組の側面とそれぞれ同一平面となるように構成されたことを特徴とする磁気メモリ。
A memory having a magnetic recording layer whose magnetization direction changes according to an external magnetic field, a magnetization fixed layer whose magnetization direction is fixed, and a nonmagnetic intermediate layer provided between the magnetic recording layer and the magnetization fixed layer Elements,
A write wiring provided on a side opposite to the nonmagnetic intermediate layer of the magnetic recording layer and through which a write current flows;
A yoke provided on the opposite side of the write wiring from the magnetic recording layer along the direction in which the write wiring extends, and having a planar shape different from the planar shape of the magnetic recording layer ;
Including a memory cell with
The major axis of the magnetic recording layer is inclined at an angle greater than 0 degrees and smaller than 90 degrees with respect to a direction orthogonal to the direction in which the write wiring extends, and the planar shape of the magnetic recording layer is the extension of the write wiring. A shape having a maximum width at a central portion in a direction orthogonal to the direction to be cut and a side opposite to the long axis direction of the magnetic recording layer being a curve, both ends in the long axis direction being cut off, Constituting a set of side surfaces facing the side surfaces along the direction in which the write wiring extends, of the part where both ends are cut off;
2. A magnetic memory according to claim 1, wherein the pair of opposing side surfaces of the memory element are coplanar with the opposing pair of side surfaces of the write wiring and the yoke, respectively.
前記磁気記録層の長軸は前記書き込み配線の延びる向きと直交する方向に対して45度傾いていることを特徴とする請求項1記載の磁気メモリ。   2. The magnetic memory according to claim 1, wherein a major axis of the magnetic recording layer is inclined by 45 degrees with respect to a direction orthogonal to a direction in which the write wiring extends. 前記磁気記録層の平面形状が、前記書き込み配線の延びる向きと直交する方向に対して非対称であることを特徴とする請求項1または2記載の磁気メモリ。   3. The magnetic memory according to claim 1, wherein a planar shape of the magnetic recording layer is asymmetric with respect to a direction orthogonal to a direction in which the write wiring extends. 前記磁気記録層の比透磁率が5以上であり、前記ヨークの比透磁率が80以上120以下の範囲にあることを特徴とする請求項1乃至3のいずれかに記載の磁気メモリ。   4. The magnetic memory according to claim 1, wherein the magnetic recording layer has a relative permeability of 5 or more, and the yoke has a relative permeability of 80 to 120. 5. 前記ヨークはNiFe、CoFe、CoZrNbのいずれかからなっており、前記書き込み配線の膜厚が30nm以下であることを特徴とする請求項4記載の磁気メモリ。   5. The magnetic memory according to claim 4, wherein the yoke is made of any one of NiFe, CoFe, and CoZrNb, and the film thickness of the write wiring is 30 nm or less. 前記書き込み配線と前記ヨークとの間に金属層が設けられていることを特徴とする請求項5記載の磁気メモリ。   6. The magnetic memory according to claim 5, wherein a metal layer is provided between the write wiring and the yoke. 前記メモリセルは、前記メモリセルを選択する選択トランジスタを備えていることを特徴とする請求項1乃至6のいずれかに記載の磁気メモリ。   7. The magnetic memory according to claim 1, wherein the memory cell includes a selection transistor that selects the memory cell.
JP2004244771A 2003-12-02 2004-08-25 Magnetic memory Expired - Fee Related JP4533701B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004244771A JP4533701B2 (en) 2004-08-25 2004-08-25 Magnetic memory
US11/000,093 US20050141148A1 (en) 2003-12-02 2004-12-01 Magnetic memory
US12/100,969 US7848136B2 (en) 2003-12-02 2008-04-10 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004244771A JP4533701B2 (en) 2004-08-25 2004-08-25 Magnetic memory

Publications (2)

Publication Number Publication Date
JP2006066485A JP2006066485A (en) 2006-03-09
JP4533701B2 true JP4533701B2 (en) 2010-09-01

Family

ID=36112719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244771A Expired - Fee Related JP4533701B2 (en) 2003-12-02 2004-08-25 Magnetic memory

Country Status (1)

Country Link
JP (1) JP4533701B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281229A (en) * 2006-04-07 2007-10-25 Toshiba Corp Magnetic resistance random access memory, its writing method and test method
JP4518049B2 (en) * 2006-07-03 2010-08-04 ソニー株式会社 Storage device
JP5633384B2 (en) * 2011-01-19 2014-12-03 Tdk株式会社 Spin transport element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273337A (en) * 1998-02-10 1999-10-08 Internatl Business Mach Corp <Ibm> Internal symmetry in magnetic ram cell
JP2001267522A (en) * 2000-03-23 2001-09-28 Sharp Corp Magnetic memory element and magnetic memory
JP2001284550A (en) * 2000-01-27 2001-10-12 Hewlett Packard Co <Hp> Magnetic memory having structural element for preventing confusion of magnetization on sense layer
JP2002118239A (en) * 2000-07-21 2002-04-19 Hewlett Packard Co <Hp> Optimum write conductor layout for improving performance of mram
JP2002231904A (en) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp Magnetic storage system and magnetic substrate
JP2002299574A (en) * 2001-03-29 2002-10-11 Toshiba Corp Magnetic storage element, magnetic storage device and portable terminal
JP2003163330A (en) * 2001-11-27 2003-06-06 Toshiba Corp Magnetic memory
JP2003209226A (en) * 2002-01-16 2003-07-25 Toshiba Corp Magnetic memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273337A (en) * 1998-02-10 1999-10-08 Internatl Business Mach Corp <Ibm> Internal symmetry in magnetic ram cell
JP2001284550A (en) * 2000-01-27 2001-10-12 Hewlett Packard Co <Hp> Magnetic memory having structural element for preventing confusion of magnetization on sense layer
JP2001267522A (en) * 2000-03-23 2001-09-28 Sharp Corp Magnetic memory element and magnetic memory
JP2002118239A (en) * 2000-07-21 2002-04-19 Hewlett Packard Co <Hp> Optimum write conductor layout for improving performance of mram
JP2002231904A (en) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp Magnetic storage system and magnetic substrate
JP2002299574A (en) * 2001-03-29 2002-10-11 Toshiba Corp Magnetic storage element, magnetic storage device and portable terminal
JP2003163330A (en) * 2001-11-27 2003-06-06 Toshiba Corp Magnetic memory
JP2003209226A (en) * 2002-01-16 2003-07-25 Toshiba Corp Magnetic memory

Also Published As

Publication number Publication date
JP2006066485A (en) 2006-03-09

Similar Documents

Publication Publication Date Title
KR100829321B1 (en) Magneto-resistive element, method of manufacturing the same, magnetic random access memory, and method of writing data to a magneto-resistive element
US6960815B2 (en) Magnetic memory device having yoke layer, and manufacturing method thereof
US6956765B2 (en) Magneto-resistance effect element, magnetic memory and magnetic head
JP5201539B2 (en) Magnetic random access memory
JP2004128067A (en) Magnetoresistive effect element and magnetic memory
JP2009252878A (en) Magnetic memory device
JP4834403B2 (en) MRAM memory using magnetic writing lines
JP3964818B2 (en) Magnetic random access memory
EP1422720A2 (en) Magnetic random access memory
WO2011081051A1 (en) Magnetic memory cell and magnetic memory
KR100434958B1 (en) Magnetic random access memory
JP4670326B2 (en) memory
JP5445029B2 (en) Magnetoresistive element and domain wall random access memory
JP2006156844A (en) Semiconductor memory device
JPWO2008146610A1 (en) Magnetic storage device
WO2011065323A1 (en) Magnetoresistive effect element and magnetic random access memory
JP4533701B2 (en) Magnetic memory
JP4667763B2 (en) Magnetic memory element and semiconductor device
JP2003298145A (en) Magnetoresistive effect element and magnetic memory device
JP4492052B2 (en) Magnetic storage cell and magnetic memory device
US20090040663A1 (en) Magnetic memory
JP3977816B2 (en) Magnetic random access memory and data writing method of the magnetic random access memory
JP2004296858A (en) Magnetic memory element and magnetic memory device
JP5163638B2 (en) Magnetic body device and magnetic storage device
JP4557841B2 (en) Magnetic random access memory, method of writing data in magnetic random access memory, and method of manufacturing magnetic random access memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R151 Written notification of patent or utility model registration

Ref document number: 4533701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees