JP4518013B2 - 電子部品 - Google Patents

Description

本発明は、コンデンサ素子を有する電子部品に関する。

パーソナルコンピュータや携帯電話機等の電子機器の内部回路には、表面実装型の多種類の電子部品が実装されている。表面実装型の電子部品として、薄膜形成技術を用いて形成された薄膜型の電子部品が知られている。

薄膜型の電子部品には、薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣ複合部品及び薄膜積層型複合部品等がある。また、コンデンサを有する複合部品には、低域透過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；ＬＰＦ）、高域透過フィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ；ＨＰＦ）、帯域透過フィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ；ＢＰＦ）、所定の周波数範囲の信号を除去するトラップフィルタ（Ｔｒａｐ Ｆｉｌｔｅｒ）等がある。また、それらを組み合わせた電子部品として、ダイプレクサ（Ｄｉｐｌｅｘｅｒ）、デュプレクサ、アンテナスイッチモジュール及びＲＦモジュール等がある。

周波数５００ＭＨｚ以上、特にマイクロ波の周波数帯（ＧＨｚ帯）の高周波用途の電子部品では、小型化、低背化及び低価格化を実現することが求められている。高周波用途のコンデンサでは、高誘電率材料の誘電体膜を用いたり、誘電体膜の膜厚を薄くしたりして小型化及び高容量化が図られている。さらに、誘電体膜を多層化したりコンデンサの電極面積を大きくしたりしてコンデンサの高容量化が図られている。

しかし、高誘電率材料の誘電体膜を用いると、誘電正接が増加し、コンデンサの伝送損失が使用周波数範囲において増大してしまう。そこで、高周波用途のコンデンサには低誘電正接材料の誘電体膜が用いられている。

図２０は従来の薄膜型のコンデンサ素子４１１の概略構成を示している。図２０（ａ）は、コンデンサ素子４１１の平面図であり、図２０（ｂ）は、図２０（ａ）のＡ−Ａ線で切断した断面を示す図である。図２０（ａ）及び図２０（ｂ）に示すように、コンデンサ素子４１１は、基板５１上に形成された下部導体４２１と、下部導体４２１上に形成された誘電体膜４３１と、誘電体膜４３１上に形成された上部導体４２３とを有している。下部導体４２１及び上部導体４２３の一部はコンデンサ素子４１１の電極として機能する。コンデンサ素子４１１の容量値を規定するための一要因である電極面積は、下部導体４２１と上部導体４２３とで挟まれた誘電体膜４３１の面積ｌ１×ｌ２で規定される。

従来のコンデンサ素子４１１では、誘電体膜４３１の膜厚は下部導体４２１の上面よりも下部導体４２１の端部の方が薄くなり易い。誘電体膜４３１を薄膜化すると、誘電体膜４３１は下部導体４２１上に形成されないこともある。このため、下部導体４２１端部において下部導体４２１と上部導体４２３との絶縁性が十分に得られなくなり、短絡不良が発生し易くなる。これによりコンデンサ素子４１１の耐電圧の破壊限界が低下し、製品間の耐電力の品質安定性を欠くという問題が生じる。短絡不良や耐電圧の破壊限界の低下は、誘電体膜４３１の膜厚が下部導体４２１及び上部導体４２３の膜厚に比べて薄い場合や、下部導体４２１の端部形状が逆テーパである場合に発生し易い。

そのため、コンデンサ素子４１１では、誘電体膜４３１に絶縁性の高い材料を用いたり、誘電体膜４３１の膜厚を厚くしたりして、絶縁耐圧の向上が図られている。しかしながら、誘電体膜４３１の膜厚を厚くすると、高容量を得るためにコンデンサ素子４１１の電極面積を増大させる必要があり、電子部品の小型化が困難になるという問題がある。さらに、誘電体膜４３１は下部導体４２１上面とその端部とを覆っているが、当該端部の誘電体膜４３１の厚さは下部導体４２１上面の誘電体膜４３１の厚さよりも薄くなる場合がほとんどである。等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ；ＥＳＲ）や寄生インダクタンスを配慮する為に下部導体４２１の設定膜厚が厚い場合や、下部導体４２１の配線長が長い場合などは、下部導体４２１端部と上部導体４２３との間に形成される容量の容量値が大きくなり、下部導体４２１端部を覆っている誘電体膜４３１の膜厚のばらつきが所望の容量値に悪影響を与えることとなる。

ところで、コンデンサを有する薄膜型の電子部品に関して、電極面積及び誘電体膜の積層数の低減は、コンデンサの小型化、低背化、高周波化及び低価格化に与える影響が大きい。コンデンサ素子４１１の容量値の精度は、下部導体４２１と上部導体４２３との相対位置精度、下部導体４２１又は上部導体４２３の形状精度、誘電体膜４３１の膜厚及び誘電率の精度並びに下部導体４２１及び上部導体４２３の表面粗さ等に影響される。コンデンサ素子４１１では一般的に、上部導体４２３及び下部導体４２１の電極面積をそれぞれ変えることにより相対位置精度が高められている。

上部導体及び下部導体の短絡並びに位置精度を配慮するために、下部導体上に積層する上部導体の寸法を下部導体よりも小さくする必要がある。特に、寸法の小さな導体では、位置精度のマージンを確保するために、上部導体の寸法が小さくなるので、積層数に制限がある。また、上部導体を多層化してもコンデンサの大容量化に繋り難い。従来のコンデンサでは下部導体の端部に形成された誘電体膜の追従が悪いため、上部導体及び下部導体の短絡を防止するために、当該端部を避けて上部導体が形成される。また、従来のコンデンサでは、下部導体の端部形状が不揃いなので、当該端部をコンデンサの電極の一部にすると電極面積のばらつきが大きくなるので、容量値を高精度にできない。そこで、従来のコンデンサでは、端部以外の平坦部上に誘電体膜と上部導体とを順次積層して、上部導体及び下部導体の対向する面積（電極面積）並びに誘電体膜の厚さによって容量が形成されている。

また、コンデンサを有する電子部品では、コンデンサ素子４１１の導体から端子までの距離やコンデンサ素子４１１とコンデンサ素子４１１に隣接する回路素子とを接続する引き出し導体を短くできるように回路配置を調整して、寄生インダクタンスや浮遊容量の低減が図られている。

しかし、引き出し導体の一部は誘電体膜４３１と接触しているため、下部導体４２１及び上部導体４２３の形成位置ずれが生じると、コンデンサ素子４１１の容量値は設計値と異なってしまう。コンデンサの容量値の設計値からのずれを低減するために、例えば引き出し導体の幅が細く形成されている。ところが、引き出し導体の幅を細くすると、寄生インダクタンスが増加するので、電子部品の高周波特性が劣化したり、伝送損失が大きくなったりするという不具合が生じる。

特許文献１に開示された薄膜型のキャパシタ素子は、基板上に下部電極と誘電体層が順次積層されると共に、この誘電体層の周縁部が開口を有する絶縁体層によって覆われており、この絶縁体層上に形成された上部電極が前記開口内で前記誘電体層に積層されている。このように構成すると、下部電極と上部電極間が誘電体層の周縁部を覆う絶縁体層によって確実に絶縁されるため、誘電体層のカバレッジ不良に起因するブレイクダウン電圧の低下やバラツキを確実に防止することができ、また、絶縁体層の開口によってキャパシタの容量値が規定されるため、下部電極と上部電極の大きさや位置合わせ精度に拘らず、容量値のバラツキを低減することができる。

しかしながら、特許文献１に開示されたキャパシタ素子では、上部電極が下部電極の同層にも形成されて絶縁体層を介して対向しているため、両電極間に寄生容量が発生する。また、絶縁体層は基板面に対して突出した形状であるため、誘電体層を積層構造にするのが困難である。さらに、インダクタ素子等の回路素子をキャパシタ素子の近くに形成できず、複数の回路素子を有する複合部品の小型化を図るのが困難である。

特開２００２−２５８５４号公報 特開２００２−３３５５９号公報 特開２００３−１７３６６号公報 特許第３１９３９７３号公報

本発明の目的は、耐電圧の破壊限界値及び絶縁性を改善でき、さらに小型化、積層化及び高容量化を行える電子部品を提供することにある。

上記目的は、基板上に形成された下部導体と、前記下部導体から突出して形成された嵩上げ導体とを備えた第１導体と、前記嵩上げ導体上に形成された誘電体膜と、前記誘電体膜上に形成され、前記嵩上げ導体と前記誘電体膜とで容量素子を構成する第２導体とを有すること特徴とする電子部品によって達成される。

上記本発明の電子部品であって、前記嵩上げ導体の周囲に前記嵩上げ導体の上表面とほぼ面一の上表面を有する絶縁膜が形成されていることを特徴とする。

上記本発明の電子部品であって、前記誘電体膜は、前記絶縁膜上に形成されていることを特徴とする。

上記本発明の電子部品であって、前記基板面法線方向に見て、前記第２導体は前記嵩上げ導体を全て覆っていることを特徴とする。

上記本発明の電子部品であって、前記誘電体膜の膜厚は、前記嵩上げ導体の厚さよりも薄いことを特徴とする。

上記本発明の電子部品であって、前記誘電体膜の膜厚は、前記絶縁膜の膜厚よりも薄いことを特徴とする。

上記本発明の電子部品であって、前記誘電体膜の誘電率は、前記絶縁膜の誘電率よりも高いことを特徴とする。

上記本発明の電子部品であって、前記基板上に形成され、前記容量素子と電気的に接続された回路素子をさらに有することを特徴とする。

上記本発明の電子部品であって、前記絶縁膜は、ビア開口部を有することを特徴とする。

本発明によれば、耐電圧の破壊限界値及び絶縁性を改善でき、さらに小型化、積層化及び高容量化を行える電子部品を実現できる。

［第１の実施の形態］
本発明の第１の実施の形態による電子部品について図１乃至図１２を用いて説明する。まず、本実施の形態による電子部品１について図１を用いて説明する。図１（ａ）は、電子部品１の平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。また、図１（ｃ）は、電子部品１の等価回路図である。図１（ａ）では、隠れ線を破線で示している。

図１（ａ）及び図１（ｂ）に示すように、電子部品１は、薄膜形成技術で形成されたコンデンサ素子（容量素子）１１と、コンデンサ素子１１と電気的に接続されたインダクタ素子（回路素子）１３とを有し、全体として直方体形状の外形を有している。図１（ａ）において、横方向に延びる電子部品１の長辺の長さと同図中で縦方向に延びる短辺の長さとの比率は、ほぼ２：１になっている。図１（ｃ）に示すように、コンデンサ素子１１とインダクタ素子１３とは直列に接続されて、直列共振回路を構成している。

図１（ｂ）に示すように、本実施の形態による電子部品１では、表面に平坦化層５２が形成された平滑な基板５１が用いられている。基板５１はアルミナ（Ａｌ_２Ｏ_３）で形成されている。平坦化層５２はアルミナで形成され、平坦化層５２の表面は、ＣＭＰ（化学的機械的研磨）法により研磨されて平坦になっている。

電子部品１は、基板５１の平坦化層５２上に形成され、基板５１をその法線方向に見てスパイラル形状を有するコイル導体１２と、コイル導体１２の内周側の端部上の誘電体膜３１及び絶縁膜３３にそれぞれ開口されたビア開口部３１ａ、３３ａとを有している。

ビア開口部３１ａ、３３ａ及び誘電体膜３１上には、ビア開口部３３ａでコイル導体１２の内周側の端部と接触する引き出し導体６１が形成されている。インダクタ素子１３は、コイル導体１２と引き出し導体６１とで構成されている。コイル導体１２の外周側の端部は下部導体２１と電気的に接続されている。コイル導体１２と下部導体２１とは一体的に形成されている。引き出し導体６１及び上部導体２３が電子部品１の通電用端子となる。

コイル導体１２は、コイル導体１２の底部及び側部に形成されたＴｉ／Ｃｕ又はクロム（Ｃｒ）／Ｃｕの下地導体１２ａと、下地導体１２ａ上に形成されたＣｕの導体１２ｂとによって構成されている。コイル導体１２の厚さは、例えば８μｍである。直流抵抗成分を減らして、伝送損失を少なくするために、下部導体２１及びコイル導体１２の厚さは相対的に厚くなっている。図１（ａ）に示すように、コイル導体１２は１巻きのコイルで形成されている。

コイル導体１２には引き出し導体６１が電気的に接続されている。引き出し導体６１は、ビア開口部３３ａに形成された導体６３と、ビア開口部３１ａ及び誘電体膜３１上に形成された導体６４とを有している。導体６３は、導体６３の底部及び側部に形成されたＴｉ／Ｃｕの下地導体６３ａと、下地導体６３ａ上に形成されたＣｕの導体６３ｂとで構成されている。導体６４は、誘電体膜３１上及びビア開口部３１ａの底部及び側部に形成されたＴｉ／Ｃｕの下地導体６４ａと、下地導体６４ａ上に形成されたＣｕの導体６４ｂとで構成されている。導体６４は、ビア開口部３１ａから誘電体膜３１上に延在し、ビア開口部３１ａから電子部品１の短辺側の周縁部まで細長い長方形状に形成されている。

引き出し導体６１のビア部の導体６３は絶縁膜３３に開口されたビア開口部３３ａに形成され、側部を絶縁膜３３に覆われている。従って、ビア部は確実な接続と絶縁性とを確保でき、ビア部の接続信頼性を高めることができる。これにより、電子部品１の信頼性は向上する。

また、電子部品１は、基板５１の平坦化層５２上に形成された下部導体２１と、下部導体２１から突出して柱状に形成された嵩上げ導体２２とを備えた第１導体２４と、嵩上げ導体２２上に形成された誘電体膜３１と、誘電体膜３１上に形成され、嵩上げ導体２２と誘電体膜３１とでコンデンサ素子（容量素子）１１を構成する上部導体（第２導体）２３とを有している。

図１（ａ）に示すように、下部導体２１は、基板５１をその法線方向に見て、長方形の形状を有している。下部導体２１は、コイル導体１２と同時に同層に同材料で形成されている。下部導体２１の厚さは例えば８μｍである。下部導体２１は、下地導体２１の底部及び側部に形成されたチタン（Ｔｉ）／銅（Ｃｕ）の下地導体２１ａと、下地導体２１ａ上に形成されたＣｕの導体２１ｂとで構成されている。

下部導体２１及びコイル導体１２の周囲及び間隙には、絶縁膜３５が形成されている。絶縁膜３５は、例えば感光性ポリイミド等の感光性樹脂で形成されている。絶縁膜３５の膜厚は、下部導体２１及びコイル導体１２の厚さとほぼ等しく、下部導体２１、コイル導体１２及び絶縁膜３５の表面は平滑に形成されている。

図１（ａ）及び図１（ｂ）に示すように、コンデンサ素子１１は、嵩上げ導体２２、誘電体膜３１及び上部導体２３で構成されている。嵩上げ導体２２は、例えば一辺の長さｌ＝１００μｍ、厚さｅ＝８μｍの薄板形状を有し、下部導体２１のほぼ中央部に形成されている。嵩上げ導体２２は、導体６３と同時に同層に同材料で形成されている。嵩上げ導体２２は、嵩上げ導体２２の底部及び側部に形成されたチタン（Ｔｉ）／銅（Ｃｕ）の下地導体２２ａと、下地導体２２ａ上に形成されたＣｕの導体２２ｂとで構成されている。

嵩上げ導体２２が上層に形成されていない下部導体２１は、引き出し導体として機能する。当該引き出し導体は、図１（ａ）中、嵩上げ導体２２とコイル導体１２とで挟まれた長方形状の領域である。

図１（ｂ）に示すように、コイル導体１２、下部導体２１及び絶縁膜３５上には絶縁膜３３が形成されている。絶縁膜３３は、例えば感光性ポリイミド等の感光性樹脂で形成されている。絶縁膜３３の材料には耐熱性が要求される。絶縁膜３３は、嵩上げ導体２２及び導体６３の同層に形成され、嵩上げ導体２２及び導体６３の周囲を覆って形成されている。絶縁膜３３は、嵩上げ導体２２及び導体６３の形成されている箇所を除いて基板５１のほぼ全面に形成されている。嵩上げ導体２２、絶縁膜３３及び導体６３の各表面は平滑に形成され、絶縁膜３３の膜厚は嵩上げ導体２２及び導体６３の厚さｅとほぼ等しくなっている。絶縁膜３３は、嵩上げ導体２２及び導体６３の上表面とほぼ面一の上表面を有している。

電子部品１は、特許文献１に開示された薄膜キャパシタ素子と異なり、基板面に対して突出した形状の絶縁体層ではなく、表面が平坦な絶縁膜３３を有しているので、電子部品１の高多層化が容易に行える。例えば、誘電体膜３１を積層することによって高容量のコンデンサ素子１１が得られる。さらに、コンデンサ素子１１の周縁部に突起状の絶縁体層が形成されていないので、インダクタ素子１３をコンデンサ素子１１の近傍に形成することができる。これにより、電子部品１の小型化が実現できる。

図１（ｂ）に示すように、嵩上げ導体２２上及び絶縁膜３３上には誘電体膜３１が形成されている。誘電体膜３１は、ビア開口部３１ａを除いて基板５１のほぼ全面に平坦に形成されている。誘電体膜３１の膜厚ｄは、例えば０．１μｍであり、嵩上げ導体２２の厚さｅ及び絶縁膜３３の膜厚よりも薄く形成されている。誘電体膜３１の材料として、例えばアルミナ、窒化珪素（Ｓｉ_４Ｎ_３）、酸化タンタル（Ｔａ_２Ｏ_５）又は窒化アルミニウム（ＡｌＮ）等が用いられる。誘電体膜３１は、絶縁膜３３より誘電率の高い材料が用いられている。

嵩上げ導体２２上の誘電体膜３１上には上部導体２３が形成されている。上部導体２３は、基板５１の基板面法線方向に見て、嵩上げ導体２２を全て覆って形成されている。また、上部導体２３は、電子部品１の短辺側の周縁部まで誘電体膜３１上に延在している。上部導体２３は、下部導体２１及び嵩上げ導体２２の同層には形成されていない。図１（ａ）に示すように、上部導体２３は基板５１の基板面をその法線方向に見て、長方形形状を有している。上部導体２３の厚さは例えば８μｍである。上部導体２３は、導体６４と同時に同層に同材料で形成されている。

上部導体２３は、誘電体膜３１上に形成されたＴｉ／Ｃｕの下地導体２３ａと、下地導体２３ａ上に形成されたＣｕの導体２３ｂとで構成されている。上部導体２３は、嵩上げ導体２２と対向してコンデンサ素子１１の電極として機能する電極部と、当該電極部と電子部品１の側面に形成された外部電極（不図示）とを接続するために電子部品１の短辺側の周縁部まで誘電体膜３１上に形成された引き出し導体とを有している。基板５１の基板面法線方向に見て上部導体２３が嵩上げ導体２２を覆って形成されているので、コンデンサ素子１１の電極面積は、嵩上げ導体２２の面積ｌ^２で規定される。

誘電体膜３１は平坦面上に形成されている。このため、誘電体膜３１を薄く形成しても、誘電体膜３１の膜厚を嵩上げ導体２２の端部においても均一にすることができる。これにより、嵩上げ導体２２と上部導体２３との短絡が防止される。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。また、嵩上げ導体２２の端部上の誘電体膜３１上に上部導体２３を形成しても上部導体２３と嵩上げ導体２２との短絡を防止できるので、当該端部上にも上部導体２３を形成することができ、コンデンサ素子１１の電極面積を広くすることができる。

また、嵩上げ導体２２と上部導体２３との短絡を防止するために誘電体膜３１の膜厚を厚くする必要がないので、誘電体膜３１の膜厚を従来の膜厚（２〜３μｍ）の１０分の１以下にすることができ、高容量のコンデンサ素子１１が得られる。また、コンデンサ素子１１の電極面積を小さくしても十分な容量が得られるので、電子部品１の小型化が実現できる。例えば、嵩上げ導体２２の１辺の長さｌを５０μｍ又は３０μｍ若しくはそれより短い長さにして、電子部品１の小型化を図ることも可能である。また、誘電体膜３１を多層にしなくても十分な容量が得られるので、電子部品１の低背化が実現できる。

ここで、従来のコンデンサ素子４１１及び本実施の形態によるコンデンサ素子１１において、上部導体の形成位置のずれ、上部導体４２３、嵩上げ導体２２の形成面積のずれ（形状のばらつき）及び上部導体の厚さのばらつき並びに従来のコンデンサ素子４１１において、下部導体４２１の側部に形成された誘電体膜４３１の膜厚ｆのばらつきが容量値の設計値からのずれに与える影響について表１を用いて説明する。

表１は、上部導体の形成位置のずれ（形成位置）、上部導体４２３、嵩上げ導体２２の形成面積のずれ（導体面積）、上部導体の厚さのばらつき（導体厚さ）及び下部導体４２１の側部に形成された誘電体膜４３１の膜厚ｆのばらつき（側壁膜厚）をそれぞれ異ならせた条件１〜１０における容量値の設計値からのずれのシミュレーション分析結果について、従来のコンデンサ素子４１１（従来例）と本実施の形態によるコンデンサ素子１１（本実施の形態）とを比較して示している。

条件１〜１０は以下の通りである。条件１及び条件２は、図１（ａ）及び図２０（ａ）において、上部導体の形成位置が左方向（マイナス（−）方向）又は右方向（プラス（＋）方向）に設計値から５μｍずれた状態である。条件３及び条件４は、上部導体４２３又は嵩上げ導体２２が１辺当たり−５μｍ又は＋５μｍ増減して形成面積が設計値からずれた状態である。条件５は、条件１でのずれ及び条件３でのずれが重なった状態であり、条件６は、条件２でのずれ及び条件４でのずれが重なった状態である。条件７は、条件５でのずれと、上部導体の厚さが設計値から＋１μｍずれるという状態とが重なった状態である。条件８は、条件６でのずれと、上部導体の厚さが設計値から−１μｍずれるという状態とが重なった状態である。条件９は、コンデンサ素子４１１において、条件７でのずれと、下部導体４２１の側部に形成された誘電体膜４３１の膜厚ｆが設計値から＋５％ずれるという状態とが重なった状態である。条件１０は、コンデンサ素子４１１において、条件８でのずれと、下部導体の側部に形成された誘電体膜の膜厚ｆが設計値から−５％ずれるという状態とが重なった状態である。

シミュレーション分析に用いられた設計値は以下の通りである。嵩上げ導体２２の一辺の長さｌ並びに下部導体４２１と対向する上部導体４２３の一辺の長さｌ１及びｌ２は１００μｍであり、上部導体の厚さは８μｍであり、誘電体膜の比誘電率は７．５であり、誘電体膜の膜厚ｄは０．１μｍである。下部導体は設計値通りに形成されることを前提とした。下部導体４２１の側部に形成される誘電体膜４３１の膜厚ｆは、０．１μｍである。容量値の設計値は、従来のコンデンサ素子４１１では７．１７２ｐＦであり、本実施の形態によるコンデンサ素子１１では６．６５１ｐＦである。

表１に示すように、上部導体の形成位置が左方向又は右方向に設計値から５μｍずれる（条件１及び２）と、従来のコンデンサ素子４１１では、容量値は設計値から−４．６％〜４．６％の範囲内でずれるが、本実施の形態によるコンデンサ素子１１では、容量値は設計値からずれない。

上部導体４２１又は嵩上げ導体２２が１辺あたり−５μｍ又は＋５μｍ増減して形成面積が設計値からずれる（条件３及び４）と、従来のコンデンサ素子４１１では、容量値は設計値から−７．２％〜７．４％の範囲内でずれるのに対し、本実施の形態によるコンデンサ素子１１では、容量値は−９．７％〜１０．２％の範囲内でずれる。容量値のずれは、従来のコンデンサ素子４１１より本実施の形態によるコンデンサ素子１１の方が大きい。

上部導体の形成位置及び上部導体４２１又は嵩上げ導体２２の形成面積が設計値からそれぞれずれる（条件５及び６）と、従来のコンデンサ素子４１１では、容量値は設計値から−１１．６％〜１２．３％の範囲内でずれるのに対し、本実施の形態によるコンデンサ素子１１では、容量値は設計値から−９．７％〜１０．２％の範囲内でずれる。容量値のずれは、従来のコンデンサ素子４１１より本実施の形態によるコンデンサ素子１１の方が小さい。

上部導体の形成位置、厚さ及び上部導体４２１又は嵩上げ導体２２の形成面積が設計値それぞれずれる（条件７及び８）と、従来のコンデンサ素子４１１では、容量値は設計値から−１０．７％〜１１．３％の範囲内でずれるのに対し、本実施の形態によるコンデンサ素子１１では、容量値は設計値から−９．７％〜１０．２％の範囲内でずれる。容量値のずれは、従来のコンデンサ素子４１１より本実施の形態によるコンデンサ素子１１の方が小さい。本実施の形態によるコンデンサ素子１１では、上部導体２３の厚さが設計値からずれても、容量値は設計値からずれない。

また、上部導体の形成位置、厚さ、上部導体４２１又は嵩上げ導体２２の形成面積及び従来のコンデンサ素子４１１において、下部導体４２１の側部に形成された誘電体膜４３１の膜厚ｆが設計値からそれぞれずれる（条件９及び１０）と、容量値は設計値から−１１．１％〜１１．７％の範囲内でずれるのに対し、本実施の形態によるコンデンサ素子１１では、容量値は設計値から−９．７％〜１０．２％の範囲内でずれる。容量値のずれは、従来のコンデンサ素子４１１より本実施の形態によるコンデンサ素子１１の方が小さい。

上述したように、本実施の形態によるコンデンサ素子１１では、基板５１の基板面法線方向に見て上部導体２３が嵩上げ導体２２を覆って形成され、嵩上げ導体２２の面積ｌ^２によってコンデンサ素子１１の電極面積が規定されるので、上部導体２３の形成位置がずれても容量値はずれない。さらに上部導体２３は下部導体２１の同層に形成されていない。このため上部導体２３と下部導体２１の側部とは対向し得ないので、下部導体２１側部と上部導体２３との間に発生する寄生容量を防止できる。このため、上部導体２３の厚さが設計値からずれても容量値は設計値からずれない。また、従来のコンデンサ素子４１１では、下部導体４２１の側部に形成された誘電体膜４３１の膜厚ｆが設計値からずれると容量値も設計値からずれるという問題がある。しかし、本実施の形態によるコンデンサ素子１１では、上部導体２３は下部導体２１の同層に形成されず、かつ下部導体２１の側部に誘電体膜３１が形成されていないので、従来の問題は生じない。従って、本実施の形態によるコンデンサ素子１１は、従来のコンデンサ素子４１１と比較して容量値のずれを約±２％程度減少させることができる。

さらに、絶縁膜３３の膜厚と、コンデンサ素子１１の容量値の設計値からのずれとの関係について図２を用いて説明する。図２は、絶縁膜３３の膜厚と、コンデンサ素子１１の容量値の設計値からのずれとの関係のシミュレーション分析結果を示している。図２において、横軸は絶縁膜３３の膜厚（μｍ）を示し、縦軸はコンデンサ素子１１の容量値の設計値からのずれをパーセント（％）で示している。

シミュレーション分析に用いられた設計値は以下の通りである。嵩上げ導体２２の一辺の長さｌは５０μｍであり、下部導体２１及び上部導体２３の引き出し導体の対向する面積は５０×８μｍであり、絶縁膜３３の比誘電率は４であり、誘電体膜３１の膜厚ｄは０．１μｍである。容量値の設計値は、０．８８６ｐＦである。下部導体２１、嵩上げ導体２２及び上部導体２３は設計値どおりに形成されることを前提とした。

一般にコンデンサの容量値は電極間距離に反比例するので、絶縁膜３３の膜厚が厚くなると、下部導体２１及び上部導体２３の引き出し導体間に発生する寄生容量は小さくなる。従って、図２に示すように、コンデンサ素子１１の容量値のずれ量は、絶縁膜３３の膜厚にほぼ反比例する。ところで、特許文献１に開示された薄膜キャパシタ素子は、絶縁体層を介して下部電極側面と上部電極とが対向配置された構造を有している。薄膜キャパシタ素子を小型化するほど、当該絶縁体層は薄くなるので薄膜キャパシタ素子の容量値に対する寄生容量の割合が大きくなる。

これに対し、本実施の形態の電子部品１は、下部導体２１の側面に上部導体２３が対向配置されていない構造を有している。このため、電子部品１の大きさに関わらず下部導体２１側面と上部導体２３との間に生じる寄生容量はほとんど変わらない。従って、電子部品１が小型化してもコンデンサ素子１１の容量値に対する寄生容量の割合は増加せず、コンデンサ素子１１の容量値は、上部導体２３と嵩上げ導体２２とが対向する面積（電極面積）ｌ^２と、上部導体２３と嵩上げ導体２２とに挟まれた誘電体膜３１の膜厚ｄ及び誘電率とで規定される。従って、コンデンサ素子１１の容量値が高精度の小型の電子部品１が実現できる。絶縁膜３３を厚くすると、引き出し導体等の周辺の配線の容量結合を抑えることができるので、コンデンサ素子１１の容量値の高精度化をさらに図ることができる。

また、絶縁膜３３を厚くすると、上部導体２３及び下部導体２１の引き出し導体間に発生する寄生インダクタンス及び浮遊容量が低減される。従って、コンデンサ素子１１の容量値の精度を高めることができる。また、高周波域での伝送特性の劣化を抑えることができる。さらに、所望の回路定数を得ることができ、高周波回路設計が容易になる。

薄膜型のコンデンサ素子では、小さな対向面積で高容量を得る場合ほど、周辺の配線との容量結合が容量値に与える影響は大きくなる。絶縁膜３３の膜厚を厚くすることは、コンデンサ素子１１の小型化を図る上で、所望のコンデンサ素子１１の容量値を得ようとする場合に有効である。また、絶縁膜３３の膜厚のばらつきを少なくすることにより、製品ごとの容量値のバラツキを抑制できる。

また、絶縁膜３３を厚くすると、コイル導体１２及び引き出し導体６１間の浮遊容量が低減するので、インダクタ素子１３の自己共振周波数及び反共振周波数の高周波化の対応並びにＱ特性の改善を図ることができる。例えば、コンデンサ素子１１及びインダクタ素子１３と同様の構造のＬ、ＣをＬＣ共振回路などによるフィルタ回路に用いると、挿入損失が低減されたり、帯域外特性の減衰量の抑圧が改善されたり、遮断域の急峻性が改善されたりする。あるいは、絶縁膜３３を薄層化することでコンデンサ素子１１の薄型化を図る場合、積極的に下部導体２１と上部導体２３間の距離を変え、絶縁膜３３の膜厚及び嵩上げ導体２２の高さを薄くして、引き出し導体間に発生する容量結合をコンデンサ素子１１の容量として用いることができる。

また、絶縁膜３３の膜厚を厚くすることによって、コイル導体１２とコイル導体１２の配線に対向する配線(例えば引き出し導体６１、グランド、電源供給、シールド、インダクタ素子及びコンデンサ素子１１配線等)との磁気結合及び容量結合を低減できる。

また、絶縁膜３３の膜厚や誘電率を調整して、電磁結合及び容量結合を意図的に発生させ、所望の周波数帯での伝送特性の性能を引き出して、電子部品１の特性改善を行うことができる。絶縁材料の厚さや誘電率を調整して寄生成分を積極的に利用することにより、磁気結合を効果的に行い、交流成分を有効に引き出し、直流成分を抑える等して、電子部品１の伝送損失を低減させることができる。

以上説明したように、本実施の形態による電子部品１は、誘電体膜３１が、平坦面上に形成されている。このため、誘電体膜３１を薄く形成しても、誘電体膜３１の膜厚を嵩上げ導体２２の端部においても均一にすることができ、嵩上げ導体２２と上部導体２３との短絡を防止することができる。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。

また、上部導体２３は下部導体２１の同層には形成されておらず、下部導体２１の側部と上部導体２３の側部とは対向していないので、下部導体２１の側部と上部導体２３の側部との間の寄生容量の発生を防止できる。従って、嵩上げ導体２２の面積ｌ^２で規定される電極面積を精度よく形成することにより、コンデンサ素子１１の容量値の精度を向上させることができる。さらに、絶縁膜３３の膜厚を厚くすることによって、下部導体２１及び上部導体２３の引き出し導体間の寄生容量の発生を防止し、容量値の精度を高めることができる。

また、表面が平坦な絶縁膜３３を有しているので、電子部品１の高多層化が容易になる。また、嵩上げ導体２２の端部上の誘電体膜３１上にも上部導体２３を形成することができ、上部導体２３を嵩上げ導体２２よりも大きく形成することができる。従って、誘電体膜３１と導体とを交互に積層して形成することにより高容量の積層コンデンサ素子を得ることができる。

本実施の形態による電子部品１の製造方法について図３乃至図７を用いて説明する。電子部品１はウエハ上に同時に多数形成されるが、図３乃至図７は、１個の電子部品１の素子形成領域を示している。図３乃至図７は、本実施の形態による電子部品１の製造工程を示す断面図である。

本実施の形態では基板として表面に平坦化処理が施された基板５１を用いる。まず、アルミナ（Ａｌ_２Ｏ_３）で形成された基板５１の全面に形成したアルミナの表面をＣＭＰ（化学的機械的研磨）法により研磨して平坦化層５２を形成する。

次に、全面に例えばポリイミド等の感光性樹脂を塗布して絶縁膜３５を形成する。次に、絶縁膜３５にプリベークを行う。次に、図３（ａ）に示すように、絶縁膜３５を露光、現像し、基板５１をその法線方向に見て、長方形形状の開口部３５ａと、スパイラル形状の開口部３５ｂとを絶縁膜３５に形成する。開口部３５ｂの外周側の端部は開口部３５ａと接続されている。次に、絶縁膜３５にポストベークを行う。

次に、図３（ｂ）に示すように、全面に膜厚３０ｎｍ程度のチタン（Ｔｉ）及び膜厚１００ｎｍ程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して下地導体７１を形成する。下地導体７１は、開口部３５ａ、３５ｂの側部及び底部にも形成される。

次に、図３（ｃ）に示すように、下地導体７１上に厚さ９〜１０μｍのＣｕの導体７２を電解めっき法により形成する。次に、図４（ａ）に示すように、絶縁膜３５が露出して導体パターンが形成されるまで全面をＣＭＰ法により研磨して、開口部３５ａに厚さ８μｍ程度の下部導体２１を形成し、同時に開口部３５ｂに同一厚さのコイル導体１２を形成する。下部導体２１は、下地導体７１で形成された下地導体２１ａと、導体７２で形成された導体２１ｂとで構成される。コイル導体１２は、下地導体７１で形成された下地導体１２ａと、導体７２で形成された導体１２ｂとで構成される。

本実施の形態では、下部導体２１及びコイル導体１２の形成方法にダマシン法が用いられているが、導体の形成方法にセミアディティブ法（析出法）、サブトラクティブ法（エッチング法）又はリフトオフ法が用いられてもよい。後程説明する嵩上げ導体２２、上部導体２３及び引き出し導体６１は、下部導体２１及びコイル導体１２と同様の方法で形成される。また、コイル導体１２及び後述する引き出し導体６１の配線層は、下部導体２１の配線層又は上部導体２３の配線層のどちらでも良く、これらは配線設計の容易性とインダクタ素子１３の電気的特性や形状を配慮して自由に配置することができる。さらに、後述する絶縁膜３３の開口部及び溝等の加工に、レーザー、プラズマアッシング又はウエットエッチングを用いてもよい。

次に、全面に例えばポリイミド等の感光性樹脂を塗布して絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、図４（ｂ）に示すように、絶縁膜３３を露光、現像し、コイル導体１２の内周側の端部を露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に下部導体２１の一部が露出する開口部３３ｂを絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。

次に、図４（ｃ）に示すように、全面に膜厚３０ｎｍ程度のチタン（Ｔｉ）及び膜厚１００ｎｍ程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して下地導体７３を形成する。下地導体７３は、ビア開口部３３ａ、開口部３３ｂの側部及び底部にも形成される。

次に、図５（ａ）に示すように、下地導体７３上に厚さ９〜１０μｍのＣｕの導体７４を電解めっき法により形成する。次に、図５（ｂ）に示すように、絶縁膜３３が露出して導体パターンが形成されるまで全面をＣＭＰ法により研磨して、ビア開口部３３ａに厚さ８μｍ程度の導体６３を形成し、同時に開口部３３ｂに同一厚さの嵩上げ導体２２を形成する。嵩上げ導体２２は、下地導体７３で形成された下地導体２２ａと、導体７４で形成された導体２２ｂとで構成される。導体６３は、下地導体７３で形成された下地導体６３ａと、導体７４で形成された導体６３ｂとで構成される。

次に、図５（ｃ）に示すように、全面に厚さ０．１μｍ程度の誘電体膜３１を形成する。誘電体膜３１の材料には、例えばアルミナ、窒化珪素（Ｓｉ_４Ｎ_３）又は二酸化珪素（ＳｉＯ_２）等が用いられる。誘電体膜３１は、平坦面上に形成される。

次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８３を形成する。次に、図６（ａ）に示すように、感光性樹脂層８３を露光、現像し、導体６３上の誘電体膜３１上の感光性樹脂層８３に開口部８３ａを形成する。次に、感光性樹脂層８３にポストベーク（熱処理）を行う。

次に、図６（ｂ）に示すように、開口部８３ａに露出した誘電体膜３１をアッシングにより除去して導体６３が露出したビア開口部３１ａを誘電体膜３１に形成する。このとき、必要に応じて、後述するウエハ切断線（チップ切断面）の誘電体膜３１も同時に除去してもよい。誘電体膜３１を個片化すると、誘電体膜３１が有する膜応力を分散させることができる。次に、図６（ｃ）に示すように、感光性樹脂層８３を剥離する。

次に、図７に示すように、上部導体２３及び導体６４を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。次に、当該感光性樹脂層を露光、現像し、上部導体２３及び導体６４と同一形状の開口部を感光性樹脂層に形成する。次に、全面に膜厚３０ｎｍ程度のＴｉ及び膜厚１００ｎｍ程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。

次に、下地導体上に厚さ９〜１０μｍのＣｕの導体を電解めっき法により形成する。次に、感光性樹脂層が露出して導体パターンが形成されるまで全面をＣＭＰ法により研磨して、厚さ８μｍ程度の上部導体２３及び導体６４を形成する。上部導体２３は、下地導体２３ａと、下地導体２３ａ上に形成された導体２３ｂとで構成される。導体６４は、下地導体６４ａと、下地導体６４ａ上に形成された導体６４ｂとで構成される。次に、感光性樹脂層を剥離する。

これにより、導体６３、６４で構成された引き出し導体６１が形成される。以上の工程によって、嵩上げ導体２２、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成され、同時にコイル導体１２及び引き出し導体６１で構成されるインダクタ素子１３が形成される。次に必要に応じて全面に保護膜を形成する。

次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した上部導体２３及び引き出し導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。次に、必要に応じて角部の面取りを行い、電子部品１が完成する。

本実施の形態による電子部品１の製造方法によれば、コンデンサ素子１１の下部導体２１とコイル導体１２とが同一の工程で同時に形成され、嵩上げ導体２２と導体６３とが同一の工程で同時に形成され、上部導体２３と導体６４とが同一の工程で同時に形成される。従って、製造工程数を削減することができ、低コストで電子部品１を製造することができる。

本実施の形態の変形例による電子部品について図８乃至図１１を用いて説明する。以下の説明において、第１の実施の形態と同一の機能、作用を奏する構成要素には同一の符号を付して詳細な説明を省略する。

（変形例１）
まず、本実施の形態の変形例１による電子部品２について図８（ａ）及び図８（ｂ）を用いて説明する。図８（ａ）は、本変形例による電子部品２を示す平面図であって、導体部のみを示し、図８（ｂ）は、電子部品２の等価回路を示している。図８（ａ）に示すように、電子部品２では、スパイラル形状のコイル導体１２の外周側の端部上に嵩上げ導体２２が形成されている。図８（ｂ）に示すように、コンデンサ素子１１とインダクタ素子１３とは直列に接続されて直列共振回路を構成している。引き出し導体６１及び上部導体２３がそれぞれ通電用の端子となる。

（変形例２）
次に、本実施の形態の変形例２による電子部品３について図９（ａ）及び図９（ｂ）を用いて説明する。図９（ａ）は、本変形例による電子部品３を示す平面図であって、導体部のみを示し、図９（ｂ）は、電子部品３の等価回路図を示している。図９（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の左右方向に延伸する長方形状の引き出し導体６１とを有している。電子部品３は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１を有している。コンデンサ素子１１は、下部導体２１上に形成された嵩上げ導体２２と、引き出し導体６１と一体的に形成されて嵩上げ導体２２上に対向配置されたＬ字形状の上部導体２３とを有している。図９（ｂ）に示すように、コンデンサ素子１１とインダクタ素子１３とは並列に接続されて、並列共振回路を構成している。上部導体２３は、引き出し導体６１と電気的に接続されている。引き出し導体６１及び下部導体２１がそれぞれ通電用の端子となる。

（変形例３）
次に、本実施の形態の変形例３による電子部品４について図１０（ａ）及び図１０（ｂ）を用いて説明する。図１０（ａ）は、本変形例による電子部品４を示す平面図であって、導体部のみを示し、図１０（ｂ）は、電子部品４の等価回路図を示している。図１０（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の左右方向に延伸する長方形状の引き出し導体６１とを有している。電子部品４は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１を有している。コンデンサ素子１１は、下部導体２１上に形成された嵩上げ導体２２と、嵩上げ導体２２上に対向配置された長方形状の上部導体２３とを有している。図１０（ｂ）に示すように、インダクタ素子１３とコンデンサ素子１１とは低域透過フィルタを構成している。引き出し導体６１は入力側の端子となる。また、コイル導体１２の外周側の端部近傍から引き出された引き出し導体６２が出力側の端子となる。上部導体２３はグランド接続用の端子となる。

（変形例４）
次に、本実施の形態の変形例４による電子部品５について図１１（ａ）及び図１１（ｂ）を用いて説明する。図１１（ａ）は、本変形例による電子部品５を示す平面図であって、導体部のみを示し、図１１（ｂ）は、電子部品５の等価回路図を示している。図１１（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の上下方向に延伸する長方形状の引き出し導体６１とを有している。電子部品５は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１を有している。コンデンサ素子１１は、下部導体２１上に形成された嵩上げ導体２２と、嵩上げ導体２２上に対向配置された長方形状の上部導体２３とを有している。図１１（ｂ）に示すように、インダクタ素子１３とコンデンサ素子１１とは高域透過フィルタを構成している。上部導体２３が入力側の端子となり、下部導体２１が出力側の端子となる。引き出し導体６１はグランド接続用の端子となる。

（変形例５）
次に、本実施の形態の変形例５による積層コンデンサ素子について、図１２（ａ）及び図１２（ｂ）を用いて説明する。図１２（ａ）は、本変形例による積層コンデンサ素子１６を示す断面図である。また、図１２（ｂ）は、積層コンデンサ素子１６との比較例としての従来の積層コンデンサ素子４１６を示す断面図である。

図１２（ａ）に示すように、積層コンデンサ素子１６は、図１に示すコンデンサ素子１１と、コンデンサ素子１１上に形成されたコンデンサ素子１４とを有している。コンデンサ素子１４は、上部導体２３上に形成された嵩上げ導体２７と、誘電体膜３６と、上部導体２８とで構成されている。

コンデンサ素子１１の上部導体２３の同層には絶縁膜４０が形成されている。絶縁膜４０は、絶縁膜３５と同一の材料及び同一の形成方法で形成されている。絶縁膜４０の膜厚は、上部導体２３の厚さとほぼ等しく、上部導体２３及び絶縁膜４０の表面は平滑に形成されている。

コンデンサ素子１４の嵩上げ導体２７は、嵩上げ導体２２と同一の材料及び同一の形成方法で形成されて同一の形状を有している。また、基板５１の基板面法線方向に見て、嵩上げ導体２７は嵩上げ導体２２と形成位置が一致している。嵩上げ導体２７の同層には絶縁膜３８が形成されている。絶縁膜３８は、絶縁膜３３と同一の材料及び同一の形成方法で形成されている。絶縁膜３８の膜厚は、嵩上げ導体２７の厚さとほぼ等しく、嵩上げ導体２７及び絶縁膜３８の表面は平滑に形成されている。

嵩上げ導体２７及び絶縁膜３８上には誘電体膜３６が形成されている。誘電体膜３６は、誘電体膜３１と同一の材料及び同一の形成方法で形成されて同一の形状を有している。誘電体膜３６上には上部導体２８が形成されている。上部導体２８は、上部導体２３と同一の材料及び同一の形成方法で形成されて同一の形状を有している。また、基板５１の基板面法線方向に見て、上部導体２８は下部導体２１と形成位置が一致しており、嵩上げ導体２７を全て覆って形成されている。上部導体２８は、例えば積層コンデンサ素子１６の側面に形成された外部電極（不図示）によって下部導体２１と電気的に接続されている。これによりコンデンサ素子１１、１４は並列に接続される。

上部導体２８の同層には絶縁膜４５が形成されている。絶縁膜４５は、絶縁膜３５と同一の材料及び同一の形成方法で形成されている。絶縁膜４５の膜厚は、上部導体２８の厚さとほぼ等しく、上部導体２８及び絶縁膜４５の表面は平滑に形成されている。

上部導体２８及び嵩上げ導体２７の対向する面積（コンデンサ素子１４の電極面積）はコンデンサ素子１１の電極面積と等しく、誘電体膜３６の誘電率及び膜厚は誘電体膜３１の誘電率及び膜厚と等しい。従って、コンデンサ素子１４の容量値は、コンデンサ素子１１の容量値と等しくなる。コンデンサ素子１１、１４は並列に接続されているので、積層コンデンサ素子１６は、コンデンサ素子１１のほぼ２倍の容量値を有する。

一方、図１２（ｂ）に示すように、積層コンデンサ素子４１６は、図２０（ｂ）に示すコンデンサ素子４１１と、コンデンサ素子４１１上に形成されたコンデンサ素子４１４と有している。コンデンサ素子４１１は、下部導体４２１と、下部導体４２１上に形成された誘電体膜４３１と、コンデンサ素子４１４の下部導体としても用いられる上部導体４２３とで構成されている。コンデンサ素子４１４は、上部導体４２３と、上部導体４２３上に形成された誘電体膜４３６と上部導体４２８とで構成されている。

下部導体４２１は、基板５１上に形成されている。誘電体膜４３１は、下部導体４２１の側面及び上面に形成されている。上部導体４２３は、誘電体膜４３１上及び下部導体４２１の同層に形成されている。上部導体４２３は、下部導体４２１の端部を避けて形成されている。従って、下部導体４２１上部に形成される上部導体４２３は下部導体４２１よりも小さく形成されている。

誘電体膜４３６は、上部導体４２３の側面及び上面に形成されている。誘電体膜４３６は、誘電体膜４３１と同一の材料及び同一の形成方法で形成されている。上部導体４２８は、誘電体膜４３６上及び下部導体４２１上に形成されている。上部導体４２８は、下部導体４２１と同一の材料及び同一の形成方法で形成されている。上部導体４２８は、上部導体４２３の端部を避けて形成されている。従って、上部導体４２３上部に形成される上部導体４２８は上部導体４２３よりも小さく形成されている。上部導体４２８は、下部導体４２１と電気的に接続されている。これによりコンデンサ素子４１１、４１４は並列に接続される。

積層コンデンサ素子４１６では、上部導体４２３及び下部導体４２１の短絡を防止したり、下部導体４２１と上部導体４２３との相対位置精度及び面積精度を配慮したりする必要がある。このため、積層コンデンサ素子４１６では下部導体４２１の端部を避けて上部導体４２３が形成され、上部導体４２３の端部を避けて上部導体４２８が形成されている。これにより、上部導体４２３、誘電体膜４３６及び上部導体４２８で構成されるコンデンサ素子４１４の電極面積は、コンデンサ素子４１１の電極面積よりも小さくなる。図中に破線の三角形状の枠で示すように、従来のコンデンサ素子４１１上に複数のコンデンサ素子を積層すると、上層のコンデンサ素子ほど電極面積が小さくなる。従って、図中に太矢印で示すように複数のコンデンサ素子を積層しても積層コンデンサ素子の高容量化に繋がり難い。

これに対し、本実施の形態によれば、嵩上げ導体２２の端部上の誘電体膜３１上にも上部導体２３を形成することができ、基板５１をその法線方向に見て上部導体２３を嵩上げ導体２２よりも広く形成することができる。これにより、上部導体２３上に形成する嵩上げ導体２７の面積を嵩上げ導体２２の面積と等しくすることができる。従って、コンデンサ素子１１上に積層するコンデンサ素子１４の電極面積をコンデンサ素子１１の電極面積と等しくすることができる。

また、図中に破線の長方形状の枠で示すように、コンデンサ素子が複数積層された積層コンデンサ素子において、各コンデンサ素子の電極面積を等しくすることができる。従って、図中に太矢印で示すようにコンデンサ素子１４上にさらに複数のコンデンサ素子を積層することによって、高容量の積層コンデンサ素子が得られる。

また、上部導体２３上に形成する嵩上げ導体２７の面積を嵩上げ導体２２の面積よりも大きくすることもでき、コンデンサ素子１１上に積層するコンデンサ素子１４の電極面積をコンデンサ素子１１の電極面積よりも大きくすることも可能である。このように、コンデンサ素子が複数積層された積層コンデンサ素子において、各コンデンサ素子の電極面積をその下層のコンデンサ素子よりも大きくすることができる。従って、コンデンサ素子１４上にさらに複数のコンデンサ素子を積層することによって、より高容量の積層コンデンサ素子が得られる。また、コンデンサ素子が複数積層された積層コンデンサ素子において、各層のコンデンサ素子の電極面積を自由にレイアウトすることも可能である。

従来の積層コンデンサ素子４１６では積層する毎に対向する面積（電極面積）が低減するので、高容量を得る為に積層数を増やして所望の容量が得られている。これに対し、本変形例による積層コンデンサ素子１６では積層数が増えても対向面積（電極面積）を減らす必要がないため、積層数を低減することができる。従って、コストの配慮や、ＥＳＲや寄生インダクタンスの配慮や、短絡不具合や耐電力性の配慮や、静電破壊の配慮などが行え、小型、高周波用途、低コスト及び高信頼性の積層コンデンサ素子１６を得ることができる。

また、積層コンデンサ素子１６の最表層の上部導体は、下部導体の領域よりも小さく形成されてもよい。本変形例による積層コンデンサ素子１６では、最表層の上部導体を外部接続用パッドやバンプ形成用などの端子構造を意図する電極とした場合に、当該上部導体の大きさを自由に設計できる。もちろん中間層にこのような寸法及び位置関係のコンデンサ素子を用いてもよい。これにより、異なる層毎に所望の異なるコンデンサ容量値を得ることができ、配線引き回しによる寄生インダクタンスの低減と省スペース化が図られ、積層コンデンサ素子１６を備えた電子部品１の小型化、高周波化及び高性能化が行える。

［第２の実施の形態］
本発明の第２の実施の形態による電子部品について図１３乃至図１８を用いて説明する。まず、本実施の形態による電子部品１０１について図１３を用いて説明する。図１３は、本実施の形態による電子部品１０１を示す断面図である。

本実施の形態による電子部品１０１は、絶縁膜３３が下部導体２１及びコイル導体１２の周囲及び間隙にも形成されて絶縁膜が１層で構成されている点に特徴を有している。また、コイル導体１２、下部導体２１、嵩上げ導体２２、上部導体２３、引き出し導体６１はセミアディティブ法によって形成されている点に特徴を有している。

コイル導体１２は、基板５１の平坦化層５２上に形成されたＴｉ／Ｃｕの下地導体１２ａと、下地導体１２ａ上に形成されたＣｕの導体１２ｂとによって構成されている。下部導体２１は、基板５１の平坦化層５２上に形成されたチタン（Ｔｉ）／銅（Ｃｕ）の下地導体２１ａと、下地導体２１ａ上に形成されたＣｕの導体２１ｂとで構成されている。嵩上げ導体２２及び導体６３は１層で形成されている。絶縁膜３３が下部導体２１及びコイル導体１２の周囲及び間隙にも形成されて絶縁膜が１層で構成されている点と、各導体１２、２１、２２、６３の構成を除いた電子部品１０１の構成は、電子部品１と同様であるため説明は省略する。

本実施の形態による電子部品１０１では、誘電体膜３１が、平坦面上に形成されている。このため、誘電体膜３１を薄く形成しても、誘電体膜３１の膜厚を嵩上げ導体２２の端部においても均一にすることができ、嵩上げ導体２２と上部導体２３との短絡を防止することができる。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。また、電子部品１０１は、第１の実施の形態による電子部品１と同様の効果が得られる。

本実施の形態による電子部品１０１の製造方法について図１４乃至図１８を用いて説明する。電子部品１０１はウエハ上に同時に多数形成されるが、図１４乃至図１８は、１個の電子部品１０１の素子形成領域を示している。図１４乃至図１８は、本実施の形態による電子部品１０１の製造工程を示す断面図である。

本実施の形態では基板として表面に平坦化処理が施された基板５１を用いる。まず、アルミナ（Ａｌ_２Ｏ_３）で形成された基板５１の全面に形成したアルミナの表面をＣＭＰ（化学的機械的研磨）法により研磨して平坦化層５２を形成する。

次に、図１４（ａ）に示すように、基板５１の平坦化層５２上に膜厚３０ｎｍ程度のチタン（Ｔｉ）及び膜厚１００ｎｍ程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して下地導体７１を形成する。次に、下地導体７１全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８１を形成する。次に、図１４（ｂ）に示すように、感光性樹脂層８１を露光、現像し、基板５１をその法線方向に見て、長方形形状の開口部８１ａと、スパイラル形状の開口部８１ｂとを感光性樹脂層８１に形成する。開口部８１ｂの外周側の端部は開口部８１ａと接続されている。

次に、図１４（ｃ）に示すように、開口部８１ａ、８１ｂ内の下地導体７１上に厚さ８μｍ程度のＣｕの導体を電解めっき法により形成して導体１２ｂ、２１ｂを形成する。

次に、全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８２を形成する。次に、図１５（ａ）に示すように、感光性樹脂層８２を露光、現像し、導体１２ｂの内周側の端部を露出する開口部８２ａを感光性樹脂層８２に形成する。また同時に導体２１ｂの一部が露出する開口部８２ｂを感光性樹脂層８２に形成する。

次に、図１５（ｂ）に示すように、電解めっき法により開口部８２ａに厚さ９〜１０μｍのＣｕの導体６３を形成し、同時に、開口部８２ｂに同一厚さ、同一材料の嵩上げ導体２２を形成する。次に、図１５（ｃ）に示すように、嵩上げ導体２２及び導体６３の厚さが８μｍ程度になるまで全面をＣＭＰ法により研磨する。次に、図１６（ａ）に示すように、感光性樹脂層８１、８２を剥離する。

次に、図１６（ｂ）に示すように、導体１２ｂ、２１ｂ間に露出した下地導体７１をドライエッチング又はウェットエッチングにより除去して、導体２１ｂ下部の下地導体７１で構成された下地導体２１ａと、導体１２ｂ下部の下地導体７１で構成された下地導体１２ａとが形成される。以上の工程によって、下地導体２１ａ及び導体２１ｂが積層された積層構造の下部導体２１と、下地導体１２ａ及び導体１２ｂが積層された積層構造のコイル導体１２とが形成される。また、下部導体２１と嵩上げ導体２２とで構成された第１導体２４が形成される。

本実施の形態では、コイル導体１２、下部導体２１、嵩上げ導体２２及び導体６３の形成方法にセミアディティブ法（析出法）が用いられているが、導体の形成方法にダマシン法、サブトラクティブ法（エッチング法）又はリフトオフ法が用いられてもよい。後程説明する上部導体２３及び導体６４は、各導体１２、２１、２２、６３と同様の方法で形成される。

次に、図１６（ｃ）に示すように、全面に例えばポリイミド等の感光性樹脂を塗布して絶縁膜３３を形成する。次に、絶縁膜３３にポストベークを行う。次に、図１７（ａ）に示すように、嵩上げ導体２２及び導体６３の表面が露出するまで絶縁膜３３の表面をＣＭＰ法により研磨して、嵩上げ導体２２及び導体６３は８μｍ程度の厚さに形成される。こうして、嵩上げ導体２２、絶縁膜３３及び導体６３の表面が平坦化される。

次に、図１７（ｂ）に示すように、全面に厚さ０．１μｍ程度の誘電体膜３１を形成する。誘電体膜３１の材料には、例えばアルミナ、窒化珪素（Ｓｉ_４Ｎ_３）又は二酸化珪素（ＳｉＯ_２）等が用いられる。嵩上げ導体２２、絶縁膜３３及び導体６３の表面が平坦なので、誘電体膜３１は平坦に形成される。

次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８３を形成する。次に、図１７（ｃ）に示すように、感光性樹脂層８３を露光、現像し、導体６３上の誘電体膜３１上の感光性樹脂層８３に開口部８３ａを形成する。次に、感光性樹脂層８３にポストベーク（熱処理）を行う。

次に、図１８（ａ）に示すように、開口部８３ａに露出した誘電体膜３１をアッシングにより除去して導体６３が露出したビア開口部３１ａを誘電体膜３１に形成する。このとき、必要に応じて、後述するウエハ切断線（チップ切断面）の誘電体膜３１も同時に除去してもよい。誘電体膜３１を個片化すると、誘電体膜３１が有する膜応力を分散させることができる。次に、図１８（ｂ）に示すように、感光性樹脂層８３を剥離する。

次に、図１８（ｃ）に示すように、上部導体２３及び導体６４を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に膜厚３０ｎｍ程度のＴｉ及び膜厚１００ｎｍ程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。次に、下地導体全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。

次に、当該感光性樹脂層を露光、現像し、上部導体２３及び導体６４と同一形状の開口部を感光性樹脂層に形成する。

次に、当該開口部内に露出した下地導体上に厚さ９〜１０μｍのＣｕの導体を電解めっき法により形成する。次に、当該導体の表面をＣＭＰ法により研磨して厚さ８μｍ程度の導体２３ｂ及び導体６４ｂを形成する。次に、感光性樹脂層をエッチングにより剥離する。

次に、図１８（ｃ）に示すように、導体２３ｂ、６４ｂの周囲及び導体２３ｂ、６４ｂ間に露出した下地導体をドライエッチング又はウェットエッチングにより除去して、導体２３ｂ下部の下地導体で構成された下地導体２３ａと、導体６４ｂ下部の下地導体で構成された下地導体６４ａとが形成される。これにより、下地導体２３ａ及び導体２３ｂが積層された積層構造の上部導体２３が形成され、下地導体６４ａ及び導体６４ｂが積層された積層構造の導体６４が形成される。

また、これにより、導体６３、６４で構成された引き出し導体６１が形成される。以上の工程によって、嵩上げ導体２２、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成され、同時にコイル導体１２及び引き出し導体６１で構成されるインダクタ素子１３が形成される。次に必要に応じて全面に保護膜を形成する。

次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品１０１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した上部導体２３及び引き出し導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。次に、必要に応じて角部の面取りを行い、電子部品１０１が完成する。

本実施の形態による電子部品１０１の製造方法によれば、コンデンサ素子１１の下部導体２１とコイル導体１２とが同一の工程で同時に形成され、嵩上げ導体２２と導体６３とが同一の工程で同時に形成され、上部導体２３と導体６４とが同一の工程で同時に形成される。従って、製造工程数を削減することができ、低コストで電子部品１０１を製造することができる。

［第３の実施の形態］
本発明の第３の実施の形態による電子部品について図１９を用いて説明する。図１９は、本実施の形態による電子部品２０１を示す断面図である。

本実施の形態による電子部品２０１は、コイル導体１２、下部導体２１、嵩上げ導体２２、上部導体２３及び引き出し導体６１がペースト法によって形成されている点に特徴を有している。コイル導体１２、下部導体２１、嵩上げ導体２２、上部導体２３及び引き出し導体６１は、例えば銀（Ａｇ）若しくはＣｕを有する導電性樹脂又は導電性ペーストによって１層で形成されている。各導体１２、２１、２２、２３、６１がペースト法によって形成されて１層構造である点を除いた電子部品２０１の構成は、第１の実施の形態による電子部品１と同様であるため説明は省略する。本実施の形態による電子部品２０１は、第１の実施の形態による電子部品１と同様の効果が得られる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、電子部品としてコンデンサ素子１１及びインダクタ素子１３のみを含む電子部品を例に挙げたが、本発明はこれに限られない。例えば、インダクタ素子１３の代わりに抵抗素子が形成されたＲＣ複合型の電子部品に適用できる。また、コンデンサ素子１１及びインダクタ素子１３の他に抵抗素子を有するＲＬＣ複合型の電子部品にも適用できる。また、コンデンサ素子１１を含む電子部品であれば、受動素子のみを含む電子部品に限らず、トランジスタやダイオード等の能動素子を含む電子部品にも適用できる。さらに、コンデンサ素子１１を含む電子部品であれば、デジタル・アナログ混在回路にも適用できる。さらに、所望の機能を得るためにＬＣＲのいずれかの素子を複数組合わせた所望の回路により当該所望の機能を達成する事ができる。もちろん、集中定数素子に限らず、分布定数回路と複合した回路構成であってもよく、半導体素子とこれらを組合わせることも行える。

また、基板５１の材料は、半導体材料又は低温同時焼成セラミックス（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃｓ；ＬＴＣＣ）でもよい。また、電子部品１は回路基板内に構成されてもよい。

上記第１乃至第３の実施の形態では１層のコンデンサ素子１１を有する電子部品１を例にとって説明したが、本発明はこれに限られない。例えば、導体と誘電体膜３１とを順に繰り返し積層した多層型のコンデンサ素子を有する電子部品１にも適用できる。誘電体膜３１が積層されたコンデンサ素子１１を形成する場合、上記第１乃至第３の実施の形態による電子部品のコンデンサ素子１１を適宜組み合わせることができる。例えば、同一の実施の形態によるコンデンサ素子１１を繰返し積層する、一つの実施の形態によるコンデンサ素子１１の上に別の実施の形態によるコンデンサ素子１１を繰り返し積層する、又は２つの実施の形態によるコンデンサ素子１１を交互に積層すること等ができる。

上記実施の形態では、嵩上げ導体２２は、配線層である下部導体２１上に形成されているが、本発明はこれに限られない。例えば、嵩上げ導体２２はパッド上に形成されていてもよい。

上記実施の形態では、下部導体２１と嵩上げ導体２２とで構成された２層構造の第１導体２４を有する電子部品１を例に挙げたが、本発明はこれに限られない。例えば、配線層から突出した突出部を備えた１層構造の第１導体２４を有する電子部品１にも適用できる。

上記実施の形態では、上部導体２３が、基板５１の基板面法線方向に見て、嵩上げ導体２２を全て覆って形成されている電子部品１を例に挙げたが、本発明はこれに限られない。上部導体２３が、基板５１の基板面法線方向に見て、嵩上げ導体２２の一部を覆って形成されている電子部品１にも適用できる。

上記実施の形態では各導体の断面形状が長方形の電子部品１を例に挙げたが、各導体の断面形状は台形でも逆台形でも構わない。

上記実施の形態では絶縁膜の形成材料が感光性ポリイミド等の感光性樹脂である電子部品１を例に挙げたが、絶縁膜の形成材料はアルミナ等のスパッタ膜でも構わない。

上記実施の形態では、嵩上げ導体２２及び絶縁膜３３の表面が平滑に形成された電子部品１を例に挙げたが、本発明はこれに限られない。嵩上げ導体２２と上部導体２３との短絡が防止できれば、嵩上げ導体２２及び絶縁膜３３の表面は完全には平滑に形成されていなくてもよい。この場合、嵩上げ導体２２と絶縁膜３３との段差は、嵩上げ導体２２を含む第１導体２４と上部導体（第２導体）２３とによって挟まれている誘電体膜３１の厚さ相当以下であることが望ましい。

本発明の第１の実施の形態による電子部品１を示す図である。 絶縁膜３３の膜厚とコンデンサ素子１１の容量値のずれとの関係を示すグラフである。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例及び比較例を示す図である。 本発明の第２の実施の形態による電子部品１０１を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図である。 本発明の第３の実施の形態による電子部品２０１を示す断面図である。 従来のコンデンサ素子部４１１を示す図である。

符号の説明

１〜５、１０１、２０１、４０１ 電子部品
１１、１４ コンデンサ素子
１２ コイル導体
１２ａ、２１ａ、２２ａ、２３ａ、６３ａ、６４ａ、７１、７３ 下地導体
１２ｂ、２１ｂ、２２ｂ、２３ｂ、６３、６３ｂ、６４、６４ｂ、７２、７４ 導体
１３ インダクタ素子
１６ 積層コンデンサ素子
２１ 下部導体
２２、２７ 嵩上げ導体
２３、２８ 上部導体（第２導体）
２４ 第１導体
３１、３６ 誘電体膜
３１ａ、３３ａ ビア開口部
３３、３５、３８、４０、４５ 絶縁膜
３３ｂ、３５ａ、３５ｂ、８１ａ、８１ｂ、８２ａ、８２ｂ、８３ａ 開口部
５１ 基板
５２ 平坦化層
６１、６２ 引き出し導体
８１、８２、８３ 感光性樹脂層

Claims (11)

1. 基板上に形成された下部導体と、前記下部導体から突出して形成された嵩上げ導体とを備えた第１導体と、
   前記下部導体と一端が接続されたコイル導体と、
   前記下部導体及び前記コイル導体の周囲及び間隙に形成された第１絶縁膜と、
   前記嵩上げ導体上及び前記第１絶縁膜上に延在して形成された誘電体膜と、
   前記誘電体膜上に形成され、前記嵩上げ導体と前記誘電体膜とで容量素子を構成する第２導体と、
   前記第１絶縁膜と前記誘電体膜とを共に貫通する導体を有し、前記導体を介して前記コイル導体の他端に接続された引き出し導体と
   を有することを特徴とする電子部品。
2. 請求項１記載の電子部品であって、
   前記嵩上げ導体の周囲に前記嵩上げ導体の上表面と面一の上表面を有する第２絶縁膜が形成されていること
   を特徴とする電子部品。
3. 請求項２記載の電子部品であって、
   前記誘電体膜は、前記第２絶縁膜上に形成されていること
   を特徴とする電子部品。
4. 請求項１乃至３記載の電子部品であって、
   前記基板面法線方向に見て、前記第２導体は前記嵩上げ導体を全て覆っていること
   を特徴とする電子部品。
5. 請求項１乃至４のいずれか１項に記載の電子部品であって、
   前記誘電体膜の膜厚は、前記嵩上げ導体の厚さよりも薄いこと
   を特徴とする電子部品。
6. 請求項２乃至５のいずれか１項に記載の電子部品であって、
   前記誘電体膜の膜厚は、前記第２絶縁膜の膜厚よりも薄いこと
   を特徴とする電子部品。
7. 請求項２乃至６のいずれか１項に記載の電子部品であって、
   前記誘電体膜の誘電率は、前記第２絶縁膜の誘電率よりも高いこと
   を特徴とする電子部品。
8. 請求項１乃至７のいずれか１項に記載の電子部品であって、
   前記基板上に形成され、前記容量素子と電気的に接続された回路素子をさらに有すること
   を特徴とする電子部品。
9. 請求項２乃至８のいずれか１項に記載の電子部品であって、
   前記導体は、前記第２絶縁膜に開口されたビア開口部に形成されていること
   を特徴とする電子部品。
10. 請求項１乃至９のいずれか１項に記載の電子部品であって、
    前記誘電体膜は、前記基板上の端部にまで達して形成されていること
    を特徴とする電子部品。
11. 請求項１乃至１０のいずれか１項に記載の電子部品であって、
    前記引き出し導体は、前記容量素子の配置位置の逆側に引き出されていること
    を特徴とする電子部品。

Images