[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4511272B2 - RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE - Google Patents

RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE Download PDF

Info

Publication number
JP4511272B2
JP4511272B2 JP2004220614A JP2004220614A JP4511272B2 JP 4511272 B2 JP4511272 B2 JP 4511272B2 JP 2004220614 A JP2004220614 A JP 2004220614A JP 2004220614 A JP2004220614 A JP 2004220614A JP 4511272 B2 JP4511272 B2 JP 4511272B2
Authority
JP
Japan
Prior art keywords
circuit
series
parallel
resistor
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004220614A
Other languages
Japanese (ja)
Other versions
JP2006038704A (en
Inventor
制 森家
一也 二木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004220614A priority Critical patent/JP4511272B2/en
Priority to TW094109937A priority patent/TWI276811B/en
Priority to US11/130,242 priority patent/US20050267724A1/en
Priority to CN 200510074387 priority patent/CN1702466B/en
Publication of JP2006038704A publication Critical patent/JP2006038704A/en
Application granted granted Critical
Publication of JP4511272B2 publication Critical patent/JP4511272B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

この発明は電気回路のシミュレーション技術に関し、特に蓄電素子の等価回路モデルに関する。   The present invention relates to an electric circuit simulation technique, and more particularly to an equivalent circuit model of a storage element.

電子機器における電気回路の電気的特性は、電子機器の動作を決定するものであり非常に重要である。   The electrical characteristics of the electric circuit in the electronic device are very important because they determine the operation of the electronic device.

電気回路の設計において、電気的特性を回路図の段階で予測することは困難である。従来は、実際に回路を製作して電気的特性を測定し、所望の電気的特性が得られなければ設計をやり直すという試行錯誤が行われていた。   In designing an electric circuit, it is difficult to predict the electric characteristics at the stage of the circuit diagram. Conventionally, trial and error has been performed in which a circuit is actually manufactured and its electrical characteristics are measured, and if desired electrical characteristics are not obtained, the design is restarted.

しかし、このような設計手法は効率が悪いため、近年では、コンピュータとソフトウェアによるシミュレーション装置を用いて、電気的特性を予測することが一般的となっている。   However, since such a design method is inefficient, in recent years, it has become common to predict electrical characteristics using a computer and software simulation device.

このようなシミュレーションには、電気回路を構成する各回路素子についての等価回路モデルを用いて、電気回路の回路モデルを構成する必要がある。   In such simulation, it is necessary to construct a circuit model of an electric circuit using an equivalent circuit model for each circuit element constituting the electric circuit.

したがって、効率よく回路設計を行うためには、高精度の等価回路モデルが必要となる。特許文献1には、多数のサンプリング周波数について、インピーダンスの実数部および虚数部を測定した後、多段のLCR回路により等価回路モデルを導出する方法が示されている。   Therefore, a highly accurate equivalent circuit model is required for efficient circuit design. Patent Document 1 discloses a method of deriving an equivalent circuit model using a multistage LCR circuit after measuring the real part and the imaginary part of impedance for a large number of sampling frequencies.

ところで、電源回路等に使用されるコンデンサは、インピーダンスの実数部、いわゆるESR(Equivalent Series Resistance:等価直列抵抗)の特性が重要である。   Incidentally, a capacitor used in a power supply circuit or the like has an important characteristic of a real part of impedance, that is, so-called ESR (Equivalent Series Resistance).

すなわち、ESRが小さいほど電源容量を小さくでき、かつ電源の低リプル化につながるからである。   That is, the smaller the ESR, the smaller the power supply capacity and the lower the power supply ripple.

そのため、特許文献2には、ESRを分離測定し、コンデンサを評価する方法が示されている。
特開2002−259482号公報 特開2003−329715号公報
Therefore, Patent Document 2 discloses a method for separately measuring ESR and evaluating a capacitor.
JP 2002-259482 A JP 2003-329715 A

近年の電子機器の高速ディジタル化、高周波数化につれて、高周波数領域でのシミュレーションが必要となってきている。   As electronic devices have been digitized at a high speed and with a high frequency in recent years, simulations in a high frequency region have become necessary.

一方、コンデンサのESRは、高周波数領域において増加し、コンデンサとしての特性が劣化することがわかってきた。   On the other hand, it has been found that the ESR of a capacitor increases in a high frequency region, and the characteristics as a capacitor deteriorate.

そのため、高周波数領域でのシミュレーションを行うためには、ESRの特性も考慮した高精度の等価回路モデルが必要である。   Therefore, in order to perform a simulation in a high frequency region, a highly accurate equivalent circuit model in consideration of the characteristics of ESR is necessary.

図10は、従来の3素子等価回路モデルである。   FIG. 10 shows a conventional three-element equivalent circuit model.

しかし、図10に示す従来の3素子等価回路モデルは、抵抗R10がインダクタンスL10およびキャパシタンスC10と直列に接続されているだけであるため、周波数によらずESRは一定値となるといった問題点があった。   However, the conventional three-element equivalent circuit model shown in FIG. 10 has a problem that the ESR becomes a constant value regardless of the frequency because the resistor R10 is merely connected in series with the inductance L10 and the capacitance C10. It was.

図11は、従来の3素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。   FIG. 11 is a diagram comparing frequency characteristics with measured values when a conventional three-element equivalent circuit model is applied to a polymer organic semiconductor solid electrolytic capacitor.

図11(a)は、ESRの周波数特性について比較した図である。   FIG. 11A is a diagram comparing the frequency characteristics of ESR.

図11(b)は、インピーダンス絶対値の周波数特性について比較した図である。   FIG. 11B is a diagram comparing frequency characteristics of impedance absolute values.

図11(b)に示すように、インピーダンス絶対値については測定値と略一致させることができたとしても、図11(a)に示すように、インピーダンスの実数部については、略一致させることができなかった。   As shown in FIG. 11B, even if the impedance absolute value can be substantially matched with the measured value, as shown in FIG. 11A, the real part of the impedance can be substantially matched. could not.

また、上述の特許文献1に示されている方法では、多段のラダー回路で構成される等価回路モデルの選定方法および各回路定数の導出方法が明確ではなかった。   Further, in the method disclosed in Patent Document 1 described above, the method for selecting an equivalent circuit model composed of multi-stage ladder circuits and the method for deriving each circuit constant have not been clear.

したがって、コンデンサについて高精度の等価回路モデルが得られないために、高周波数領域でのシミュレーションを正確に行うことができず、実際に電気回路を製作した場合に、予期しない問題が生じることがあった。   Therefore, since a high-accuracy equivalent circuit model cannot be obtained for the capacitor, simulation in the high frequency region cannot be performed accurately, and an unexpected problem may occur when an electric circuit is actually manufactured. It was.

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、高精度の等価回路モデルを記録したコンピュータ読取り可能な記録媒体を提供することである。   Therefore, the present invention has been made to solve such a problem, and an object of the present invention is to provide a computer-readable recording medium on which a highly accurate equivalent circuit model is recorded.

また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを提供することである。   Another object of the present invention is to provide a program for causing a computer to derive a highly accurate equivalent circuit model.

また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。   Another object of the present invention is to provide a recording medium on which a program for causing a computer to derive a highly accurate equivalent circuit model is recorded.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを提供することである。   Furthermore, another object of the present invention is to provide a program for causing a computer to execute simulation of electrical characteristics of an electric circuit having a capacitor using a highly accurate equivalent circuit model of the capacitor.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。   Furthermore, another object of the present invention is to provide a recording medium recording a program for causing a computer to execute simulation of electrical characteristics of an electric circuit having a capacitor using a highly accurate equivalent circuit model of the capacitor. is there.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを設計する設計方法を提供することである。   Furthermore, another object of the present invention is to provide a design method for designing a capacitor using a highly accurate equivalent circuit model of the capacitor.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断方法を提供することである。   Furthermore, another object of the present invention is to provide a pass / fail judgment method for judging pass / fail of a capacitor using a highly accurate equivalent circuit model of the capacitor.

また、本発明の別の目的は、高精度の等価回路モデルを導出する導出装置を提供することである。   Another object of the present invention is to provide a deriving device for deriving a highly accurate equivalent circuit model.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションを行うシミュレーション装置を提供することである。   Furthermore, another object of the present invention is to provide a simulation apparatus for simulating the electrical characteristics of an electric circuit having a capacitor using a highly accurate equivalent circuit model of the capacitor.

さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断装置を提供することである。   Furthermore, another object of the present invention is to provide a pass / fail judgment device for judging pass / fail of a capacitor using a highly accurate equivalent circuit model of the capacitor.

この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを記録したコンピュータ読取り可能な記録媒体は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデルを記録したコンピュータ読取り可能な記録媒体である。
According to the present invention, a computer-readable recording medium that records an equivalent circuit model of a storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal.
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series,
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit is a computer-readable recording medium on which an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor is recorded.

好ましくは、第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を1つだけ含む。   Preferably, the first series circuit includes only one series circuit in which the first parallel circuit and the second parallel circuit are connected in series.

好ましくは、第2の回路は、第4の抵抗と、第4の抵抗に直列に接続された第2のインダクタンスとを含む。   Preferably, the second circuit includes a fourth resistor and a second inductance connected in series to the fourth resistor.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデル
の導出をコンピュータに実行させるためのプログラムであり、
蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第1、第2および第3の抵抗、第1および第2のインダクタンスならびにキャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させるためのプログラムである。
Further, according to the present invention, it is possible to cause the computer to derive an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal. The program
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series,
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit is a program for causing a computer to derive an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor,
Receiving the frequency characteristic of the real part of the measured impedance of the storage element, and the first, second and second so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. 3 is a program for causing a computer to execute the step of optimizing the values of the three resistors, the first and second inductances, and the capacitance.

好ましくは、最適化するステップは、第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2のステップと、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで第1および第2のステップを繰返す第3のステップとからなる。   Preferably, the step of optimizing includes a first step of changing respective values of the first, second and third resistors, the first inductance and the first and second capacitances, and the changed first. A second step of calculating a frequency characteristic of a real part of an equivalent impedance of the equivalent circuit model using the values of the second and third resistors, the first inductance, and the first and second capacitances; The third step repeats the first and second steps until the frequency characteristic of the real part of the equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであり、
蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを受付けるステップと、シミュレーション条件を受付けるステップと、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算するステップと、計算された電気的特性を出力するステップとをコンピュータに実行させるためのプログラムである。
In addition, according to the present invention, an electric circuit having an electric storage element using an equivalent circuit model of the electric storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal. A program for causing a computer to execute simulation of electrical characteristics of a circuit is as follows:
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit uses an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor, and the electrical characteristics of the electrical circuit having the storage element It is a program for making a computer execute a simulation,
Receiving a circuit model of an electric circuit including an equivalent circuit model of a storage element; receiving a simulation condition; calculating an electrical characteristic based on the circuit model and simulation condition of the electric circuit; A program for causing a computer to execute a step of outputting a target characteristic.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であり、
蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを作成するステップと、所望の電気的特性を決定するステップと、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を最適化するステップと、最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値に基づいて、蓄電素子を製作するステップとからなる、蓄電素子を設計する方法である。
In addition, according to the present invention, an electric circuit having an electric storage element using an equivalent circuit model of the electric storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal. A method for designing a storage element so that the electrical characteristics of a circuit have desired electrical characteristics is as follows:
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit uses an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor, and an electrical characteristic of an electric circuit having a storage element is It is a method of designing a storage element so as to have desired electrical characteristics,
A step of creating a circuit model of an electric circuit including an equivalent circuit model of a storage element, a step of determining a desired electric characteristic, and an electric characteristic of the circuit model of the electric circuit substantially coincide with the desired electric characteristic. Optimizing the respective values of the first, second and third resistors, the first inductance and the first and second capacitances, and the optimized first, second and third resistors , A method of designing a power storage element comprising the steps of manufacturing the power storage element based on the first inductance and the respective values of the first and second capacitances.

好ましくは、最適化するステップは、第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて電気回路の回路モデルの電気的特性を計算する第2のステップと、計算された電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するまで前記第1および第2のステップを繰返す第3のステップとからなる。   Preferably, the step of optimizing includes a first step of changing respective values of the first, second and third resistors, the first inductance and the first and second capacitances, and the changed first. A second step of calculating electrical characteristics of the circuit model of the electrical circuit using the values of the second and third resistances, the first inductance, and the first and second capacitances; and And a third step in which the first and second steps are repeated until the electrical characteristics of the circuit model substantially match the desired electrical characteristics.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子の良否を判断する方法であり、
蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を最適化するステップと、最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法である。
In addition, according to the present invention, by using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal, the quality of the storage element is determined. The way to judge is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit is a method of determining pass / fail of a storage element using an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor,
Obtaining the frequency characteristic of the real part of the measured impedance of the storage element, and the first, second and second so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. Optimizing the respective values of the third resistance, the first inductance and the first and second capacitances, and the optimized first, second and third resistances, the first inductance and the first And determining whether the power storage element is acceptable or not, comprising determining a power storage element as a non-defective product if each value of the second capacitance is within a predetermined range.

好ましくは、最適化するステップは、第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2のステップと、計算された等価回路モデルの等価インピーダンスの実数部の周波数特性が所望の電気的特性に略一致するまで前記第1および第2のステップを繰返す第3のステップとからなる。   Preferably, the step of optimizing includes a first step of changing respective values of the first, second and third resistors, the first inductance and the first and second capacitances, and the changed first. A second step of calculating a frequency characteristic of a real part of an equivalent impedance of the equivalent circuit model using the values of the second and third resistors, the first inductance, and the first and second capacitances; And a third step in which the first and second steps are repeated until the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the desired electrical characteristic.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデル
を導出する装置であり、蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置である。
In addition, according to the present invention, an apparatus for deriving an equivalent circuit model of a storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal.
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit is a device for deriving an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor, and a real part of a measured impedance of a storage element And the first, second and third resistors and the first inductance so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. And an apparatus for deriving an equivalent circuit model comprising means for optimizing the respective values of the first and second capacitances.

好ましくは、最適化する手段は、第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を変化させる第1の手段と、変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2の手段と、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第1および第2の手段を繰返す第3の手段とからなる。   Preferably, the means for optimizing includes first means for changing the respective values of the first, second and third resistors, the first inductance and the first and second capacitances, and the changed first Second means for calculating the frequency characteristics of the real part of the equivalent impedance of the equivalent circuit model using the values of the second and third resistances, the first inductance, and the first and second capacitances, And third means for repeating the first and second means until the frequency characteristic of the real part of the equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であり、
等価回路モデルを含んだ電気回路の回路モデルを受付ける手段と、シミュレーション条件を受付ける手段と、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算する手段と、計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置である。
In addition, according to the present invention, an electric circuit having an electric storage element using an equivalent circuit model of the electric storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal. A device that simulates the electrical characteristics of a circuit
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit uses an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor, to obtain an electrical characteristic of an electric circuit having a storage element. A device to simulate,
Means for receiving a circuit model of an electric circuit including an equivalent circuit model, means for receiving a simulation condition, means for calculating an electrical characteristic based on the circuit model and simulation condition of the electric circuit, and calculating the calculated electrical characteristic An apparatus for simulating electrical characteristics.

また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置は、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と第2の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む等価回路モデルを用いて、蓄電素子の良否を判断する装置であり、
蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値を最適化する手段と、最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置である。
In addition, according to the present invention, by using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal, the quality of the storage element is determined. The device to judge is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit in which a first series circuit and a second series circuit are connected in parallel;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit is a device that determines the quality of the storage element using an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor.
Means for receiving the frequency characteristic of the real part of the measured impedance of the storage element, and the first, second and third resistors, first so that the electrical characteristics of the circuit model of the electrical circuit substantially match the desired electrical characteristics; Means for optimizing the respective inductances and values of the first and second capacitances, the optimized first, second and third resistors, the first inductance and the first and second capacitances, respectively. And a means for determining whether or not the power storage element is acceptable if the value is within a predetermined range.

この発明によれば、高精度なコンデンサの等価回路モデルを得ることができるので、特に高周波数領域における正確なシミュレーションができる。   According to the present invention, since a highly accurate equivalent circuit model of a capacitor can be obtained, an accurate simulation can be performed particularly in a high frequency region.

また、この発明によれば、コンデンサの構造に対応した等価回路モデルを得ることができるので、所望の特性となるようにコンデンサを設計する場合に、構造との対応が明快であるため効率的な設計ができる。   In addition, according to the present invention, an equivalent circuit model corresponding to the capacitor structure can be obtained. Therefore, when designing a capacitor to have desired characteristics, the correspondence with the structure is clear and efficient. Can design.

さらに、この発明によれば、サンプリング周波数毎のESRから導出される等価回路モデルを用いて製品の評価が行えるので、全周波数領域の電気的特性を測定することなく、迅速かつ低コストで製品の良否判断ができる。   Furthermore, according to the present invention, the product can be evaluated using the equivalent circuit model derived from the ESR for each sampling frequency, so that the product can be quickly and inexpensively measured without measuring the electrical characteristics in the entire frequency range. Pass / fail judgment can be made.

この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or corresponding parts in the drawings are denoted by the same reference numerals and description thereof will not be repeated.

[実施の形態1]
この発明の実施の形態1に従うコンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。
[Embodiment 1]
A program for causing a computer to derive an equivalent circuit model of a capacitor according to the first embodiment of the present invention will be described.

まず、コンデンサの等価回路モデルについて説明する。   First, an equivalent circuit model of the capacitor will be described.

図11(a)に示すように、実測のESRは高周波数側および低周波数側において上昇する。その上昇の程度はコンデンサによって異なるため、回路を構成する各素子の値を変更することで、柔軟にESR特性が変化する等価回路モデルを採用する必要がある。   As shown in FIG. 11A, the actually measured ESR rises on the high frequency side and the low frequency side. Since the degree of increase varies depending on the capacitor, it is necessary to adopt an equivalent circuit model in which the ESR characteristic changes flexibly by changing the value of each element constituting the circuit.

図1は、この発明の実施の形態1に従う等価回路モデルを示した図である。   FIG. 1 shows an equivalent circuit model according to the first embodiment of the present invention.

図1を参照して、この発明の実施の形態1に従う等価回路モデルは、蓄電部に対応する回路10と端子部に対応する回路20とからなる。   Referring to FIG. 1, the equivalent circuit model according to the first embodiment of the present invention includes a circuit 10 corresponding to a power storage unit and a circuit 20 corresponding to a terminal unit.

回路10は、抵抗R1とインダクタンスL1との並列回路と抵抗R2とキャパシタンスC1との並列回路とを直列接続した第1の直列回路11と、抵抗R3とキャパシタンスC2とを直列接続した第2の直列回路12とを含み、第1の直列回路11と第2の直列回路12とは、互いに並列接続されている。   The circuit 10 includes a first series circuit 11 in which a parallel circuit of a resistor R1 and an inductance L1, a parallel circuit of a resistor R2 and a capacitance C1 are connected in series, and a second series in which a resistor R3 and a capacitance C2 are connected in series. The first series circuit 11 and the second series circuit 12 are connected in parallel to each other.

回路20は、インダクタンスL2と抵抗R4とを直列接続した回路である。   The circuit 20 is a circuit in which an inductance L2 and a resistor R4 are connected in series.

図1に示す等価回路モデルのインピーダンス計算式は、式(1)のようになる。   The impedance calculation formula of the equivalent circuit model shown in FIG.

Figure 0004511272
第1の直列回路11における抵抗R1とインダクタンスL1との並列回路に流入する電流は、抵抗R1とインダクタンスL1とのインピーダンスの逆数比に比例して分流される。インダクタンスL1のインピーダンスは周波数に比例する。そのため、低周波数領域では、インダクタンスL1は低インピーダンスであり、インダクタンスL1に流れる電流の比率は大きく、並列回路全体のESRは小さい。一方、高周波数になるにつれインダクタンスL1は高インピーダンスとなるため、抵抗R1に流れる電流の比率は大きくなり、並列回路全体のESRは上昇することになる。
Figure 0004511272
The current flowing into the parallel circuit of the resistor R1 and the inductance L1 in the first series circuit 11 is shunted in proportion to the reciprocal ratio of the impedance of the resistor R1 and the inductance L1. The impedance of the inductance L1 is proportional to the frequency. Therefore, in the low frequency region, the inductance L1 has a low impedance, the ratio of the current flowing through the inductance L1 is large, and the ESR of the entire parallel circuit is small. On the other hand, since the inductance L1 becomes higher impedance as the frequency becomes higher, the ratio of the current flowing through the resistor R1 increases, and the ESR of the entire parallel circuit increases.

よって、本並列回路の抵抗R1の値とインダクタンスL1の値とにより高周波数領域におけるESR特性を変化させることができる。   Therefore, the ESR characteristic in the high frequency region can be changed by the value of the resistance R1 and the value of the inductance L1 of the parallel circuit.

一方、第1の直列回路11における抵抗R2とキャパシタンスC1との並列回路に流入する電流は、抵抗R2とキャパシタンスC1とのインピーダンスの逆数比に比例して分流される。キャパシタンスC1のインピーダンスは周波数に反比例する。そのため、高周波数領域では、キャパシタンスC1は低インピーダンスであり、キャパシタンスC1に流れる電流の比率は大きく、並列回路全体のESRは小さい。一方、低周波数になるにつれキャパシタンスC1は高インピーダンスとなるため、抵抗R2に流れる電流の比率は大きくなり、並列回路全体のESRは上昇することになる。   On the other hand, the current flowing into the parallel circuit of the resistor R2 and the capacitance C1 in the first series circuit 11 is shunted in proportion to the reciprocal ratio of the impedance of the resistor R2 and the capacitance C1. The impedance of the capacitance C1 is inversely proportional to the frequency. Therefore, in the high frequency region, the capacitance C1 has a low impedance, the ratio of the current flowing through the capacitance C1 is large, and the ESR of the entire parallel circuit is small. On the other hand, since the capacitance C1 becomes higher impedance as the frequency becomes lower, the ratio of the current flowing through the resistor R2 increases, and the ESR of the entire parallel circuit increases.

よって、本並列回路の抵抗R2の値とキャパシタンスC1の値とにより低周波数領域におけるESR特性を変化させることができる。   Therefore, the ESR characteristic in the low frequency region can be changed by the value of the resistance R2 and the value of the capacitance C1 of the parallel circuit.

また、本発明の等価回路モデルは、コンデンサの特性の一つである漏れ電流値についても対応が可能である。この漏れ電流値はコンデンサに一定の直流電圧をかけて電流法又は電圧法(JIS C5102等に記載)を用いて測定を行う。図1の回路において直流電流が流れるのは抵抗R2とインダクタンスL1であるが、直流電圧印加時は抵抗R2のみが抵抗成分として作用するため、漏れ電流値I、測定時直流電流Vとした場合、R2=V/IによりR2の値を算出することができる。漏れ電流値は、一般的に数〜数百μAと小さいためR2の値は大きくなる。そのため、第1の直列回路11と並列に第2の直列回路12を接続したものを用いた。これにより、回路10を流れる電流を第1の直列回路11と第2の直列回路12とに分流することができ、抵抗R2の増加により変化する低周波領域におけるESR値を補正することができる。   The equivalent circuit model of the present invention can also cope with a leakage current value which is one of the characteristics of a capacitor. The leakage current value is measured using a current method or a voltage method (described in JIS C5102 or the like) by applying a constant DC voltage to the capacitor. In the circuit of FIG. 1, the DC current flows through the resistor R2 and the inductance L1, but when the DC voltage is applied, only the resistor R2 acts as a resistance component. Therefore, when the leakage current value I and the DC current V during measurement are used, The value of R2 can be calculated by R2 = V / I. Since the leakage current value is generally as small as several to several hundred μA, the value of R2 becomes large. For this reason, a circuit in which a second series circuit 12 is connected in parallel with the first series circuit 11 is used. As a result, the current flowing through the circuit 10 can be shunted to the first series circuit 11 and the second series circuit 12, and the ESR value that changes due to the increase in the resistance R2 can be corrected.

回路20はインダクタンスL2と抵抗R4とを直列接続したものであるから、ESRは周波数によらずR4となる。   Since the circuit 20 has an inductance L2 and a resistor R4 connected in series, the ESR becomes R4 regardless of the frequency.

したがって、全周波数領域の測定値を用いて抵抗R4を決定した後、主として高周波数領域での測定値を用いて抵抗R1の値とインダクタンスL1の値とを、および主として低周波数領域での測定値を用いて抵抗R2の値とキャパシタンスC1の値と抵抗R3とキャパシタンスC2とを最適化することにより全周波数領域においてESR特性を実測値に略一致させることができる。   Therefore, after determining the resistance R4 using the measurement values in the entire frequency region, the resistance R1 value and the inductance L1 value are measured mainly using the measurement value in the high frequency region, and the measurement value is mainly in the low frequency region. By optimizing the value of the resistance R2, the value of the capacitance C1, the resistance R3, and the capacitance C2, the ESR characteristics can be made to substantially match the actual measurement values in the entire frequency range.

次に、コンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。   Next, a program for causing a computer to derive an equivalent circuit model of a capacitor will be described.

図2は、この発明の実施の形態1に従うプログラムを実行するコンピュータの概略構成図である。   FIG. 2 is a schematic configuration diagram of a computer that executes a program according to the first embodiment of the present invention.

図2を参照して、コンピュータ100には、マウス114と、キーボード116と、ディスプレイ118が接続される。   With reference to FIG. 2, a mouse 114, a keyboard 116, and a display 118 are connected to the computer 100.

コンピュータ100は、それぞれバス120に接続された、CPU(Central Processing Unit)102と、オペレーティングシステムに送られたプログラムなどを記憶したR
OM(Read Only Memory)104と、実行されるプログラムをロードするための、およびプログラム実行中のデータを記憶するためのRAM(Random Access Memory)106と、ハードディスク(HDD)108と、CD−ROM(Compact Disc Read Only Memory)
ドライブ110とを備える。CD−ROMドライブ110には、CD−ROM112が装着される。
The computer 100 stores a CPU (Central Processing Unit) 102 connected to the bus 120 and a program sent to the operating system.
An OM (Read Only Memory) 104, a RAM (Random Access Memory) 106 for loading a program to be executed and storing data during program execution, a hard disk (HDD) 108, a CD-ROM ( Compact Disc Read Only Memory)
Drive 110. A CD-ROM 112 is mounted on the CD-ROM drive 110.

図3は、この発明の実施の形態1に従う等価回路モデルを導出するプログラムのフローチャートである。   FIG. 3 is a flowchart of a program for deriving an equivalent circuit model according to the first embodiment of the present invention.

コンピュータ100は、等価回路モデルを導出するプログラムがCPU102で実行されることにより、図3に示した各ステップの処理を実行する。   The computer 100 executes the process of each step shown in FIG. 3 when a program for deriving an equivalent circuit model is executed by the CPU 102.

一般的にこうしたプログラムは、CD−ROM112などの記録媒体に記憶されて流通し、CD−ROMドライブ110などにより記録媒体から読取られてハードディスク108に一旦記憶される。さらにハードディスク108からRAM106に読出されてCPU102により実行される。   Generally, such a program is stored and distributed in a recording medium such as a CD-ROM 112, read from the recording medium by a CD-ROM drive 110, and temporarily stored in the hard disk 108. Further, it is read from the hard disk 108 to the RAM 106 and executed by the CPU 102.

図3を参照して、CPU102は、ユーザが入力する等価回路モデルを受付ける(ステップS100)。ユーザは、CD−ROM112に記憶されている等価回路モデルをCD−ROMドライブ110から読込ませキーボード116およびマウス114を用いてディスプレイ118において等価回路モデルを構成する。   Referring to FIG. 3, CPU 102 accepts an equivalent circuit model input by the user (step S100). The user reads the equivalent circuit model stored in the CD-ROM 112 from the CD-ROM drive 110 and configures the equivalent circuit model on the display 118 using the keyboard 116 and the mouse 114.

次に、CPU102は、ユーザが入力する等価回路モデルの抵抗R1,R2,R3インダクタンスL1,キャパシタンスC1,C2の初期値を受付ける(ステップS102)。ユーザは、キーボード116およびマウス114を用いて、抵抗R1,R2,R3、インダクタンスL1,キャパシタンスC1,C2の初期値を入力する。この初期値は後述する最適化処理を行うための初期値であり、ユーザは任意に決定できる。R2の値については、漏れ電流値I、測定時直流電流Vとした場合、R2=V/Iで算出することにより、決定することができる。   Next, the CPU 102 receives initial values of the resistors R1, R2, R3, inductance L1, and capacitances C1, C2 of the equivalent circuit model input by the user (step S102). The user inputs initial values of the resistors R1, R2, R3, the inductance L1, and the capacitances C1, C2 using the keyboard 116 and the mouse 114. This initial value is an initial value for performing an optimization process described later, and can be arbitrarily determined by the user. The value of R2 can be determined by calculating R2 = V / I when the leakage current value is I and the measurement direct current is V.

さらに、CPU102は、ユーザが入力するサンプル周波数毎のESRの測定値を受付ける(ステップS104)。ユーザは、あらかじめ対象とするコンデンサについて、複数のサンプリング周波数毎にESRを測定しておき、キーボード116およびマウス114を用いて入力する。ESRの測定数が多いほど等価回路モデルの精度は向上する。   Further, the CPU 102 receives the ESR measurement value for each sample frequency input by the user (step S104). The user measures the ESR for each of a plurality of sampling frequencies in advance for the target capacitor, and inputs it using the keyboard 116 and the mouse 114. The greater the number of ESR measurements, the better the accuracy of the equivalent circuit model.

ユーザからの入力が完了した後、CPU102は、抵抗R4の値を決定する(ステップS106)。式(1)に示すインピーダンス計算式の実部、すなわちESRに着目すると、R4はωに依存しない。したがって、サンプル周波数とESR測定値から抵抗R4を計算できる。   After the input from the user is completed, the CPU 102 determines the value of the resistor R4 (step S106). Focusing on the real part of the impedance calculation formula shown in Formula (1), that is, ESR, R4 does not depend on ω. Therefore, the resistance R4 can be calculated from the sample frequency and the ESR measurement value.

次に、CPU102は、等価回路モデルを用いて計算されたESR周波数特性と実測されたESR周波数特性とを略一致させるように、蓄電部に対応する回路10について最適化処理を行う。以下、最適化処理について述べる。   Next, the CPU 102 performs an optimization process on the circuit 10 corresponding to the power storage unit so that the ESR frequency characteristic calculated using the equivalent circuit model and the actually measured ESR frequency characteristic substantially coincide with each other. The optimization process will be described below.

CPU102は、ESRを測定したサンプリング周波数と対応させて、等価回路モデルのサンプル周波数毎のESRを計算する(ステップS108)。   The CPU 102 calculates ESR for each sample frequency of the equivalent circuit model in association with the sampling frequency at which ESR is measured (step S108).

続いて、CPU102は、サンプリング周波数毎のESRの測定値と計算値が略一致するか否かを判断する(ステップS110)。   Subsequently, the CPU 102 determines whether or not the measured value of the ESR and the calculated value for each sampling frequency substantially match (step S110).

サンプリング周波数毎のESRの測定値と計算値が略一致しない場合(ステップS110においてNOの場合)には、CPU102は、等価回路モデルの抵抗R1,R3インダクタンスL1,キャパシタンスC1,C2の値を変更する(ステップS112)。   When the measured value and the calculated value of ESR for each sampling frequency do not substantially match (NO in step S110), CPU 102 changes the values of resistance R1, R3 inductance L1, capacitance C1, C2 of the equivalent circuit model. (Step S112).

以下、上述したステップS108,S110,S112を、ステップS110においてサンプリング周波数毎のESRの測定値と計算値が略一致するまで繰返す。   Hereinafter, steps S108, S110, and S112 described above are repeated until the measured value and the calculated value of ESR for each sampling frequency substantially match in step S110.

サンプリング周波数毎のESRの測定値と計算値が略一致した場合(ステップS110においてYESの場合)には、CPU102は、そのときの値を等価回路モデルの抵抗R1,R3,インダクタンスL1,キャパシタンスC1,C2の値として決定する(ステップS114)。   When the measured value and the calculated value of ESR for each sampling frequency substantially coincide (in the case of YES in step S110), the CPU 102 uses the values at that time as the resistances R1, R3, inductance L1, capacitance C1, of the equivalent circuit model. The value is determined as the value of C2 (step S114).

以上が最適化処理である。   The above is the optimization process.

その後、CPU102は、ユーザが入力する所定周波数のインピーダンス絶対値の測定値を受付ける(ステップS116)。ユーザは、あらかじめ対象とするコンデンサについて、1つの所定周波数におけるインピーダンス絶対値を測定しておき、キーボード116およびマウス114を用いて入力する。   Thereafter, the CPU 102 accepts the measurement value of the impedance absolute value of the predetermined frequency input by the user (step S116). The user measures the impedance absolute value at one predetermined frequency in advance with respect to the target capacitor and inputs it using the keyboard 116 and the mouse 114.

すると、CPU102は、インダクタンスL2を計算する(ステップS118)。CPU102は、上述のステップで決定された抵抗R1,R2,R3,インダクタンスL1およびキャパシタンスC1の値と所定周波数のインピーダンス絶対値を用いて、式(1)からインダクタンスL2を計算できる。   Then, the CPU 102 calculates the inductance L2 (Step S118). The CPU 102 can calculate the inductance L2 from the equation (1) using the values of the resistors R1, R2, R3, the inductance L1 and the capacitance C1 determined in the above steps and the impedance absolute value of a predetermined frequency.

最終的に、CPU102は、抵抗R1,R2,R3,R4インダクタンスL1,L2,キャパシタンスC1,C2の値をディスプレイ118等に出力する(ステップS120)。   Finally, the CPU 102 outputs the values of the resistors R1, R2, R3, R4, inductances L1, L2, and capacitances C1, C2 to the display 118 or the like (step S120).

上述のステップにより、対象とするコンデンサの等価回路モデルが導出できる。   By the above steps, an equivalent circuit model of the target capacitor can be derived.

なお、サンプル周波数毎のESRの測定値と略一致するまで、抵抗R1,R3インダクタンスL1,キャパシタンスC1,C2の値を変更していく手法の一例として、非線形最小二乗法がある。非線形最小二乗法の代表的なアルゴリズムとして、ニュートン法、パターン法およびガウス−ニュートン法などが知られている。   Note that as an example of a method of changing the values of the resistors R1, R3, inductance L1, and capacitances C1, C2 until they substantially coincide with the measured values of ESR for each sample frequency, there is a nonlinear least square method. Newton's method, pattern method, Gauss-Newton method and the like are known as typical algorithms of the nonlinear least square method.

図4は、この発明の実施の形態1に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。   FIG. 4 is a diagram comparing frequency characteristics with measured values when the equivalent circuit model according to the first embodiment of the present invention is applied to a polymer organic semiconductor solid electrolytic capacitor.

図4(a)は、ESRの周波数特性について比較した図である。   FIG. 4A is a diagram comparing the frequency characteristics of ESR.

図4(b)は、インピーダンス絶対値の周波数特性について比較した図である。   FIG. 4B is a diagram comparing frequency characteristics of impedance absolute values.

図4(a),図4(b)を参照して、本発明の実施の形態1に従う等価回路モデルを用いた場合には、ESRの周波数特性およびインピーダンス絶対値の周波数特性のいずれも、測定値と略一致させることができる。   4 (a) and 4 (b), when the equivalent circuit model according to the first embodiment of the present invention is used, both the frequency characteristics of ESR and the frequency characteristics of impedance absolute value are measured. The value can be substantially matched.

図5は、他の等価回路モデルの一例を示した図である。   FIG. 5 is a diagram showing an example of another equivalent circuit model.

この発明の実施の形態1に従う等価回路モデルとしては、図5に示すように、図1の蓄電部に相当する回路10に抵抗R5とキャパシタンスC3とを直列接続した第3の直列回路13を並列に接続したものである。   As an equivalent circuit model according to the first embodiment of the present invention, as shown in FIG. 5, a third series circuit 13 in which a resistor R5 and a capacitance C3 are connected in series to a circuit 10 corresponding to the power storage unit of FIG. Is connected to.

なお、プログラムが記憶される記録媒体としては、CD−ROM、ハードディスクに限られず、フレキシブルディスク、カセットテープ、光ディスク(MO(Magnetic Optical
Disc)/MD(Mini Disc)/DVD(Digital Versatile Disc))、ICカード(メモリカードを含む)、光カード、マスクROM、EPROM、EEPROM、フラッシュROMなどの半導体メモリ等の固定的にプログラムを担持する媒体でもよい。
The recording medium for storing the program is not limited to a CD-ROM or a hard disk, but a flexible disk, a cassette tape, an optical disk (MO (Magnetic Optical
Disc) / MD (Mini Disc) / DVD (Digital Versatile Disc)), IC card (including memory card), optical card, mask ROM, EPROM, EEPROM, flash ROM, semiconductor memory, etc. It may be a medium to be used.

[実施の形態2]
この発明の実施の形態2に従うコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるプログラムについて説明する。
[Embodiment 2]
A program for causing a computer to execute simulation of electrical characteristics of an electric circuit having a capacitor according to the second embodiment of the present invention will be described.

図6は、この発明の実施の形態2に従うコンデンサを有する電気回路の一例である。   FIG. 6 is an example of an electric circuit having a capacitor according to the second embodiment of the present invention.

図6(a)は、電源デカップリング回路の構成図である。   FIG. 6A is a configuration diagram of a power supply decoupling circuit.

図6(b)は、電源デカップリング回路の回路モデルである。   FIG. 6B is a circuit model of the power supply decoupling circuit.

電源デカップリング回路は、電源のノイズフィルタとして一般的に用いられる回路である。図6(a)は、2つのコンデンサによって構成された電源デカップリング回路である。   The power supply decoupling circuit is a circuit generally used as a power supply noise filter. FIG. 6A shows a power supply decoupling circuit composed of two capacitors.

図6(b)は、図6(a)に示す電源デカップリング回路から、図1に示す等価回路モデルを用いて、回路モデルを構成したものである。   FIG. 6B shows a circuit model configured from the power supply decoupling circuit shown in FIG. 6A using the equivalent circuit model shown in FIG.

図7は、この発明の実施の形態2に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。   FIG. 7 is a flowchart of a program for simulating an electric circuit having a capacitor according to the second embodiment of the present invention.

処理を実行するコンピュータについての詳細な説明は、上述したので省略する。   The detailed description of the computer that executes the process has been described above, and will be omitted.

ユーザは、あらかじめ、この発明の実施の形態1に従うプログラム等により、図6(a)に示すコンデンサ204,206の等価回路モデルを導出しておく。   The user derives in advance an equivalent circuit model of the capacitors 204 and 206 shown in FIG. 6A by a program according to the first embodiment of the present invention.

図7を参照して、CPU102は、ユーザが入力する電気回路の回路モデルを受付ける(ステップS200)。ユーザは、キーボード116およびマウス114を用いてディスプレイ118において図6(b)に示すような回路モデルを構成する。   Referring to FIG. 7, CPU 102 receives a circuit model of an electric circuit input by a user (step S200). The user configures a circuit model as shown in FIG. 6B on the display 118 using the keyboard 116 and the mouse 114.

次に、CPU102は、回路モデルの各要素の定数値を受付ける(ステップS202)。ユーザは、キーボード116およびマウス114を用いて、図6(b)に示す抵抗R41,R42,R43,R44,インダクタンスL41,L42,キャパシタンスC41,C42,抵抗R51,R52,R53,R54,インダクタンスL51,L52,キャパシタンスC51,C52の値を入力する。   Next, the CPU 102 receives a constant value of each element of the circuit model (step S202). The user uses the keyboard 116 and the mouse 114 to have resistors R41, R42, R43, R44, inductances L41, L42, capacitances C41, C42, resistors R51, R52, R53, R54, an inductance L51, shown in FIG. The values of L52 and capacitances C51 and C52 are input.

さらに、CPU102は、シミュレーションの初期条件を受付ける(ステップS204)。ユーザは、キーボード116およびマウス114を用いて、所望する電気的特性を求めるための周波数範囲や入力信号波形等を初期条件として入力する。   Further, the CPU 102 accepts initial conditions for simulation (step S204). The user uses the keyboard 116 and mouse 114 to input a frequency range for obtaining desired electrical characteristics, an input signal waveform, and the like as initial conditions.

例えば、図6(b)において、電源側から負荷側への周波数伝達特性をシミュレーションしたい場合には、電源側から印加する信号の周波数範囲を初期条件として入力する。   For example, in FIG. 6B, when it is desired to simulate the frequency transfer characteristic from the power source side to the load side, the frequency range of the signal applied from the power source side is input as an initial condition.

CPU102は、受付けた回路モデルおよび初期条件より電気的特性を計算する(ステップS206)。なお、計算手法としては、キルヒホッフの法則に基づく節点解析法が知られている。   CPU 102 calculates electrical characteristics from the accepted circuit model and initial conditions (step S206). As a calculation method, a nodal analysis method based on Kirchhoff's law is known.

その後、CPU102は、計算により得られた電気的特性をディスプレイ118等に出力する(ステップS208)。   Thereafter, the CPU 102 outputs the electrical characteristics obtained by the calculation to the display 118 or the like (step S208).

なお、ユーザは、計算により得られた電気的特性を電子データとして、ハードディスク108等に記憶することも可能である。   Note that the user can also store the electrical characteristics obtained by the calculation in the hard disk 108 or the like as electronic data.

上述のステップにより、コンデンサの等価回路モデルを用いて対象とする電気回路の電気的特性をシミュレーションすることができる。   Through the above-described steps, the electrical characteristics of the target electric circuit can be simulated using the equivalent circuit model of the capacitor.

[実施の形態3]
この発明の実施の形態3に従うコンデンサの良否を判断する装置について説明する。
[Embodiment 3]
An apparatus for determining the quality of a capacitor according to the third embodiment of the present invention will be described.

図8は、この発明の実施の形態3に従うコンデンサの良否を判断する装置の概略構成図である。   FIG. 8 is a schematic configuration diagram of an apparatus for determining the quality of a capacitor according to the third embodiment of the present invention.

コンデンサの良否を判断する装置は、マイクロコンピュータ100と、マウス114と、キーボード116と、ディスプレイ118と、測定部150とを備える。   The apparatus for determining whether or not a capacitor is good includes a microcomputer 100, a mouse 114, a keyboard 116, a display 118, and a measurement unit 150.

マイクロコンピュータ100と、マウス114と、キーボード116と、ディスプレイ118は上述したものと同様であるので詳細な説明は省略する。   Since the microcomputer 100, the mouse 114, the keyboard 116, and the display 118 are the same as those described above, detailed description thereof is omitted.

測定部150は、CPU102からの指令に応じて、任意のサンプル周波数におけるESRおよびインピーダンス絶対値を測定し、その測定データをRAM106へ転送する。測定部150は、印加交流電圧波形と交流電流波形とをベクトル演算してESRおよびインピーダンス絶対値を測定するが、周知技術であるため詳細な説明は省略する。   The measuring unit 150 measures the ESR and the absolute impedance value at an arbitrary sample frequency in response to a command from the CPU 102, and transfers the measurement data to the RAM 106. The measurement unit 150 performs vector calculation on the applied AC voltage waveform and the AC current waveform to measure the ESR and the impedance absolute value, but since it is a well-known technique, a detailed description thereof is omitted.

この発明の実施の形態3において、コンデンサの等価回路モデルとして図1に示す等価回路モデルを採用する。   In Embodiment 3 of the present invention, the equivalent circuit model shown in FIG. 1 is adopted as the equivalent circuit model of the capacitor.

図9は、この発明の実施の形態3に従うコンデンサの良否を判断するプログラムのフローチャートである。   FIG. 9 is a flowchart of a program for determining the quality of a capacitor according to the third embodiment of the present invention.

図9を参照して、CPU102は、ユーザが入力する等価回路モデルを受付ける。ユーザは、キーボード116およびマウス114を用いて等価回路モデルを決定する(ステップS400)。   Referring to FIG. 9, CPU 102 accepts an equivalent circuit model input by the user. The user determines an equivalent circuit model using the keyboard 116 and the mouse 114 (step S400).

さらに、CPU102は、ユーザが入力する決定した等価回路モデルの各要素についての基準値および許容範囲を受付ける(ステップS402)。ユーザは、キーボード116およびマウス114を用いて、抵抗R1,R2,R3,R4,インダクタンスL1,L2,キャパシタンスC1,C2の基準値および良品であると判断できる許容範囲を入力する。   Further, the CPU 102 receives a reference value and an allowable range for each element of the determined equivalent circuit model input by the user (step S402). Using the keyboard 116 and the mouse 114, the user inputs the reference values of the resistors R1, R2, R3, R4, the inductances L1, L2, and the capacitances C1, C2 and an allowable range that can be determined to be a non-defective product.

次に、測定部150はCPU102からの指令に応じて、複数のサンプル周波数毎に製品のESRを測定し(ステップS404)、そのデータをRAM106へ転送する。   Next, the measurement unit 150 measures the ESR of the product for each of a plurality of sample frequencies in response to a command from the CPU 102 (step S404), and transfers the data to the RAM 106.

さらに、測定部150はCPU102からの指令に応じて、所定周波数の製品のインピーダンス絶対値を測定し(ステップS406)、そのデータをRAM106へ転送する。   Further, the measurement unit 150 measures the absolute value of the impedance of a product having a predetermined frequency in response to a command from the CPU 102 (step S406), and transfers the data to the RAM 106.

CPU102は、製品の等価回路モデルを導出する(ステップS408)。このステップは、この発明の実施の形態1における、図3に示すステップS106,S108,S110,S112,S114,S116,S118,S120と同様であるので、詳細な説明は省略する。   The CPU 102 derives an equivalent circuit model of the product (step S408). Since this step is the same as steps S106, S108, S110, S112, S114, S116, S118, and S120 shown in FIG. 3 in the first embodiment of the present invention, detailed description thereof is omitted.

その後、CPU102は、導出した抵抗R1,R2,R3,R4,インダクタンスL1,L2,キャパシタンスC1,C2が、それぞれ基準値から許容範囲内であるか否かを判断する(ステップS410)。   Thereafter, the CPU 102 determines whether or not the derived resistors R1, R2, R3, R4, inductances L1, L2, and capacitances C1, C2 are within an allowable range from the reference value (step S410).

すべての値が基準値から許容範囲内にある場合(ステップS410においてYESの場合)には、CPU102は、当該製品を「良品」であると判断する(ステップS412)。   If all values are within the allowable range from the reference value (YES in step S410), CPU 102 determines that the product is “good” (step S412).

一方、いずれかの値が基準値から許容範囲内にない場合(ステップS410においてNOの場合)には、CPU102は、当該製品を「不良品」であると判断する(ステップS414)。   On the other hand, if any value is not within the allowable range from the reference value (NO in step S410), CPU 102 determines that the product is a “defective product” (step S414).

上述のように、サンプリング周波数毎のESRから導出される等価回路モデルを用いて製品の良否判断ができる。   As described above, the quality of the product can be determined using the equivalent circuit model derived from the ESR for each sampling frequency.

なお、この発明の実施の形態4においては、測定部150を備えたコンピュータ100で構成された装置を説明したが、これに限られることはなく、ユーザが製品のESRおよびインピーダンス絶対値を測定した後、同様の処理を行う装置に当該データを入力してもよい。   In the fourth embodiment of the present invention, an apparatus composed of the computer 100 provided with the measuring unit 150 has been described. Thereafter, the data may be input to a device that performs the same processing.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

この発明の実施の形態1に従う等価回路モデルを示した図である。It is the figure which showed the equivalent circuit model according to Embodiment 1 of this invention. この発明の実施の形態1に従うプログラムを実行するコンピュータの概略構成図である。It is a schematic block diagram of the computer which executes the program according to Embodiment 1 of this invention. この発明の実施の形態1に従う等価回路モデルを導出するプログラムのフローチャートである。It is a flowchart of the program which derives | leads-out the equivalent circuit model according to Embodiment 1 of this invention. この発明の実施の形態1に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。It is the figure which compared the frequency characteristic at the time of applying the equivalent circuit model according to Embodiment 1 of this invention to a polymer organic semiconductor solid electrolytic capacitor with a measured value. 他の等価回路モデルの一例を示した図である。It is the figure which showed an example of the other equivalent circuit model. この発明の実施の形態2に従うコンデンサを有する電気回路の一例である。It is an example of the electric circuit which has a capacitor | condenser according to Embodiment 2 of this invention. この発明の実施の形態2に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。It is a flowchart of the program which performs the simulation of the electric circuit which has a capacitor | condenser according to Embodiment 2 of this invention. この発明の実施の形態3に従うコンデンサの良否を判断する装置の概略構成図である。It is a schematic block diagram of the apparatus which judges the quality of the capacitor | condenser according to Embodiment 3 of this invention. この発明の実施の形態3に従うコンデンサの良否を判断するプログラムのフローチャートである。It is a flowchart of the program which judges the quality of the capacitor | condenser according to Embodiment 3 of this invention. 従来の3素子等価回路モデルである。It is a conventional three-element equivalent circuit model. 従来の3素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。It is the figure which compared the frequency characteristic at the time of applying the conventional 3 element equivalent circuit model to a polymer organic semiconductor solid electrolytic capacitor with a measured value.

符号の説明Explanation of symbols

10,70a,70b 蓄電部に対応する回路、
20,80a,80b 端子部に対応する回路、
100 コンピュータ、
102 CPU、
104 ROM、
106 RAM、
108 ハードディスク(HDD)、
110 CD−ROMドライブ、
112 CD−ROM、
114 マウス、
116 キーボード、
118 ディスプレイ、
120 バス、
150 測定部、
200 電源、
202 線路、
204,206コンデンサ、
R1,R2,R3,R4,R10,R41,R42,R43,R44,R51,R52,R53 R54 抵抗、
L1,L2,L10,L41,L42,L51,L52 インダクタンス、
C1,C2,C10,C41,C42,C51,C52 キャパシタンス。
10, 70a, 70b A circuit corresponding to the power storage unit,
20, 80a, 80b circuit corresponding to the terminal part,
100 computers,
102 CPU,
104 ROM,
106 RAM,
108 hard disk (HDD),
110 CD-ROM drive,
112 CD-ROM,
114 mice,
116 keyboard,
118 display,
120 buses,
150 measuring section,
200 power supply,
202 tracks,
204,206 capacitors,
R1, R2, R3, R4, R10, R41, R42, R43, R44, R51, R52, R53 R54 resistors,
L1, L2, L10, L41, L42, L51, L52 Inductance,
C1, C2, C10, C41, C42, C51, C52 Capacitance.

Claims (15)

印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルであって、
前記等価回路モデルは、蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含む、等価回路モデルを、導出するためにコンピュータを、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける受付手段、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を最適化する最適化手段、
として機能させるための等価回路モデル導出プログラムを記録したコンピュータ読取り可能な記録媒体。
An equivalent circuit model of a storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal,
The equivalent circuit model includes a first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit,
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series,
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a computer for deriving an equivalent circuit model including a third resistor and a second capacitance connected in series to the third resistor.
Receiving means for receiving a frequency characteristic of a real part of a measured impedance of the storage element;
The first, second and third resistors, the first inductance, and the first so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. And an optimization means for optimizing the respective values of the second capacitance,
A computer-readable recording medium on which an equivalent circuit model deriving program for functioning as a computer is recorded.
前記第2の回路は、第2のインダクタンスと、前記第2のインダクタンスに直列に接続された第4の抵抗とを含む、請求項1に記載の等価回路モデル導出プログラムを記録したコンピュータ読取り可能な記録媒体。 The computer-readable recording the equivalent circuit model derivation program according to claim 1, wherein the second circuit includes a second inductance and a fourth resistor connected in series to the second inductance. recoding media. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムであって、
前記等価回路モデルは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記プログラムは、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させるためのプログラム。
A program for causing a computer to derive an equivalent circuit model of a storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal,
The equivalent circuit model is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series,
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The program is
Receiving the frequency characteristic of the real part of the measured impedance of the storage element;
The first, second and third resistors, the first inductance, and the first so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. And a program for causing the computer to execute a step of optimizing each value of the second capacitance.
前記最適化するステップは、
前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、
前記変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2のステップと、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第1および第2のステップを繰返す第3のステップとからなる、請求項3に記載のコンピュータに実行させるためのプログラム。
Said optimizing step comprises:
A first step of changing respective values of the first, second and third resistors, the first inductance and the first and second capacitances;
A second frequency characteristic for calculating a frequency characteristic of a real part of an equivalent impedance of the equivalent circuit model using the changed values of the first, second and third resistors, the first inductance, and the first and second capacitances; And the steps
The third step of repeating the first step and the second step until the frequency characteristic of the real part of the calculated equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element. A program for causing the computer described in 3 to be executed.
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであって、
前記等価回路モデルは、蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記プログラムは、
前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを受付けるステップと、
シミュレーション条件を受付けるステップと、
前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算するステップと、
前記計算された電気的特性を出力するステップとをコンピュータに実行させる、コンピュータに実行させるためのプログラム。
Simulation of electrical characteristics of the electric circuit having the electric storage element using an equivalent circuit model of the electric storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal A program for causing a computer to execute
The equivalent circuit model includes a first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit,
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The program is
Receiving a circuit model of the electrical circuit including an equivalent circuit model of the storage element;
Accepting simulation conditions;
Calculating the electrical characteristics based on a circuit model and simulation conditions of the electrical circuit;
A program for causing a computer to execute the step of outputting the calculated electrical characteristics.
請求項3〜5のいずれか1項に記載のプログラムを記録したコンピュータ読取り可能な記録媒体。 The computer-readable recording medium which recorded the program of any one of Claims 3-5. 印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であって、
前記等価回路モデルは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記方法は、
演算手段が、前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを受付けるステップと、
演算手段が、前記所望の電気的特性を計算するステップと、
演算手段が、前記電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するように前記第1および第2の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化するステップと、
前記最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値に基づいて、前記蓄電素子が設計されるステップとからなる、蓄電素子を設計する方法。
The electrical characteristics of the electrical circuit having the storage element are desired by using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal. A method of designing a storage element so as to have the electrical characteristics of
The equivalent circuit model is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The method
Calculating means for receiving a circuit model of the electric circuit including an equivalent circuit model of the electricity storage element;
Calculating means for calculating the desired electrical characteristics;
A step of optimizing the respective values of the first and second resistors, the inductance, and the capacitance so that an electric characteristic of a circuit model of the electric circuit substantially matches the desired electric characteristic; When,
And a step of designing the power storage device based on the optimized first, second and third resistances, first inductance, and first and second capacitance values, respectively. How to design.
前記最適化するステップは、
演算手段が、前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、
演算手段が、前記変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて前記電気回路の回路モデルの電気的特性を計算する第2のステップと、
演算手段が、前記計算された電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するまで前記第1および第2のステップを繰返す第3のステップとからなる、請求項7に記載の蓄電素子を設計する方法。
Said optimizing step comprises:
A first step of calculating means for changing respective values of the first, second and third resistors, the first inductance, and the first and second capacitances;
The computing means calculates the electrical characteristics of the circuit model of the electrical circuit using the changed values of the first, second and third resistances, the first inductance, and the first and second capacitances. Two steps,
The calculation means comprises a third step in which the first and second steps are repeated until an electric characteristic of the calculated circuit model of the electric circuit substantially matches the desired electric characteristic. A method for designing the electricity storage device described in 1.
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法であって、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記方法は、
測定手段が、前記蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、
演算手段が、前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を最適化するステップと、
演算手段が、前記最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば前記蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法。
A method for judging pass / fail of a storage element using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal,
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The method
Measuring means, obtaining the frequency characteristics of the real part of the measured impedance of the electricity storage element;
The computing means is configured to provide the first, second and third resistors, the first inductance so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. And optimizing the respective values of the first and second capacitances;
If the calculation means has values of the optimized first, second and third resistors, first inductance, and first and second capacitances within predetermined ranges, the storage element is selected. A method for judging whether or not a power storage element is good, comprising a step of judging that the product is good.
前記最適化するステップは、
演算手段が、前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を変化させる第1のステップと、
演算手段が、前記変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2のステップと、
演算手段が、前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第1および第2のステップを繰返す第3のステップとからなる、請求項9に記載の蓄電素子の良否を判断する方法。
Said optimizing step comprises:
A first step in which computing means changes values of the first, second and third resistors, the first inductance, and the first and second capacitances;
The computing means uses the changed values of the first, second and third resistances, the first inductance, and the first and second capacitances to calculate the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model. A second step of calculating;
From the third step, the arithmetic means repeats the first and second steps until the frequency characteristic of the real part of the calculated equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element. The method of judging the quality of the electrical storage element of Claim 9.
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置であって、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記装置は、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置。
An apparatus for deriving an equivalent circuit model of a storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal,
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The device is
Means for receiving the frequency characteristic of the real part of the measured impedance of the storage element;
The first, second and third resistors, the first inductance, and the first so that the frequency characteristic of the real part of the equivalent impedance of the equivalent circuit model substantially matches the frequency characteristic of the real part of the measured impedance. And means for deriving an equivalent circuit model comprising means for optimizing respective values of the second capacitance.
前記最適化する手段は、
前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を変化させる第1の手段と、
前記変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2の手段と、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第1および第2の手段を繰返す第3の手段とからなる、請求項11に記載の等価回路モデルを導出する装置。
The means for optimizing is
First means for changing respective values of the first, second and third resistors, the first inductance and the first and second capacitances;
A second frequency characteristic for calculating a frequency characteristic of a real part of an equivalent impedance of the equivalent circuit model using the changed values of the first, second and third resistors, the first inductance, and the first and second capacitances; Means of
3. A third means that repeats the first and second means until the frequency characteristic of the real part of the calculated equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element. An apparatus for deriving the equivalent circuit model according to 11.
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であって、
前記等価回路モデルは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記装置は、
前記等価回路モデルを含んだ前記電気回路の回路モデルを受付ける手段と、
シミュレーション条件を受付ける手段と、
前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算する手段と、
前記計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置。
Simulate the electrical characteristics of an electrical circuit having a storage element using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal A device,
The equivalent circuit model is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The device is
Means for receiving a circuit model of the electrical circuit including the equivalent circuit model;
Means for accepting simulation conditions;
Means for calculating the electrical characteristics based on a circuit model and simulation conditions of the electrical circuit;
An apparatus for simulating electrical characteristics, comprising: means for outputting the calculated electrical characteristics.
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置であって、
前記等価回路モデルは、
蓄電部に対応する第1の回路と、前記第1の回路に直列に接続され、端子部に対応する第2の回路とを備え、
前記第1の回路は、第1の直列回路と、該第1の直列回路の両端で該第1の直列回路と並列に接続した第2の直列回路とを備えた並列回路からなり、
前記第1の直列回路は、第1の並列回路と第2の並列回路とを直列に接続した直列回路を含み、
前記第1の並列回路は、第1の抵抗と、前記第1の抵抗に並列に接続された第1のインダクタンスとからなり、
前記第2の並列回路は、第2の抵抗と、前記第2の抵抗に並列に接続された第1のキャパシタンスとからなり、
前記第2の直列回路は、第3の抵抗と、前記第3の抵抗に直列に接続された第2のキャパシタンスとを含み、
前記装置は、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
前記電気回路の回路モデルの電気的特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するように前記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を最適化する手段と、
前記最適化された第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置。
An apparatus for judging pass / fail of a storage element using an equivalent circuit model of the storage element that changes so that the real part of the equivalent impedance substantially matches the real part of the measured impedance according to the frequency of the applied AC signal,
The equivalent circuit model is
A first circuit corresponding to the power storage unit, and a second circuit connected in series to the first circuit and corresponding to the terminal unit;
The first circuit comprises a parallel circuit comprising a first series circuit and a second series circuit connected in parallel with the first series circuit at both ends of the first series circuit;
The first series circuit includes a series circuit in which a first parallel circuit and a second parallel circuit are connected in series;
The first parallel circuit includes a first resistor and a first inductance connected in parallel to the first resistor;
The second parallel circuit comprises a second resistor and a first capacitance connected in parallel to the second resistor;
The second series circuit includes a third resistor and a second capacitance connected in series to the third resistor;
The device is
Means for receiving the frequency characteristic of the real part of the measured impedance of the storage element;
The first, second and third resistors, the first inductance, and the first so that the electrical characteristics of the circuit model of the electrical circuit substantially match the frequency characteristics of the real part of the measured impedance of the storage element . And means for optimizing the respective values of the second capacitance;
Means for determining that each of the optimized first, second and third resistances, first inductance, and first and second capacitances is a non-defective product within a predetermined range. A device for judging the quality of a storage element.
前記最適化する手段は、
前記記第1、第2および第3の抵抗、前記第1のインダクタンスならびに前記第1および第2のキャパシタンスのそれぞれの値を変化させる第1の手段と、
前記変化させた第1、第2および第3の抵抗、第1のインダクタンスならびに第1および第2のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第2の手段と、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第1および第2の手段を繰返す第3の手段とからなる、請求項14に記載の蓄電素子の良否を判断する装置。
The means for optimizing is
First means for changing respective values of the first, second and third resistors, the first inductance, and the first and second capacitances;
A second frequency characteristic for calculating a frequency characteristic of a real part of an equivalent impedance of the equivalent circuit model using the changed values of the first, second and third resistors, the first inductance, and the first and second capacitances; Means of
3. A third means that repeats the first and second means until the frequency characteristic of the real part of the calculated equivalent impedance substantially matches the frequency characteristic of the real part of the measured impedance of the storage element. 14. An apparatus for judging the quality of the electricity storage device according to 14.
JP2004220614A 2004-05-26 2004-07-28 RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE Expired - Fee Related JP4511272B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004220614A JP4511272B2 (en) 2004-07-28 2004-07-28 RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE
TW094109937A TWI276811B (en) 2004-05-26 2005-03-30 Recording medium with equivalent circuit model of storage element stored, recording medium for deriving program, deriving device, recording medium for simulation program, simulation device, design method, and method and device for deciding quality
US11/130,242 US20050267724A1 (en) 2004-05-26 2005-05-17 Record medium recording equivalent circuit model of electricity storage element, derivation program, record medium thereof, derivation apparatus, simulation program, record medium thereof, simulation apparatus, method of designing, method for conforming/nonconforming decision, and conforming/nonconforming decision apparatus
CN 200510074387 CN1702466B (en) 2004-05-26 2005-05-26 Capacitor with equivalent circuit model and its derivation method and device, emulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220614A JP4511272B2 (en) 2004-07-28 2004-07-28 RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE

Publications (2)

Publication Number Publication Date
JP2006038704A JP2006038704A (en) 2006-02-09
JP4511272B2 true JP4511272B2 (en) 2010-07-28

Family

ID=35903850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220614A Expired - Fee Related JP4511272B2 (en) 2004-05-26 2004-07-28 RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE

Country Status (1)

Country Link
JP (1) JP4511272B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283173A (en) * 2008-05-20 2009-12-03 Yokogawa Electric Corp Impedance characteristics evaluation method and impedance characteristics evaluation device
JP5475563B2 (en) 2010-06-15 2014-04-16 太陽誘電株式会社 Circuit constant analysis program and circuit constant analysis apparatus for multilayer chip capacitor
CN115221818A (en) * 2022-06-24 2022-10-21 成都华大九天科技有限公司 MOM capacitance parameter automatic extraction method and device, computer storage medium and electronic equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (en) * 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd Method for deriving equivalent circuit model of capacitor, simulator and storage medium
JP2003294793A (en) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd Inductor measuring tool for electronic part and its method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318770A (en) * 1989-06-16 1991-01-28 Hitoshi Kurebayashi Capacitance measuring instrument

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (en) * 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd Method for deriving equivalent circuit model of capacitor, simulator and storage medium
JP2003294793A (en) * 2002-03-29 2003-10-15 Matsushita Electric Ind Co Ltd Inductor measuring tool for electronic part and its method

Also Published As

Publication number Publication date
JP2006038704A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US5452225A (en) Method for defining and using a timing model for an electronic circuit
US5047971A (en) Circuit simulation
US6550050B2 (en) Method of designing semiconductor integrated circuit device, and apparatus for designing the same
US7559045B2 (en) Database-aided circuit design system and method therefor
JP4507421B2 (en) Passive element equivalent circuit model derivation method, simulator, and storage medium
US20030046045A1 (en) Method and apparatus for analysing and modeling of analog systems
JP4383251B2 (en) A recording medium in which an equivalent circuit model of a storage element is recorded, a derivation program, its recording medium, a derivation device, a simulation program, its recording medium, a simulation device, a design method, a quality determination method, and a quality determination device.
JP4511272B2 (en) RECORDING MEDIUM RECORDING EQUIVALENT CIRCUIT MODEL FOR STORAGE ELEMENT, RECORDING PROGRAM, RECORDING MEDIUM, derivation device, SIMULATION PROGRAM, RECORDING MEDIUM, SIMULATION DEVICE, DESIGN METHOD, GOOD / FAILURE JUDGING METHOD, AND GOOD / FAILURE JUDGING DEVICE
JP2004185374A (en) Crosstalk check method
US20050267724A1 (en) Record medium recording equivalent circuit model of electricity storage element, derivation program, record medium thereof, derivation apparatus, simulation program, record medium thereof, simulation apparatus, method of designing, method for conforming/nonconforming decision, and conforming/nonconforming decision apparatus
US20110185327A1 (en) Delay calculating method in semiconductor integrated circuit
US8079012B2 (en) Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device
US20120143582A1 (en) Characterization of nonlinear cell macro model for timing analysis
US6990420B2 (en) Method of estimating a local average crosstalk voltage for a variable voltage output resistance model
JP5103321B2 (en) Crosstalk noise determination method and program
CN111414724B (en) Circuit simulation optimization method
JP3296320B2 (en) Gate delay calculation device and recording medium recording gate delay calculation program
US7225420B2 (en) System and method for signal integrity testing of electronic circuits
US20030115558A1 (en) Optimisation of electronic system parameters
JPH07239865A (en) Logic simulator
US7707524B2 (en) Osculating models for predicting the operation of a circuit structure
US7043705B2 (en) Estimating current density parameters on signal leads of an integrated circuit
JP3948536B2 (en) Gate delay calculation device
JP6561472B2 (en) Program, method and apparatus for estimating delay of semiconductor integrated circuit
JP2006252574A (en) Crosstalk check method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4511272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees