JP4509826B2 - Inductor - Google Patents
Inductor Download PDFInfo
- Publication number
- JP4509826B2 JP4509826B2 JP2005058727A JP2005058727A JP4509826B2 JP 4509826 B2 JP4509826 B2 JP 4509826B2 JP 2005058727 A JP2005058727 A JP 2005058727A JP 2005058727 A JP2005058727 A JP 2005058727A JP 4509826 B2 JP4509826 B2 JP 4509826B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- layer
- semiconductor substrate
- transmission
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 664
- 239000000758 substrate Substances 0.000 claims description 233
- 239000004065 semiconductor Substances 0.000 claims description 161
- 239000003990 capacitor Substances 0.000 claims description 38
- 239000010410 layer Substances 0.000 description 297
- 238000010586 diagram Methods 0.000 description 34
- 230000000694 effects Effects 0.000 description 17
- 239000002356 single layer Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 10
- 239000000470 constituent Substances 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 2
- 101100168115 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) con-6 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明はインダクタに関する。 The present invention relates to an inductor.
図２０と図２１に従来のインダクタの一例を示す。 20 and 21 show an example of a conventional inductor.
図２０において、インダクタは伝送線路191、192、193、194によって構成され、伝送線路191及び193がスパイラル状であり、これらの間を伝送線路192が、接続点con1とcon3とにおいて、直列に接続している。伝送線路193の、接続点con3とは反対側の端は接続点con2において、伝送線路194に接続している。伝送線路191と192との間、及び、伝送線路193と194との間には絶縁層が介在している。また、キャパシタ195が、接続点con3において、インダクタに接続している。
In FIG. 20, the inductor is constituted by
図２１において、メアンダ状の伝送線路201が、接続点con1において、キャパシタ202と接続している。
In FIG. 21, a meander-
上記のインダクタとキャパシタとの組み合わせの等価回路は、図２に示したものと同様であり、インダクタとキャパシタによるＴ型回路として広く知られているものである。キャパシタの、インダクタに接続されていない側の端子をグランドに接続すれば、ローパスフィルタ（下記非特許文献１のp191 図5-1 (c)参照）として使用できる。また、ローパス型の整合回路としても広く用いられている。
An equivalent circuit of a combination of the above inductor and capacitor is the same as that shown in FIG. 2, and is widely known as a T-type circuit including an inductor and a capacitor. If the terminal of the capacitor that is not connected to the inductor is connected to the ground, it can be used as a low-pass filter (see p. 191 (c) of
しかし、図２０及び図２１からも分かるとおり、上記Ｔ型回路の構成には、サイズの大きなインダクタが２つ必要なため、高価な半導体基板上において、大きな面積を専有してしまうという問題があった。 However, as can be seen from FIG. 20 and FIG. 21, the configuration of the T-type circuit requires two large-sized inductors, and thus has a problem of occupying a large area on an expensive semiconductor substrate. It was.
本発明は上記の問題に鑑みてなされたものであり、本発明が解決しようとする課題は、従来に比べて少ない専有面積のインダクタを提供することである。 The present invention has been made in view of the above problems, and a problem to be solved by the present invention is to provide an inductor having a small area as compared with the prior art.
上記課題を解決するために、本発明においては、請求項１に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の第１の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の第２の出力部は該半導体基板上に形成されたキャパシタの１つの端子に接続することを特徴とするインダクタを構成する。
In order to solve the above problems , in the present invention, as described in
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, and a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the first transmission line The third transmission line has an overlapping portion along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The output part is connected to the input part of the second transmission line via a connection part, and the first output part of the second transmission line is connected to the input part of the third transmission line via a connection part And a second output portion of the second transmission line is connected to one terminal of a capacitor formed on the semiconductor substrate. That.
また、本発明においては、請求項２に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路及び第３の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第４の伝送線路とを構成要素とし、該第１の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第４の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該半導体基板上に形成されたキャパシタの第１の端子に接続し、該キャパシタの第２の端子は該第３の伝送線路の入力部に接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタを構成する。
In the present invention, as described in
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines and a third transmission line, and a fourth transmission line formed in a third layer overlapping the second layer opposite to the first layer, The first transmission line and the fourth transmission line have overlapping portions along the first and fourth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is the first of the capacitor formed on the semiconductor substrate. A second terminal of the capacitor is connected to an input of the third transmission line, and an output of the third transmission line is connected to the fourth transmission line. Constituting the inductor, characterized in that connected through the connecting portion to the input portion of the.
また、本発明においては、請求項３に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該半導体基板上に形成されたキャパシタの第１の端子に接続し、該キャパシタの第２の端子は該第３の伝送線路の入力部に接続することを特徴とするインダクタを構成する。
In the present invention, as described in claim 3 ,
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, and a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the first transmission line The third transmission line has an overlapping portion along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The output part is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is connected to a first terminal of a capacitor formed on the semiconductor substrate, The second terminal of the capacitor constitutes an inductor that is connected to the input portion of the third transmission line.
また、本発明においては、請求項４に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタを構成する。
In the present invention, as described in
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, and a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the first transmission line The third transmission line has an overlapping portion along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The output unit is connected to the input unit of the second transmission line via a connection unit, and the output unit of the second transmission line is connected to the input unit of the third transmission line via the connection unit. Configure the featured inductor.
また、本発明においては、請求項５に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路と、該第２の層内に形成された第４の伝送線路と、該第１の層内に形成された第５の伝送線路と、該第２の層内に形成された第６の伝送線路と、該第３の層内に形成された第７の伝送線路とを構成要素とし、該第１の伝送線路と該第２の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第２の伝送線路に沿って重なり部分を有し、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第３の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第３及び第４の伝送線路に沿って重なり部分を有し、該第３の伝送線路と該第５の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第３及び第５の伝送線路に沿って重なり部分を有し、該第５の伝送線路と該第６の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第５及び第６の伝送線路に沿って重なり部分を有し、該第５の伝送線路と該第７の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第５及び第６の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続し、該第４の伝送線路の出力部は該第５の伝送線路の入力部に接続部を介して接続し、該第５の伝送線路の出力部は該第６の伝送線路の入力部に接続部を介して接続し、該第６の伝送線路の出力部は該第７の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタを構成する。
In the present invention, as described in claim 5 ,
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer A second transmission line, a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and a second transmission line formed in the second layer. 4 transmission lines, a fifth transmission line formed in the first layer, a sixth transmission line formed in the second layer, and a third transmission line formed in the third layer. A seventh transmission line as a constituent element, and the first transmission line and the second transmission line are the first and second transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The first transmission line and the third transmission line have an overlapping portion along the transmission line, and the first transmission line and the third transmission line are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. transmission The third transmission line and the fourth transmission line have overlapping portions along a path, and the third transmission line and the fourth transmission line are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The third transmission line and the fifth transmission line have an overlapping portion along the line, and the third transmission line and the fifth transmission line are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The fifth transmission line and the sixth transmission line have overlapping portions along the line, and the fifth transmission line and the sixth transmission line are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The fifth transmission line and the seventh transmission line have an overlapping portion along the line, and the fifth transmission line and the seventh transmission line are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. And an output portion of the first transmission line is connected to an input portion of the second transmission line via a connection portion, and the second transmission line is connected to the input portion of the second transmission line. The output part of the line is connected to the input part of the third transmission line via a connection part, and the output part of the third transmission line is connected to the input part of the fourth transmission line via a connection part. The output part of the fourth transmission line is connected to the input part of the fifth transmission line via a connection part, and the output part of the fifth transmission line is connected to the input part of the sixth transmission line. And an output part of the sixth transmission line is connected to an input part of the seventh transmission line via a connection part.
また、本発明においては、請求項６に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、該第１の伝送線路と該第２の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第２の伝送線路に沿って重なり部分を有し、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部及び該第３の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタを構成する。
In the present invention, as described in claim 6 ,
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, and a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the first transmission line The second transmission line has an overlapping portion along the first and second transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The third transmission line has an overlapping portion along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The output unit constitutes an inductor that is connected to the input unit of the second transmission line and the input unit of the third transmission line via a connection unit.
また、本発明においては、請求項７に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第１の伝送線路の第１の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第１の伝送線路の第２の出力部は該半導体基板上に形成されたキャパシタの１つの端子に接続することを特徴とするインダクタを構成する。
In the present invention, as described in claim 7 ,
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, and a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the first transmission line The third transmission line has an overlapping portion along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The first output section is connected to the input section of the second transmission line via a connection section, and the output section of the second transmission line is connected to the input section of the third transmission line via a connection section. And a second output portion of the first transmission line is connected to one terminal of a capacitor formed on the semiconductor substrate. That.
また、本発明においては、請求項８に記載のように、
半導体基板上に形成されたインダクタであって、該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路と、該第３の層の該第２の層とは反対側に重なる第４の層内に形成された第４の伝送線路とを構成要素とし、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第２の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第２及び第４の伝送線路に沿って重なり部分を有し、該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタを構成する。
In the present invention, as described in claim 8 ,
An inductor formed on a semiconductor substrate, the first transmission line formed in the first layer on the semiconductor substrate, and the second layer formed in the second layer overlapping the first layer Two transmission lines, a third transmission line formed in a third layer overlapping the second layer on the opposite side of the first layer, and the second layer of the third layer And a fourth transmission line formed in a fourth layer overlapping the opposite side of the first transmission line, and the first transmission line and the third transmission line are perpendicular to the substrate surface of the semiconductor substrate. When viewed from one direction, the first and third transmission lines have overlapping portions, and the second transmission line and the fourth transmission line are perpendicular to the substrate surface of the semiconductor substrate. When viewed from a different direction, the second transmission line has an overlapping portion along the second and fourth transmission lines, and the output part of the first transmission line is connected to the input part of the second transmission line. The output section of the second transmission line is connected to the input section of the third transmission line via the connection section, and the output section of the third transmission line is connected to the input section of the fourth transmission line. An inductor is characterized in that it is connected to the input section through a connection section.
また、本発明においては、請求項９に記載のように、
上記伝送線路のうちの少なくとも２つが、上記半導体基板の基板面に垂直な方向から見たときに、該２つの伝送線路に沿って重なり部分を有し、該２つの伝送線路が、共にスパイラル形状を有するか、または、共にメアンダ形状を有することを特徴とする請求項１ないし８のいずれかに記載のインダクタを構成する。
In the present invention, as described in claim 9 ,
At least two of the transmission lines have overlapping portions along the two transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, and the two transmission lines are both spiral-shaped. having or constitute an inductor according to any one of
本発明の実施によって、従来に比べて少ない専有面積のインダクタを提供することが可能となる。 By implementing the present invention, it is possible to provide an inductor having a small area as compared with the prior art.
本発明の実施の形態においては、半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層とは異なる第２の層内に形成された第２の伝送線路とを構成要素とし、該第１の伝送線路と該第２の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第２の伝送線路に沿って細長い形状の重なり部分を有し、該第１の伝送線路と該第２の伝送線路とは直接あるいは他の回路を介して接続することを特徴とするインダクタを構成する。 In an embodiment of the present invention, a first transmission line formed in a first layer on a semiconductor substrate and a second transmission formed in a second layer different from the first layer. The first transmission line and the second transmission line are along the first and second transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The first transmission line and the second transmission line are connected directly or via another circuit to form an inductor.
以下、本発明を実施するための最良の形態を実施例によって詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail by way of examples.
（実施例１）
図１は、本発明の第１の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１の層内に形成された伝送線路（第１層の伝送線路と呼ぶ、以下同様）11、第２層の伝送線路12、第３層の伝送線路13を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３の層（第３層と呼ぶ、以下同様）、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
Example 1
FIG. 1 is a diagram for explaining a first embodiment of the present invention. In this embodiment, a transmission line (referred to as a first layer transmission line, hereinafter the same) 11 and a second
図１の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路11と伝送線路13とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 1A is a plan view of the configuration of this embodiment as viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The transmission line 11 and the
図１の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、バイアホールを用いない接続点の位置を含めて、図１の（a）におけるcon1〜con4によって示されている。伝送線路11の出力部は接続点con1において伝送線路12の入力部に接続し、伝送線路12の第１の出力部は接続点con2において伝送線路13の入力部に接続し、伝送線路12の第２の出力部は接続点con4において半導体基板上に形成されたキャパシタ15の１つの端子に接続している。また、伝送線路13の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路14の入力部に接続している。
FIG. 1B is a diagram in which the transmission lines of each layer are separately displayed, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 to con4 in FIG. 1A, including the positions of connection points that do not use via holes. The output part of the transmission line 11 is connected to the input part of the
伝送線路11と伝送線路13とはスパイラル（渦巻き）形状を有し、インダクタとして働き、この２つのインダクタが直列に接続し、その接続点にキャパシタ15が接続し、図２に示したＴ型回路を形成している。信号は伝送線路11の入力部から入力され、伝送線路14の出力部から出力される。
The transmission line 11 and the
なお、このＴ型回路の周囲にはグランドプレーン16が設けられている。
A
本実施例において、伝送線路11及び13が、それぞれ、請求項１に記載の第１及び第３の伝送線路に該当している。
In this embodiment, the
（実施例２）
図３は、本発明の第２の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路31、第２層の伝送線路32、33、第３層の伝送線路34を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 2)
FIG. 3 is a diagram for explaining a second embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first
図３の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路31と伝送線路34とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図３の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 3A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図３の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、バイアホールを用いない接続点の位置を含めて、図３の（a）におけるcon1〜con5によって示されている。伝送線路31の出力部は接続点con1において伝送線路32の入力部に接続し、伝送線路32の出力部は接続点con4においてキャパシタ36の第１の端子に接続し、半導体基板上に形成されたキャパシタ36の第２の端子はcon5において伝送線路33の入力部に接続し、伝送線路33の出力部は接続点con2において伝送線路34の入力部に接続している。また、伝送線路34の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路35の入力部に接続している。
FIG. 3B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 to con5 in FIG. 3A including the positions of connection points that do not use via holes. The output part of the
伝送線路31と伝送線路34とはスパイラル形状を有し、インダクタとして働き、この２つのインダクタがキャパシタ36を介して直列に接続し、図４に示した回路を形成している。信号は伝送線路31の入力部から入力され、伝送線路35の出力部から出力される。
The
なお、この回路の周囲にはグランドプレーン37が設けられている。
A
本実施例において、伝送線路31及び34が、それぞれ、請求項２に記載の第１及び第４の伝送線路に該当し、伝送線路32、キャパシタ36及び伝送線路33が請求項２に記載の第２の伝送線路、キャパシタ及び第３の伝送線路を構成している。
In the present embodiment, the
なお、伝送線路33を省いて、キャパシタ36の第２の端子を伝送線路34の入力部に接続しても、本実施例と同等の効果が得られる。
Even if the
（実施例３）
図５は、本発明の第３の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路51、第２層の伝送線路52、第３層の伝送線路53を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 3)
FIG. 5 is a diagram for explaining a third embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first
図５の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路51と伝送線路52とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路51と伝送線路53とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図５の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 5A is a plan view of the configuration of the present embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
本実施例が実施例１と異なる点は、伝送線路52もスパイラル形状を有し、同一専有面積において、実施例１に比べて高いインダクタンスを有することにある。
The difference of the present embodiment from the first embodiment is that the
図５の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、バイアホールを用いない接続点の位置を含めて、図５の（a）におけるcon1〜con4によって示されている。伝送線路51の出力部は接続点con1において伝送線路52の入力部に接続し、伝送線路52の第１の出力部は接続点con2において伝送線路53の入力部に接続し、伝送線路52の第２の出力部は接続点con4において半導体基板上に形成されたキャパシタ55の１つの端子に接続している。また、伝送線路53の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路54の入力部に接続している。
FIG. 5B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 to con4 in FIG. 5A, including the positions of connection points that do not use via holes. The output part of the
伝送線路51と伝送線路52と伝送線路53とはスパイラル形状を有し、インダクタとして働き、この２つのインダクタが直列に接続し、その接続点にキャパシタ55が接続し、図６に示したＴ型回路を形成している。信号は伝送線路51の入力部から入力され、伝送線路54の出力部から出力される。
The
なお、この回路の周囲にはグランドプレーン56が設けられている。
A
（実施例４）
図７は、本発明の第４の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路71、第２層の伝送線路72、第３層の伝送線路73を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
Example 4
FIG. 7 is a diagram for explaining a fourth embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first-
図７の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路71と伝送線路73とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図７の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 7A is a plan view of the configuration of the present embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図７の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図７の（a）におけるcon1〜con3によって示されている。伝送線路71の出力部は接続点con1において伝送線路72の入力部に接続し、伝送線路72の出力部は接続点con2において伝送線路73の入力部に接続している。また、伝送線路73の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路74の入力部に接続している。
FIG. 7B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 to con3 in FIG. The output part of the
本実施例が実施例１と異なる点は、キャパシタ15が回路構成のための要素となっていない点である。
This embodiment is different from the first embodiment in that the
伝送線路71と伝送線路73とはスパイラル形状を有し、インダクタとして働き、この２つのインダクタが直列に接続して１つのインダクタとなっている。信号は伝送線路71の入力部から入力され、伝送線路74の出力部から出力される。
The
なお、このインダクタの周囲にはグランドプレーン75が設けられている。
A
（実施例５）
図８は、本発明の第５の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路81、第２層の伝送線路82、第３層の伝送線路83を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 5)
FIG. 8 is a diagram for explaining a fifth embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first
図８の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路81と伝送線路82とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路81と伝送線路83とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図８の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 8A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
本実施例が実施例４と異なる点は、伝送線路82もスパイラル形状を有し、同一専有面積において、実施例４に比べて高いインダクタンスを有することにある。
The difference of the present embodiment from the fourth embodiment is that the
図８の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホールを通して行うことができる。そのような接続点の位置は、図８の（a）におけるcon1〜con3によって示されている。伝送線路81の出力部は接続点con1において伝送線路82の入力部に接続し、伝送線路82の出力部は接続点con2において伝送線路83の入力部に接続している。また、伝送線路83の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路84の入力部に接続している。
FIG. 8B is a diagram in which the transmission lines of each layer are separately displayed, and the connections between the transmission lines are represented by broken lines. Transmission lines can be connected through via holes provided in an insulating layer between layers. The position of such a connection point is indicated by con1 to con3 in FIG. The output part of the
本実施例が実施例３と異なる点は、キャパシタ55が回路構成のための要素となっていない点である。
The present embodiment is different from the third embodiment in that the
伝送線路81と伝送線路82と伝送線路83とはスパイラル形状を有し、インダクタとして働き、この２つのインダクタが直列に接続して１つのインダクタとなっている。信号は伝送線路81の入力部から入力され、伝送線路84の出力部から出力される。
The
なお、このインダクタの周囲にはグランドプレーン85が設けられている。
A
（実施例６）
図９は、本発明の第６の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路91、95、第２層の伝送線路92、94、96、第３層の伝送線路93、97を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 6)
FIG. 9 is a diagram for explaining a sixth embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes first-
図９の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路91と伝送線路92とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路91と伝送線路93とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路93と伝送線路94とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路93と伝送線路95とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路95と伝送線路96とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路95と伝送線路97とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有ている。なお、図９の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 9A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
本実施例の特徴は、第１層〜第３層に伝送線路を密に形成し、これによって、専有面積当たりのインダクタンスを高めている点にある。 The feature of this embodiment is that transmission lines are densely formed in the first to third layers, thereby increasing the inductance per occupied area.
図９の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホールを通して行うことができる。そのような接続点の位置は、図９の（a）におけるcon1〜con7によって示されている。伝送線路91の出力部は接続点con1において伝送線路92の入力部に接続し、伝送線路92の出力部は接続点con2において伝送線路93の入力部に接続し、伝送線路93の出力部は接続点con3において伝送線路94の入力部に接続し、伝送線路94の出力部は接続点con4において伝送線路95の入力部に接続し、伝送線路95の出力部は接続点con5において伝送線路96の入力部に接続し、伝送線路96の出力部は接続点con6において伝送線路97の入力部に接続している。また、伝送線路97の出力部は、接続点con7において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路98の入力部に接続している。
FIG. 9B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. Transmission lines can be connected through via holes provided in an insulating layer between layers. The positions of such connection points are indicated by con1 to con7 in FIG. The output part of the
伝送線路91〜97は、図９の（a）に示したように、直列接続した状態で、スパイラル形状を有し、１つのインダクタとして働く。信号は伝送線路91の入力部から入力され、伝送線路98の出力部から出力される。
As shown in FIG. 9A, the
なお、このインダクタの周囲にはグランドプレーン99が設けられている。
A
（実施例７）
図１０は、本発明の第７の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路101、第２層の伝送線路102、第３層の伝送線路103を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 7)
FIG. 10 is a diagram for explaining a seventh embodiment of the present invention. The present embodiment is configured on a semiconductor substrate (not shown), and includes a first-
図１０の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路101と伝送線路102とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路101と伝送線路103とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１０の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路101、102、103はスパイラル形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 10A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図１０の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図１０の（a）におけるcon1によって示されている。伝送線路101の出力部は、接続点con1において、伝送線路102の入力部及び伝送線路103の入力部に接続している。
FIG. 10B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The position of such a connection point is indicated by con1 in FIG. The output part of the
上記の接続によって、図１１に示したように、インダクタを構成要素としたＴ型回路が形成され、伝送線路101の入力部がポート１（図中、port1として示す、以下同様）となり、伝送線路102、103の出力部が、それぞれ、ポート２、３となる。信号はポート１から入力され、ポート２、３から出力される。
With the above connection, as shown in FIG. 11, a T-type circuit having an inductor as a component is formed, and the input section of the
（実施例８）
図１２は、本発明の第８の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路121、第３層の伝送線路122を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第１層の順に重なっており、第３層と第１層との間に第２層が介在する。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 8)
FIG. 12 is a diagram for explaining an eighth embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first-
図１２の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路121と伝送線路122とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１２の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路121、122はスパイラル形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 12A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図１２の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図１２の（a）におけるcon1〜con3によって示されている。伝送線路121の入力部と伝送線路122の入力部とは接続点con1において接続し、伝送線路121の出力部は接続点con2において第３層の伝送線路123の入力部に接続し、伝送線路122の出力部は、接続点con3において、第３層よりも半導体基板に近い（あるいは遠い）第４層の伝送線路124の入力部に接続している。
FIG. 12B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The position of such a connection point is indicated by con1 to con3 in FIG. The input part of the
上記の接続によって、図１３に示したように、インダクタを構成要素とした回路が形成され、伝送線路121、122の入力部がポート１となり、伝送線路123、124の出力部が、それぞれ、ポート２、３となる。信号はポート１から入力され、ポート２、３から出力される。
With the above connection, as shown in FIG. 13, a circuit having an inductor as a component is formed, the input portions of the
本実施例において、伝送線路121及び122が、それぞれ、請求項１に記載の第１及び第３の伝送線路に該当し、伝送線路121と伝送線路122とが上記接続部を介して接続している。
In the present embodiment, the
（実施例９）
図１４は、本発明の第９の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路141、第２層の伝送線路142を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層の順であってもよい。
Example 9
FIG. 14 is a diagram for explaining a ninth embodiment of the present invention. The present embodiment is configured on a semiconductor substrate (not shown), and includes a first-
図１４の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路141と伝送線路142とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１４の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路141、142はスパイラル形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 14A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図１４の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図１４の（a）におけるcon1によって示されている。伝送線路141の出力部は、con1において、伝送線路142の出力部と、第２層よりも半導体基板に近い（あるいは遠い）第３層の伝送線路143の入力部とに接続している。
FIG. 14B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The position of such a connection point is indicated by con1 in FIG. The output part of the
上記の接続によって、図１５に示したように、インダクタを構成要素とした回路が形成され、伝送線路141、142の入力部が、それぞれ、ポート１、２となり、伝送線路143の出力部が３となる。信号はポート１、２から入力され、ポート３から出力される。
With the above connection, as shown in FIG. 15, a circuit having an inductor as a component is formed. The input parts of the
本実施例において、伝送線路141及び142が、それぞれ、請求項１に記載の第１及び第３の伝送線路に該当し、伝送線路141と伝送線路142とが上記接続部を介して接続している。
In the present embodiment, the
（実施例１０）
図１６は、本発明の第１０の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路161、第２層の伝送線路162、第３層の伝送線路163を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 10)
FIG. 16 is a diagram for explaining a tenth embodiment of the present invention. The present embodiment is configured on a semiconductor substrate (not shown), and includes a first-
図１６の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路161と伝送線路162とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路161と伝送線路163とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１６の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路161、162、163はメアンダ形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 16A is a plan view of the configuration of the present embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図１６の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、バイアホールを用いない接続点の位置を含めて、図１６の（a）におけるcon1〜con3によって示されている。伝送線路161の第１の出力部は接続点con1において伝送線路162の入力部に接続し、伝送線路162の出力部は接続点con2において伝送線路163の入力部に接続し、伝送線路161の第２の出力部は、con3において、半導体基板上に形成されたキャパシタ164の１つの端子に接続している。上記の接続によって、図２に示したＴ型回路が構成される。信号は伝送線路161の入力部から入力され、伝送線路163の出力部から出力される。
FIG. 16B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 to con3 in FIG. 16A, including the positions of connection points that do not use via holes. The first output part of the
なお、このＴ型回路の周囲にはグランドプレーン165が設けられている。
A
本実施例における、メアンダ形状を有する伝送線路を、スパイラル形状を有する伝送線路で置き換え、該スパイラル形状を有する伝送線路のうちの少なくとも２つが、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有するようにしても、本実施例における効果と同様の効果が得られる。 In this embodiment, the transmission line having the meander shape is replaced with a transmission line having a spiral shape, and at least two of the transmission lines having the spiral shape are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. Even if it has an elongated overlapping portion along the transmission line, the same effect as in the present embodiment can be obtained.
（実施例１１）
図１７は、本発明の第１１の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路171、第２層の伝送線路172、第３層の伝送線路173を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層の順であってもよい。
(Example 11)
FIG. 17 is a diagram for explaining an eleventh embodiment of the present invention. This embodiment is configured on a semiconductor substrate (not shown), and includes a first
図１７の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路171と伝送線路172とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有し、伝送線路171と伝送線路173とは、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１７の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路171、172、173はメアンダ形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 17A is a plan view of the configuration of this embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. The
図１７の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図１７の（a）におけるcon1、con2によって示されている。伝送線路171の出力部は接続点con1において伝送線路172の入力部に接続し、伝送線路172の出力部は接続点con2において伝送線路173の入力部に接続している。上記の接続によって、１つのインダクタが構成される。信号は伝送線路171の入力部から入力され、伝送線路173の出力部から出力される。
FIG. 17B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1 and con2 in FIG. The output part of the
なお、このインダクタの周囲にはグランドプレーン174が設けられている。
A
（実施例１２）
図１８は、本発明の第１２の実施例を説明する図である。本実施例は、半導体基板（図示せず）上に構成され、第１層の伝送線路181、第２層の伝送線路182、第３層の伝送線路183、第４層の伝送線路184を構成要素としている。ここで、上記の層は、半導体基板に近い側から、第３層、第２層、第１層、第４層の順に重なっている。ただし、この順序は逆、すなわち、半導体基板に近い側から、第１層、第２層、第３層、第４層の順であってもよい。
(Example 12)
FIG. 18 is a diagram for explaining a twelfth embodiment of the present invention. In this embodiment, a first
図１８の（a）は、本実施例の構成を、半導体基板の基板面に垂直な方向から見た平面図であって、伝送線路181〜184の各々は、互いに、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有している。なお、図１８の（a）においては、各伝送線路を、その所在が明らかになるように、位置をずらして図示してあるが、下側の伝送線路が上側の伝送線路の下に隠れてしまうように重なっていてもよい。伝送線路181〜184はメアンダ形状を有し、インダクタとして働く。上記の重なり部分があるので、等価のインダクタを単層の伝送線路で構成した場合に比べて、インダクタの専有面積が減少し、本発明の効果が現れる。
FIG. 18A is a plan view of the configuration of the present embodiment viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. Each of the
図１８の（b）は、各層の伝送線路を別々に表示し、伝送線路どうしの接続を破線で表した図である。伝送線路どうしの接続は、層間の絶縁層に設けられたバイアホール中の導体を接続部とし、この接続部を介して行うことができる。そのような接続点の位置は、図１８の（a）におけるcon1、con2、con3によって示されている。伝送線路181の出力部は接続点con1において伝送線路182の入力部に接続し、伝送線路182の出力部は接続点con2において伝送線路183の入力部に接続し、伝送線路183の出力部は接続点con3において伝送線路184の入力部に接続している。上記の接続によって、１つのインダクタが構成される。信号は伝送線路181の入力部から入力され、伝送線路184の出力部から出力される。
FIG. 18B is a diagram in which the transmission lines of each layer are displayed separately, and the connections between the transmission lines are represented by broken lines. The transmission lines can be connected to each other through a connection portion that is a conductor in a via hole provided in an insulating layer between the layers. The positions of such connection points are indicated by con1, con2, and con3 in FIG. The output part of the
なお、このインダクタの周囲にはグランドプレーン185が設けられている。
A
本実施例におけるメアンダ形状を有する伝送線路をスパイラル形状を有する伝送線路で置き換え、該スパイラル形状を有する伝送線路のうちの少なくとも２つが、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有するようにしても、本実施例における効果と同様の効果が得られる。 When the transmission line having the meander shape in this embodiment is replaced with a transmission line having a spiral shape, when at least two of the transmission lines having the spiral shape are viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, Even if it has an elongated overlapping portion along the transmission line, the same effect as in the present embodiment can be obtained.
また、実施例１〜９におけるスパイラル形状を有する伝送線路をメアンダ形状を有する伝送線路で置き換え、該メアンダ形状を有する伝送線路のうちの少なくとも２つが、半導体基板の基板面に垂直な方向から見たときに、該伝送線路に沿って細長い形状の重なり部分を有するようにしても、それぞれの実施例における効果と同様の効果が得られる。 Further, the transmission line having a spiral shape in Examples 1 to 9 was replaced with a transmission line having a meander shape, and at least two of the transmission lines having the meander shape were viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. In some cases, the same effects as those of the respective embodiments can be obtained even if the overlapping portions of the elongated shape are formed along the transmission line.
なお、上記の実施例のすべてにおいて、半導体基板の基板面に垂直な方向から見たときに、伝送線路に沿って細長い形状の重なり部分を有する２つの伝送線路には、同一の向きに電流が流れるようになっている。このようにすることによって、インダクタのインダクタンスは、単層の場合と比較して、著しく増大する。 In all of the above embodiments, when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, two transmission lines having an elongated overlapping portion along the transmission line have currents in the same direction. It comes to flow. By doing so, the inductance of the inductor is remarkably increased compared to the case of a single layer.
図１９は、実施例４におけるインダクタ（図７に示す）のインダクタンスと、従来の、単層で形成したインダクタのインダクタンスとを実測によって比較した結果を示している。図中、前者を「図７タイプ」、後者を「従来タイプ」で表記してある。この場合、従来タイプのインダクタに比べて、図７タイプのインダクタは、伝送線路の合計長さは約２倍であるが、約３倍のインダクタンスを有していることが判る。このように、本発明の実施によって、伝送線路の合計長さの倍率に比例するとして計算されるインダクタンスよりも大きいインダクタンスが得られることも、本発明の著しい効果の１つである。 FIG. 19 shows a result of actual measurement comparing the inductance of the inductor (shown in FIG. 7) in Example 4 and the inductance of a conventional single-layer inductor. In the figure, the former is described as “FIG. 7 type” and the latter as “conventional type”. In this case, compared with the conventional type inductor, it can be seen that the total length of the transmission line of the inductor of FIG. 7 type is about twice, but has about three times the inductance. As described above, it is one of the remarkable effects of the present invention that the implementation of the present invention provides an inductance larger than the inductance calculated as being proportional to the magnification of the total length of the transmission line.
本発明に係るインダクタの構造を、図１、図３、図５、あるいは図１６に示すような構造とすることにより、専有面積を大幅に縮小したＴ型回路を実現できる。この場合の伝送線路部分は、図１８のような構成でも良い。このような構成とすることにより、例えば図２０、図２１に示すような従来の構造と比べると、伝送線路部分の面積を約半分あるいはそれ以下にすることが可能である。 By making the inductor according to the present invention a structure as shown in FIG. 1, FIG. 3, FIG. 5, or FIG. 16, a T-type circuit with a significantly reduced dedicated area can be realized. The transmission line portion in this case may be configured as shown in FIG. By adopting such a configuration, for example, the area of the transmission line portion can be reduced to about half or less as compared with the conventional structure as shown in FIGS.
さらに、開口部を持ったグランドプレーンを周囲に配置することにより、この開口部によってインダクタのＱ値を改善しつつ、グランドプレーンに電界や磁界を誘導することによって基板の影響を低減できる。さらには、このグランドプレーンを利用し、図１、図５あるいは図１６におけるキャパシタの、伝送線路とは接続していない端子とグランドプレーンとを接続することにより、容易にローパス型の回路が構成できる。 Furthermore, by arranging a ground plane having an opening in the periphery, the influence of the substrate can be reduced by inducing an electric field or a magnetic field in the ground plane while improving the Q value of the inductor by the opening. Furthermore, by using this ground plane, a low-pass circuit can be easily configured by connecting the terminal of the capacitor in FIG. 1, FIG. 5 or FIG. 16 that is not connected to the transmission line to the ground plane. .
また、図１、図３、図５あるいは図１６においてキャパシタをグランドプレーンの下に置くことにより、インダクタとキャパシタの寄生結合を低減できる。 Further, by placing the capacitor under the ground plane in FIG. 1, FIG. 3, FIG. 5, or FIG. 16, parasitic coupling between the inductor and the capacitor can be reduced.
さらには、図１０のような構造とすることにより、インダクタのみによるＴ型回路も構成できる。この場合、従来のインダクタに比べて、同じインダクタンスを有するインダクタの専有面積を約１/３にすることが可能である。換言すれば、同じ専有面積当たりのインダクタンスを３倍、あるいは、図１９と同様なことが起こって、３倍よりも大きくすることが可能である。 Furthermore, by adopting the structure as shown in FIG. 10, a T-type circuit using only an inductor can be configured. In this case, it is possible to reduce the area occupied by an inductor having the same inductance to about 1/3 compared to a conventional inductor. In other words, it is possible to increase the inductance per the same exclusive area by a factor of three, or the same thing as in FIG.
また、図１２や図１４に示す構造とすることにより、並列のインダクタの専有面積を削減できる。この場合、従来のインダクタに比べて、専有面積を約半分にすることが可能である。この回路は、信号分配器等に適する。 Further, by using the structure shown in FIGS. 12 and 14, the area occupied by the parallel inductors can be reduced. In this case, it is possible to halve the occupied area as compared with the conventional inductor. This circuit is suitable for a signal distributor or the like.
また、図９に示すような構造のインダクタとすることにより、同じインダクタンスでの比較において、従来に比べて専有面積の大幅な削減が可能である。 Further, by using the inductor having the structure as shown in FIG. 9, it is possible to significantly reduce the occupied area compared to the conventional case in comparison with the same inductance.
11：第１層の伝送線路、12：第２層の伝送線路、13：第３層の伝送線路、14：第４層の伝送線路、15：キャパシタ、16：グランドプレーン、31：第１層の伝送線路、32、33：第２層の伝送線路、34：第３層の伝送線路、35：第４層の伝送線路、36：キャパシタ、37：グランドプレーン、51：第１層の伝送線路、52：第２層の伝送線路、53：第３層の伝送線路、54：第４層の伝送線路、55：キャパシタ、56：グランドプレーン、71：第１層の伝送線路、72：第２層の伝送線路、73：第３層の伝送線路、74：第４層の伝送線路、75：グランドプレーン、81：第１層の伝送線路、82：第２層の伝送線路、83：第３層の伝送線路、84：第４層の伝送線路、85：グランドプレーン、91：第１層の伝送線路、92：第２層の伝送線路、93：第３層の伝送線路、94：第２層の伝送線路、95：第１層の伝送線路、96：第２層の伝送線路、97：第３層の伝送線路、98：第４層の伝送線路、99：グランドプレーン、101：第１層の伝送線路、102：第２層の伝送線路、103：第３層の伝送線路、121：第１層の伝送線路、122：第３層の伝送線路、123：第２層の伝送線路、124：第４層の伝送線路、141：第１層の伝送線路、142：第２層の伝送線路、143：第３層の伝送線路、161：第１層の伝送線路、162：第２層の伝送線路、163：第３層の伝送線路、164：キャパシタ、165：グランドプレーン、171：第１層の伝送線路、172：第２層の伝送線路、173：第３層の伝送線路、174：グランドプレーン、181：第１層の伝送線路、182：第２層の伝送線路、183：第３層の伝送線路、184：第２層の伝送線路、185：グランドプレーン、191、192、193、194：伝送線路、195：キャパシタ、201：伝送線路、202：キャパシタ。 11: first layer transmission line, 12: second layer transmission line, 13: third layer transmission line, 14: fourth layer transmission line, 15: capacitor, 16: ground plane, 31: first layer 32, 33: second layer transmission line, 34: third layer transmission line, 35: fourth layer transmission line, 36: capacitor, 37: ground plane, 51: first layer transmission line 52: second layer transmission line, 53: third layer transmission line, 54: fourth layer transmission line, 55: capacitor, 56: ground plane, 71: first layer transmission line, 72: second layer Layer transmission line, 73: third layer transmission line, 74: fourth layer transmission line, 75: ground plane, 81: first layer transmission line, 82: second layer transmission line, 83: third layer Layer transmission line, 84: fourth layer transmission line, 85: ground plane, 91: first layer transmission line, 92: second layer transmission line, 93: third layer transmission line, 94: second layer Layer transmission line 95: first layer transmission line, 96: second layer transmission line, 97: third layer transmission line, 98: fourth layer transmission line, 99: ground plane, 101: first layer transmission line, 102: second layer transmission line, 103: third layer transmission line, 121: first layer transmission line, 122: third layer transmission line, 123: second layer transmission line, 124: fourth layer 141: first layer transmission line, 142: second layer transmission line, 143: third layer transmission line, 161: first layer transmission line, 162: second layer transmission line, 163 : Transmission layer of the third layer, 164: capacitor, 165: ground plane, 171: transmission line of the first layer, 172: transmission line of the second layer, 173: transmission line of the third layer, 174: ground plane, 181 : Transmission layer of the first layer, 182: Transmission line of the second layer, 183: Transmission line of the third layer, 184: Transmission line of the second layer, 185: Ground plane, 191, 192, 193, 194: Transmission line 195: Capa Motor, 201: transmission line, 202: capacitor.
Claims (9)
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、
該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の第１の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の第２の出力部は該半導体基板上に形成されたキャパシタの１つの端子に接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and The third transmission line formed in the third layer that overlaps the opposite side of the first layer as a component,
The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output section of the first transmission line is connected to the input section of the second transmission line via a connection section, and the first output section of the second transmission line is connected to the input section of the third transmission line. The inductor is characterized in that the second output section of the second transmission line is connected to one terminal of a capacitor formed on the semiconductor substrate.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路及び第３の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第４の伝送線路とを構成要素とし、
該第１の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第４の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該半導体基板上に形成されたキャパシタの第１の端子に接続し、該キャパシタの第２の端子は該第３の伝送線路の入力部に接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line and a third transmission line formed in a second layer overlapping the first layer; The fourth transmission line formed in the third layer that overlaps the opposite side of the second layer to the first layer is a component,
The first transmission line and the fourth transmission line have overlapping portions along the first and fourth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is a first capacitor formed on the semiconductor substrate. The second terminal of the capacitor is connected to the input part of the third transmission line, and the output part of the third transmission line is connected to the input part of the fourth transmission line. Inductor characterized by being connected through.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、
該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該半導体基板上に形成されたキャパシタの第１の端子に接続し、該キャパシタの第２の端子は該第３の伝送線路の入力部に接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and The third transmission line formed in the third layer that overlaps the opposite side of the first layer as a component,
The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is a first capacitor formed on the semiconductor substrate. The inductor is characterized in that the second terminal of the capacitor is connected to the input portion of the third transmission line.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、
該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and The third transmission line formed in the third layer that overlaps the opposite side of the first layer as a component,
The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is connected to the input part of the third transmission line. An inductor characterized by being connected via
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路と、該第２の層内に形成された第４の伝送線路と、該第１の層内に形成された第５の伝送線路と、該第２の層内に形成された第６の伝送線路と、該第３の層内に形成された第７の伝送線路とを構成要素とし、
該第１の伝送線路と該第２の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第２の伝送線路に沿って重なり部分を有し、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第３の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第３及び第４の伝送線路に沿って重なり部分を有し、該第３の伝送線路と該第５の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第３及び第５の伝送線路に沿って重なり部分を有し、該第５の伝送線路と該第６の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第５及び第６の伝送線路に沿って重なり部分を有し、該第５の伝送線路と該第７の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第５及び第６の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続し、該第４の伝送線路の出力部は該第５の伝送線路の入力部に接続部を介して接続し、該第５の伝送線路の出力部は該第６の伝送線路の入力部に接続部を介して接続し、該第６の伝送線路の出力部は該第７の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and A third transmission line formed in a third layer overlapping the opposite side of the first layer, a fourth transmission line formed in the second layer, and in the first layer And the fifth transmission line formed in the second layer, the sixth transmission line formed in the second layer, and the seventh transmission line formed in the third layer,
The first transmission line and the second transmission line have overlapping portions along the first and second transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The third transmission line and the fourth transmission line have overlapping portions along the third and fourth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The third transmission line and the fifth transmission line have overlapping portions along the third and fifth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The fifth transmission line and the sixth transmission line are connected to the fifth and sixth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. And the fifth transmission line and the seventh transmission line are formed on the fifth and sixth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate. Have overlapping parts along,
The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is connected to the input part of the third transmission line. And the output section of the third transmission line is connected to the input section of the fourth transmission line via the connection section, and the output section of the fourth transmission line is connected to the fifth transmission line. Connected to the input portion of the sixth transmission line, the output portion of the fifth transmission line is connected to the input portion of the sixth transmission line via the connection portion, and the output portion of the sixth transmission line is An inductor connected to an input part of the seventh transmission line via a connection part.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、
該第１の伝送線路と該第２の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第２の伝送線路に沿って重なり部分を有し、該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部及び該第３の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and The third transmission line formed in the third layer that overlaps the opposite side of the first layer as a component,
The first transmission line and the second transmission line have overlapping portions along the first and second transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output section of the first transmission line is connected to the input section of the second transmission line and the input section of the third transmission line via a connection section.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路とを構成要素とし、
該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の第１の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第１の伝送線路の第２の出力部は該半導体基板上に形成されたキャパシタの１つの端子に接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and The third transmission line formed in the third layer that overlaps the opposite side of the first layer as a component,
The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The first output section of the first transmission line is connected to the input section of the second transmission line via a connection section, and the output section of the second transmission line is connected to the input section of the third transmission line. An inductor, wherein the second output portion of the first transmission line is connected to one terminal of a capacitor formed on the semiconductor substrate.
該半導体基板上の第１の層内に形成された第１の伝送線路と、該第１の層に重なる第２の層内に形成された第２の伝送線路と、該第２の層の該第１の層とは反対側に重なる第３の層内に形成された第３の伝送線路と、該第３の層の該第２の層とは反対側に重なる第４の層内に形成された第４の伝送線路とを構成要素とし、
該第１の伝送線路と該第３の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第１及び第３の伝送線路に沿って重なり部分を有し、該第２の伝送線路と該第４の伝送線路とは、該半導体基板の基板面に垂直な方向から見たときに、該第２及び第４の伝送線路に沿って重なり部分を有し、
該第１の伝送線路の出力部は該第２の伝送線路の入力部に接続部を介して接続し、該第２の伝送線路の出力部は該第３の伝送線路の入力部に接続部を介して接続し、該第３の伝送線路の出力部は該第４の伝送線路の入力部に接続部を介して接続することを特徴とするインダクタ。 An inductor formed on a semiconductor substrate,
A first transmission line formed in a first layer on the semiconductor substrate; a second transmission line formed in a second layer overlying the first layer; and A third transmission line formed in a third layer overlapping the opposite side of the first layer, and a fourth layer overlapping the opposite side of the third layer to the second layer; With the formed fourth transmission line as a component,
The first transmission line and the third transmission line have overlapping portions along the first and third transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate, The second transmission line and the fourth transmission line have overlapping portions along the second and fourth transmission lines when viewed from a direction perpendicular to the substrate surface of the semiconductor substrate,
The output part of the first transmission line is connected to the input part of the second transmission line via a connection part, and the output part of the second transmission line is connected to the input part of the third transmission line. And an output section of the third transmission line is connected to an input section of the fourth transmission line via a connection section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005058727A JP4509826B2 (en) | 2005-03-03 | 2005-03-03 | Inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005058727A JP4509826B2 (en) | 2005-03-03 | 2005-03-03 | Inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006245273A JP2006245273A (en) | 2006-09-14 |
| JP4509826B2 true JP4509826B2 (en) | 2010-07-21 |
Family
ID=37051375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005058727A Expired - Fee Related JP4509826B2 (en) | 2005-03-03 | 2005-03-03 | Inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4509826B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8143986B2 (en) | 2007-01-24 | 2012-03-27 | Renesas Electronics Corporation | Inductor |
| JP4674590B2 (en) | 2007-02-15 | 2011-04-20 | ソニー株式会社 | Balun transformer, balun transformer mounting structure, and electronic device incorporating the mounting structure |
| KR101575387B1 (en) * | 2009-03-18 | 2015-12-07 | 에이저 시스템즈 엘엘시 | Integrated circuit inductors with reduced magnetic coupling |
| US8068003B2 (en) * | 2010-03-10 | 2011-11-29 | Altera Corporation | Integrated circuits with series-connected inductors |
| DE112021008236T5 (en) * | 2021-11-22 | 2024-08-22 | Mitsubishi Electric Corporation | Doherty amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269418A (en) * | 1999-03-17 | 2000-09-29 | Sony Corp | Wiring structure, inductor and formation method therefor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010588A (en) * | 1973-05-25 | 1975-02-03 | ||
| JPS60136156U (en) * | 1984-02-21 | 1985-09-10 | 関西日本電気株式会社 | semiconductor equipment |
| JPH0377360A (en) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPH06204780A (en) * | 1992-12-28 | 1994-07-22 | Takeshi Ikeda | Noise filter |
| JPH06267996A (en) * | 1993-03-10 | 1994-09-22 | Toshiba Corp | Semiconductor analog integrated circuit |
| JP3487461B2 (en) * | 1994-12-17 | 2004-01-19 | ソニー株式会社 | Transformers and amplifiers |
| JPH08274263A (en) * | 1995-03-30 | 1996-10-18 | Seiko Epson Corp | Noise filter |
| JP2976926B2 (en) * | 1997-05-09 | 1999-11-10 | 日本電気株式会社 | Semiconductor device |
-
2005
- 2005-03-03 JP JP2005058727A patent/JP4509826B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269418A (en) * | 1999-03-17 | 2000-09-29 | Sony Corp | Wiring structure, inductor and formation method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006245273A (en) | 2006-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6680037B2 (en) | Common mode filter | |
| JP5246301B2 (en) | Directional coupler | |
| JP6578719B2 (en) | Multilayer composite electronic components including coils and capacitors | |
| TWI330886B (en) | Semiconductor device | |
| JP5652542B2 (en) | Directional coupler | |
| CN102737840B (en) | Feedthrough multilayer capacitor | |
| WO2016132666A1 (en) | Common mode noise filter | |
| US8212630B2 (en) | Thin film balun | |
| US7768372B2 (en) | Inductance comprising turns on several metallization levels | |
| WO2017221794A1 (en) | Common mode noise filter | |
| WO2013164929A1 (en) | High frequency module | |
| US20100164643A1 (en) | Thin film balun | |
| JP4509826B2 (en) | Inductor | |
| KR100910934B1 (en) | Feedthrough multilayer capacitor array | |
| WO2018122920A1 (en) | Terminal device | |
| US9565764B2 (en) | Inductor and MMIC | |
| JP6210029B2 (en) | Directional coupler | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| JP6344482B2 (en) | Flexible cable connection structure to printed circuit board | |
| JP6506604B2 (en) | Magnetic sensor | |
| JP2007060892A (en) | Surge absorbing circuit | |
| JP5152307B2 (en) | Cross circuit and 180 degree hybrid circuit using the same | |
| US8493168B2 (en) | Asymmetric differential inductor | |
| JP2007189396A (en) | Balun | |
| US9236847B2 (en) | Common mode filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090518 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4509826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |