JP4596582B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4596582B2 JP4596582B2 JP31580399A JP31580399A JP4596582B2 JP 4596582 B2 JP4596582 B2 JP 4596582B2 JP 31580399 A JP31580399 A JP 31580399A JP 31580399 A JP31580399 A JP 31580399A JP 4596582 B2 JP4596582 B2 JP 4596582B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- display device
- display
- drive signal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 72
- 239000010409 thin film Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 239000003086 colorant Substances 0.000 claims description 14
- 230000001747 exhibiting effect Effects 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 62
- 239000000758 substrate Substances 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 17
- 238000003860 storage Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000846 In alloy Inorganic materials 0.000 description 2
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical class N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- -1 3-methylphenylphenylamino Chemical group 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【0002】
【従来の技術】
近年、エレクトロルミネッセンス(Electro Luminescence:以下、「EL」と称する。)素子を用いた表示装置が、CRTやLCDに代わる表示装置として注目されており、例えば、そのEL素子を駆動させるスイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する。)を備えた表示装置の研究開発も進められている。
【0003】
表示装置の表示画素の配列方法としては、列方向に同じ色の表示画素を配列したいわゆるストライプ配列及びデルタ配列とがある。ストライプ配列は、例えばパソコンのディスプレイとしては有効であり、デルタ配列は解像度が高く動画を表示するディスプレイとして有効であった。
【0004】
図5に従来の表示画素がストライプ配列であるEL表示装置の表示画素近傍の平面図を示し、図6(a)に図5中のA−A線に沿った断面図を示し、図6(b)に図5中のB−B線に沿った断面図を示し、図6(c)に図5中のC−c線に沿った断面図を示す。
【0005】
図5に示すように、行方向(同図左右方向)にゲート信号線51a,51bが複数本延在しており、列方向(同図上下方向)に駆動信号線53a,53bが複数本延在しており、それらは互いに交差しており、両信号線によって囲まれる領域は表示画素領域110であり、その各表示画素領域110には、EL表示素子60、スイッチング用TFT30、保持容量50及びEL素子駆動用TFT40が配置されている。
【0006】
ゲート信号線51a,51bと駆動信号線53a,53bとに囲まれる表示画素領域110のEL表示素子60、スイッチング用TFT30、保持容量50及びEL素子駆動用TFT40について図5及び図6に従って説明する。
【0007】
スイッチング用TFT30は、ゲート信号線51aに接続されておりゲート信号が供給されるゲート電極11と、駆動信号線52aに接続されており駆動信号が供給されるドレイン電極16と、EL素子駆動用TFT40のゲート電極41に接続されているソース電極13sとからなる。絶縁性基板10上に、能動層である多結晶シリコン膜(以下、「p−Si膜」と称する。)を形成し、その上にゲート絶縁膜12を介してゲート電極11が形成されている。
【0008】
また、ゲート信号線51aと並行に保持容量電極線54が配置されている。この保持容量電極線54は、ゲート絶縁膜12を介して下層に形成した容量電極55との間で電荷を蓄積して容量を成している。この保持容量50は、ソース13sの一部を延在して成っており、EL素子駆動用TFT40のゲート電極41に印加される電圧を保持するために設けられている。
【0009】
EL素子駆動用TFT40は、スイッチング用TFT30のソース13sに接続されているゲート電極41と、EL素子60の陽極61に接続されソース43sに接続されたソース電極44と、EL素子60に供給される駆動電源線53bに接続されたドレイン43dとから成る。
【0010】
また、EL素子60は、ソース電極43sに接続された陽極61と、共通電極である陰極67、及びこの陽極61と陰極67との間に挟まれた発光素子層66から成る。
【0011】
ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動信号線52aから駆動信号がEL素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位がドレイン信号線52aの電位と同電位になる。そしてゲート電極41に供給された電流値に相当する電流が駆動電源に接続された駆動電源線53bからEL素子60に供給される。それによってEL素子60は発光する。
【0012】
なお、EL素子60は、ITO(Indium Thin Oxide)等の透明電極から成る陽極61、MTDATA(4,4'-bis(3-methylphenylphenylamino)biphenyl)から成る第1ホール輸送層62、TPD(4,4',4"-tris(3-methylphenylphenylamino)triphenylanine)からなる第2ホール輸送層63、キナクリドン(Quinacridone)誘導体を含むBebq2(10-ベンゾ〔h〕キノリノール−ベリリウム錯体)から成る発光層64及びBebq2から成る電子輸送層65からなる発光素子層66、フッ化リチウム(LiF)とアルミニウム(Al)の積層体あるいはマグネシウム・インジウム合金から成る陰極67がこの順番で積層形成された構造である。
【0013】
またEL素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【0014】
また、図7に従来のデルタ配列のEL表示装置の表示画素付近の平面図を示し、図8(a)に図7中のA−A線に沿った断面図を示し、図8(b)に図7中のB−B線に沿った断面図を示し、図8(c)に図7中のC−C線に沿った断面図を示す。
【0015】
図7に示すように、各ゲート信号線51a,51b,51cが延在する方向(行方向)には複数の表示画素が赤色(R),緑色(G),青色(B)を1周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【0016】
即ち、行方向に配列した複数の表示画素と、それらの複数の表示画素に隣接した次の行に同じく行方向に配列した複数の表示画素とは、互いに所定表示画素分だけ行方向にずらせて配列されている。
【0017】
また、駆動電源線53aは、ゲート信号線51aに対応した表示画素110RのEL素子駆動用TFTのドレインに接続され、そしてゲート信号線51bに対応した表示画素110GのEL素子駆動用TFTのドレインに接続されている。
【0018】
これらの各TFTに接続される際には、駆動電源線53aは表示画素110Rに隣接する表示画素に駆動信号を供給する駆動信号線52bと並行であり、また表示画素110Gに隣接する表示画素に駆動信号を供給する駆動信号線52aと並行に配置されている。
【0019】
【発明が解決しようとする課題】
ところで、図5及び図7のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列、及び行毎に所定の表示画素分だけずらせたデルタ配列において、いずれの配列の場合にも駆動信号線と駆動電源線とはそれらの製造工程が増大することを避けるために、同一の材料で同時に形成する。
【0020】
即ち、両線52c,53bは両線の材料であるAlをCVD法等により層間絶縁膜15上に成膜し、その上にレジストパターンを形成してAlをエッチングすることにより同時に同一材料で同層に形成される。
【0021】
ところが、その両線の形成の際に、そのパターンを形成するマスク等に微少なゴミや異物が付着して、その異物等によりパターンが本来形成されるべき両線の形状に形成できない場合には、そのパターンに基づいてエッチングしたAlが両線間をまたぐように残査してしまうことになる。
【0022】
そうすると、同一層に形成した駆動信号線と駆動電源線が短絡してしまうことになるという欠点があった。
【0023】
この欠点を解消するために、これらの配線を異なる層に形成すればよいが、そうすると工程が増えコストが増大してしまうという欠点があった。
【0024】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、駆動信号線と駆動電源線が短絡することなく良好な表示が得られる表示装置を提供することを目的とする。
【0025】
【課題を解決するための手段】
本発明の表示装置は、陰極と陽極との間に発光層を有する自発光素子と、該自発光素子に電流を供給するタイミングを制御する駆動信号を供給するスイッチング用薄膜トランジスタと、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素がマトリクス状に配置されており、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記自発光素子に供給する駆動電源線とを備えた表示装置であって、前記駆動信号線又は前記駆動電源線のいずれか一方が前記陽極と重畳するように配置されているものである。
【0026】
また、前記駆動信号線又は前記駆動電源線のいずれか一方が、前記陽極の下層に絶縁膜を介して重畳するように配置されている表示装置である。
【0027】
また、前記駆動電源線は、互いに隣接する前記駆動信号線のほぼ中央に配置されている表示装置である。
【0028】
このような構成を採ることにより、駆動信号線と駆動電源線とが同一層に形成されながらも、両線が短絡して表示不良が発生することを防止できる。
【0029】
また、本発明の表示装置は、前記スイッチング用薄膜トランジスタ又は前記自発光素子駆動用薄膜トランジスタのいずれか一方の薄膜トランジスタが前記駆動電源線に対して一方の側に配置され、他方の薄膜トランジスタが他方の側に配置されている表示装置である。
【0030】
また、前記駆動信号線と前記駆動電源線とは交互に配列されており、各駆動信号線と駆動電源線との間には前記スイッチング用薄膜トランジスタ及び前記自発光素子駆動用薄膜トランジスタが交互に配置されている表示装置である。
【0031】
更に、前記駆動信号線及び駆動電源線は列方向に延在するとともに、行方向に交互に配置されており、該交互に配置された各前記駆動信号線及び駆動電源線間に、前記スイッチング用薄膜トランジスタ又は前記自発光素子駆動用薄膜トランジスタが配置されている表示装置である。
【0032】
また、本発明の表示装置は、各々が所定の色を呈する複数の前記表示画素を周期的に行方向に配列し、該表示画素行を複数列設けると共に、隣接する行において前記表示画素が所定画素分だけ行方向にずれて配列されており、列方向に延びる前記駆動電源線は、行毎に異なる色の前記表示画素と接続されている表示装置である。
【0033】
また、前記駆動信号線は行毎に同色の前記表示画素と接続されている表示装置である。
【0034】
更に、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。
【0035】
更にまた、前記各色の表示画素の配列がストライプ配列又はデルタ配列である表示装置である。
【0036】
また、前記自発光素子はエレクトロルミネッセンス素子である表示装置である。
【0037】
このような構成を採ることにより、駆動信号線と駆動電源線とが同一層に形成されながらも両線が短絡することなく、駆動信号線と駆動電源線との間の領域に効率よくスイッチング用TFT及び自発光素子駆動用TFTとを配置することができるとともに、これらの各TFTが製造工程時のゴミ等の混入により互いに短絡して各色の表示画素において表示不良が発生することが防止できる。
【0038】
また、駆動信号線と駆動電源線とが短絡して表示不良が発生することなく良好なパソコン等のモニターとして、あるいは高解像度の必要な表示装置として採用することができる。
【0039】
【発明の実施の形態】
本発明をEL表示装置に採用した場合について以下に説明する。
【0040】
図1は有機EL表示装置の表示画素領域の平面図を示し、図2(a)は図1中のA−A線に沿った断面図を示し、図2(b)は図1中のB−B線に沿った断面図を示し、図2(c)は図1中のC−C線に沿った断面図を示す。
【0041】
本実施の形態においては、EL素子を備えた表示画素がストライプ状に配列された場合について説明する。
【0042】
本実施の形態においては、各色を発光するEL表示装置に備えた各TFT30,40は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のTFTであり、能動層としてa−Si膜にレーザ光を照射して多結晶化したp−Si膜を用いている。
【0043】
ここで、ゲート信号線51a、ゲート信号線51b、ドレイン信号線52b及びドレイン信号線52cによって囲まれた表示画素領域に注目して説明する。
【0044】
図1及び図2に示すように、行方向(同図左右方向)にゲート信号線51a,51b,51cが複数本延在しており、列方向(同図上下方向)に駆動信号線52a,52b,52cが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域110でありマトリクス状に配置されている。両信号線51a,52bの交点付近にはスイッチング用TFTである第1のTFT30が備えられており、そのTFT30のソース33sは保持容量電極線54との間で容量をなす容量電極55を兼ねるとともに、EL素子駆動用TFTである第2のTFT40のゲート41に接続されており、第2のTFTのソース43sは有機EL素子60の陽極61に接続され、他方のドレイン43dは有機EL素子60に供給される電流源である駆動電源線53に接続されている。また、各駆動信号線52a,52b,52c及び駆動電源線53a,53b,53cは、同じ色の表示画素に接続されている。
【0045】
また、ゲート信号線51と並行に保持容量電極線54が配置されている。この保持容量電極線54はクロム等から成っており、ゲート絶縁膜12を介してTFTのソース33sと接続された容量電極55との間で電荷を蓄積して容量を成している。この保持容量は、第2のTFT40のゲート電極41に印加される電圧を保持するために設けられている。
【0046】
なお、有機EL素子60は、第1の電極である陽極61と発光材料からなる発光素子層66と、第2の電極である陰極67とから成っている。
【0047】
図2に示すように、有機EL表示装置は、ガラスや合成樹脂などから成る基板又は導電性を有する基板あるいは半導体基板等の基板10上に、TFT及び有機EL素子を順に積層形成して成る。ただし、基板10として導電性を有する基板及び半導体基板を用いる場合には、これらの基板10上にSiO2やSiNなどの絶縁膜を形成した上に第1、第2のTFT及び有機EL素子を形成する。いずれのTFTともに、ゲート電極がゲート絶縁膜を介して能動層の上方にあるいわゆるトップゲート構造である。
【0048】
まず、スイッチング用TFTである第1のTFT30について説明する。
【0049】
図2(a)に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板10上に、非晶質シリコン膜(以下、「a−Si膜」と称する。)をCVD法等にて成膜し、そのa−Si膜にレーザ光を照射して溶融再結晶化させて多結晶シリコン膜(以下、「p−Si膜」と称する。)とし、これを能動層13とする。その上に、SiO2膜、SiN膜の単層あるいは積層体をゲート絶縁膜12として形成する。更にその上に、Cr、Moなどの高融点金属からなるゲート電極11を兼ねたゲート信号線51aが形成されている。このときゲート電極11は、2つのゲート電極から成るいわゆるダブルゲート構造である。第1のTFT30はスイッチング機能を有するため、オフ電流を抑制するためにこの構造を採る。
【0050】
その能動層13には、ゲート電極11下方のチャネル13cと、このチャネル13cの両側にチャネル13c上のゲート電極11をマスクにしてイオンドーピングし、更にゲート電極11及びその両側をレジストにてカバーしてイオンドーピングして、ゲート電極11の両側に低濃度領域13LDと、その外側に高濃度領域のソース13s及びドレイン13dが設けられている。即ち、いわゆるLDD構造である。
【0051】
そして、ゲート絶縁膜12及び能動層13上の全面には、SiO2膜、SiN膜及びSiO2膜の順に積層された層間絶縁膜15が形成されており、ドレイン13dに対応して設けたコンタクトホールにAl等の金属を充填してドレイン電極16を兼ねたドレイン信号線52bが設けられる。このとき同時に、駆動電源線53bをAlによって形成する。更に全面に有機樹脂から成り表面を平坦にする平坦化絶縁膜17が形成されている。
【0052】
次に、有機EL素子の駆動用TFTである第2のTFT40について説明する。
【0053】
図2(b)に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板10上に、a−Si膜にレーザ光を照射して多結晶化したp−Si膜から成る能動層43及び容量電極55、ゲート絶縁膜12、及びCr、Moなどの高融点金属からなるゲート電極41及び保持容量電極線54が順に形成されており、その能動層43には、チャネル43cと、このチャネル43cの両側にソース43s及びドレイン43dが設けられている。そして、ゲート絶縁膜12及び能動層43上の全面に、SiO2膜、SiN膜及びSiO2膜の順に積層された層間絶縁膜15を形成し、ドレイン43d及びソース43sに対応してそれぞれ設けたコンタクトホールにAl等の金属を充填して駆動電源に接続された駆動電源線53b及びソース電極44が配置されている。ゲート電極41はゲート電極が1つのシングルゲート構造の場合を示したが、EL素子60に電流を供給する機能を有する駆動用TFT40であるから、ゲート電極が2つのダブルゲート構造でも良い。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜17を備えている。そして、その平坦化絶縁膜17のソース電極44に対応した位置にコンタクトホールを形成し、このコンタクトホールを介してソース電極44とコンタクトしたITOから成る透明電極、即ち有機EL素子の陽極61を平坦化絶縁膜17上に設けている。この陽極61は各表示画素ごとに島状に分離形成されている。
【0054】
そして、図1の陽極61内に点線で示すように、その点線で囲む領域を開口部68とする絶縁膜19を配置する。即ち、陽極61の全周辺で絶縁膜19は陽極61と重畳しており、言い換えれば陽極61の一部に対応した領域、即ち図1中の点線で囲まれる領域に開口部68を持つ絶縁膜19を陽極61及び平坦化絶縁膜17上に形成する。従って、陽極61の端部において、陽極61の端部と発光素子層66及び陰極67とは、この絶縁膜19によって離間されている。なお、この絶縁膜19は、陽極61の厚みによる段差によって発光層の断線したり、陽極周縁の角部に電界集中が発生しないように形成されていれば良く、陽極61の端部とは絶縁膜19によって発光素子層66及び陰極67のいずれか一方のみが離間していればよい。また、絶縁膜19はSiO2膜、SiN膜単層もしくはそれらの積層体から成る絶縁膜でも良く、SOG膜から成る平坦化膜であってもよく、また感光性樹脂から成る平坦化絶縁膜であっても良い。平坦化絶縁膜とすることによりその上方に形成する陰極67を平坦に形成することができ断線が防止できるのでそれが好ましい。
【0055】
ここで、駆動電源線53bを配置する位置について、以下に説明する。
【0056】
図2(c)に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板10上に、ゲート絶縁膜12、及びSiO2膜、SiN膜及びSiO2膜の順に積層された層間絶縁膜15を形成し、ドレイン43d及びソース43sに対応してそれぞれ設けたコンタクトホールにAl等の金属を充填して駆動電源に接続された駆動電源線53b、及び駆動信号線52b,52cが配置されている。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜17を備えている。そして、その平坦化絶縁膜17のソース電極44に対応した位置のコンタクトホールを介してソース電極44とコンタクトしたITOから成る透明電極、即ち有機EL素子の陽極61を平坦化絶縁膜17上に設けている。この陽極61は各表示画素ごとに島状に分離形成されている。
【0057】
ここで、前述のように、陽極61の全周辺で絶縁膜19は陽極61と重畳しており、言い換えれば陽極61の一部に対応した領域、即ち図1中の点線で囲まれる領域に開口部68を持つ絶縁膜19を陽極61及び平坦化絶縁膜17上に形成する。従って、陽極61の端部において、陽極61の端部と発光素子層66及び陰極67とは、この絶縁膜19によって離間されている。
【0058】
陽極61及び絶縁膜19上に、MTDATAから成る第1ホール輸送層62、TPDからなる第2ホール輸送層63を全面に蒸着法により堆積し、キナクリドン誘導体を含むBebq2から成る発光層64を各表示画素に対応して島状に蒸着法により堆積し、更にその上にBebq2から成る電子輸送層65を堆積する。こうして、第1ホール輸送層62、第2ホール輸送層63、発光層64及び電子輸送層65からなる発光素子層66が形成される。更に電子輸送層65の上に、フッ化リチウム(LiF)とアルミニウム(Al)の積層体あるいはマグネシウム・インジウム合金から成る陰極67が積層形成される。このように、各層が堆積された構造を有するEL素子が形成される。また、各表示画素に形成されたEL素子60は、赤色(R)、緑色(G)、青色(B)の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。即ち、R、G、Bの各色を呈する表示画素が周期的に行方向に配列されている。
【0059】
ここで、駆動電源線53bは、従来のように駆動信号線52cと隣接して並行に配置されていない。即ち、駆動電源線53bは陽極61の下層に平坦化絶縁膜17を介して設けられており、その配置位置は陽極61のほぼ中央であり、更に駆動信号線52cとは間隔を持って配置されている。
【0060】
例えば、駆動信号線52a,52b,52c及び駆動電源線53a,53b,53cの線幅はいずれも約10μmであり、1つの表示画素の陽極のサイズは約90μmX約250μmであり、行方向(左右方向)に隣接する各陽極間の間隔は約30μmである。また、各駆動信号線は各陽極間のほぼ中央付近に延在している。従って、各駆動電源線の中央と各駆動信号線の中央との間隔は約6055μmであり、製造工程においてゴミ等の異物が付着することによって、駆動信号線と駆動電源線とが短絡することが防止できる。なお、図1においては、便宜上陽極を正方形に近い形に描いているが、陽極を含む表示画素の大きさは適宜選択することが可能である。
【0061】
また、駆動電源線を配置する位置は、上述の実施の形態においては、陽極のほぼ中央としたが、本発明はそれに限定されるものではなく、一方の駆動信号線に近くなっていても良く、駆動信号線と駆動電源線とが短絡しない間隔であればよい。好ましくは上述の通り、駆動信号線と駆動電源線とが最も間隔を有することとなるように、隣接する駆動信号線間のほぼ中央に配置することが望ましい。そうすることにより、各表示画素のサイズが小さくなって各駆動信号線の間隔が小さくなった場合にも、駆動電源線と短絡することが防止できる。
【0062】
このように、同層に同じ材料で同時に形成される駆動電源線53bと駆動信号線52cとを間隔を持たせた位置、即ち、駆動信号線52cは従来の位置に配置し駆動電源線53bを陽極61のほぼ中央に配置することにより、駆動信号線52cと駆動電源線53bとが短絡することが防止できる。
【0063】
また、図1に示すように、駆動電源線を駆動信号線と離間させて表示画素のほぼ中央に配置することにより、駆動信号線と駆動電源線との間、即ち駆動電源線の左右にそれぞれスイッチング用TFT30及びEL素子駆動用TFT40を形成することができ、TFTを効率よく配置できるとともに、互いのTFTが短絡することが防止できる。更に、各TFTを設ける面積に余裕が有ることから、要求されるTFTサイズの各TFTを形成することができる。即ち、各発光素子層の各色の材料による発光効率が異なっている場合に、EL素子に電流を供給する各色ごとのEL素子駆動用TFTのサイズを、発光効率が高い材料の色の場合を最も小さくして、発光効率が低くなるにつれてEL素子駆動用TFTのサイズを順に大きくする際にも、各TFTサイズのTFTを形成することができる。
【0064】
更に、発光素子層から発光される光は図2(c)の下方向に放出されるが、その下層、即ち発光される光の観察者側に駆動電源線を配置しても、EL素子は自発光素子であることから発光される光は放射状に発光されるため、駆動電源線による輝度の低下は、表示を観察する際には無視できるものであるため、陽極の下層に配置しても良い。
<第2の実施の形態>
図3に有機EL表示装置の表示画素領域の平面図を示し、図4(a)は図3中のA−A線に沿った断面図を示し、図4(b)は図3中のB−B線に沿った断面図を示し、図4(c)は図3中のC−C線に沿った断面図を示す。
【0065】
本実施の形態が第1の実施の形態と異なる点は、表示画素の配列がいわゆるデルタ配列である点であり、それによって駆動電源線に接続される表示画素の色が異なる点である。
【0066】
図3及び図4に示すように、各ゲート信号線51a,51b,51cが延在する方向(行方向)には複数の表示画素が赤色(R),緑色(G),青色(B)を1周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【0067】
即ち、行方向に配列した複数の表示画素と、それらの複数の表示画素に隣接した次の表示画素行に、同じく行方向に配列した複数の表示画素とは、互いに所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね0.7表示画素分だけ行方向にずらしている。
【0068】
例えば、隣接するゲート信号線51aとゲート信号線51bに注目すると、ゲート信号線51aに接続されている各表示画素と、ゲート信号線51bに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね0.7表示画素分ずれて配置されている。
【0069】
また、各駆動信号線52a,52b,52cは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。
【0070】
また、各駆動電源線53a,53b,53cは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて屈曲し左右に蛇行して配置されている。即ち、駆動電源線53aに注目してみると、その駆動電源線53aは、ゲート信号線51aに接続されたRの表示画素のほぼ中央に配置されてその表示画素のEL素子駆動用TFT40に接続され、続いて次の行のゲート信号線51bに接続されたGの表示画素のほぼ中央に配置されてその表示画素のEL素子駆動用TFT40に接続され、続いて更に次の行のゲート信号線51cに接続されたRの表示画素のほぼ中央に配置されてその表示画素のEL素子駆動用TFTに接続されている。なお、各駆動信号線52a,52b,52cと、各駆動電源線53a,53b,53cとは、Al等の導電材料から成っており、互いに短絡を防止するために離間されておりかつ交差しないように配置されている。具体的な位置の例としては第1の実施の形態で説明したように、駆動信号線と駆動信号線との間隔が約60μmと成るように配置する。
【0071】
このように、駆動信号線と駆動電源線とが同一層に形成されるにも関わらず離間されているので互いに短絡することが防止できる。また、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに各駆動電源線に異なる色の表示画素を接続しても、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。こうして、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。
【0072】
また、EL素子は、駆動電源線に一定の値で流れている電流をEL素子駆動用TFTで制御して各色のEL素子に電流を供給して発光するが、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のEL素子駆動用TFT40に駆動電源線を接続することが可能であるので、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。
【0073】
また、EL素子60は、ソース電極43sに接続された陽極61aと、共通電極である陰極67、及びこの陽極61と陰極67との間に挟まれた発光素子層66から成る。各表示画素には、赤色(R)、緑色(G)、青色(B)の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。
【0074】
上述のスイッチング用TFT、保持容量、EL素子駆動用TFT及びEL素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、上下に位置する表示画素の発光層間の距離を大きくすることができ、EL素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。また、第1の実施の形態と同様に、駆動電源線を駆動信号線間のほぼ中央に配置することにより、駆動電源線の左側にスイッチング用TFTを配置し、左側にEL素子駆動用TFTを配置することができるとともに、各色ごとにEL素子駆動用TFTのTFTサイズを異ならせて大きくする場合にも余裕をもって設計することが可能である。
【0075】
ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動信号線52aから駆動信号がEL素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位が駆動信号線52aの電位と同電位になる。そしてゲート電極41に供給された電流値に相当する電流が駆動電源に接続された駆動電源線53bからEL素子60に供給される。それによってEL素子60は発光する。
【0076】
また、各色を図1のようにR、G、Bを発光させるためには、まずRの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてRの発光材料を蒸着し、続いてGの発光材料を配置する個所に開口部を有するメタルマスクにてGの発光材料を蒸着し、更にBの発光材料を配置する個所に開口部を有するメタルマスクにてBの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。
【0077】
なお、本実施の形態においては、駆動信号線の蛇行のピッチを0.7表示画素分としたが本発明はそれに限定されるものではない。
【0078】
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。
【0079】
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にSiO2膜やSiNなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。
【0080】
【発明の効果】
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、両線が短絡することによる表示不良を防止した表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示すEL表示装置の平面図である。
【図2】本発明の第1の実施の形態を示すEL表示装置の断面図である。
【図3】本発明の第2の実施の形態を示すEL表示装置の平面図である。
【図4】本発明の第2の実施の形態を示すEL表示装置の断面図である。
【図5】従来のEL表示装置の平面図である。
【図6】従来のEL表示装置の断面図である。
【図7】従来のEL表示装置の平面図である。
【図8】従来のEL表示装置の断面図である。
【符号の説明】
11、41 ゲート電極
13、43 能動層
13s、43s ソース領域
13d、43d ドレイン領域
13c、43c チャネル領域
16 ソース電極
30 スイッチング用TFT
40 EL素子駆動用TFT
51a,51b,51c ゲート信号線
52a,52b,52c 駆動信号線
53a,53b 駆動電源線
60 EL素子
61 陽極
66 発光層
67 陰極
68 開口部
110 表示領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device, and more particularly, to an electroluminescence display device including an electroluminescence element and a thin film transistor.
[0002]
[Prior art]
In recent years, a display device using an electroluminescence (hereinafter referred to as “EL”) element has attracted attention as a display device that replaces a CRT or an LCD. For example, a thin film transistor is used as a switching element for driving the EL element. Research and development of a display device equipped with (Thin Film Transistor: hereinafter referred to as “TFT”) is also underway.
[0003]
As a display pixel arrangement method of the display device, there are so-called stripe arrangement and delta arrangement in which display pixels of the same color are arranged in the column direction. The stripe arrangement is effective, for example, as a display for a personal computer, and the delta arrangement is effective as a display for displaying a moving image with high resolution.
[0004]
FIG. 5 is a plan view of the vicinity of a display pixel of an EL display device in which the conventional display pixel is a stripe arrangement, FIG. 6A is a cross-sectional view taken along line AA in FIG. FIG. 6B is a cross-sectional view taken along line B-B in FIG. 5, and FIG. 6C is a cross-sectional view taken along line C-c in FIG.
[0005]
As shown in FIG. 5, a plurality of
[0006]
The
[0007]
The switching
[0008]
A storage
[0009]
The EL element driving TFT 40 is supplied to the
[0010]
The
[0011]
When the gate signal from the
[0012]
The
[0013]
In the EL element, holes injected from the anode and electrons injected from the cathode are recombined inside the light emitting layer, and excitons are generated by exciting organic molecules forming the light emitting layer. Light is emitted from the light emitting layer in the process of radiation deactivation of the excitons, and this light is emitted from the transparent anode through the transparent insulating substrate to emit light.
[0014]
FIG. 7 is a plan view of the vicinity of a display pixel of a conventional delta-array EL display device, FIG. 8A is a cross-sectional view taken along the line AA in FIG. 7, and FIG. FIG. 8 shows a cross-sectional view along the line BB in FIG. 7, and FIG. 8C shows a cross-sectional view along the line CC in FIG.
[0015]
As shown in FIG. 7, in the direction (row direction) in which each
[0016]
That is, a plurality of display pixels arranged in the row direction and a plurality of display pixels arranged in the same row direction in the next row adjacent to the plurality of display pixels are shifted from each other by a predetermined display pixel in the row direction. It is arranged.
[0017]
The drive
[0018]
When connected to each of these TFTs, the drive
[0019]
[Problems to be solved by the invention]
By the way, as shown in FIGS. 5 and 7, a so-called stripe arrangement in which display pixels of the same color are arranged in the column direction and a delta arrangement in which a predetermined display pixel is shifted for each row are driven in any arrangement. The signal line and the drive power supply line are formed of the same material at the same time in order to avoid an increase in their manufacturing process.
[0020]
That is, both
[0021]
However, when forming both lines, if a small dust or foreign matter adheres to the mask or the like that forms the pattern, and the pattern cannot be formed into the shape of the two lines that should originally be formed by the foreign substance. Then, the Al etched based on the pattern leaves a residue so as to straddle the two lines.
[0022]
If it does so, there existed a fault that the drive signal line and drive power source line which were formed in the same layer will be short-circuited.
[0023]
In order to eliminate this drawback, these wirings may be formed in different layers, but this has the disadvantage that the number of steps increases and the cost increases.
[0024]
Therefore, the present invention has been made in view of the above-described conventional drawbacks, and provides a display device capable of obtaining a good display without increasing the number of steps and without short-circuiting the drive signal line and the drive power supply line. For the purpose.
[0025]
[Means for Solving the Problems]
The display device of the present invention includes a self-luminous element having a light emitting layer between a cathode and an anode, a switching thin film transistor that supplies a driving signal for controlling a timing of supplying current to the self-luminous element, and the self-luminous element. Display pixels having a self-luminous element driving thin film transistor for supplying current to the switching thin film transistor are arranged in a matrix, a driving signal line for supplying a driving signal to the switching thin film transistor, and a current according to the driving signal The display device includes a drive power supply line that supplies a self-luminous element, and is arranged so that either the drive signal line or the drive power supply line overlaps the anode.
[0026]
Further, in the display device, either the drive signal line or the drive power supply line is disposed so as to overlap with a lower layer of the anode via an insulating film.
[0027]
In addition, the drive power supply line is a display device that is disposed substantially at the center of the drive signal lines adjacent to each other.
[0028]
By adopting such a configuration, it is possible to prevent a display defect from occurring due to a short circuit between both lines even though the drive signal line and the drive power supply line are formed in the same layer.
[0029]
In the display device of the present invention, either the thin film transistor for switching or the thin film transistor for driving the light emitting element is disposed on one side with respect to the drive power line, and the other thin film transistor is on the other side. The display device is arranged.
[0030]
The drive signal lines and the drive power supply lines are alternately arranged, and the switching thin film transistors and the self-light emitting element drive thin film transistors are alternately arranged between the drive signal lines and the drive power supply lines. Display device.
[0031]
Further, the drive signal lines and the drive power supply lines extend in the column direction and are alternately arranged in the row direction, and the switching signal lines are arranged between the alternately arranged drive signal lines and drive power supply lines. It is a display device in which a thin film transistor or a thin film transistor for driving a self-luminous element is arranged.
[0032]
In the display device of the present invention, a plurality of the display pixels each exhibiting a predetermined color are periodically arranged in the row direction, a plurality of the display pixel rows are provided, and the display pixels are predetermined in adjacent rows. The drive power supply lines arranged in a row direction by pixels and extending in the column direction are display devices connected to the display pixels of different colors for each row.
[0033]
The drive signal line is a display device connected to the display pixel of the same color for each row.
[0034]
Further, in each of the display pixel rows, a display device in which pixels exhibiting red, green, and blue are periodically arranged in the row direction.
[0035]
Furthermore, in the display device, the arrangement of the display pixels of each color is a stripe arrangement or a delta arrangement.
[0036]
The self-luminous element is a display device that is an electroluminescent element.
[0037]
By adopting such a configuration, the drive signal line and the drive power supply line are formed in the same layer, but both lines are not short-circuited, and the switching signal can be efficiently performed in the region between the drive signal line and the drive power supply line. The TFTs and the self-light emitting element driving TFTs can be arranged, and the TFTs can be prevented from being short-circuited with each other due to mixing of dust or the like during the manufacturing process, and display defects can be prevented in the display pixels of the respective colors.
[0038]
In addition, the drive signal line and the drive power supply line are short-circuited and display defects do not occur, so that it can be employed as a good monitor for a personal computer or the like or a display device requiring high resolution.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
The case where the present invention is employed in an EL display device will be described below.
[0040]
1 is a plan view of a display pixel region of the organic EL display device, FIG. 2A is a cross-sectional view taken along line AA in FIG. 1, and FIG. A cross-sectional view taken along the line -B is shown, and FIG. 2C shows a cross-sectional view taken along the line CC in FIG.
[0041]
In this embodiment mode, a case where display pixels including EL elements are arranged in a stripe pattern will be described.
[0042]
In the present embodiment, each of the
[0043]
Here, description will be made by paying attention to a display pixel region surrounded by the
[0044]
As shown in FIGS. 1 and 2, a plurality of
[0045]
A storage
[0046]
The
[0047]
As shown in FIG. 2, the organic EL display device is formed by sequentially laminating TFTs and organic EL elements on a
[0048]
First, the
[0049]
As shown in FIG. 2A, an amorphous silicon film (hereinafter referred to as “a-Si film”) is formed on an insulating
[0050]
The
[0051]
The entire surface of the
[0052]
Next, the
[0053]
As shown in FIG. 2B, on the insulating
[0054]
Then, as shown by a dotted line, an insulating
[0055]
Here, the position where the drive
[0056]
As shown in FIG. 2C, a
[0057]
Here, as described above, the insulating
[0058]
A first
[0059]
Here, the drive
[0060]
For example, the
[0061]
Further, the position where the drive power supply line is disposed is substantially the center of the anode in the above-described embodiment, but the present invention is not limited to this, and may be close to one drive signal line. The distance between the drive signal line and the drive power supply line may not be short-circuited. Preferably, as described above, it is desirable that the drive signal line and the drive power supply line are arranged at approximately the center between the adjacent drive signal lines so that the drive signal line and the drive power supply line are most spaced. By doing so, even when the size of each display pixel is reduced and the interval between the drive signal lines is reduced, it is possible to prevent a short circuit with the drive power supply line.
[0062]
In this way, the
[0063]
In addition, as shown in FIG. 1, the drive power supply line is spaced apart from the drive signal line and arranged in the approximate center of the display pixel, so that it is between the drive signal line and the drive power supply line, that is, on the left and right sides of the drive power supply line. The switching
[0064]
Further, the light emitted from the light emitting element layer is emitted downward in FIG. 2 (c). Even if the drive power supply line is arranged in the lower layer, that is, the viewer side of the emitted light, the EL element is Since the emitted light is emitted radially because it is a self-luminous element, the decrease in luminance caused by the drive power line can be ignored when observing the display. good.
<Second Embodiment>
3 is a plan view of a display pixel region of the organic EL display device, FIG. 4A is a cross-sectional view taken along line AA in FIG. 3, and FIG. 4B is B in FIG. A cross-sectional view taken along line -B is shown, and FIG. 4C shows a cross-sectional view taken along line CC in FIG.
[0065]
The difference between the present embodiment and the first embodiment is that the display pixels are arranged in a so-called delta arrangement, whereby the colors of the display pixels connected to the drive power supply line are different.
[0066]
As shown in FIGS. 3 and 4, in the direction (row direction) in which each
[0067]
That is, a plurality of display pixels arranged in the row direction and a plurality of display pixels arranged in the same row direction in the next display pixel row adjacent to the plurality of display pixels are arranged in the row direction by a predetermined number of display pixels. It is arranged in a row. In the present embodiment, display pixels of the same color are shifted in the row direction by approximately 0.7 display pixels.
[0068]
For example, when attention is paid to the adjacent
[0069]
Further, each
[0070]
The drive
[0071]
As described above, since the drive signal line and the drive power supply line are separated from each other even though they are formed in the same layer, they can be prevented from being short-circuited. Further, in a so-called delta arrangement, even when display pixels of different colors are connected to each drive power supply line for each display pixel group connected to each gate signal line, the drive signal line and the drive power supply line are in the same layer. Although formed, it is possible to form without intersecting. Thus, a display with high resolution can be obtained while suppressing an increase in the number of steps due to formation of the drive signal line and the drive signal line in different layers.
[0072]
The EL element emits light by controlling the current flowing in the drive power supply line at a constant value by the EL element driving TFT and supplying the current to the EL element of each color, but the current flows in the drive power supply line. Even if the current value is constant, it is possible to connect the drive power supply line to the EL
[0073]
The
[0074]
The above-described switching TFT, storage capacitor, EL element driving TFT, and EL element are arranged in this order from the gate signal line side downward in the figure. By arranging in this way, the distance between the light emitting layers of the display pixels positioned above and below can be increased, and when the light emitting layers of the respective colors of the EL element are deposited, the distance between the adjacent light emitting layers of other colors due to wraparound is increased. Mixing can be prevented. Further, similarly to the first embodiment, the driving power supply line is arranged at substantially the center between the driving signal lines, so that the switching TFT is arranged on the left side of the driving power supply line and the EL element driving TFT is arranged on the left side. In addition to being able to arrange, it is possible to design with sufficient margin even when the TFT size of the EL element driving TFT is made different for each color.
[0075]
When the gate signal from the
[0076]
Further, in order to emit R, G, and B for each color as shown in FIG. 1, first, a metal mask having an opening is placed on the anode and the planarizing film at the place where the R light emitting material is disposed, and R light emission is performed. The material is vapor-deposited, and then the G light-emitting material is vapor-deposited with a metal mask having an opening at a position where the G light-emitting material is disposed, and further, the metal mask with an opening is disposed at a position where the B light-emitting material is disposed. A light emitting layer is formed by evaporating the light emitting material of B. At this time, it is necessary to prevent the light emitting materials of different colors from entering the adjacent light emitting layers of different colors and mixing the colors.
[0077]
In this embodiment, the meandering pitch of the drive signal lines is 0.7 display pixels, but the present invention is not limited to this.
[0078]
In this embodiment, a polycrystalline silicon film is used as the active layer. However, a microcrystalline silicon film in which the entire active layer is not completely crystallized may be used.
[0079]
An insulating substrate is an insulating substrate made of glass or synthetic resin, or a surface of a conductive substrate or semiconductor substrate such as SiO. 2 A substrate in which an insulating film such as a film or SiN is formed and the substrate surface is insulative.
[0080]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the display apparatus which prevented the display defect by both lines short-circuiting can be provided, suppressing the increase in the process by forming a drive signal line and a drive signal line in a different layer. .
[Brief description of the drawings]
FIG. 1 is a plan view of an EL display device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of an EL display device showing a first embodiment of the present invention.
FIG. 3 is a plan view of an EL display device showing a second embodiment of the present invention.
FIG. 4 is a cross-sectional view of an EL display device showing a second embodiment of the present invention.
FIG. 5 is a plan view of a conventional EL display device.
FIG. 6 is a cross-sectional view of a conventional EL display device.
FIG. 7 is a plan view of a conventional EL display device.
FIG. 8 is a cross-sectional view of a conventional EL display device.
[Explanation of symbols]
11, 41 Gate electrode
13, 43 Active layer
13s, 43s source area
13d, 43d drain region
13c, 43c channel region
16 Source electrode
30 Switching TFT
40 EL element driving TFT
51a, 51b, 51c Gate signal line
52a, 52b, 52c Drive signal line
53a, 53b Driving power line
60 EL elements
61 anode
66 Light emitting layer
67 Cathode
68 opening
110 display area
Claims (8)
各々が所定の色を呈する複数の前記表示画素を周期的に行方向に配列し、該表示画素行を複数行設けると共に、前記表示画素が列方向において異なる色の前記表示画素と隣接して配列されており、
前記駆動信号線と前記駆動電源線とが、同一材料で同層に形成され、
前記駆動電源線が前記陽極の下層に絶縁膜を介して重畳して前記駆動信号線と離間されて配置され、
列方向に延びる前記駆動電源線は、列方向において隣接する、異なる色の前記表示画素と行毎に接続され、
前記駆動信号線は、行毎に同色の前記表示画素と接続されていることを特徴とする表示装置。A self-light-emitting element having a light-emitting layer between a cathode and an anode, a switching thin film transistor that supplies a drive signal to the self-light-emitting element, and a self-light-emitting element drive thin film transistor that supplies a current to the self-light-emitting element A display device having display pixels arranged in a matrix, a drive signal line for supplying a drive signal to the switching thin film transistor, and a drive power supply line for supplying a current to the light-emitting element in accordance with the drive signal Because
A plurality of the display pixels each exhibiting a predetermined color are periodically arranged in a row direction, a plurality of the display pixel rows are provided, and the display pixels are arranged adjacent to the display pixels having different colors in a column direction. Has been
And the driving signal line and the driving power supply line is formed in the same layer of the same material,
The driving power supply line is arranged to be spaced apart from the drive signal line superimposed through an insulating film on a lower layer of the anode,
The driving power supply line extending in the column direction is connected to the display pixels of different colors adjacent to each other in the column direction for each row ,
The display device, wherein the drive signal line is connected to the display pixel of the same color for each row.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31580399A JP4596582B2 (en) | 1999-11-05 | 1999-11-05 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31580399A JP4596582B2 (en) | 1999-11-05 | 1999-11-05 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001134214A JP2001134214A (en) | 2001-05-18 |
JP4596582B2 true JP4596582B2 (en) | 2010-12-08 |
Family
ID=18069751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31580399A Expired - Lifetime JP4596582B2 (en) | 1999-11-05 | 1999-11-05 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4596582B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003076301A (en) * | 2001-09-07 | 2003-03-14 | Matsushita Electric Ind Co Ltd | Light emitting element and display device using the element |
JP4380954B2 (en) * | 2001-09-28 | 2009-12-09 | 三洋電機株式会社 | Active matrix display device |
JP2003255858A (en) * | 2002-02-28 | 2003-09-10 | Sanyo Electric Co Ltd | Display device |
JP4378767B2 (en) * | 2002-09-26 | 2009-12-09 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
KR100543478B1 (en) | 2002-12-31 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | Organic EL device and method of manufacturing the same |
KR100521277B1 (en) | 2003-02-05 | 2005-10-13 | 삼성에스디아이 주식회사 | Flat Panel Display with Anode electrode layer as Power Supply Layer and Fabrication Method thereof |
KR101219036B1 (en) * | 2005-05-02 | 2013-01-07 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
JP2007286212A (en) * | 2006-04-14 | 2007-11-01 | Hitachi Displays Ltd | Organic el display device |
JP5388262B2 (en) * | 2007-04-24 | 2014-01-15 | リコーイメージング株式会社 | Viewfinder device |
JP5223341B2 (en) * | 2008-01-09 | 2013-06-26 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2009055065A (en) * | 2008-11-25 | 2009-03-12 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
CN102891164B (en) * | 2011-07-19 | 2016-09-07 | 群创光电股份有限公司 | Organic Electroluminescence Display Device |
CN103413898B (en) * | 2013-08-29 | 2015-11-11 | 深圳市华星光电技术有限公司 | Organic Light Emitting Diode anode syndeton and preparation method thereof |
KR102086644B1 (en) * | 2013-12-31 | 2020-03-09 | 엘지디스플레이 주식회사 | Flexible display device and manufacturing method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161564A (en) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | Display device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208081A (en) * | 1985-03-12 | 1986-09-16 | ソニー株式会社 | Liquid crystal display unit |
JPS622288A (en) * | 1985-06-27 | 1987-01-08 | 株式会社精工舎 | Matrix display unit |
JP2514703B2 (en) * | 1988-12-05 | 1996-07-10 | シャープ株式会社 | Active matrix substrate |
JPH0981053A (en) * | 1995-09-07 | 1997-03-28 | Casio Comput Co Ltd | Electroluminescent device and driving method thereof |
JP3520396B2 (en) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | Active matrix substrate and display device |
-
1999
- 1999-11-05 JP JP31580399A patent/JP4596582B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161564A (en) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2001134214A (en) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7528544B2 (en) | Flat panel display having specific configuration of driving power supply line | |
KR100484591B1 (en) | an active matrix organic electroluminescence display and a manufacturing method of the same | |
JP4091481B2 (en) | Active matrix organic electroluminescent device and manufacturing method thereof | |
KR101671038B1 (en) | Thin film transistor array device and method for manufacturing thin film transistor array device | |
JP4027149B2 (en) | Electroluminescence display device | |
US20040135501A1 (en) | Organic electroluminescence panel | |
CN100463213C (en) | Organic electroluminescence device and manufacturing method thereof | |
JP4117985B2 (en) | EL display device | |
KR101685716B1 (en) | Thin film transistor array device and method for manufacturing thin film transistor array device | |
JP2005227788A (en) | Organic electroluminescent display device and manufacturing method thereof | |
JP4640690B2 (en) | Manufacturing method of active matrix organic EL display device | |
JP3691313B2 (en) | Display device | |
JP4596582B2 (en) | Display device | |
JP4251874B2 (en) | Electroluminescence display device | |
JP4005952B2 (en) | Flat panel display with thin film transistor | |
JP2004004797A (en) | Display device | |
US20240023384A1 (en) | Display device | |
JP5478954B2 (en) | Organic electroluminescence display device | |
KR101100885B1 (en) | Thin film transistor array panel for organic light emitting display | |
KR101552985B1 (en) | Organic electroluminescence display device and manufacturing method thereof | |
US7626330B2 (en) | Organic electroluminescence display device | |
US20230130571A1 (en) | Display device and method for manufacturing same | |
JP2004134356A (en) | Electroluminescence display device | |
JP3710969B2 (en) | Electroluminescence display device | |
KR100899428B1 (en) | Organic light emitting display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4596582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |