JP4595069B2 - Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator - Google Patents
Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator Download PDFInfo
- Publication number
- JP4595069B2 JP4595069B2 JP2005168938A JP2005168938A JP4595069B2 JP 4595069 B2 JP4595069 B2 JP 4595069B2 JP 2005168938 A JP2005168938 A JP 2005168938A JP 2005168938 A JP2005168938 A JP 2005168938A JP 4595069 B2 JP4595069 B2 JP 4595069B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- microwave
- voltage standard
- josephson junction
- junction array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Analogue/Digital Conversion (AREA)
Description
本願発明は、バイアス電流とマイクロ波の印加により一定電圧を発生する準平面導波路型ジョセフソン接合の多数個を直列接続したジョセフソン接合アレーと、それにより構成される電圧標準装置等に関する。 The present invention relates to a Josephson junction array in which a large number of quasi-planar waveguide type Josephson junctions that generate a constant voltage by applying a bias current and a microwave are connected in series, a voltage standard device constituted by the Josephson junction array, and the like.
ジョセフソン電圧標準装置は、周波数を正確に電圧に変換できる交流ジョセフソン効果という物理法則に基づいている。
ジョセフソン接合装置は一般に電圧−周波数変換器とみなすことができる。直流電圧Vを接合に印加すると、ジョセフソン電流は周波数f=KJ V(KJ =483597.9GHz/V;ジョセフソン定数)で振動する。しかしながら、一つの接合からの電磁波放射出力は比較的小さい。高周波結合回路(シャント抵抗等)により、各接合の位相を同相にすることができるので、N2 に比例するような出力を取り出すことができる。ここでNは積層構造中の接合の数である。これとは逆に、周波数を変えることにより電圧を出力することができる。
また、ジョセフソン接合を任意数直列接続してジョセフソンD/A変換器を構成することもできる。例えば、デジタル入力バイアス電流(二進数000...001010)が印加されると、アナログ出力電圧Va−out (0+2×V0 +0+8×V0 +0=10V0 )を得ることができる。なお、各ビットに対応する素子は特定の接合数からなる接合部のスタックである。
ところで、シリコンなどを材料とするチップ上のジョセフソン接合にマイクロ波を供給するためにはマイクロ波伝送線路が用いられる。マイクロ波伝送線路としては、準平面型導波路(Coplanar Waveguide: CPW) が利用されてきた(下記非特許文献1参照)。
The Josephson voltage standard is based on the physical law of AC Josephson effect that can accurately convert frequency to voltage.
Josephson junction devices can generally be considered voltage-frequency converters. When a DC voltage V is applied to the junction, the Josephson current oscillates at a frequency f = K J V (K J = 483597.9 GHz / V; Josephson constant). However, the electromagnetic radiation output from one junction is relatively small. Since the phase of each junction can be made in-phase by a high-frequency coupling circuit (such as a shunt resistor), an output proportional to N 2 can be taken out. Here, N is the number of junctions in the laminated structure. On the contrary, a voltage can be output by changing the frequency.
Further, a Josephson D / A converter can be configured by connecting an arbitrary number of Josephson junctions in series. For example, when a digital input bias current (binary number 000... 001010) is applied, an analog output voltage V a-out (0 + 2 × V 0 + 0 + 8 × V 0 + 0 = 10V 0 ) can be obtained. The element corresponding to each bit is a stack of junctions having a specific number of junctions.
By the way, a microwave transmission line is used to supply a microwave to a Josephson junction on a chip made of silicon or the like. A quasi-planar waveguide (CPW) has been used as a microwave transmission line (see Non-Patent
図(5)は従来の準平面型導波路の断面図である。
図(5)には、誘電体基板1の一面に信号導体配線2と接地導体(外部導体)3が設けられた配線構造である準平面型導波路が示されている。信号配線が接地導体にはさまれた構造になっており、誘電体の一面のみを使って信号伝送ができるため、回路の特性評価や他の回路との接続が容易である。
FIG. 5 is a cross-sectional view of a conventional quasi-planar waveguide.
FIG. 5 shows a quasi-planar waveguide having a wiring structure in which the signal conductor wiring 2 and the ground conductor (external conductor) 3 are provided on one surface of the
図(6)は従来のジョセフソン接合アレーの平面図である。
図(6)の電圧標準で用いられるジョセフソン接合アレーは、超伝導体の下部電極4と常伝導体の中間層5と超伝導体の上部電極6から構成されるジョセフソン接合を、下部電極と兼用した下部配線4と上部配線7で多数個直列に接続したものである。
FIG. 6 is a plan view of a conventional Josephson junction array.
The Josephson junction array used in the voltage standard of FIG. 6 is a Josephson junction composed of a superconductor
図(6)の平面図および図(7)の断面図に示すように、すべての接合に均一にマイクロ波を印加するために、ジョセフソン接合アレーも接合の両側に接地導体3を配置し、準平面型の伝送線路を形成したものも知られている(非特許文献2参照)。
As shown in the plan view of FIG. (6) and the cross-sectional view of FIG. (7), in order to uniformly apply microwaves to all the junctions, the Josephson junction array is also provided with
ジョセフソン接合で発生した熱によって下部電極4または上部電極6の超伝導性が失われるのを防ぐ目的で、図(8)に示すように幅を大きくした下部電極9によってジョセフソン接合で発生した熱を基板1に逃がす改良がされている。(非特許文献3参照)
超伝導薄膜の表面インピーダンスZsは下記数1の式で与えられる。(非特許文献4参照)
ここで、ωは角周波数、μ0は真空中の透磁率、λはロンドン侵入長、σは複素導電率、dは膜厚である。従って、超伝導材料を電極および配線として用いる場合、膜厚dがロンドン侵入長λより小さいと表面インピーダンスが増加し減衰が急激に大きくなる。ジョセフソン接合アレーの配線で減衰があると、大きなマイクロ波を入力しなければならないという問題だけでなく、電圧標準用ジョセフソン接合アレーにおいて接合に印加されるマイクロ波電力がすべての接合において均一である必要があるにもかかわらず、減衰によりマイクロ波の電力にばらつきが生じ動作マージンを低下させるという深刻な問題も発生する。したがって、下部電極兼下部配線9及び上部配線7はロンドン侵入長より十分厚くなければならない。しかしここで問題となるのは、超伝導材料としてチッ化ニオブのようなロンドン侵入長が長い材料を用いた場合、膜厚を非常に厚くしなければならいことである。チッ化ニオブは段差が大きいと結晶の粒界が発生し流せる電流が急激に減少してしまうという問題点がある。図(7)に示すように下部電極4の端(エッジ)の上を上部配線7が横切ると、上部配線7には下部電極4の膜厚に相当する段差が発生し、上部配線7に流せる電流が著しく減少してしまう。したがって、上部配線7の臨界電流値が著しく減少してしまうという問題があり、下部電極4を厚くするには限界がある。
本発明の目的は、上記問題点に鑑み、表面インピーダンスの増加によるマイクロ波の減衰を防止するようにした準平面導波路型ジョセフソン接合アレー構造体、それを用いたデジタル−アナログ変換器、プログラマブルジョセフソン電圧標準用接合アレー、ジョセフソン電圧標準用チップ、ジョセフソン電圧発生装置を提供することにある。
The surface impedance Z s of the superconducting thin film is given by the following equation (1). (See Non-Patent Document 4)
Here, ω is the angular frequency, μ 0 is the magnetic permeability in vacuum, λ is the London penetration length, σ is the complex conductivity, and d is the film thickness. Therefore, when using a superconducting material as an electrode and wiring, if the film thickness d is smaller than the London penetration length λ, the surface impedance increases and the attenuation increases rapidly. Not only does a large microwave input have to be attenuated in the Josephson junction array wiring, but the microwave power applied to the junction in the voltage standard Josephson junction array is uniform across all junctions. In spite of the necessity, there is a serious problem that the microwave power varies due to attenuation and the operation margin is lowered. Therefore, the lower electrode /
In view of the above problems, an object of the present invention is to provide a quasi-planar waveguide type Josephson junction array structure that prevents microwave attenuation due to an increase in surface impedance, a digital-analog converter using the same, and a programmable It is an object to provide a junction array for Josephson voltage standard, a chip for Josephson voltage standard, and a Josephson voltage generator.
線路に流れる電流の分布は一様ではなく、線路の両縁に沿ったわずかな部分に強い電流が流れている。これはエッジの特異性あるいはエッジの偏りとも呼ばれている(非特許文献5参照)。
図(1)は本発明の実施例の平面図である。 図(1)に示すような準平面導波路型ジョセフソン接合の場合も、電界は接地導体3と下部電極9の隙間に集中する(非特許文献6参照)ので、マイクロ波電流は接地導体3と下部電極9のギャップの近傍を集中的に流れる。従って、ギャップ近傍の厚さ(図(1)の10の部分)を厚くすれば、下部電極9全体の膜厚を大きくしなくても同様の効果が得られ、表面インピーダンスの増加によるマイクロ波の減衰を防止することが可能になる。
具体的には、
(1)ジョセフソン接合アレー構造体は、
準平面導波路型ジョセフソン接合アレー構造体は、基板上に複数個の下部電極を相互に離間した状態で直列に配置し、
前記下部電極の上に2個の中間層を相互に離間した状態で前記下部電極の配置方向に沿って直列に配置し、前記直列方向に隣り合わせの2個の前記中間層上にそれらを連結する上部電極を配置したジョセフソン接合を複数個備え、
前記下部電極上に、前記中間層の両側に離間してマイクロ波用配線を設け、前記マイクロ波用配線の外側に接地導体を設けたことを特徴とする。
(2)上記(1)記載のジョセフソン接合アレー構造体において、
上記基板は、誘電体又は半導体で形成されていることを特徴とする。
(3)上記(1)記載のジョセフソン接合アレー構造体において、
上記外部導体は、超伝導体で形成されていることを特徴とする。
(4)上記(1)記載のジョセフソン接合アレー構造体において、
上記絶縁膜は、誘電体で形成されていることを特徴とする。
(5)デジタル−アナログ変換器は、
マイクロ波入力端子とマイクロ波終端抵抗との間に上記(1)乃至(4)のいずれか1項記載の準平面導波路型ジョセフソン接合を任意数の接合ずつ直列に配置することを特徴とする。
(6)プログラマブルジョセフソン電圧標準用接合アレーは、
上記(5)記載のデジタル−アナログ変換器を用いて構成したことを特徴とする。
(7)ジョセフソン電圧標準用チップは、
上記(6)記載のプログラマブル電圧標準用接合アレーを基板上に設けたことを特徴とする。
(8)ジョセフソン電圧発生装置は、
上記(7)記載のプログラマブル電圧標準用チップ、チップ冷却用の冷凍機、マイクロ波源、バイアス電流源を備えたことを特徴とする。
The distribution of the current flowing in the line is not uniform, and a strong current flows in a small portion along both edges of the line. This is also called edge peculiarity or edge bias (see Non-Patent Document 5).
FIG. 1 is a plan view of an embodiment of the present invention. Also in the case of the quasi-planar waveguide type Josephson junction as shown in FIG. 1A, the electric field is concentrated in the gap between the
In particular,
(1) Josephson junction array structure is
The quasi-planar waveguide type Josephson junction array structure has a plurality of lower electrodes arranged in series in a state of being separated from each other on a substrate,
Two intermediate layers are arranged on the lower electrode in series along the arrangement direction of the lower electrode in a state of being separated from each other, and are connected to the two intermediate layers adjacent to each other in the series direction. It has a number of Josephson junctions with an upper electrode.
A microwave wiring is provided on the lower electrode so as to be separated from both sides of the intermediate layer, and a ground conductor is provided outside the microwave wiring.
(2) In the Josephson junction array structure according to (1) above,
The substrate is formed of a dielectric or a semiconductor.
(3) In the Josephson junction array structure according to (1) above,
The outer conductor is made of a superconductor.
(4) In the Josephson junction array structure according to (1) above,
The insulating film is formed of a dielectric material.
(5) The digital-analog converter
The quasi-planar waveguide type Josephson junction according to any one of the above (1) to (4) is arranged in series between any number of junctions between a microwave input terminal and a microwave termination resistor. To do.
(6) The programmable Josephson voltage standard junction array is
The digital-analog converter described in the above (5) is used.
(7) Josephson voltage standard chip is
The programmable voltage standard junction array described in (6) above is provided on a substrate.
(8) The Josephson voltage generator is
A programmable voltage standard chip described in (7) above, a refrigerator for cooling the chip, a microwave source, and a bias current source are provided.
図(1)に示すように準平面導波路型ジョセフソン接合アレーの下部電極兼下部配線9の上部でかつ接地導体3とのギャップの近傍にマイクロ波専用の配線10を配置することによって、下部電極兼下部配線の全体の膜厚を大きくしたのと同様の効果が得られる。下部電極兼下部配線9そのものは薄くできるので、回路の段差の増加を抑制し上部配線7の臨界電流の減少といった問題も発生することなく、同時にマイクロ波の電極における減衰を防ぐことが出来る。マイクロ波の減衰を防ぐことは、大きなマイクロ波を供給する必要がなくなるとコストダウンになるだけでなく、ジョセフソン接合アレー内におけるマイクロ波の減衰が減少すれば、アレー内の接合のマイクロ波の均一性が向上し電圧標準回路の動作マージンを向上させることも可能になる。
As shown in FIG. 1 (1), the microwave-dedicated
以下に、発明を実施するための最良の形態を示す。 The best mode for carrying out the invention will be described below.
本発明の準平面導波路型ジョセフソン接合アレー構造体は、すべての接合に均一にマイクロ波を印加するために、ジョセフソン接合アレーの接合部の両側に接地導体3を配置し、準平面型の伝送線路を形成する。
図(2)は本発明の実施例の平面図である。図(2)に示すように、基板1上に超伝導材料の下部電極兼下部配線9を形成し、下部電極兼下部配線9上に中間層(常伝導体)5と超伝導材料の上部電極6を順に成膜する。次に上部電極6と中間層5をパターンエッチングしてジョセフソン接合を形成する。それらの上に層間絶縁膜8を成膜し全体を覆う。ジョセフソン接合を直列に接続するために上部電極6の上部の層間絶縁膜8に穴をあけコンタクトホールを形成する。このとき同時に、マイクロ波用の配線を下部電極兼下部配線9に接続するために、下部電極兼下部配線9の上の層間絶縁膜8にも穴をあけてコンタクトホール11を形成する。全体に上部配線となる超伝導膜を成膜しパタ―ニングおよびエッチングして上部配線7とマイクロ波用配線10を同時に形成する。このように作製を容易にするために、上部配線7とマイクロ波用配線10は同一レイヤーの導体膜を用いることができる。
In the quasi-planar waveguide type Josephson junction array structure of the present invention, the
FIG. 2 is a plan view of the embodiment of the present invention. As shown in FIG. 2B, a lower electrode /
図(3)は、図(1)のBB断面図に相等し、図(2)とは別の実施例である。
図(3)に示すように基板1の上に下部電極兼下部配線9と中間層(常伝導体)5と上部電極6を成膜する。上部電極6と中間層5をエッチングしてジョセフソン接合を形成する。このとき同時にダミーのジョセフソン接合12を残しておく。このダミーのジョセフソン接合12がマイクロ波の通り道となり下部配線9を厚くしたのと同様の効果が得られる。つぎに層間絶縁膜8を成膜し全体を覆う。ジョセフソン接合を直列に接続するために上部電極6の上部の層間絶縁膜8に穴をあけコンタクトホールを形成する。全体に上部配線となる超伝導膜を成膜しパタ―ニングおよびエッチングして上部配線7を形成する。マイクロ波用配線を形成するのにジョセフソン接合を流用しているため新たにプロセスの負担が増えることはなく容易に実現可能である。
FIG. (3) is equivalent to the BB cross-sectional view of FIG. (1) and is an embodiment different from FIG. (2).
As shown in FIG. 3, a lower electrode /
図(4)は本発明のプログラマブル電圧標準用デジタル−アナログ変換器の概念図である。
マイクロ波入力端子13とマイクロ波終端抵抗14との間に図(2)または図(3)のような準平面導波路を構成するジョセフソン接合をmk個の接合ずつ直列に配置することで、最小桁の接合数がm個でビット数がkビットのデジタル−アナログ変換器を構成する。このジョセフソン接合をmk個の接合ずつ直列に配置したものをバイナリアレーという。(例えば、非特許文献6参照) 例えば、分解能が8ビットで、最小桁の接合数が128接合の場合、128個、256個、512個、1024個、2048個、4096個、8192個、16384個のジョセフソン接合を含むアレーを直列に配置すればよい。
図(4)に示すように、マイクロ波をジョセフソン接合アレーの片方から供給し反対側の端に接続したマイクロ波終端抵抗14まで伝送し終端させる。バイナリアレー15に直流バイアス電流をオンオフすることで、バイナリアレー15を介したデジタル入力をアナログ出力電圧16に変換する。
FIG. 4 is a conceptual diagram of the digital-analog converter for programmable voltage standard according to the present invention.
By arranging m k junctions in series between the
As shown in FIG. 4 (4), the microwave is supplied from one side of the Josephson junction array and transmitted to the
バイナリ配置のジョセフソン接合アレーでデジタル−アナログ変換器を構成し、Siウェハなどの基板上に作製しチップ状に切り出したものをジョセフソン電圧標準チップといい、チップを冷却するための冷凍機、マイクロ波源、バイアス電流源など電圧標準として動作させるのに必要な一式をジョセフソン電圧標準装置という。本願発明の準平面型ジョセフソン接合アレーを用い電圧標準装置を構成することによって、臨界温度の高いチッ化ニオブ薄膜を用いることが可能になるため動作温度を従来の4.2Kよりずっと大きな10K程度にすることが可能になり、冷凍機が小型になる、消費電力が小さくなる、冷凍機のノイズが小さくなるなど、コストダウンと可搬性に関係する多くの利点がある。また、本願発明によりマイクロ波の減衰が小さくなるためマイクロ波源も小型にすることが可能になり、同様にコストダウンにもつながる。また、マイクロ波の減衰を防止するということはジョセフソン接合に供給されるマイクロ波を均一にすることにもなり、これは動作マージンを増加させ性能向上にもなる。 A binary-arranged Josephson junction array constitutes a digital-analog converter, which is fabricated on a substrate such as a Si wafer and cut into a chip, called a Josephson voltage standard chip, a refrigerator for cooling the chip, A set required to operate as a voltage standard such as a microwave source and a bias current source is called a Josephson voltage standard device. By constructing a voltage standard device using the quasi-planar Josephson junction array of the present invention, it becomes possible to use a niobium nitride thin film having a high critical temperature, so that the operating temperature is about 10K which is much higher than the conventional 4.2K. There are many advantages related to cost reduction and portability, such as miniaturization of the refrigerator, reduction of power consumption, and reduction of noise of the refrigerator. Further, since the attenuation of the microwave is reduced by the present invention, the microwave source can be made small, and the cost is similarly reduced. Further, preventing the attenuation of the microwave also makes the microwave supplied to the Josephson junction uniform, which increases the operation margin and improves the performance.
1:基板
2:信号配線導体
3:接地導体
4:下部電極兼下部配線
5:中間層(常伝導体)
6:上部電極
7:上部配線
8:層間絶縁膜
9:幅を大きくした下部電極兼下部配線
10:マイクロ波専用配線
11:コンタクトホール
12:マイクロ波用ダミー接合
13:マイクロ波入力端子
14:マイクロ波終端抵抗
15:バイアス電流入力(デジタル入力)
16:出力電圧
17:ジョセフソン接合アレー
1: Substrate 2: Signal wiring conductor 3: Ground conductor 4: Lower electrode and lower wiring 5: Intermediate layer (normal conductor)
6: Upper electrode 7: Upper wiring 8: Interlayer insulating film 9: Widened lower electrode / lower wiring 10: Microwave dedicated wiring 11: Contact hole 12: Microwave dummy junction 13: Microwave input terminal 14: Micro Wave termination resistor 15: Bias current input (digital input)
16: Output voltage 17: Josephson junction array
Claims (8)
前記下部電極の上に2個の中間層を相互に離間した状態で前記下部電極の配置方向に沿って直列に配置し、前記直列方向に隣り合わせの2個の前記中間層上にそれらを連結する上部電極を配置したジョセフソン接合を複数個備え、
前記下部電極上に、前記中間層の両側に離間してマイクロ波用配線を設け、前記マイクロ波用配線の外側に接地導体を設けたことを特徴とする準平面導波路型ジョセフソン接合アレー構造体。 A plurality of lower electrodes are arranged in series on the substrate in a state of being separated from each other,
Two intermediate layers are arranged on the lower electrode in series along the arrangement direction of the lower electrode in a state of being separated from each other, and are connected to the two intermediate layers adjacent to each other in the series direction. It has a number of Josephson junctions with an upper electrode.
A quasi-planar waveguide type Josephson junction array structure in which microwave wiring is provided on both sides of the intermediate layer on the lower electrode, and a ground conductor is provided outside the microwave wiring. body.
A Josephson voltage generator comprising the programmable voltage standard chip according to claim 7, a refrigerator for cooling the chip, a microwave source, and a bias current source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168938A JP4595069B2 (en) | 2005-06-09 | 2005-06-09 | Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168938A JP4595069B2 (en) | 2005-06-09 | 2005-06-09 | Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344761A JP2006344761A (en) | 2006-12-21 |
JP4595069B2 true JP4595069B2 (en) | 2010-12-08 |
Family
ID=37641497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005168938A Expired - Fee Related JP4595069B2 (en) | 2005-06-09 | 2005-06-09 | Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595069B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170777A (en) * | 2008-01-18 | 2009-07-30 | National Institute Of Advanced Industrial & Technology | Programmable josephson voltage standard apparatus |
JP5414031B2 (en) * | 2009-02-26 | 2014-02-12 | 独立行政法人産業技術総合研究所 | AC voltage generating circuit using Josephson element and AC voltage standard circuit |
JP5709168B2 (en) * | 2011-08-01 | 2015-04-30 | 独立行政法人産業技術総合研究所 | Josephson junction array structure, digital-analog converter using the structure, and superconducting voltage standard circuit |
EP3058618B1 (en) | 2013-10-15 | 2020-09-02 | Yale University | Low-noise josephson junction-based directional amplifier |
US9948254B2 (en) | 2014-02-21 | 2018-04-17 | Yale University | Wireless Josephson bifurcation amplifier |
CA2977664C (en) | 2015-02-27 | 2023-10-03 | Yale University | Josephson junction-based circulators and related systems and methods |
JP2018513580A (en) | 2015-02-27 | 2018-05-24 | イェール ユニバーシティーYale University | Techniques and related systems and methods for fabricating quantum amplifiers |
US10693566B2 (en) | 2015-04-17 | 2020-06-23 | Yale University | Wireless Josephson parametric converter |
CN108698815B (en) | 2016-01-15 | 2022-04-08 | 耶鲁大学 | Techniques for manipulating dual-qubit quantum states and related systems and methods |
US11737376B2 (en) | 2017-12-11 | 2023-08-22 | Yale University | Superconducting nonlinear asymmetric inductive element and related systems and methods |
CN108761156B (en) * | 2018-08-24 | 2024-08-20 | 北京无线电计量测试研究所 | Solid-state refrigeration quantum voltage standard device |
WO2020150348A1 (en) | 2019-01-17 | 2020-07-23 | Yale University | Josephson nonlinear circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112087A (en) * | 1980-12-29 | 1982-07-12 | Nagaoka Gijutsu Kagaku Daigaku | Josephson voltage standard device |
JP2003069096A (en) * | 2001-08-27 | 2003-03-07 | Japan Science & Technology Corp | Continuous oscillation milliwave/sub-milliwave laser based on integrated circuit including intrinsic josephson element |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6450728A (en) * | 1987-08-20 | 1989-02-27 | Gds Kk | Feeding device utilizing superconductor |
-
2005
- 2005-06-09 JP JP2005168938A patent/JP4595069B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112087A (en) * | 1980-12-29 | 1982-07-12 | Nagaoka Gijutsu Kagaku Daigaku | Josephson voltage standard device |
JP2003069096A (en) * | 2001-08-27 | 2003-03-07 | Japan Science & Technology Corp | Continuous oscillation milliwave/sub-milliwave laser based on integrated circuit including intrinsic josephson element |
Also Published As
Publication number | Publication date |
---|---|
JP2006344761A (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12015383B2 (en) | Superconducting signal amplifier | |
Hyltin | Microstrip transmission on semiconductor dielectrics | |
US10593858B2 (en) | Low loss architecture for superconducting qubit circuits | |
JP4595069B2 (en) | Quasi-planar waveguide type Josephson junction array structure, digital-analog converter using the same, programmable array for Josephson voltage standard, chip for Josephson voltage standard, Josephson voltage generator | |
EP3443666B1 (en) | Clock distribution network for a superconducting integrated circuit | |
Schulze et al. | Design and fabrication of 10 V SINIS Josephson arrays for programmable voltage standards | |
US11006527B2 (en) | Integrating Josephson amplifiers or Josephson mixers into printed circuit boards | |
EP3378288B1 (en) | Circuit card assembly and method of providing same | |
US20230276719A1 (en) | Quantum chip and fabrication method therefor | |
Findikoglu et al. | Electrical characteristics of coplanar waveguide devices incorporating nonlinear dielectric thin films of SrTiO3 and Sr0. 5Ba0. 5TiO3 | |
Burns et al. | Low cost design techniques for semiconductor phase shifters | |
JP2005223468A (en) | Quasi-planar microwave transmission line | |
US7774034B2 (en) | Signal switching device | |
JP3820444B2 (en) | Tuning circuits and superconducting integrated circuits using tunnel junction elements. | |
JP4604239B2 (en) | Meander line type Josephson junction array | |
JP7556615B2 (en) | Tunable Josephson junction oscillator. | |
JPS6288381A (en) | Superconducting switching apparatus | |
Khaira et al. | Cryogenic analog microwave variable attenuator using RF-SQUIDs for quantum systems | |
JPH0529809A (en) | Transmission line | |
JP3972003B2 (en) | Signal switching device | |
Klushin et al. | Toward a programmable HTS Josephson voltage standard: recent results | |
JP3284293B2 (en) | Oxide superconducting Josephson junction array device and method of manufacturing the same | |
JP4129522B2 (en) | Constant voltage generator and method of manufacturing constant voltage generator | |
JP2880612B2 (en) | Circuit board for mounting Josephson device | |
JP2004235252A (en) | Superconducting element and superconducting equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |