JP4587187B2 - Ｃｍｏｓ型光電変換装置及び撮像システム - Google Patents

Description

本発明は、光電変換装置及び撮像システム、特に、ＣＭＯＳエリアセンサ及び撮像システムに関する。

従来、画像信号を電気信号に変換する固体撮像素子として、ＣＣＤが知られている。このＣＣＤはフォトダイオードアレイを有し、各フォトダイオードに蓄積された電荷にパルス電圧を印加して電気信号として読み出すようになっている。また、近年、フォトダイオードとＭＯＳトランジスタを含む周辺回路とを１チップ化したＣＭＯＳエリアセンサが固体撮像素子として用いられている。ＣＭＯＳエリアセンサはＣＣＤと比較して、消費電力が小さい、駆動電力が低いなどの利点を有しており、今後の需要拡大が予想される。

光電変換装置の代表例としてＣＭＯＳエリアセンサを図９を用いて説明する。ＣＭＯＳエリアセンサのフォトダイオード部３０１と転送ＭＯＳトランジスタ部３０２の断面模式図を示す。３０３はＮ型シリコン基板、３０４はＰ型ウエル、３０７は転送ＭＯＳトランジスタのゲート電極、３０８はフォトダイオードのＮ型電荷蓄積領域、３０９はフォトダイオードを埋め込み構造とするための表面Ｐ型領域、３０５は素子分離のためのフィールド酸化膜、３１０はフローティングディフュージョンを形成し、転送ＭＯＳトランジスタのドレイン領域としての機能を持つＮ型高濃度領域である。

３１１はゲート電極と第一の配線層を絶縁するシリコン酸化膜、３１２はコンタクトプラグ、３１３は第一の配線層、３１４は第一の配線層と第二の配線層を絶縁する層間絶縁膜、３１５は第二の配線層、３１６は第二の配線層と第三の配線層を絶縁する層間絶縁膜、３１７は第三の配線層、３１８はパッシベーション膜である。パッシベーション膜３１８の上層に不図示のカラーフィルター層、さらに感度向上のためのマイクロレンズを形成する。表面から入射した光は第三の配線層３１７により規定される開口部を通して、フォトダイオードに入る。光はフォトダイオードのＮ型電荷蓄積領域３０８あるいはＰ型ウエル３０４内で吸収され、電子・ホール対を生成する。このうち電子はＮ型電荷蓄積領域３０８に蓄積される。

ＣＭＯＳエリアセンサの従来技術としては、例えば、特許文献１に記載されている、図１０（特許文献１のFig. 6）のようなキャリアプロファイルを持つ構造がある。この構造は基板内の深い領域に濃度の高い不純物拡散領域６Ａをもち、ウエル内で吸収された光により発生した電荷を表面側に取り出す効率を上げ、感度を向上させる効果があると考えられる。
米国特許第６，４８３，１２９号

従来の光電変換装置、特に、ＣＭＯＳエリアセンサにおいては、フォトダイオードのウエル層はイオン注入を行った後に熱拡散を行うことにより形成されていたため、図１１に示すように、一般的には基板深さ方向の濃度分布は徐々に低くなっていた。その結果、基板深さ方向のポテンシャルバリアを持っていない構造となり、Ｐ型ウェル内で吸収された光の一部は基板方向に損失してしまうため光電変換信号としては寄与しない。特に画素サイズが小さくなるにつれ、必要とする感度が得られないという課題が現れた。また、感度や飽和電荷数やフォトダイオードからフローティングディフュージョンへの転送などの諸特性を制御する際に扱える製造条件のパラメータが少ないため、これらの性能を満足できない課題もある。

一方、上記特許文献の図１０に示す構造は、基板内の深い領域に濃度の高い不純物拡散領域をもち、感度を向上することについて効果はあると考えられるが、同時に満足すべき飽和電荷数やフォトダイオードからフローティングディフュージョンへの転送などの諸特性を制御する際に扱える製造条件のパラメータが少ないため、これらの性能を満足できないという課題がある。また、上述の特許文献１に記載されているような単純なレトログレードウエル構造では、基板で発生した暗電流がフォトダイオード内に漏れ込み、センサの性能を劣化させる。すなわち、これまでに感度向上と飽和電荷数、転送効率の向上とを両立させるという技術課題は見出されていない。

本発明は、上記課題を解決するためになされたもので、フォトダイオードの感度をはじめとする諸特性を向上させるＣＭＯＳエリアセンサに代表される光電変換装置及び撮像システムを提供するものである。

本発明の第１の側面は、第一導電型の電荷蓄積領域と複数の第二導電型の不純物領域とを含んで構成される光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ＭＯＳトランジスタと、前記転送ＭＯＳトランジスタによって電荷が転送される第一導電型の不純物領域と、が第一導電型の半導体基板に配されたＣＭＯＳ型光電変換装置に係り、前記複数の第二導電型の不純物領域は、前記電荷蓄積領域の下から前記転送ＭＯＳトランジスタのゲート電極の下まで連続して配され、且つ、少なくとも第１の不純物領域と、該第１の不純物領域と前記電荷蓄積領域との間に配された第２の不純物領域と、該第２の不純物領域と前記電荷蓄積領域との間に配された第３の不純物領域と、を含み、前記第１の不純物領域、前記第２の不純物領域および前記第３の不純物領域は、前記半導体基板に対するイオン注入によって形成され、前記第１の不純物領域の不純物濃度ピークの濃度Ｃ１と、前記第２の不純物領域の不純物濃度ピークの濃度Ｃ２と、前記第３の不純物領域の不純物濃度ピークの濃度Ｃ３とが、Ｃ２＜Ｃ３＜Ｃ１の関係を満たし、前記ＣＭＯＳ型光電変換装置は、前記第３の不純物領域の上かつ前記転送ＭＯＳトランジスタのゲート電極の下に配された第二導電型のチャネルドープ領域を有していることを特徴とする。

本発明の第２の側面は、第一導電型の電荷蓄積領域と第二導電型の不純物領域とを含んで構成される光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ＭＯＳトランジスタと、前記転送ＭＯＳトランジスタによって電荷が転送される第一導電型の不純物領域と、が第一導電型の半導体基板に配されたＣＭＯＳ型光電変換装置に係り、前記第二導電型の不純物領域は、前記電荷蓄積領域の下から前記転送ＭＯＳトランジスタのゲート電極の下まで連続して配され、且つ、前記半導体基板の深部から前記電荷蓄積領域に向かって順に位置する第１の不純物濃度ピークと、第２の不純物濃度ピークと、第３の不純物濃度ピークとを少なくとも有し、前記第二導電型の不純物領域は、前記半導体基板に対するイオン注入によって形成され、前記第１の不純物濃度ピークの濃度Ｃ１と、前記第２の不純物濃度ピークの濃度Ｃ２と、前記第３の不純物濃度ピークの濃度Ｃ３とがＣ２＜Ｃ３＜Ｃ１の関係を満たし、前記ＣＭＯＳ型光電変換装置は、前記第二導電型の不純物領域の上かつ前記転送ＭＯＳトランジスタのゲート電極の下に配された第二導電型の他の不純物領域を有していることを特徴とする。

本発明によれば、光電変換されたキャリアを基板側に損失することがなく、また基板からのノイズ電荷の入り込みを低減できるため、感度を向上させることが可能となり、更に、飽和電荷数、転送効率の向上が可能となる。

本発明は、光電変換素子を形成するフォトダイオードの第1の導電型の不純物領域を、不純物濃度ピークを有する不純物領域の複数で形成し、第1の不純物領域の不純物濃度ピーク濃度Ｃ１と、該第１の不純物領域よりも基板表面側に配された第２の不純物領域の不純物濃度ピーク濃度Ｃ２と、該第２の不純物領域よりも基板表面側に配され、フォトダイオードを形成する第２の導電型の不純物領域に近接（接して）して形成された第３の不純物領域の不純物濃度ピークの濃度Ｃ３を、Ｃ２＜Ｃ３＜Ｃ１とするものである。

このような構成によれば、光電変換されたキャリアを基板側に損失することなく、また基板からのノイズ電荷の入り込みを低減できるため、感度を向上させることが可能となり、更に、飽和電荷数、転送効率の向上が可能となる。

また、光電変換素子を形成するフォトダイオードの第1の導電型の不純物領域を、不純物濃度ピークを有する不純物領域の複数で形成し、該複数の不純物領域のうちフォトダイオードを形成する第２の導電型の不純物領域に近接（接して）して形成された不純物領域の不純物濃度ピークの濃度Ｃを、３×１０^１５＜Ｃ＜２×１０^１７ｃｍ^−３とする構成によれば、飽和電荷数、転送効率の向上を達成することが可能となる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

（第一の実施形態）
図１は本発明の実施形態を説明する断面模式図であり、ＣＭＯＳエリアセンサの光電変換素子となるフォトダイオード部１と転送ＭＯＳトランジスタ部２を示したものである。３はＮ型シリコン基板、４は複数のＰ型不純物領域を含むＰ型ウエルであり、本実施形態では、４Ａ〜４Ｄの不純物領域を有する。また、不純物領域４Ａ〜４Ｄの各領域間には、Ｎ型不純物領域４Ｅ〜４Ｇが挟まれている。

７は転送ＭＯＳトランジスタのゲート電極、８はフォトダイオードを形成するＮ型不純物領域（電荷蓄積領域）、９はフォトダイオードを埋め込み構造とするための表面Ｐ型不純物領域（表面電荷再結合領域）、５は素子分離のためのフィールド酸化膜、１０は電荷蓄積領域８からの電荷が転送されるフローティングディフュージョンとして機能するＮ型不純物領域である。

４Ａ〜４ＤのＰ型不純物領域よりフォトダイードを形成するためのＰ型不純物領域を形成しており、８のＮ型不純物領域よりフォトダイオードを形成するためのＮ型不純物領域を形成している。１１はゲート電極と第一の配線層を絶縁するための層間絶縁膜として機能するシリコン酸化膜、１２はコンタクトプラグ、１３は第一の配線層、１４は第一の配線層と第二の配線層を絶縁する層間絶縁膜、１５は第二の配線層、１６は第二の配線層と第三の配線層を絶縁する層間絶縁膜、１７は第三の配線層、１８はパッシベーション膜である。

さらに、パッシベーション膜１８の上層に不図示のカラーフィルター層、感度向上のためのマイクロレンズを形成する。本実施形態では配線層は３層形成したが、センサの仕様によっては、光学特性を確保する上で、配線層を１層、あるいは２層とすることも本発明の主旨と矛盾はない。また更に受光率をあげるために、カラーフィルター層よりも受光部側にレンズ（層内レンズ）を設けてもよい。

図３に示すように、不純物領域４Ａはその不純物濃度ピークの濃度が１×１０^１６ｃｍ^−３から１×１０^１８ｃｍ^−３であり、ピークの位置する深さは基板表面から２．０μｍから４．０μｍのところにある。不純物領域４Ｂはその不純物濃度ピークの濃度が１×１０^１５ｃｍ^−３から５×１０^１６ｃｍ^−３であり、ピークの深さは基板表面から１．２μｍから２．５μｍのところにある。

不純物領域４Ｃはその不純物濃度ピークの濃度が１×１０^１５ｃｍ^−３から５×１０^１６ｃｍ^−３であり、ピークの深さは０．８μｍから１．５μｍのところにある。不純物領域４Ｄはその不純物濃度ピークの濃度が２×１０^１５ｃｍ^−３から２×１０^１７ｃｍ^−３であり、ピークの深さは０．５μｍから１．０μｍのところにある。これら範囲に関しては後述する。

また、本実施形態ではＣＭＯＳエリアセンサに関して説明したが、ＣＣＤに適用しても同様の効果がある。その場合は、フローティングディフュージョン１０の領域がＶＣＣＤに置き換わる。

ここで不純物領域４Ａ〜４Ｄの機能を説明する。浅い部分（基板表面側）に位置する不純物領域４Ｂ〜４Ｄでは、光キャリアを画素内のフォトダイオードに導く繋ぎ部分を形成し、これらよりも深い部分の不純物領域層４Ａで、分光感度を決めるポテンシャルピークを形成する。ここで最深部の不純物領域４Ａの濃度を不純物領域４Ｂの濃度よりも大きく、好ましくは３倍以上の濃度、より好ましくは５倍以上とすることで、両者の間にポテンシャルバリアが形成され、入射した光により発生したキャリアを基板方向に損失することなく効率よくフォトダイオードに導くことができるため、感度の向上が可能となる。電子が熱拡散する上でポテンシャル障壁となるか否かは、概ね次の式で表現することが可能である。

Ｖｂ＝（ｋＴ／ｑ）・ｌｎ（Ｎ１／Ｎ２）＜ｋＴ／ｑ ここでＶｂは障壁、ｋはボルツマン定数、Ｔは温度、ｑは素電荷、Ｎ１は障壁のピーク濃度でありＮ２は障壁手前の濃度である。不等号の示す領域においては、熱励起によって電荷は障壁を乗り越えることができる。すなわち、Ｎ１／Ｎ２＜ｅの場合（概ね３以下の場合）においては障壁を乗り越えることができる。

従って、Ｎ１／Ｎ２が３を超えるときはポテンシャル障壁が存在し、さらに、Ｎ１／Ｎ２が５を超えるときはポテンシャル障壁を超えるキャリアはほぼ無視できる。

また、不純物領域４Ｄ，４Ｃの濃度や深さを制御することにより、Ｎ型電荷蓄積領域８で保持できる飽和電荷数を制御することもできる。濃度に関して、４Ａ〜４Ｄの濃度の関係に関して述べると、第１の不純物領域（４Ａ）の不純物濃度ピーク濃度Ｃ１と、該第１の不純物領域よりも基板表面側に配された第２の不純物領域（４Ｂ、４Ｃ）の不純物濃度ピーク濃度Ｃ２と、該第２の不純物領域よりも基板表面側に配され、フォトダイオードを形成する第２の導電型の不純物領域に近接（接して）して形成された第３の不純物領域（４Ｄ）の不純物濃度ピークの濃度Ｃ３を、Ｃ２＜Ｃ３＜Ｃ１とすることによって、基板への電荷の損失の低減による感度向上と、転送効率の向上の両立が可能となる。

感度向上にはより深いウエルを形成するほうが、光を吸収できる不純物領域の容積が増えるため望ましいが、それを実現するためにイオン注入の回数を増加させることは、工期短縮という観点からは逸脱してしまう。そこで、ウエルとは反対導電型の領域４Ｅ〜４Ｇがビルトインポテンシャルにより完全に空乏化しており、動作上問題とならないよう、領域４Ｅ〜４Ｇが残るように、各不純物領域４Ａ〜４Ｄのイオン注入のエネルギーを設定することによってイオン注入回数を最低限で複数の不純物領域を形成することが可能となる。

本実施形態では、複数の不純物領域からなるＰ型ウエル４は電荷を電荷蓄積領域に効率良く送るための４Ｂ〜４Ｄと最深部ウエル層の４層構成であるが、本実施形態で４Ｂ〜４Ｄとされている不純物領域は必要とする感度に応じてウエル深さを設定するべきものであるため、その数は特に設定されない。また少なくとも一層の繋ぎウエルを形成すれば、感度向上の効果は得られる。すなわち、複数の不純物領域は、第１の不純物領域（４Ａ）と、該第１の不純物領域よりも基板表面側に配された第２の不純物領域（４Ｂ，４Ｃ，４Ｄの少なくとも一つ）を含み、該第２の不純物領域よりも第1の不純物領域の方が不純物濃度ピークの濃度が高いことが好ましい。

複数のＰ型不純物領域に挟まれたＮ型不純物領域４Ｅ〜４Ｇは存在しなくても問題はない。また、Ｐ型不純物領域を上下に離して配設した場合に二つのＰ型不純物領域が接していなく、結果として、Ｐ型不純物領域の間にＮ型不純物領域が存在しても問題ない。但し、この場合は、二つのＰ型不純物領域に挟まれているＮ型不純物領域が空乏化していることが必要である。

図２はウエル内のポテンシャル図である。キャリアを電子として示している。複数のｐ型不純物領域は各領域が接していなくても問題がないが、その場合は間にあるｎ型領域４Ｅ〜４Ｇが空乏化していることにより、ポテンシャルプロファイルが概略平坦になっていることが求められる。平坦でない場合は、深いウエル層付近で発生した電子がポテンシャルバリアにより電子蓄積領域に移動する効率が悪化し、結果的に感度が低下するからである。

図３にフォトダイオードを形成するＰ型ウエルの不純物プロファイルを示す。本実施形態では、Ｐ型不純物領域４Ａ〜４Ｄがそれぞれ不純物濃度ピークをもっており、不純物領域４Ａ〜４Ｄはフォトダイオード特性に及ぼす影響が異なる。

不純物領域４Ａは感度を向上させる目的でポテンシャルピークをもたせる必要があるため、不純物濃度にピークが必要である。

不純物領域４Ｂは、図２に示すようなポテンシャルバリアを形成するために、不純物領域４Ａよりも不純物濃度ピークの不純物濃度が低い必要があり、不純物領域４Ａが最大のポテンシャルピークをもつように不純物濃度ピークを設定する必要がある。

不純物領域４Ｃは後述する不純物領域４Ｄの不純物濃度プロファイルに影響を及ぼさないようにすることと、４Ａと４Ｂの関係を維持することが必要である。

基板表面近くにある不純物領域４Ｄはフォトダイオードの電荷蓄積領域と接していればよく、電荷蓄積領域で蓄積可能な飽和電子数や電荷蓄積領域からフローティングディフュージョンへの転送特性を独立に制御することが可能である。

各不純物領域の濃度ピークの位置は、これに限られるものではなく、特に４ＤはＮ型不純物領域８の下（基板深さ方向に深い）を覆うように形成されてもよい。

次に、４Ａとそれよりも基板表面側に位置する４Ｂ，４Ｃのピーク濃度の関係を説明する。図４は不純物領域４Ａの不純物ピーク濃度と不純物領域４Ｂ，４Ｃの不純物ピーク濃度の関係を示している。ここでは、不純物領域４Ｂと不純物領域４Ｃのピーク濃度は等しいとしている。これらの条件により上述した不純物濃度およびピークの深さの範囲が決まる。

（４Ａの濃度）／（４Ｂの濃度）が１より大きければ有意差のある感度向上が認められ、２以上あれば一層感度向上に効果があり、さらに５以上あれば十分な感度向上が認められる。

次に、不純物領域８に近接する４Ｄのピークの位置に関して説明する。図５は不純物領域４Ｄの不純物濃度ピークの深さと飽和電子数の関係を示している。この図より、不純物領域４Ｄの拡散層の深さは最適な領域があることがわかる。具体的には、０.５〜１.０μｍであれば図１１の構成に比べて感度は向上する。

図６は複数の不純物領域からなるＰ型ウエルの不純物濃度のプロファイルを示し、図７はその濃度プロファイルと飽和電子数及び感度の関係を示している。不純物濃度ピークを持った不純物領域を高温の熱処理を行うことにより、平坦な不純物濃度プロファイルにすると（各拡散層のＰ／Ｖが１に近くなると）、飽和電子数及び感度のいずれも特性が劣化する。これは、高温の熱処理により、基板の深い位置に配された不純物領域の不純物濃度ピークとそれより浅い不純物領域の不純物濃度の比が小さくなることと、浅い不純物領域の不純物濃度プロファイルのピーク位置が不確定になるためである。

以上から、不純物濃度ピークを有する複数の不純物領域を含むウエル中にフォトダイオードを形成することにより、感度の向上と飽和電子数の向上が両立する光電変換装置を製造可能である。

次に、図１の断面図を元に製造工程を説明する。シリコンからなる基板３上に通常のＬＯＣＯＳ分離法あるいはリセスＬＯＣＯＳ法などによりフィールド酸化膜５を形成する。そして、フィールド酸化膜５下にチャンネルストップ層６を形成後、複数の不純物領域からなるＰ型ウエル４は、高エネルギーイオン注入装置を用いて、本実施形態では４回のＰ型不純物（ボロン等）を深い領域より順次注入し、その後ドライブインのような高温の熱処理を行わないことによって形成する。この後の熱処理は最高でも９５０℃程度である。

このＰ型ウエル４は熱拡散を行わないため、それぞれの不純物領域の濃度を制御することが容易となる。上層部にある不純物領域４Ｂ〜４Ｄを低濃度にすることによって、この箇所のポテンシャルを低く出来るため、感度の向上、ならびに不純物領域４Ａとのポテンシャル差を形成しやすくなる。そして、ポリシリコン電極７を形成した後、イオン注入により、フォトダイオードのＮ型電荷蓄積領域となる不純物領域８、及びＰ型表面層となる不純物領域９、フローティングディフュージョンとなるＮ型不純物領域１０を形成する。

コンタクト開口工程以降の製造方法は従来のＣＭＯＳエリアセンサと同様であるので、省略する。

以上のように、光電変換素子を形成するフォトダイオードの第１の導電型の不純物領域を、不純物濃度ピークを有する不純物領域の複数で形成し、第1の不純物領域の不純物濃度ピーク濃度Ｃ１と、該第１の不純物領域よりも基板表面側に配された第２の不純物領域の不純物濃度ピーク濃度Ｃ２と、該第２の不純物領域よりも基板表面側に配され、フォトダイオードを形成する第２の導電型の不純物領域に近接（接して）して形成された第３の不純物領域の不純物濃度ピークの濃度Ｃ３を、Ｃ２＜Ｃ３＜Ｃ１とすることによって、吸収された光キャリアを基板方向に損失することなく効率よくフォトダイオードに導くことができ、感度向上が可能となり、更に、電荷蓄積領域からフローティングディフュージョン（読み出し領域）への転送効率を向上させることが可能となる。

（第二の実施形態）
図８に本実施形態の断面模式図を示す。第一の実施形態と異なる箇所は、Ｐ型の複数の不純物領域からなるウエル２０４が、素子分離フィールド酸化膜２０５下、及び隣接画素部にまで連続して形成されている点であり、フィールド酸化膜下に素子分離のためのチャンネルストップ領域が存在しない。

これは、複数の不純物領域を含むＰ型ウエル２０４中の不純物領域２０４Ｄが隣接画素間との素子分離の機能をも備えることによって、素子分離に必要なイオン注入をウエルを形成する不純物領域と同時に行うことができ、工程、ならびにマスク数を減らすことが出来る。不純物領域２０４Ｄより深い位置にある２０４Ｃ、２０４Ｂの濃度を低くし、不純物領域２０４Ａをその濃度より大きく、好ましくは２倍以上、より好ましくは５倍以上の濃度に設定すれば、素子分離特性を維持しつつ、第一の実施形態と同様に感度の向上は得られる。

（第三の実施形態）
本実施形態の模式的断面図を図１２に、フォトダイオード部の不純物プロファイルを模式的に示した図を図１３に示す。本実施形態においては、電荷蓄積領域として機能する電荷蓄積領域が、該電荷蓄積領域に近接する４Ｄの一部に埋め込まれるように形成されている。このように形成することによって、空乏層の広がりを４Ｄ内に好適にとどめることが可能となる。

また、図１２において、４Ｈで示されるＰ型不純物領域は、転送ＭＯＳトランジスタのゲート下のチャネル部に、チャネルドープ層として形成される領域と、４ＤのＰ型不純物領域が連続するように形成されることによってＰ型不純物領域として形成される。４Ｈは転送ＭＯＳトランジスタが正常に動作するために必要な領域であり、Ｎ型不純物領域が存在しないようにすることが重要である。

具体的に、図１３の不純物プロファイルを用いて説明する。４Ａ′はＰ型不純物領域４Ａ、４Ｂ′はＰ型不純物領域４Ｂに、４Ｃ′はＰ型不純物領域４Ｃに、４Ｄ′はＰ型不純物領域４Ｄに、８′はＮ型不純物領域８に、９′はＰ型不純物領域９に、４Ｈ′はＰ型不純物領域４Ｈにそれぞれ対応するものである。転送ＭＯＳトランジスタ下では、チャネルドープ領域４Ｈ′とＰ型不純物領域４Ｄの形成条件を調整することによって、Ｎ型不純物領域が形成されないような構造となっている。このような構造によれば、上記実施形態と同様に感度向上が可能となり、更に、転送ＭＯＳトランジスタの転送効率も向上させることが可能となる。

（撮像システムへの応用）
次に、上記実施形態の光電変換装置を用いた撮像システムについて説明する。図１４は本発明による光電変換装置をスチルビデオカメラに使用する場合の一実施形態を示すブロック図である。

図１４において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像素子１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むため固体撮像素子（本発明の光電変換装置に対応する）、１０６は固体撮像素子１０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像素子１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に各種タイミング信号を出力するタイミング発生部、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録又は読み出しを行うためのインターフェース部（記録媒体制御Ｉ／Ｆ部）、１１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部（外部Ｉ／Ｆ部）である。

次に、撮影時のスチルビデオカメラの動作について説明する。バリア１０１がオープンされると、メイン電源がオンされ、次にコントロール系の電源がオンされ、更に、Ａ／Ｄ変換器１０６等の撮像系回路の電源がオンされる。

それから、露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像素子１０４から出力された信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換された後、信号処理回路１０７に入力される。そのデータを基に露出の演算を全体制御・演算部１０９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞り１０３を制御する。

次に、固体撮像素子１０４から出力された信号をもとに高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズ１０２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ１０２を駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換され、信号処理部１０７を通り全体制御・演算部１０９によりメモリ部１１０に書き込まれる。その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部１１１を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

本発明はＣＣＤやＣＭＯＳエリアセンサの感度を向上できるので、高感度のスチルカメラやビデオカメラに用いることができる。

本発明の第一の実施形態のＣＭＯＳエリアセンサの断面図である。 フォトダイード部ウエル内のポテンシャル図である。 第一の実施形態の不純物濃度プロファイルを示す図である。 拡散層４Ａの濃度と拡散層４Ｂ，４Ｃとの比と、感度との関係を示す特性図である。 拡散層４Ｄの濃度ピーク位置と飽和電子数との関係を示す特性図である。 第一の実施形態の不純物濃度プロファイルを説明するための図である。 各拡散層のピークとバレーの比と、飽和電子数との関係を示す図である。 本発明の第二の実施形態の光電変換装置の断面図である。 従来のＣＭＯＳエリアセンサの断面図である。 従来のＰ型ウエル濃度分布の模式図である。 従来のＰ型ウエル濃度分布の模式図である。 本発明の第三の実施形態の光電変換装置の断面図である。 第三の実施形態の光電変換装置のフォトダイード部の不純物プロファイルを示す図である。 本発明の光電変換装置をスチルビデオカメラに適用した場合の一実施形態を示すブロック図である。

符号の説明

１，２０１，３０１ フォトダイオード部
２，２０２，３０２ 転送ＭＯＳトランジスタ部
３，２０３，３０３ 半導体基板（Ｎ型シリコン基板）
４，２０４，３０４ Ｐ型ウエル
４Ａ〜４Ｄ，２０４Ａ〜２０４Ｄ 不純物領域
４Ｅ〜４Ｇ，２０４Ｅ〜２０４Ｇ Ｎ型不純物領域
４Ｈ Ｐ型不純物領域
５，２０５，３０５ フィールド酸化膜
６，３０６ チャンネルストップ層
７，２０７，３０７ 転送用ＭＯＳトランジスタのゲート電極
８，２０８，３０８ Ｎ型不純物領域（電荷蓄積領域）
９，２０９，３０９ 表面Ｐ型不純物領域
１０，２１０，３１０ Ｎ型不純物領域
１１，２１１，３１１ シリコン酸化膜
１２，２１２，３１２ コンタクトプラグ
１３，２１３，３１３ 第一の配線層
１４，２１４，３１４ 第一の配線層と第二の配線層間の層間絶縁膜
１５，２１５，３１５ 第二の配線層
１６，２１６，３１６ 第二の配線層と第三の配線層間の層間絶縁膜
１７，２１７，３１７ 第三の配線層
１８，２１８，３１８ パッシベーション膜
１０１ バリア
１０２ レンズ
１０３ 絞り
１０４ 固体撮像素子
１０５ 撮像信号処理回路
１０６ Ａ／Ｄ変換器
１０７ 信号処理部
１０８ タイミング発生部
１０９ 全体制御・演算部
１１０ メモリ部
１１１ 記録媒体制御Ｉ／Ｆ部
１１２ 記録媒体
１１３ 外部Ｉ／Ｆ部

Claims (15)

1. 第一導電型の電荷蓄積領域と複数の第二導電型の不純物領域とを含んで構成される光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ＭＯＳトランジスタと、前記転送ＭＯＳトランジスタによって電荷が転送される第一導電型の不純物領域と、が第一導電型の半導体基板に配されたＣＭＯＳ型光電変換装置であって、
   前記複数の第二導電型の不純物領域は、前記電荷蓄積領域の下から前記転送ＭＯＳトランジスタのゲート電極の下まで連続して配され、且つ、少なくとも第１の不純物領域と、該第１の不純物領域と前記電荷蓄積領域との間に配された第２の不純物領域と、該第２の不純物領域と前記電荷蓄積領域との間に配された第３の不純物領域と、を含み、前記第１の不純物領域、前記第２の不純物領域および前記第３の不純物領域は、前記半導体基板に対するイオン注入によって形成され、
   前記第１の不純物領域の不純物濃度ピークの濃度Ｃ１と、前記第２の不純物領域の不純物濃度ピークの濃度Ｃ２と、前記第３の不純物領域の不純物濃度ピークの濃度Ｃ３とが、Ｃ２＜Ｃ３＜Ｃ１の関係を満たし、
   前記ＣＭＯＳ型光電変換装置は、前記第３の不純物領域の上かつ前記転送ＭＯＳトランジスタのゲート電極の下に配された第二導電型のチャネルドープ領域を有していることを特徴とするＣＭＯＳ型光電変換装置。
2. 前記第３の不純物領域の不純物濃度ピークは、前記第３の不純物領域の前記電荷蓄積領域側に配されていることを特徴とする請求項１に記載のＣＭＯＳ型光電変換装置。
3. 前記第１の不純物領域の不純物濃度ピークの濃度Ｃ１と前記第２の不純物領域の不純物濃度ピークの濃度Ｃ２との関係が、３×Ｃ２≦Ｃ１であることを特徴とする請求項１あるいは２に記載のＣＭＯＳ型光電変換装置。
4. 前記第１の不純物領域の不純物濃度ピークの濃度Ｃ１と前記第２の不純物領域の不純物濃度ピークの濃度Ｃ２との関係が、５×Ｃ２≦Ｃ１であることを特徴とする請求項３に記載のＣＭＯＳ型光電変換装置。
5. 前記第１の不純物領域の不純物濃度ピークの濃度Ｃ１が１×１０^１６ｃｍ^−３＜Ｃ１＜１×１０^１８ｃｍ^−３であり、
   前記第２の不純物領域の不純物濃度ピークの濃度Ｃ２が１×１０^１５ｃｍ^−３＜Ｃ２＜５×１０^１６ｃｍ^−３であり、
   前記第３の不純物領域の不純物濃度ピークの濃度Ｃ３が２×１０^１５ｃｍ^−３＜Ｃ３＜２×１０^１７ｃｍ^−３であることを特徴とする請求項１乃至４のいずれか１項に記載のＣＭＯＳ型光電変換装置。
6. 前記複数の第二導電型の不純物領域のそれぞれは、前記電荷蓄積領域の下から前記光電変換素子に隣接した素子分離部の下まで連続して配されていることを特徴とする請求項１乃至５のいずれか１項に記載のＣＭＯＳ型光電変換装置。
7. 前記チャネルドープ領域の不純物濃度ピークは、前記第３の不純物領域の不純物濃度ピークよりも高いことを特徴とする請求項１乃至６のいずれか１項に記載のＣＭＯＳ型光電変換装置。
8. 前記第３の不純物領域は、前記電荷蓄積領域の下部を覆っていることを特徴とする請求項１乃至７のいずれか１項に記載のＣＭＯＳ型光電変換装置。
9. 前記電荷蓄積領域の不純物濃度ピークは、前記第３の不純物領域の不純物濃度ピークよりも上に配されていることを特徴とする請求項１乃至８のいずれか１項に記載のＣＭＯＳ型光電変換装置。
10. 第一導電型の電荷蓄積領域と第二導電型の不純物領域とを含んで構成される光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ＭＯＳトランジスタと、前記転送ＭＯＳトランジスタによって電荷が転送される第一導電型の不純物領域と、が第一導電型の半導体基板に配されたＣＭＯＳ型光電変換装置であって、
    前記第二導電型の不純物領域は、前記電荷蓄積領域の下から前記転送ＭＯＳトランジスタのゲート電極の下まで連続して配され、且つ、前記半導体基板の深部から前記電荷蓄積領域に向かって順に位置する第１の不純物濃度ピークと、第２の不純物濃度ピークと、第３の不純物濃度ピークとを少なくとも有し、前記第二導電型の不純物領域は、前記半導体基板に対するイオン注入によって形成され、
    前記第１の不純物濃度ピークの濃度Ｃ１と、前記第２の不純物濃度ピークの濃度Ｃ２と、前記第３の不純物濃度ピークの濃度Ｃ３とが、
    Ｃ２＜Ｃ３＜Ｃ１
    の関係を満たし、
    前記ＣＭＯＳ型光電変換装置は、前記第二導電型の不純物領域の上かつ前記転送ＭＯＳトランジスタのゲート電極の下に配された第二導電型の他の不純物領域を有していることを特徴とするＣＭＯＳ型光電変換装置。
11. 前記第二導電型の他の不純物領域の不純物濃度ピークは、前記第３の不純物濃度ピークよりも高いことを特徴とする請求項１０に記載のＣＭＯＳ型光電変換装置。
12. 前記第二導電型の不純物領域は、前記電荷蓄積領域の下部を覆っていることを特徴とする請求項１０又は１１に記載のＣＭＯＳ型光電変換装置。
13. 前記電荷蓄積領域の不純物濃度ピークは、前記第３の不純物濃度ピークよりも上に配されていることを特徴とする請求項１０乃至１２のいずれか１項に記載のＣＭＯＳ型光電変換装置。
14. 前記光電変換素子は、前記電荷蓄積領域の表面側に接して形成された第二導電型の表面不純物領域を有する請求項１乃至１３のいずれか１項に記載のＣＭＯＳ型光電変換装置。
15. 請求項１乃至１４のいずれか１項に記載のＣＭＯＳ型光電変換装置と、
    該ＣＭＯＳ型光電変換装置へ光を結像する光学系と、
    該ＣＭＯＳ型光電変換装置からの信号を処理する信号処理回路とを有することを特徴とする撮像システム。