[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4584235B2 - Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム - Google Patents

Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム Download PDF

Info

Publication number
JP4584235B2
JP4584235B2 JP2006333667A JP2006333667A JP4584235B2 JP 4584235 B2 JP4584235 B2 JP 4584235B2 JP 2006333667 A JP2006333667 A JP 2006333667A JP 2006333667 A JP2006333667 A JP 2006333667A JP 4584235 B2 JP4584235 B2 JP 4584235B2
Authority
JP
Japan
Prior art keywords
unit
system configuration
scan time
processing
time measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006333667A
Other languages
English (en)
Other versions
JP2008146402A (ja
Inventor
裕介 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006333667A priority Critical patent/JP4584235B2/ja
Publication of JP2008146402A publication Critical patent/JP2008146402A/ja
Application granted granted Critical
Publication of JP4584235B2 publication Critical patent/JP4584235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

この発明は、プログラマブルコントローラで使用されるCPU(Central Processing Unit)ユニットに関するものである。また、そのシステム処理実行方法とその方法をCPUユニットに実行させるプログラムにも関するものである。
プログラマブルコントローラは、シーケンスプログラムにしたがって、制御対象を制御することによって所定の処理を実行させて、製品の加工や製造を行っている。このプログラマブルコントローラには種々の種類のものがあるが、その中に、構築するシステムの構成に応じたプログラマブルコントローラの構築を行うことができるベース装着タイプのものが知られている。このベース装着タイプのプログラマブルコントローラは、ベースユニット上に、電源ユニット、CPUユニット、入力ユニット、出力ユニット、機能ユニット、ネットワークユニットなどのユニットが、構築するシステムに応じて装着される構成を有する。
図1は、ベース装着タイプのプログラマブルコントローラの構成の一例を示す図である。ベース装着タイプのプログラマブルコントローラ1は、バスが設けられたベースユニット20に、入出力制御や演算処理を行う複数のCPUユニット10A,10Bと、制御対象の外部機器からの制御結果を受信する入力ユニット51と、CPUユニット10Aからの指示により所定の外部機器に出力を行う出力ユニット52とが、装着されている。ここで、CPUユニット10Aは、入力ユニット51と出力ユニット52との間で入出力制御を行い、CPUユニット10Bは、CPUユニット10Aからのデータに基づいて演算を行っているものとする。また、この図では、電源ユニットを省略して図示している。
図6は、プログラマブルコントローラによるシーケンサ動作処理の手順の概要を示す図である。なお、この図6に示されるシーケンサ動作処理は、各CPUユニット10A,10Bによってそれぞれ実行されるものである。この図に示されるように、従来のプログラマブルコントローラにおける制御対象を制御するシーケンサ動作処理では、最初にイニシャル処理を実行した(ステップS11)後、一連の制御手順が記述されたシーケンスプログラムを実行し(ステップS12)、さらに、シーケンスプログラムによる演算の実行結果の出力処理や演算を行うためのデータの入力処理などのシステム処理を行う(ステップS13)。そして、このステップS12のシーケンスプログラム実行処理とステップS13のシステム処理を繰り返し実行する(たとえば、特許文献1参照)。このとき、ステップS12のシーケンスプログラム実行処理の開始からステップS13のシステム処理の完了までの時間をスキャンタイムといい、また1回のシーケンスプログラム実行処理の開始からシステム処理の完了までを1スキャンという。
図15は、図6のシステム処理の手順の従来例を示す図である。この図に示されるように、CPUユニット10A,10Bは、同じベースユニット20上に装着されている出力ユニット52に出力情報を反映させる(ステップS201)。ついで、CPUユニット10A,10Bは、スキャンタイムの測定を行い(ステップS202)、さらにハードウェアの異常チェックを行う(ステップS203)。そして、割り込み回数チェックを行って(ステップS204)、同じベースユニット20上に装着されている入力ユニット51からの入力情報を自CPUユニット10A,10Bの有するメモリに取り込んで反映させて(ステップS205)、システム処理が終了する。
特開平8−123514号公報
ところで、従来のプログラマブルコントローラでは、図6と図15に示した処理は、装着ユニットに装着されるすべてのCPUユニットにおいて実行される。たとえば図1に示したように、ベースユニット20上に複数のCPUユニット10A,10Bが装着されたプログラマブルコントローラ1では、CPUユニット10Aは、入力ユニット51と出力ユニット52との間の入出力制御用に使用され、他方のCPUユニット10Bは、入力ユニット51と出力ユニット52とは情報のやり取りを行わず、CPUユニット10Aからのデータを受けて演算処理用に使用される場合などがある。このような場合においても、CPUユニット10A,10Bは、入力ユニット51と出力ユニット52との間の情報のやり取りの有無にかかわらず、一律に図6と図15の処理を実行していた。そのため、入力ユニット51と出力ユニット52との間で情報のやり取りを行わないCPUユニット10Bの場合には、システム処理を行う時間が不要な処理によって長くなってしまい、結果的にスキャンタイムが長くなってしまうという問題点があった。
この発明は、上記に鑑みてなされたもので、プログラマブルコントローラを構成するCPUユニットにおいて、そのCPUユニットに割り当てられた処理内容にしたがって、スキャンタイムを短縮することができるCPUユニットおよびシステム処理実行方法並びにその方法をCPUユニットに実行させるプログラムを得ることを目的とする。
上記目的を達成するため、この発明にかかるCPUユニットは、プログラマブルコントローラを構成するCPUユニットにおいて、シーケンスプログラムを格納するユーザプログラム格納手段と、前記ユーザプログラム格納手段に格納されたシーケンスプログラムを実行するユーザプログラム実行手段と、予め定められたシステム処理を実行するシステム処理実行手段と、前記システム処理内の個々の処理の実行が必要か否かを判定し、前記個々の処理の実行の要否を示すシステム構成情報を作成するシステム構成確認手段と、を備え、前記システム構成確認手段は、前記ユーザプログラム格納手段内の前記シーケンスプログラムに入力ユニットまたは出力ユニットとの間の情報のやり取りがあるか否かを確認し、前記入力ユニットまたは前記出力ユニットとの間の情報のやり取りがない場合には、前記入力ユニットからの入力情報の反映処理または前記出力ユニットへの出力情報の反映処理を実行不要とする前記システム構成情報を作成し、前記システム処理実行手段は、前記システム構成情報に基づいて前記システム処理を実行することを特徴とする。
この発明によれば、プログラマブルコントローラ中のCPUユニットに割り当てられた処理内容に関係のないシステム処理中の処理を実行しないように設定したので、1スキャンの時間を短縮することができるという効果を有する。
以下に添付図面を参照して、この発明にかかるCPUユニットおよびシステム処理実行方法並びにその方法をCPUユニットに実行させるプログラムの好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
図1は、この発明が適用されるプログラマブルコントローラの一例を概略的に示す図である。このプログラマブルコントローラ1は、ベースユニット20上に2台のCPUユニット10A,10Bと、1台の入力ユニット51と、1台の出力ユニット52とが装着されている。ここでは、CPUユニット10Aは、入力ユニット51と出力ユニット52との間で入出力制御を行い、CPUユニット10Bは、CPUユニット10Aからのデータに基づいて演算を行っているものとする。
図2は、ベースユニットに複数のCPUユニットが装着されたプログラマブルコントローラの構成を模式的に示すブロック図である。この図2では、ベースユニット20と、このベースユニット20上に装着されているCPUユニット10A,10Bのみを図示し、その他のユニットについての図示は省略している。
それぞれのCPUユニット10A,10Bは、自CPUユニット10A,10B内の処理を制御するMPU(Micro Processing Unit)11と、自CPUユニット10A,10B内における基本的な処理を実行するシステムプログラムを格納するROM(Read-Only Memory)などで構成されるシステムプログラム格納部12と、システムプログラムが使用するメモリ領域であるRAM(Random Access Memory)で構成されるシステムワーク記憶部13と、ベースユニット20内のデータバス21に接続されユーザファイルをフレーム化して所定の宛て先へと送信するとともに、自CPUユニット10A,10B宛のフレームの受信処理を行うデータバスインタフェース(図中、データバスI/Fと表記)14と、自CPUユニット10A,10Bで動作するシーケンスプログラムを格納するROMなどで構成されるユーザプログラム格納部15と、シーケンスプログラムが使用するデータを格納するRAMで構成されるユーザデータ記憶部16と、を備える。これらの各処理部間は、内部バス17を介して接続されている。
この図2のように、ベースユニット20に複数のCPUユニット10A,10Bが装着されている場合には、それぞれのCPUユニット10A,10Bのデータバスインタフェース14がベースユニット20内のデータバス21と接続される。これによって、CPUユニット10A,10B間で、フレーム化したデータの送受信を行うことが可能になる。
図3は、この発明にかかるCPUユニットの機能構成を模式的に示すブロック図である。この図3は、図2に示される構成を有するCPUユニットを機能構成の点から見たブロック図である。このCPUユニット10は、ユーザプログラム格納部31と、ユーザプログラム実行部32と、スキャンタイム測定パラメータ記憶部33と、システム構成確認部34と、システム構成情報記憶部35と、システム処理実行部36と、これらの各処理部を制御する制御部37と、を備える。
ユーザプログラム格納部31は、ユーザによって作成されたシーケンスプログラムを格納し、ユーザプログラム実行部32は、ユーザプログラム格納部31に格納されているシーケンスプログラムを実行する。スキャンタイム測定パラメータ記憶部33は、ユーザによって予めなされたスキャンタイムの測定の可否を記憶する。
システム構成確認部34は、シーケンサ動作時の1スキャン内に実行されるシステム処理を構成する個々の処理について、実行する必要があるか否かを確認する。たとえば、システム処理として、入力ユニット51や出力ユニット52(以下、入出力ユニットともいう)との情報のやり取り、スキャンタイム測定、割り込み回数の測定の各処理を例示することができるので、これらの処理の実行の可否を確認する。図4は、システム処理の個々の処理の実行の有無についての判定条件の一例を示す図である。
入出力ユニットとの情報のやり取りの有無については、システム構成確認部34は、ユーザプログラム格納部31に格納されているシーケンスプログラムを参照し、このシーケンスプログラム内に入出力ユニットへアクセスする命令が含まれているか否かを判断する。通常、シーケンスプログラムにおいて、入力ユニット51へアクセスする命令にはXを用いた記号が用いられ、出力ユニット52へアクセスする命令にはYを用いた記号が用いられるので、シーケンスプログラムをスキャンすることによって、入出力ユニットとの情報のやり取りの有無を確認することができる。つまり、シーケンスプログラム中に入出力ユニットへアクセスする命令がない場合には、入出力ユニットとのやり取りがなく、入出力ユニットへアクセスする命令がある場合には、CPUユニット10は入出力リフレッシュ処理を行う。
スキャンタイム測定の可否については、システム構成確認部34は、スキャンタイム測定パラメータ記憶部33を参照することで、スキャンタイム測定の可否を判定する。すなわち、スキャンタイム測定パラメータ記憶部33に、スキャンタイムの測定が設定されている場合には、システム構成確認部34は、スキャンタイム測定を行うと判断し、スキャンタイムの測定が設定されていない場合には、システム構成確認部34は、スキャンタイム測定を行わないと判断する。
割り込み回数の測定の可否については、システム構成確認部34は、ユーザプログラム格納部31に格納されているシーケンスプログラムを参照し、このシーケンスプログラム内の割り込みポインタの有無を判定する。通常、シーケンスプログラムにおいて、割り込みポインタにはIを用いた記号が用いられるので、シーケンスプログラムをスキャンすることによって、割り込み回数の測定の可否を確認することができる。つまり、システム構成確認部34は、シーケンスプログラム内に割り込みポインタがある場合には、割り込みがあるものと判定し、逆にシーケンスプログラム内に割り込みポインタがない場合には、割り込みがないものと判定する。
システム構成確認部34は、上記のようにシステム処理の各処理について、実行する必要があるか否かを確認すると、これらの結果をシステム構成情報としてシステム構成情報記憶部35に記憶する。
システム構成情報記憶部35には、システム構成確認部34によって確認されたシステム処理内の各処理の実行の有無を示すシステム構成情報が格納される。図5は、システム構成情報の一例を示す図である。このシステム構成情報は、4ビットからなり0ビット目(Bit0)には、入力リフレッシュの要否が格納され、1ビット目(Bit1)には、出力リフレッシュの要否が格納され、2ビット目(Bit2)には、スキャンタイム測定の可否が格納され、3ビット目(Bit3)には、割り込み回数測定の可否が設定される。これらは、実行/非実行の2ビットで表すことができる。この図では、実行は「1」で示し、非実行は「0」で表している。なお、この図5に示されるように、システム構成情報のビットは、予めシステム処理内の各処理に対応付けられている。
システム処理実行部36は、システム構成情報記憶部35に記憶されているシステム構成情報におけるシステム処理内の処理実行の要否に基づいて、システム処理を実行する。
つぎに、このようなプログラマブルコントローラ1を構成するCPUユニット10におけるシステム処理の手順について説明する。図6は、CPUユニットにおける動作処理の手順の概略を示すフローチャートである。この図に示されるように、各CPUユニット10では、まずイニシャル処理を実行する(ステップS11)。このイニシャル処理では、システム構成確認部34によるシステム構成情報の作成と、システム処理実行部36によるイニシャル処理が行われる。
ついで、ユーザプログラム実行部32は、ユーザプログラム格納部31に格納されているシーケンスプログラムを実行する(ステップS12)。さらに、システム処理実行部36は、システム構成情報記憶部35内のシステム構成情報に基づいてシステム処理を実行する(ステップS13)。その後、ユーザプログラム実行部32とシステム処理実行部36は、ステップS12のシーケンスプログラムの実行処理の開始からステップS13のシステムプログラムの実行処理の完了までを1スキャンとする処理を、繰り返し実行する。
図7は、図6のイニシャル処理の手順の一例を示すフローチャートであり、図8は、図7のユーザシステム構成チェック処理の手順の一例を示すフローチャートである。イニシャル処理において、まず、システム構成確認部34は、ユーザシステム構成チェックを行う(ステップS21)。
このユーザシステム構成チェック処理では、図8に示される処理が行われる。まず、システム構成確認部34は、入出力リフレッシュ可否チェックを行う(ステップS31)。具体的には、システム構成確認部34は、ユーザプログラム格納部31内のシーケンスプログラムをスキャンし、その中に入出力ユニットにアクセスする命令が含まれているか否かを確認する。そして、入出力ユニットにアクセスする命令が含まれている場合には、入出力リフレッシュ処理を行うものと判定し、入出力ユニットにアクセスする命令が含まれていない場合には、入出力リフレッシュ処理を行わないものと判定する。
図9−1は、入出力ユニットへアクセスする命令が含まれる場合のシーケンスプログラムの一例を示す図であり、図9−2は、入出力ユニットへアクセスする命令が含まれない場合のシーケンスプログラムの一例を示す図である。
図9−1に示されるように、「Y」という文字が入出力ユニットへアクセスする命令として使用される場合には、シーケンスプログラム中に、出力ユニットへアクセスする命令である「Y0」という変数がシーケンスプログラム中に含まれると、システム構成確認部34は、このシーケンスプログラムは出力ユニットの端子のリフレッシュ動作が必要であるものと判定する。
一方、図9−2に示されるように、シーケンスプログラム中に、入力ユニットと出力ユニットへアクセスするデバイスである「X」と「Y」という文字がまったく含まれない場合には、システム構成確認部34は、このシーケンスプログラムは入出力ユニットの端子のリフレッシュ動作が必要ないものと判定する。
ついで、システム構成確認部34は、スキャンタイム測定パラメータ記憶部33を参照し、スキャンタイム測定の可否についてチェックを行う(ステップS32)。具体的には、スキャンタイム測定パラメータ記憶部33にスキャンタイム測定の実行が設定されている場合には、スキャンタイムの測定を行い、スキャンタイム測定パラメータ記憶部33にスキャンタイム測定の実行が設定されていない場合には、スキャンタイムの測定は行わない。
ついで、システム構成確認部34は、割り込み回数測定可否チェックを行う(ステップS33)。具体的には、システム構成確認部34は、ユーザプログラム格納部31内のシーケンスプログラムをスキャンし、その中に割り込みポインタが含まれるか否かを確認する。そして、書込ポインタが含まれている場合には、割り込み回数測定を行うものと判定し、割り込みポインタが含まれていない場合には、割り込み回数測定を行わないものと判定する。
図10は、割り込みポインタを含むシーケンスプログラムの一例を示す図である。この図10に示されるように、割り込みポインタとして「I」という文字が使用される場合には、シーケンスプログラム中に「I10」や「I50」という割り込みポインタが含まれると、システム構成確認部34は、このシーケンスプログラムは割り込み回数の測定が必要であると判定する。
その後、システム構成確認部34は、上記のステップS31〜S33で得られた結果を、システム構成情報記憶部35内の対応する領域に書込み、システム構成情報を作成する(ステップS34)。以上によって、ユーザシステム構成チェック処理が終了する。
その後、図7に戻り、システム処理実行部36は、CPUユニット10の動作に必要なその他のイニシャル処理を実行し(ステップS22)、イニシャル処理が終了する。
図11は、図6のステップS13におけるシステム処理の手順の一例を示すフローチャートである。まず、システム構成確認部34は、シーケンスプログラムの変更などのシステム構成の変更があったか否かを判定する(ステップS51)。システム構成の変更がある場合(ステップS51でYesの場合)には、システム構成確認部34は、ユーザシステム構成チェック処理を行う(ステップS52)。このユーザシステム構成チェック処理は、図8で説明した処理と同じである。
一方、システム構成の変更がない場合(ステップS51でNoの場合)には、システム処理実行部36は、システム構成情報記憶部35を参照して、出力リフレッシュ処理が必要か否かを判定する(ステップS53)。図5に示されるシステム構成情報の例では、出力リフレッシュの実行の可否はBit1に書き込まれているので、システム処理実行部36は、システム構成情報記憶部35のBit1を参照して、実行の可否を取得する。
出力リフレッシュ処理が必要な場合(ステップS53でYesの場合)には、システム処理実行部36は、出力ユニット52へ出力情報を反映させる処理を行う(ステップS54)。その後、またはステップS53で出力リフレッシュ処理が必要でない場合(ステップS53でNoの場合)には、システム処理実行部36は、スキャンタイム測定が必要か否かを判定する(ステップS55)。図5に示されるシステム構成情報の例では、スキャンタイム測定の可否は、Bit2に書き込まれているので、システム処理実行部36は、システム構成情報記憶部35のBit2を参照して、実行の可否を取得する。
スキャンタイム測定が必要な場合(ステップS55でYesの場合)には、システム処理実行部36は、スキャンタイムの測定処理を行う(ステップS56)。その後、またはステップS55でスキャンタイム測定が必要でない場合(ステップS55でNoの場合)には、システム処理実行部36は、ハードウェアの異常チェックを行う(ステップS57)。
ついで、システム処理実行部36は、システム構成情報記憶部35を参照して、割り込み回数の測定処理が必要か否かを判定する(ステップS58)。図5に示されるシステム構成情報の例では、割り込み回数測定の要否は、Bit3に書き込まれているので、システム処理実行部36は、システム構成情報記憶部35のBit3を参照して、処理実行の要否を取得する。
割り込み回数の測定処理が必要な場合(ステップS58でYesの場合)には、システム処理実行部36は、割り込み回数の測定処理を実行する(ステップS59)。その後、またはステップS58で割り込み回数の測定処理が不要な場合(ステップS58でNoの場合)には、システム処理実行部36は、入力リフレッシュ処理が必要か否かを判定する(ステップS60)。図5に示されるシステム構成情報の例では、入力リフレッシュの実行の可否はBit0に書き込まれているので、システム処理実行部36は、システム構成情報記憶部35のBit0を参照して、処理実行の可否を取得する。
入力リフレッシュ処理が必要な場合(ステップS60でYesの場合)には、システム処理実行部36は、入力ユニット51からの入力情報を反映させる処理を行う(ステップS61)。その後、またはステップS60で入力リフレッシュ処理が不要な場合(ステップS60でNoの場合)には、システム処理が終了する。
この実施の形態によるシステム処理の流れの具体的な例について説明する。図12は、プログラマブルコントローラの構成の一例を示す図である。このプログラマブルコントローラ1は、ベースユニット20上に、入出力制御を専用に行う入出力制御専用CPUユニット10Cと、入出力制御専用CPUユニット10Cから渡されるデータに基づいて所定の演算処理を専用に行う高速演算用CPUユニット10Dと、外部機器からの入力情報を受ける入力ユニット51と、入出力制御専用CPUユニット10Cからの出力信号を外部機器へ伝達する出力ユニット52と、が装着されている。
ここで、入出力制御専用CPUユニット10Cは、上記した入力ユニット51と出力ユニット52へのアクセスのほかに、スキャンタイムの測定および割り込み回数の測定を実行するものとする。また、高速演算用CPUユニット10Dは、上記した入力ユニット51と出力ユニット52とのやり取りを行わないほかに、スキャンタイムの測定と割り込み回数の測定も実行しないものとする。
図13は、入出力制御専用CPUユニットにおけるシステム処理の手順の一例を示すフローチャートであり、図14は、高速演算用CPUユニットにおけるシステム処理の手順の一例を示すフローチャートである。
入出力制御専用CPUユニット10Cにおけるシステム処理は、図13に示されるように、1スキャンごとに、出力ユニット52へ出力情報を反映させ(ステップS101)、スキャンタイムの測定を行い(ステップS102)、ハードウェアの異常チェックを行い(ステップS103)、割り込み回数の測定チェックを行い(ステップS104)、入力ユニット51からの入力情報を反映させる(ステップS105)という処理を実行する。
一方、高速演算用CPUユニット10Dにおけるシステム処理は、図14に示されるように、1スキャンごとに、スキャンタイムの測定を行い(ステップS111)、ハードウェアの異常チェックを行う(ステップS112)という処理を実行する。
このように、入力ユニット51と出力ユニット52へのアクセスを行わない高速演算用CPUユニット10Dのシステム処理は、入力ユニット51と出力ユニット52へのアクセスを行う入出力制御専用CPUユニット10Cのシステム処理と比較して、出力ユニット52へ出力情報を反映させる処理、スキャンタイムの測定処理、割り込み回数測定チェック処理、および入力ユニット51からの入力情報を反映させる処理を実行しなくて済み、その文の時間を短縮することができる。その結果、高速演算用CPUユニット10Dにおける1スキャンのスキャンタイムを短縮することが可能になる。
なお、CPUユニットにおける入出力ユニットへのアクセスは、入出力点数が同じであれば、CPUユニットの種類に関係なくほぼどのCPUユニットも同じ時間(入出力点数が16点ユニットの場合、約7μs。また、入出力点数が16×n(nは自然数)ユニットの場合、16点ユニット×n台分と同等の性能となるので、約7μs×n[μs]。)となる。そのため、入出力ユニットへのアクセスの有無によるスキャンタイムの短縮時間は、ベースユニット20上に装着される入力ユニット51と出力ユニット52の総数に比例して大きくなる。この例の場合、ベースユニット20には1個の入力ユニット51と1個の出力ユニット52と(ともに入出力点数が16点)が装着されているので、高速演算用CPUユニット10Dは、入出力制御専用CPUユニット10Cに比較して、約14μs程度スキャンタイムを高速化することが可能となった。
また、上述したCPUユニット10におけるシーケンサ動作処理方法を、これらの方法の処理手順が格納されたプログラムとして構成し、このプログラムをCPU(MPU),ROM,RAMを有するコンピュータで実行することによって実現することができる。
この実施の形態によれば、入出力ユニットと情報のやり取りを行わないCPUユニットについて、1スキャンごとに行われるシステム処理中の不要な処理を実行させないようにしたので、スキャンタイムを短縮することができるという効果を有する。
以上のように、この発明にかかるプログラマブルコントローラは、入出力ユニットとの間で情報のやり取りを行わないCPUユニットを含む複数のCPUユニットを備えるプログラマブルコントローラに有用である。
この発明が適用されるプログラマブルコントローラの一例を概略的に示す図である。 ベースユニットに複数のCPUユニットが装着されたプログラマブルコントローラの構成を模式的に示すブロック図である。 この発明によるCPUユニットの機能構成を模式的に示すブロック図である。 システム処理の個々の処理の実行の有無についての判定条件の一例を示す図である。 システム構成情報の一例を示す図である。 CPUユニットにおける動作処理の手順の概略を示すフローチャートである。 図6のイニシャル処理の手順の一例を示すフローチャートである。 図7のユーザシステム構成チェック処理の手順の一例を示すフローチャートである。 入出力ユニットへアクセスする命令が含まれる場合のシーケンスプログラムの一例を示す図である。 入出力ユニットへアクセスする命令が含まれない場合のシーケンスプログラムの一例を示す図である。 割り込みポインタを含むシーケンスプログラムの一例を示す図である。 図6のステップS13におけるシステム処理の手順の一例を示すフローチャートである。 プログラマブルコントローラの構成の一例を示す図である。 入出力制御専用CPUユニットにおけるシステム処理の手順の一例を示すフローチャートである。 高速演算用CPUユニットにおけるシステム処理の手順の一例を示すフローチャートである。 図6のシステム処理の手順の一例を示す図である。
符号の説明
1 プログラマブルコントローラ
10,10A,10B,10C,10D CPUユニット
11 MPU
12 システムプログラム格納部
13 システムワーク記憶部
14 データバスインタフェース
15,31 ユーザプログラム格納部
16 ユーザデータ記憶部
17 内部バス
20 ベースユニット
21 データバス
32 ユーザプログラム実行部
33 スキャンタイム測定パラメータ記憶部
34 システム構成確認部
35 システム構成情報記憶部
36 システム処理実行部
37 制御部
51 入力ユニット
52 出力ユニット

Claims (7)

  1. プログラマブルコントローラを構成するCPUユニットにおいて、
    シーケンスプログラムを格納するユーザプログラム格納手段と、
    前記ユーザプログラム格納手段に格納されたシーケンスプログラムを実行するユーザプログラム実行手段と、
    予め定められたシステム処理を実行するシステム処理実行手段と、
    前記システム処理内の個々の処理の実行が必要か否かを判定し、前記個々の処理の実行の要否を示すシステム構成情報を作成するシステム構成確認手段と、
    を備え、
    前記システム構成確認手段は、前記ユーザプログラム格納手段内の前記シーケンスプログラムに入力ユニットまたは出力ユニットとの間の情報のやり取りがあるか否かを確認し、前記入力ユニットまたは前記出力ユニットとの間の情報のやり取りがない場合には、前記入力ユニットからの入力情報の反映処理または前記出力ユニットへの出力情報の反映処理を実行不要とする前記システム構成情報を作成し、
    前記システム処理実行手段は、前記システム構成情報に基づいて前記システム処理を実行することを特徴とするCPUユニット。
  2. 前記システム構成確認手段は、前記ユーザプログラム格納手段内の前記シーケンスプログラムに割り込み処理があるか否かを確認し、割り込処理がない場合には、前記割り込み回数の測定処理を実行不要とする前記システム構成情報を作成する機能をさらに有することを特徴とする請求項1に記載のCPUユニット。
  3. 前記プログラマブルコントローラの使用者によって設定されるスキャンタイムの測定の可否を示すスキャンタイム測定パラメータを記憶するスキャンタイム測定パラメータ記憶手段をさらに備え、
    前記システム構成確認手段は、前記スキャンタイム測定パラメータ記憶手段内の前記スキャンタイム測定パラメータを確認し、スキャンタイムの測定処理が不要と設定されている場合には、前記スキャンタイムの測定処理を実行不要とする前記システム構成情報を作成することを特徴とする請求項1または2に記載のCPUユニット。
  4. プログラマブルコントローラを構成するCPUユニットにおけるシステム処理実行方法において、
    予め定められたシステム処理を構成する個々の処理の実行が必要か否かを判定し、前記個々の処理の実行の要否を示すシステム構成情報を作成するシステム構成確認工程と、
    シーケンスプログラムを実行するユーザプログラム実行工程と、
    前記システム構成情報に基づいて前記システム処理を実行するシステム処理実行工程と、
    を含み、
    前記システム構成確認工程では、前記ユーザプログラム実行工程で実行される前記シーケンスプログラムに入力ユニットまたは出力ユニットとの間の情報のやり取りがあるか否かを確認し、前記入力ユニットまたは前記出力ユニットとの間の情報のやり取りがない場合には、前記入力ユニットからの入力情報の反映処理または前記出力ユニットへの出力情報の反映処理を実行不要とする前記システム構成情報を作成することを特徴とするシステム処理実行方法。
  5. 前記システム構成確認工程では、前記ユーザプログラム実行工程で実行される前記シーケンスプログラムに割り込み処理があるか否かを確認し、割り込み処がない場合には、前記割り込み回数の測定処理を実行不要とする前記システム構成情報をさらに作成することを特徴とする請求項に記載のシステム処理実行方法。
  6. 前記システム構成確認工程の前に、前記プログラマブルコントローラの使用者によって設定されるスキャンタイムの測定の可否を示すスキャンタイム測定パラメータを、スキャンタイム測定パラメータ記憶手段に記憶するパラメータ記憶工程をさらに含み、
    前記システム構成確認工程では、前記スキャンタイム測定パラメータ記憶手段内の前記スキャンタイム測定パラメータを確認し、スキャンタイムの測定処理が不要と設定されている場合には、前記スキャンタイムの測定処理を実行不要とする前記システム構成情報を作成することを特徴とする請求項4または5に記載のシステム処理実行方法。
  7. 請求項のいずれか1つに記載のシステム処理実行方法をCPUユニットに実行させるプログラム。
JP2006333667A 2006-12-11 2006-12-11 Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム Expired - Fee Related JP4584235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006333667A JP4584235B2 (ja) 2006-12-11 2006-12-11 Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333667A JP4584235B2 (ja) 2006-12-11 2006-12-11 Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム

Publications (2)

Publication Number Publication Date
JP2008146402A JP2008146402A (ja) 2008-06-26
JP4584235B2 true JP4584235B2 (ja) 2010-11-17

Family

ID=39606509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333667A Expired - Fee Related JP4584235B2 (ja) 2006-12-11 2006-12-11 Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム

Country Status (1)

Country Link
JP (1) JP4584235B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013150618A1 (ja) * 2012-04-04 2013-10-10 三菱電機株式会社 Plc設計装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228301A (ja) * 1987-03-18 1988-09-22 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPH04235604A (ja) * 1991-01-10 1992-08-24 Fuji Electric Co Ltd プログラマブルコントローラ

Also Published As

Publication number Publication date
JP2008146402A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
US8386205B2 (en) Rotational vibration test system and method
EP2816427B1 (en) Plc simulation system, plc simulator, recording medium, and simulation method
KR101456976B1 (ko) 메모리 테스트 디바이스 및 메모리 테스트 방법
US20170146987A1 (en) Electronic control module testing system
US20100312541A1 (en) Program test device and program
JP4584235B2 (ja) Cpuユニットおよびシステム処理実行方法並びにその方法をcpuユニットに実行させるプログラム
JP3358759B2 (ja) プログラマブルコントローラのデータトレース方法
JP2016045712A (ja) プログラマブルロジックコントローラ
CN114610557B (zh) 设备驱动单元的测试方法及装置
JP5982845B2 (ja) トレース制御装置及びトレース制御方法
CN116089124A (zh) 一种仿真系统通信方法、装置、介质
JP4529964B2 (ja) シミュレーション装置、シミュレーション方法及びシミュレーションプログラム
JP6366811B2 (ja) 検査装置、検査方法、及び、プログラム
JP6463445B1 (ja) 車載制御装置
JP3892873B2 (ja) プログラマブルコントローラ
JP5413793B2 (ja) 測定システム
CN109491870A (zh) 一种传感器的接入状态的检测方法及装置
WO2024224476A1 (ja) データ競合検出装置、データ競合検出方法及びプログラム
JP2006039843A (ja) Ramテスト回路、情報処理装置、及びramテスト方法
JP6631063B2 (ja) 電子装置
JP4527419B2 (ja) プログラムトレース方法およびトレース処理システム
JP2018156528A (ja) 測定システム、測定プログラム及び制御方法
JP6620653B2 (ja) プラント監視制御システム用エミュレータ
JP2023151742A (ja) 制御システム、制御装置および制御プログラム
JP2005084820A (ja) 入出力装置の模擬機能を備えた制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees