[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4572205B2 - フラッシュメモリドライブ装置、その制御方法及びそのプログラム - Google Patents

フラッシュメモリドライブ装置、その制御方法及びそのプログラム Download PDF

Info

Publication number
JP4572205B2
JP4572205B2 JP2007004526A JP2007004526A JP4572205B2 JP 4572205 B2 JP4572205 B2 JP 4572205B2 JP 2007004526 A JP2007004526 A JP 2007004526A JP 2007004526 A JP2007004526 A JP 2007004526A JP 4572205 B2 JP4572205 B2 JP 4572205B2
Authority
JP
Japan
Prior art keywords
flash memory
logical block
writing
block
drive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007004526A
Other languages
English (en)
Other versions
JP2008171246A (ja
Inventor
正 三巻
成人 円谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2007004526A priority Critical patent/JP4572205B2/ja
Publication of JP2008171246A publication Critical patent/JP2008171246A/ja
Application granted granted Critical
Publication of JP4572205B2 publication Critical patent/JP4572205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、OSを格納し、該OSをブートするフラッシュメモリドライブ装置、その制御方法及びそのプログラムに関し、より詳細には、フラッシュメモリの書換回数の平準化に関する。
従来、フラッシュメモリはブロックで単位消去・書き込みが行われるが、このブロックは、半導体製造時に先天的に不良セルが存在する場合があることと、後天的にも、書換寿命に到達したブロックが不良となることにより、書き込みができないブロック、すなわち不良ブロックが存在あるいは出現することが知られている。不良ブロックと論理ブロックは結びつけられないようにされており、論理ブロックからはいつも正常な論理ブロックが見えるようにしてある。
上記背景もあり、フラッシュメモリの使い方としては、図2に示すように、ホストコンピュータから通知される、あるいは応答する論理ブロックに対して、実際のフラッシュメモリの物理ブロックを対応させた論理・物理変換テーブルを有し、消去・更新・追加が行われる度に、変換テーブルを更新するのが一般的であり、周知技術である。
つまり、ホストコンピュータ側から見るとフラッシュメモリの物理ブロックは、直接コントロールすることが出来ず、一切のコントロールはフラッシュメモリコントローラが行うことになる。
ここで、一般的なフラッシュメモリは、ブロック単位の書き込み可能回数が有限である。今、仮にそれを10万回と置く。書き込み回数が10万回付近に近づいたり、それをこえると、前述した不良ブロックとなる確率が著しく高くなる。そのため周知技術でのフラッシュメモリコントローラは、図3,図4に示すアルゴリズムにより、ブロックあたりの書換回数を分散化させている。
まず、図3を用いて説明する。ホストコンピュータより「データ A 更新」の命令をフラッシュメモリコントローラが受けると、データAが格納されている物理ブロックのデータを読み出す。次に、データAを更新後に格納する「空きブロック」を探す。この場合図5に示すように、空きブロックを探す方向を物理ブロックの降順方向という規則で動作するものとすると、物理ブロック2に対してデータAを更新して結果を書き写す。物理ブロック2への書き戻しが完了したら、不要になった物理ブロック1の元々のデータAを消去し、空き領域とする。
この処理により、物理ブロック1と物理ブロック2の間で、書き込み回数が分散化されたことになる。
次に図4を用いて説明を加える。ホストコンピュータより「データ C 更新」の命令をフラッシュメモリコントローラが受けると、データCが格納されている物理ブロックのデータを読み出す。次に、データAを更新後に格納する「空きブロック」を探す。この場合図5に示すように、空きブロックを探す方向を前述と同様に物理ブロックの降順方向という規則で動作するものとすると、物理ブロック5に対してデータCを更新して結果を書き写す。物理ブロック5への書き戻しが完了したら、不要になった物理ブロック4の元々のデータAを消去し、空き領域とする。
この処理により、物理ブロック4と物理ブロック5の間で、書き込み回数が分散化されたことになる。
上述の処理を繰り返すことにより、書き込みが特定の物理ブロックに集中することが防止される。すなわち、各物理ブロックについて書き込み回数の平準化が行われる。
しかし、ここで解決すべき技術的な課題がある。これを図4を用いて説明する。物理ブロック3に格納されたデータBに対して、ホストコンピュータよりなんら消去・更新命令が無い場合、このブロックは、書換回数平準化の対象とならない。
更に、従来技術ではリードオンリーファイルが、原理上書換平準化の対象とはなっていなかった(例えば、特許文献1参照)。
また、図9、図10にはフラッシュメモリデバイス装置の中でOSが立ち上がるまでの遷移を示す。
図9では、ホストコンピュータの電源が投入されるとブートデバイスとなっているフラッシュメモリデバイス装置に対して、ファイルシステムの先頭にあるマスターブートレコードを読みに来る。ここで、フラッシュメモリがブートドライブであることが認識されると、図9で示すようにパーテンションブートレコードにジャンプし、OSローダを起動し、OSが立ち上がることになる。(例えば、特許文献2参照)OS起動後に、リードオンリーファイルの移動を試みようとしても、それは困難であった。
特開2000−285001号公報 特開2004−318871号公報
前述のように、一度OSが立ち上がってしまうと、OSやアプリケーションソフトウェアが走行してしまうため、フラッシュメモリデバイス装置内の個々のファイルがソフトウェアによって拘束されてしまう局面が生まれる。このため、リードオンリーファイルを移動する。つまり、一度読み込み、再び書き戻しを行うためには、OSやアプリケーションプログラムが排他制御されなくてはならない。これを実行することは、非常に困難である。
よって、上述のように従来技術では、リードオンリーファイルが、原理上、書換平準化の対象とはなっていなかったが、これが、既存のフラッシュメモリドライブ装置の潜在的な問題点となる場合があった。
この点を図6を用いて説明する。ファイル構成Bタイプで示されるファイルの構成は図6で示されるように、概ねリードオンリーファイルが50%、リライトファイル25%、空き領域25%の割合である。このとき書換回数平準化に供されるリライトファイル、及び空き領域が多く存在しているため、書換回数平準化の対象となる領域の占める割合が大きい。そのため、消去/ライト回数に対して、物理ブロックが有する消去/ライト回数寿命がそれ以下になるため、寿命課題は解決されている。
一方、図7で示されるファイル構成Bタイプの構成は、概ねリードオンリーファイルが70%、リライトファイル15%、空き領域15%の割合である。図6のファイル群構成Bタイプと比較してリライトファイルと空き領域の占める割合が少ない、すなわち、平準化の対象領域が少ない。このため、物理ブロックが有する消去/ライト回数寿命に対して、実際の消去/ライト回数が上回ってしまい、不良ブロックに到達してしまうことから装置として機能しない状態に至る。この状況に至る原因は、従来技術では、図3を用いて上記で説明したように、リードオンリーファイルが原理上、書換平準化の対象となっていないからである。
そこで、本発明はリードオンリーファイルを書換の対象とする事により、リードオンリーファイルを含めた全記憶領域を書換平準化の対象とし、フラッシュメモリドライブ装置の製品寿命を延長することを目的とする。
本発明の第1の観点によれば、フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、を備え、前記再書き込み手段を複数回に分割して動作させることを特徴とするフラッシュメモリドライブ装置が提供される。
本発明の第2の観点によれば、フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、BIOSから日付情報を読み取る手段と、を備え、前記日付情報に基づいて前記再書き込み手段を定期的に動作させることを特徴とするフラッシュメモリドライブ装置が提供される。
上記のフラッシュメモリドライブ装置において、上記論理データの再書き込み手段をOSローダ起動前に行うことによって、リードオンリーファイル又はリライトファイルであっても書き込み回数平準化手段の対象とすることを特徴とするようにしてもよい。
本発明によれば、内蔵されるフラッシュメモリ群中の一部の未使用領域を利用することが出来る。該未使用領域に「再書き込み処理」をプログラム記述しておくことで、ブートする際にこの処理が実施されることにより、リードオンリーファイルに対してもフラッシュメモリの書き換え回数の平準化を行うことが可能となる。
次に、本発明の最良の形態について図面を用いて説明する。
[実施形態1]
まず、図1、図9、図10及び図11で構成を説明する。
本発明のフラッシュメモリドライブ装置は、一般的に図1で示される。フラッシュメモリドライブ装置は内部にフラッシュメモリ群10とそれを制御するための、フラッシュメモリコントローラ20を備える。フラッシュメモリドライブ装置は、ホストコンピュータ30と図1に示したようにIDEバスなどを介して接続されており、本装置は、一般的なHDD(ハードディスクドライブ)と同様に、本装置がブートデバイスとなり、OS(オペレーティングシステム)が起動する仕組みである。
ここで、上述したように図9は周知技術であり、OSが立ち上がる流れを示している。一方、図10は、本発明であるフラッシュメモリにおけるリードオンリーファイルについても、書換回数を平準化する機能を実現する方法を示している。また、図11は、本発明を実現するための処理の流れを示している。図10、図11で示される本発明手段を用いることによりリードオンリーファイルを別ブロックに書き換えることを容易に行うことができる。以下その動作について説明する。
図10においてマスターブートレコードでブートドライブの認識が完了した後、パーティションブートレコードにジャンプする前に、「ブロック単位・再書き込み」実行プログラムが書かれている箇所にジャンプする。この領域は、元々未割り当て領域である部分を割り当てるため、該実行プログラムを割り当てた場合であってもなんら支障はない。
次に、この「ブロック単位・再書き込み」実行プログラムの処理内容について、図10,図11を用いて説明する。該実行プログラムが開始されると、開始論理ブロックSLBと論理終了ブロックELBがセットされる(S1)。このSLB及びELBは、図10のマスターブートレコードに格納されている。次に論理ブロックの先頭から順にブロック単位でデータを読み込み(S2)、その内容を全く保持したまま同一の論理ブロックにデータを書き戻す(S3)。ここで、前記、図2で示したように論理ブロックと物理ブロックは、変換テーブルに基づいて変換が行われる。この際、変換テーブルを更新しない場合は、特定の物理ブロックに書換が集中してしまい該物理ブロックの寿命が著しく低下してしまう。よって、これを防止するために、前記、図3で示したように、空きブロックに書き込みを行い、不要となった該物理ブロックのデータを消去し新たに空き領域とするという、書き込み回数分散化手段を本発明でも用いている。
つまり、重要なのは論理ブロックとしては同一の部分に書き戻されるが、前記論理・物理変換テーブルに基づくことにより、物理ブロックとしては元々の物理ブロックと異なる部分に書き込まれるということである。
以上より、リードオンリーファイルであろうが、リライトファイルであろうが属性に制限されることなく、書換回数平準化のアルゴリズムに従うこととなる。
次に、前記、図2、図3で示した原理を実現するためにホストコンピュータから通知される、あるいは応答する論理ブロックに対して、実際のフラッシュメモリの物理ブロックを対応させた論理・物理変換テーブルのカウンタを一つ増加させ(S4)、同じ処理を終了論理ブロックELBに到達するまで繰り返す(S5)。
上記本発明手段を用いることにより、得られる効果を図8を用いて説明する。比較すると、図8(a)でリードオンリーファイルが書換回数平準化の対象とならなかった欠点に対して、本発明装置により、図8(b)で示すようにリードオンリーファイルも書換回数平準化の対象となり、消去/ライト回数は領域全体で平均化される。
なお、図8(b)において、リライトファイル及び空き領域での消去/ライト回数がリードオンリーファイルより若干増えるのはOSが立ち上がった後に物理ブロックの書換が行われるためである。
[実施形態2]
本発明実施形態として第2に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態2では、毎回全領域に対して行わず、今回は偶数論理ブロック、再ブートした次回は、奇数論理ブロックと処理を分割して行う。
[実施形態3]
本発明実施形態として第3に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態3では、毎回全領域に対して行わず、今回は論理ブロックの前半、再ブートした次回は、論理ブロックの後半と処理を分割して行う。
[実施形態4]
本発明実施形態として第4に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態4では、毎回全領域に対して行わず、BIOS(Basic Input/Output System)から日付情報を読みとり、それに基づき処理を行うか否か設定することが考えられる。例えば毎月、1日にブートされた場合、処理を実行するが、他の日は実行しないと処理を分割して行う。
上記、実施形態2至乃4の何れか一つの実施形態を採用することにより、書換回数平準化処理を分散することになり、これにより実施形態1と比較してOSの起動を迅速にすることも可能となる。
以上より得られる、本発明第1の効果は、リードオンリーファイルを含む全領域が書換回数の平準化対象となり、結果としてフラッシュメモリの劣化レベルの均一化が図られ製品寿命を延長することができる点である。
第2の効果は、該書換回数の平準化処理をOSがブートする以前に実行されることにより、OSやアプリケーションソフトウェアに拘束されることなく円滑な処理が可能となることである。
本発明の構成例を示す図である。 フラッシュメモリコントローラのメモリ管理方式の例を示す図である。 書換回数の平準化アルゴリズムの例を示す図である。 書換回数の平準化アルゴリズムの例を示す図である。 空き物理ブロックのサーチ方向を示す図である。 ファイルの構成と消去/ライト回数の関係を表す図である。 ファイルの構成と消去/ライト回数の関係を表す図である。 ファイルの構成と消去/ライト回数の関係を表す図である。 ブートデバイスからOSが起動する仕組みを表す概念図である。 本発明によりOS起動以前に再書き込み処理が実行されることを表す概念図である。 本発明によるブロック単位・再書き込みを表すフローチャートである。
符号の説明
10 フラッシュメモリ群
20 フラッシュメモリコントローラ
30 ホストコンピュータ

Claims (10)

  1. フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、
    ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、
    前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、
    を備え
    前記再書き込み手段を複数回に分割して動作させることを特徴とするフラッシュメモリドライブ装置。
  2. フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、
    ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、
    前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、
    BIOSから日付情報を読み取る手段と、
    備え、
    前記日付情報に基づいて前記再書き込み手段を定期的に動作させることを特徴とするフラッシュメモリドライブ装置。
  3. 請求項1又は2に記載のフラッシュメモリドライブ装置であって、
    前記論理ブロック再書き込み手段と、前記物理ブロック変更手段とはOSローダ起動前に動作することを特徴とするフラッシュメモリドライブ装置。
  4. 請求項1又は2に記載のフラッシュメモリドライブ装置であって、
    前記物理ブロック変更手段は、
    論理ブロックと物理ブロックとの対応関係を保持する変換テーブルに基づいて動作することを特徴とするフラッシュメモリドライブ装置。
  5. フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置の制御方法であって、
    ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込みステップと、
    前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更ステップと
    を備え
    前記再書き込みステップは複数回に分割して行われることを特徴とするフラッシュメモリドライブ装置の制御方法。
  6. フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置の制御方法であって、
    ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込みステップと、
    前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更ステップと、
    BIOSから日付情報を読み取るステップと、
    備え、
    前記日付情報に基づいて前記再書き込みステップを定期的に行うことを特徴とするフラッシュメモリドライブ装置の制御方法。
  7. 請求項5又は6に記載のフラッシュメモリドライブ装置の制御方法であって、
    前記論理ブロック再書き込みステップをOSローダ起動前に行うことを特徴とするフラッシュメモリドライブ装置の制御方法。
  8. 請求項5又は6に記載のフラッシュメモリドライブ装置の制御方法であって、
    前記物理ブロック変更ステップは、
    論理ブロックと物理ブロックとの対応関係を保持する変換テーブルに基づいて行うことを特徴とするフラッシュメモリドライブ装置の制御方法。
  9. コンピュータに請求項5乃至8のいずれかの1項に記載の方法を行なわせるプログラム。
  10. 請求項のプログラムをフラッシュメモリの未割り当て領域に格納することを特徴とするフラッシュメモリドライブ装置。
JP2007004526A 2007-01-12 2007-01-12 フラッシュメモリドライブ装置、その制御方法及びそのプログラム Expired - Fee Related JP4572205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007004526A JP4572205B2 (ja) 2007-01-12 2007-01-12 フラッシュメモリドライブ装置、その制御方法及びそのプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007004526A JP4572205B2 (ja) 2007-01-12 2007-01-12 フラッシュメモリドライブ装置、その制御方法及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2008171246A JP2008171246A (ja) 2008-07-24
JP4572205B2 true JP4572205B2 (ja) 2010-11-04

Family

ID=39699276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007004526A Expired - Fee Related JP4572205B2 (ja) 2007-01-12 2007-01-12 フラッシュメモリドライブ装置、その制御方法及びそのプログラム

Country Status (1)

Country Link
JP (1) JP4572205B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9141394B2 (en) * 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
US9268487B2 (en) * 2014-03-24 2016-02-23 Western Digital Technologies, Inc. Method and apparatus for restricting writes to solid state memory when an end-of life condition is reached

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040176A (ja) * 1996-07-25 1998-02-13 Canon Inc 電子機器におけるメモリ管理システム,メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体
JP2006209608A (ja) * 2005-01-31 2006-08-10 Sony Corp メモリ制御装置、メモリ制御方法、プログラム
JP2007280079A (ja) * 2006-04-07 2007-10-25 Toshiba Tec Corp 情報処理装置
JP2008097132A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040176A (ja) * 1996-07-25 1998-02-13 Canon Inc 電子機器におけるメモリ管理システム,メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体
JP2006209608A (ja) * 2005-01-31 2006-08-10 Sony Corp メモリ制御装置、メモリ制御方法、プログラム
JP2007280079A (ja) * 2006-04-07 2007-10-25 Toshiba Tec Corp 情報処理装置
JP2008097132A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム

Also Published As

Publication number Publication date
JP2008171246A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
US7783851B2 (en) Methods of reusing log blocks in non-volatile memories and related non-volatile memory devices
KR101121641B1 (ko) 시스템 동작 제어 장치 및 방법
JP5376983B2 (ja) メモリシステム
US8510542B2 (en) Flash memory device having memory partitions and including an embedded general purpose operating system for booting a computing device
JP4886866B2 (ja) 主記憶装置へのアクセスを高速化する方法および記憶装置システム
CN111989656B (zh) 可配置的恢复状态
KR20040038712A (ko) 비휘발성 메모리 시스템에서 사용하기 위한 전원 관리 블럭
JP2001209543A (ja) フラッシュ・マイコンにおけるプログラム書き換え方法
KR101102155B1 (ko) 메모리 시스템
KR20090042039A (ko) 불휘발성 메모리 장치의 데이터 관리 방법
KR20050015972A (ko) 컴퓨터 시스템의 부팅 제어 장치 및 방법
JP2006120082A (ja) メモリカード、半導体装置、及びメモリカードの制御方法
JP6753257B2 (ja) 情報処理装置、情報処理システム、情報処理装置の制御方法および情報処理装置の制御プログラム
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
US7610465B2 (en) Method and related apparatus for data migration utilizing disk arrays
JP2009301264A (ja) Nand型フラッシュメモリアクセス装置及びnand型フラッシュメモリアクセスプログラム及び記録媒体
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR20170037017A (ko) 메모리 업그레이드 시스템 및 방법
KR20100121389A (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
JP4572205B2 (ja) フラッシュメモリドライブ装置、その制御方法及びそのプログラム
KR20080066381A (ko) 소프트웨어의 업그레이드 방법
CN111868698B (zh) 空闲空间直通
KR20210022260A (ko) 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치
JP5520880B2 (ja) フラッシュメモリ装置
JP2011076441A (ja) 情報記録装置、情報記録方法及び情報記録用プログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4572205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees