JP4572205B2 - フラッシュメモリドライブ装置、その制御方法及びそのプログラム - Google Patents
フラッシュメモリドライブ装置、その制御方法及びそのプログラム Download PDFInfo
- Publication number
- JP4572205B2 JP4572205B2 JP2007004526A JP2007004526A JP4572205B2 JP 4572205 B2 JP4572205 B2 JP 4572205B2 JP 2007004526 A JP2007004526 A JP 2007004526A JP 2007004526 A JP2007004526 A JP 2007004526A JP 4572205 B2 JP4572205 B2 JP 4572205B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- logical block
- writing
- block
- drive device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
図9では、ホストコンピュータの電源が投入されるとブートデバイスとなっているフラッシュメモリデバイス装置に対して、ファイルシステム群の先頭にあるマスターブートレコードを読みに来る。ここで、フラッシュメモリがブートドライブであることが認識されると、図9で示すようにパーテンションブートレコードにジャンプし、OSローダを起動し、OSが立ち上がることになる。(例えば、特許文献2参照)OS起動後に、リードオンリーファイルの移動を試みようとしても、それは困難であった。
一方、図7で示されるファイル構成群Bタイプの構成は、概ねリードオンリーファイルが70%、リライトファイル15%、空き領域15%の割合である。図6のファイル群構成Bタイプと比較してリライトファイルと空き領域の占める割合が少ない、すなわち、平準化の対象領域が少ない。このため、物理ブロックが有する消去/ライト回数寿命に対して、実際の消去/ライト回数が上回ってしまい、不良ブロックに到達してしまうことから装置として機能しない状態に至る。この状況に至る原因は、従来技術では、図3を用いて上記で説明したように、リードオンリーファイルが原理上、書換平準化の対象となっていないからである。
本発明の第2の観点によれば、フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、BIOSから日付情報を読み取る手段と、を備え、前記日付情報に基づいて前記再書き込み手段を定期的に動作させることを特徴とするフラッシュメモリドライブ装置が提供される。
[実施形態1]
まず、図1、図9、図10及び図11で構成を説明する。
[実施形態2]
本発明実施形態として第2に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態2では、毎回全領域に対して行わず、今回は偶数論理ブロック、再ブートした次回は、奇数論理ブロックと処理を分割して行う。
[実施形態3]
本発明実施形態として第3に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態3では、毎回全領域に対して行わず、今回は論理ブロックの前半、再ブートした次回は、論理ブロックの後半と処理を分割して行う。
[実施形態4]
本発明実施形態として第4に次が挙げられる。基本構成は実施形態1と同様である。
相違点として、実施形態1では、論理開始ブロックSLBから、論理終了ブロックELBまで、全ブロックに対して読み込み・再書き込みを行ったが、実施形態4では、毎回全領域に対して行わず、BIOS(Basic Input/Output System)から日付情報を読みとり、それに基づき処理を行うか否か設定することが考えられる。例えば毎月、1日にブートされた場合、処理を実行するが、他の日は実行しないと処理を分割して行う。
20 フラッシュメモリコントローラ
30 ホストコンピュータ
Claims (10)
- フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、
ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、
前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、
を備え、
前記再書き込み手段を複数回に分割して動作させることを特徴とするフラッシュメモリドライブ装置。 - フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置であって、
ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込み手段と、
前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更手段と、
BIOSから日付情報を読み取る手段と、
を備え、
前記日付情報に基づいて前記再書き込み手段を定期的に動作させることを特徴とするフラッシュメモリドライブ装置。 - 請求項1又は2に記載のフラッシュメモリドライブ装置であって、
前記論理ブロック再書き込み手段と、前記物理ブロック変更手段とはOSローダ起動前に動作することを特徴とするフラッシュメモリドライブ装置。 - 請求項1又は2に記載のフラッシュメモリドライブ装置であって、
前記物理ブロック変更手段は、
論理ブロックと物理ブロックとの対応関係を保持する変換テーブルに基づいて動作することを特徴とするフラッシュメモリドライブ装置。 - フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置の制御方法であって、
ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込みステップと、
前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更ステップと、
を備え、
前記再書き込みステップは複数回に分割して行われることを特徴とするフラッシュメモリドライブ装置の制御方法。 - フラッシュメモリコントローラを備えるフラッシュメモリドライブ装置の制御方法であって、
ブート時にフラッシュメモリの各論理ブロックからデータを読み出し、読み出されたデータを該読み出されたデータが読み出された論理ブロックと同一の論理ブロックに書き戻す論理ブロック再書き込みステップと、
前記論理ブロック書き込みによる書き込みの際に読み出し時とは異なった物理ブロックにデータを書き戻す物理ブロック変更ステップと、
BIOSから日付情報を読み取るステップと、
を備え、
前記日付情報に基づいて前記再書き込みステップを定期的に行うことを特徴とするフラッシュメモリドライブ装置の制御方法。 - 請求項5又は6に記載のフラッシュメモリドライブ装置の制御方法であって、
前記論理ブロック再書き込みステップをOSローダ起動前に行うことを特徴とするフラッシュメモリドライブ装置の制御方法。 - 請求項5又は6に記載のフラッシュメモリドライブ装置の制御方法であって、
前記物理ブロック変更ステップは、
論理ブロックと物理ブロックとの対応関係を保持する変換テーブルに基づいて行うことを特徴とするフラッシュメモリドライブ装置の制御方法。 - コンピュータに請求項5乃至8のいずれかの1項に記載の方法を行なわせるプログラム。
- 請求項9のプログラムをフラッシュメモリの未割り当て領域に格納することを特徴とするフラッシュメモリドライブ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004526A JP4572205B2 (ja) | 2007-01-12 | 2007-01-12 | フラッシュメモリドライブ装置、その制御方法及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004526A JP4572205B2 (ja) | 2007-01-12 | 2007-01-12 | フラッシュメモリドライブ装置、その制御方法及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171246A JP2008171246A (ja) | 2008-07-24 |
JP4572205B2 true JP4572205B2 (ja) | 2010-11-04 |
Family
ID=39699276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004526A Expired - Fee Related JP4572205B2 (ja) | 2007-01-12 | 2007-01-12 | フラッシュメモリドライブ装置、その制御方法及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4572205B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141394B2 (en) * | 2011-07-29 | 2015-09-22 | Marvell World Trade Ltd. | Switching between processor cache and random-access memory |
US9268487B2 (en) * | 2014-03-24 | 2016-02-23 | Western Digital Technologies, Inc. | Method and apparatus for restricting writes to solid state memory when an end-of life condition is reached |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1040176A (ja) * | 1996-07-25 | 1998-02-13 | Canon Inc | 電子機器におけるメモリ管理システム,メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体 |
JP2006209608A (ja) * | 2005-01-31 | 2006-08-10 | Sony Corp | メモリ制御装置、メモリ制御方法、プログラム |
JP2007280079A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Tec Corp | 情報処理装置 |
JP2008097132A (ja) * | 2006-10-06 | 2008-04-24 | Matsushita Electric Ind Co Ltd | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
-
2007
- 2007-01-12 JP JP2007004526A patent/JP4572205B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1040176A (ja) * | 1996-07-25 | 1998-02-13 | Canon Inc | 電子機器におけるメモリ管理システム,メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体 |
JP2006209608A (ja) * | 2005-01-31 | 2006-08-10 | Sony Corp | メモリ制御装置、メモリ制御方法、プログラム |
JP2007280079A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Tec Corp | 情報処理装置 |
JP2008097132A (ja) * | 2006-10-06 | 2008-04-24 | Matsushita Electric Ind Co Ltd | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Also Published As
Publication number | Publication date |
---|---|
JP2008171246A (ja) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7783851B2 (en) | Methods of reusing log blocks in non-volatile memories and related non-volatile memory devices | |
KR101121641B1 (ko) | 시스템 동작 제어 장치 및 방법 | |
JP5376983B2 (ja) | メモリシステム | |
US8510542B2 (en) | Flash memory device having memory partitions and including an embedded general purpose operating system for booting a computing device | |
JP4886866B2 (ja) | 主記憶装置へのアクセスを高速化する方法および記憶装置システム | |
CN111989656B (zh) | 可配置的恢复状态 | |
KR20040038712A (ko) | 비휘발성 메모리 시스템에서 사용하기 위한 전원 관리 블럭 | |
JP2001209543A (ja) | フラッシュ・マイコンにおけるプログラム書き換え方法 | |
KR101102155B1 (ko) | 메모리 시스템 | |
KR20090042039A (ko) | 불휘발성 메모리 장치의 데이터 관리 방법 | |
KR20050015972A (ko) | 컴퓨터 시스템의 부팅 제어 장치 및 방법 | |
JP2006120082A (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JP6753257B2 (ja) | 情報処理装置、情報処理システム、情報処理装置の制御方法および情報処理装置の制御プログラム | |
JP2004295865A (ja) | 自動ブーティングシステム及び自動ブーティング方法 | |
US7610465B2 (en) | Method and related apparatus for data migration utilizing disk arrays | |
JP2009301264A (ja) | Nand型フラッシュメモリアクセス装置及びnand型フラッシュメモリアクセスプログラム及び記録媒体 | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
KR20170037017A (ko) | 메모리 업그레이드 시스템 및 방법 | |
KR20100121389A (ko) | 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치 | |
JP4572205B2 (ja) | フラッシュメモリドライブ装置、その制御方法及びそのプログラム | |
KR20080066381A (ko) | 소프트웨어의 업그레이드 방법 | |
CN111868698B (zh) | 空闲空间直通 | |
KR20210022260A (ko) | 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치 | |
JP5520880B2 (ja) | フラッシュメモリ装置 | |
JP2011076441A (ja) | 情報記録装置、情報記録方法及び情報記録用プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4572205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |