JP4564192B2 - 可変速制御装置 - Google Patents
可変速制御装置 Download PDFInfo
- Publication number
- JP4564192B2 JP4564192B2 JP2001069281A JP2001069281A JP4564192B2 JP 4564192 B2 JP4564192 B2 JP 4564192B2 JP 2001069281 A JP2001069281 A JP 2001069281A JP 2001069281 A JP2001069281 A JP 2001069281A JP 4564192 B2 JP4564192 B2 JP 4564192B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- frequency
- current
- output
- forbidden band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Eletrric Generators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、原動機と軸結合した巻線形誘導機の一次側を系統に接続し、二次側に周波数変換器を接続してなる可変速システムを制御する可変速制御装置に関する。
【０００２】
【従来の技術】
従来の可変速発電システムの制御装置としては、図５６に示すような構成例のものがある。
【０００３】
図５６において、１は原動機５の回転軸に直結された巻線形誘導機で、この巻線形誘導機１の一次側は発電機側遮断器２、主変圧器３を介して図示していない系統へ接続され、また巻線形誘導機１の二次側は周波数変換器４を介して発電機側遮断器２の出力側電路に接続されている。
【０００４】
ここで、上記周波数変換器４はサイクロコンバータ、インバータなど半導体を用いた変換器が用いられ、また原動機５は水車、ポンプ水車、タービン、風車などが用いられる。
【０００５】
また、主変圧器３は電圧調整用のタップが設けられており、図示していないがタップ切替制御装置で制御され、原動機５はその機械的入／出力が原動機制御装置６で制御されるようになっている。
【０００６】
一方、１６は発電機側遮断器２の出力側電路に接続された電圧検出器１２により検出された電圧が入力される周波数検出器、１７は同じく発電機側遮断器２の出力側電路に接続された有効電力検出器、１０はこの有効電力検出器１７で検出された有効電力と周波数検出器１６で検出された周波数とが入力され、出力信号を原動機制御装置６に入力する有効電力制御器である。
【０００７】
また、８は巻線形誘導機１の回転軸に取付けられた速度検出器１５より出力される速度信号及び有効電力制御器１０の出力信号がそれぞれ入力される速度制御器、１１は電圧検出器１２により検出された電圧が入力される電圧制御器である。
【０００８】
さらに、７は速度制御器８及び電圧制御器１１の出力信号、周波数変換器４と巻線形誘導機１の二次側とを結ぶ電路に設けられた電流検出器１４からの電流検出信号及び電圧検出器１２からの電圧検出信号、巻線形誘導機１の回転軸に取付けられた位相検出器１３からの位相検出信号がそれぞれ入力され、その出力信号を周波数変換器４に与える周波数変換器電流制御装置である。
【０００９】
上記周波数変換器電流制御装置７は、図５７に示すように位相基準演算器７１、有効分／無効分演算器７２、減算器７３，７５、制御器７４，７６、出力電圧演算器７７、三角波発生器７８、ゲートパルス発生器７９、アンド回路７Ａで構成される。
【００１０】
ここで、上記位相基準演算器７１は、電圧検出器１２からの系統電圧ｖＬと位相検出器１３からの回転位相θＲとから変換器電流位相基準θＩ０を演算する。
有効分／無効分演算器７２は、電流検出器１４からの電流と変換器電流位相基準θＩ０とから有効分電流Ｉｑ、無効分電流Ｉｄを演算する。減算器７３は、速度制御器８からの有効分電流指令値Ｉｑ＊と有効分電流Ｉｑとの偏差を求め、その偏差を制御器７４に入力する。同様に減算器７５は、電圧制御器１１からの無効分電流指令値Ｉｄ＊と無効分電流Ｉｄとの偏差を求め、その偏差を制御器７６に入力する。出力電圧演算器７７は、制御器７４の出力である有効分出力電圧Ｖｑ＊と制御器７６の出力である無効分出力電圧Ｖｄ＊と変換器電流位相基準θＩ０から出力電圧ｖＩを演算する。三角波発生器７８は発振周波数ＯＳＣにもとずいて三角波ＣＲＹを発生する。ゲートパルス発生器７９は、出力電圧ｖＩと三角波ＣＲＹの交点から決まるタイミングで、アンド回路７Ａを介してゲートパルスを周波数変換器４に出力する。アンド回路７Ａはゲートブロック（ＧＢ）信号が入力されると、ゲートパルスをブロックして変換器を停止する。
【００１１】
上記速度制御器８は、図５８に示すように減算器８１、制御器８２で構成される。
【００１２】
ここで、減算器８１は、有効電力制御器１０からの速度目標値ω０ ＊を速度指令値ω＊とし、速度検出器１５からの速度ωとの偏差を求めて制御器８２に入力する。制御器８２は、減算器８１で求められた偏差が入力されると、出力８ａを有効分電流指令値Ｉｑ＊として周波数変換器電流制御装置７に出力する。
【００１３】
上記有効電力制御器１０は、図５９に示すように減算器１０１、調定率演算器１０２と、制限器１０３、加算器１０４と減算器１０５、制御器１０６と最適開度演算器１０７で構成される。
【００１４】
ここで、減算器１０１は、基準周波数ｆ0と周波数検出器１６により検出された系統周波数ｆＬとから系統周波数変動Δｆを求める。調定率演算器１０２は、系統周波数変動分Δｆとそれに応じて変動すべき有効電力１０ａの比率を決めるものである。制限器１０３は、図示していない中央給電所からの自動周波数制御（ＡＦＣ）信号ＰＡＦＣが入力され、信号範囲と変化速度を制限する。加算器１０４は、変動すべき有効電力１０ａとＡＦＣ信号ＰＡＦＣと有効電力設定値ＰＳから有効電力目標値１０ｄを求めている。制御器１０６は、減算器１０５の出力である有効電力目標値１０ｄと有効電力Ｐの偏差１０ｅが入力され、この偏差１０ｅが零になるように速度目標値ω０ ＊を求めて、速度制御器８に出力する。また、最適開度演算器１０４は、落差Ｈと有効電力目標値１０ｄとから原動機の機械的入／出力をきめる制御弁開度目標値ＣＶ０ ＊を求めて、原動機制御装置６に出力する。
【００１５】
上記電圧制御器１１は、図６０に示すように減算器１１１、制御器１１２で構成される。
【００１６】
ここで、減算器１１１は、電圧指令値ＶＳと電圧検出器１２からの系統電圧ｖＬとの偏差を求め、制御器１１２に入力する。また、制御器１１２は、減算器１１１から偏差が入力されると、出力信号として無効分電流指令値Ｉｄ＊を周波数変換器電流制御装置７に出力する。
【００１７】
以上の構成で、有効電力設定値ＰＳに応じた有効電力を系統と授受している。
そのためには巻線形誘導機１の一次側周波数が系統周波数と同期していていなければならない。従って、周波数変換器４の周波数は系統周波数と巻線形誘導機１の速度との差に応じて制御されている。
【００１８】
なお、本システムでは、速度ωと周波数ｆは巻線形誘導機１の極数で決まる一対一の関係が有り、ｐｕ値で表現すると同一の値となる。従って、以下は周波数と速度を同一の量として扱い、系統周波数ｆＬと同期速度ωＳＹＮは同一量として扱う。
【００１９】
また、すべり周波数Ｓは次のように定義する。
【００２０】
Ｓ＝ω−ωＳＹＮ＝ω−ｆＬ
ところで、基準周波数から決まる基準同期速度ωＳＹＮ０からの速度差（ω−ωＳＹＮ０）をすべり速度、またはすべり周波数と仮称することもあるが、混乱を防ぐため、ここでは（ω−ωＳＹＮ０）を近似すべり周波数Ｓ´と仮称して、すべり周波数Ｓと区別する。
【００２１】
【発明が解決しようとする課題】
巻線形誘導機１の速度ωが一定の変化率で同期速度ωＳＹＮを通過した場合には、周波数変換器に流れる電流（以下変換器電流と称する）は図６１に示すようになる。但し、電流振幅は一定とし、一相分の電流分を示す一例である。（以下Ｒ相電流として説明する。）
図６１に示すように、変換器電流の周波数ｆＩは速度ωと系統周波数ｆＬとの差、即ちすべり周波数Ｓとなり、電流位相はすべり周波数を積分した値となる。
【００２２】
ところで、周波数変換器を構成する素子は、一方向にしか電流を流せないので、Ｒ相の正側電流を流す素子（Ｒ相正側素子と称する）は図６１のハッチングで示す正の半波を流すことになる。Ｒ相正側素子はすべり周波数によって、連続して通電する時間幅が変化し、同期速度付近では導通時間が長くなる。
【００２３】
従って、同期速度を通過する可変速揚水発電システムに用いられる周波数変換器は、定格電流を連続通電できるように設計する必要があり、電流容量が大きくなってしまう問題がある。
【００２４】
そこで、設置スペースや経済性から変換器容量を必要以上に大きくしないために、変換器電流の周波数ｆＩに下限周波数ｆＢＮＤを設けて、下限周波数ｆＢＮＤ以下での運転を避けるように工夫している。即ち、−ｆＢＮＤからｆＢＮＤを禁止帯として、変換器電流の周波数ｆＩが禁止帯の中での運転になることを避けている。以下ではｆＢＮＤを禁止帯幅とも称す。
【００２５】
従来は、変換器電流の周波数ｆＩの禁止帯を速度の禁止帯に置き換えて、上記を実現している。即ち、禁止帯下限速度ω´Ｌと禁止帯上限速度ω´Ｕを、基準同期速度ωＳＹＮ０と禁止帯幅ｆＢＮＤから（１）式のように決め、ω´Ｌからω´Ｕ迄の間の速度域を速度禁止帯としている。
【００２６】
ω´Ｌ＝ωＳＹＮ０−ｆＢＮＤ、 ω´Ｕ＝ωＳＹＮ０＋ｆＢＮＤ（１）
そして、速度禁止帯での運転をしないようにすることで、変換器電流の周波数ｆＩが禁止帯内の値にならないようにしている。これにより、周波数変換器は下限周波数ｆＢＮＤで決まる通電時間で設計できるので、周波数変換器の電流容量の低減が可能となる（特許公報第２８５１４９０号，特開平９−３７５９６号公報参照）。
【００２７】
従来の方式を図６２に示す。図６２は図５６に示す構成に対して、有効電力制御器１０と速度制御器８との間に速度禁止帯回避制御器９を追加したもので、それ以外は図５６の構成と同じである。
【００２８】
上記速度禁止帯回避制御器９は、図６３に示すようにヒステリシス関数手段９１と変化率制限器９２とで構成される。
【００２９】
ここで、ヒステリシス関数手段９１は、有効電力制御器１０からの速度目標値ω０ ＊が入力されると、ヒステリシス関数手段９１の出力９ａを変化率制限器９２に入力する。変化率制限器９２は出力９ｂを速度指令値ω＊として速度制御器８に出力する。なお、ヒステリシス関数手段９１の入力ω０ ＊と出力９１ａの関係は図６４に示される。即ち、ω０ ＊が増加する場合は、
ω０ ＊＜ω´Ｌまたはω´Ｕ＜ω０ ＊ では ω＊＝ω０ ＊，
ω´Ｌ≦ω０ ＊≦ω´Ｕ では ω＊＝ω´Ｌ
また、ω０ ＊が減少する場合は、
ω０ ＊＜ω´Ｌまたはω´Ｕ＜ω０ ＊ では ω＊＝ω０ ＊，
ω´Ｌ≦ω０ ＊≦ω´Ｕ では ω＊＝ω´Ｕ
従来の方法による速度指令値の特性を図６５に示す。速度目標値ω０ ＊が時刻ｔ１から時刻ｔ２迄かかって速度禁止帯を通過しても、速度指令値ω＊は時刻ｔ２迄禁止帯下減速度で待機して、時刻ｔ２から時刻ｔ３の短時間に禁止帯を通過する。
【００３０】
以上のように、従来は速度目標値が速度禁止帯内に入らないようにすることで、変換器電流の周波数ｆＩが禁止帯に入る運転を避けていた。しかし、速度目標値が速度禁止帯に入っていなにもかかわらず、系統周波数の変動により変換器の周波数ｆＩが下限周波数ｆＢＮＤ以下になり、変換器の素子を破損する恐れがあった。例えば、速度目標値ω０ ＊と速度指令値ω＊は図６５のように制御されている時に、系統周波数が変動して基準周波数、即ち基準同期速度からΔｆ低下した場合は、近似すべりＳ´はｆＢＮＤであるが、すべりＳは−（ｆＢＮＤ−Δｆ）となる。変換器の周波数ｆＩは、すべりＳに等しいので、下限周波数ｆＢＮＤよりも小さくなり、素子を破壊する恐れがある。
【００３１】
また、禁止帯通過時変換器電流を絞り込んで禁止帯通過時の素子の負担を軽減することが提案されている（特許公報第２８５１４９０号）が、電流を絞り込むことで禁止帯通過時間が延びて、逆に素子の負担を大きくして素子を破損する恐れがある。
【００３２】
本発明は上記のような事情に鑑みなされたもので、素子にとって過酷な運転状態になった場合には、素子の負担を軽減することを第１の目的とし、また周波数変換器の容量を大きくすることなく、系統周波数が変動しても変換器の素子の破損を避けることを可能にすることを第２の目的とし、さらに禁止帯通過時の素子の負担を軽くすることを第３の目的とする可変速制御装置を提供することにある。
【００３３】
【課題を解決するための手段】
本発明は上記の目的を達成するため、次のような手段により可変速制御装置を構成するものである。
【００３４】
請求項１に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、前記周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記周波数変換器を停止させる素子異常検出手段を具備し、前記素子異常検出手段は、各素子の放熱フィンの温度を検出する温度検出器と、周波数変換器を冷却する冷却水の温度検出器と、素子の放熱フィンの温度と冷却水の温度とから各素子の温度を推定する温度推定器と、各素子の温度推定値と規定値とを各々比較する比較器と、いずれかの素子の温度推定値が規定値を超えると前記周波数変換器に停止信号を出力するオア回路とで構成される。
【００３５】
ここで、上記素子異常検出手段は、周波数変換器の素子の温度が所定値を超えたことを条件とすることで素子の異常を検出できる。
【００４０】
請求項２に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される自励式周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、前記自励式周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記自励式周波数変換器を停止させる素子異常検出手段を具備し、前記素子異常検出手段は、変換器電流制御装置より出力され、且つ変換器電流が正側のときのゲートパルスおよび変換器電流が負側のときのゲートパルスをそれぞれ計数し、その各半波毎のゲートパルス数の積算値により前記素子異常を検出して前記自励式周波数変換器に停止信号を出力する正側および負側ゲートパルス数カウンタとで構成される。
【００５８】
ここで、上記周波数変換器の制御状態変更手段は、禁止帯通過時にはゲートパルスを低減するゲートパルス数低減手段で構成できる。この場合、ゲートパルス数低減手段としては、周波数分周期器とキャリア周波数選択回路とで構成してもよく、また次のような周波数変換器の出力電圧を修正する出力電圧修正手段で構成してもよい。すなわち、周波数変換器の出力電圧修正手段を、周波数変換器電流制御装置の出力電圧演算器とゲートパルス発生器のと間に不感帯を挿入してもよく、また変換器電流最大相のゲートパルスを低減するようにバイアスを加えるようにしてもよい。
【００５９】
さらに、上記周波数変換器の制御状態変更手段は、自励式周波数変換器の直流リンク電圧を高める直流リンク電圧修正手段で構成して、禁止帯通過時の変換器電流を低減することにより周波数変換器の素子の破損を回避できる。
【００７１】
請求項３に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、速度目標値が系統周波数と禁止帯幅から決まる速度禁止帯に入らないように速度目標値を修正する速度目標値修正手段とこの速度目標値修正手段により修正された速度目標値から速度指令値を演算する手段とからなる速度禁止帯回避制御器と、速度目標値が速度禁止帯に入ると速度目標値の変動分を抑制する変動抑制手段とを具備する。
【００７２】
ここで、上記変動抑制手段として、ガバナフリーロック手段で構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれるガバナフリー制御成分よる変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７３】
また、変動抑制手段として、ＡＦＣロック手段で構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれるＡＦＣ制御成分よる変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７４】
さらに、変動抑制手段として、ローパスフィルタで構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれる速い変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７９】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
【００８０】
図１は本発明による可変速制御装置の第１の実施の形態を示す回路構成図で、図５６と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【００８１】
第１の実施の形態では、図１に示すように周波数変換器４の素子が熱的に厳しい状態にあることを検出する素子異常検出手段２１を設け、この素子異常検出手段２１により周波数変換器４の素子の異常が検出されると周波数変換器電流制御装置７に素子異常検出信号２１ａとして変換器停止信号（ＧＢ）を入力するようにしたものである。
【００８２】
このような構成の可変速制御装置とすれば、素子異常検出手段２１により周波数変換器４の素子が熱的に厳しい状態にあることを検出すると、この素子異常検出手段２１は素子異常検出信号２１ａを変換器停止信号ＧＢとして、周波数変換器電流制御装置７に入力することで、周波数変換器４を停止する。
【００８３】
従って、周波数変換器４の素子が熱的に厳しい状態にあることを素子異常検出手段２１により検出されると、周波数変換器４が停止するので、周波数変換器４の素子の破損を回避することができる。
【００８４】
ここで、上記素子異常検出手段２１として素子温度異常検出装置を用いた場合の具体例について説明する。
【００８５】
図２は素子温度異常検出装置の第１の具体例を示す回路構成図である。
【００８６】
図２に示す素子温度異常検出装置２３において、２３１−１〜２３１−ｎはｎ個の素子の放熱フィンに埋め込まれたｎ個の温度検出器、２３２は冷却水の温度検出器、２３３−１〜２３３−ｎはフィン温度と冷却水の温度から素子接合部の温度を推定するｎ個の温度推定器、２３４−１〜２３４−ｎはｎ個の比較器、２３５はオア回路である。
【００８７】
このような構成の素子温度異常検出装置２３において、温度推定器２３３−１はＮｏ．１のフィン温度ＴＦ−１と冷却水の温度ＴＷから（２）式によりＮｏ．１の素子の接合部温度ＴＪ−１を推定する。
【００８８】
ＴＪ−１＝ＴＦ−１＋ＲＪＦ（ＴＦ−１−ＴＷ）／ＲＦ （２）
ただし、ＲＪＦは素子接合部からフィンまでの熱抵抗、ＲＦはフィンの熱抵抗である。
【００８９】
比較器２３４−１は、接合部温度ＴＪ−１が規定値を越えると温度異常信号２３ａを出力する。
【００９０】
以上はＮｏ１の温度検出について説明したが、他の温度検出についても同様である。オア回路２３５はいずれかの温度検出信号が規定値を超えていると、変換器停止信号２３ｂを周波数変換器電流制御装置７に入力することで、周波数変換器４を停止する。なお、接合部の温度の規定値は、素子に劣化を残すことなく使用できる上限温度で、一般には１２５°Ｃの値を用いる。
【００９１】
従って、このような構成の素子温度異常検出装置２３を備えた可変速制御装置によれば、周波数変換器のいずれかの素子の接合部温度が規定値を越えた場合は変換器が停止するので、周波数変換器の素子の破損を回避することができる。
【００９２】
図３は素子素子温度異常検出装置の第２の具体例を示す回路構成図である。
【００９３】
図３に示す素子温度異常検出装置２４において、２４１−Ｒ〜２４１−Ｔは各相の素子の損失推定器で、これら各損失推定器２４１−Ｒ〜２４１−Ｔは、変換器電流検出器１４で検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔと周波数変換器電流制御装置７の出力電圧ｖＩ−Ｒ〜ｖＩ−Ｔがそれぞれ入力され、損失推定値ＰＬ−Ｒ〜ＰＬ−Ｔを接合部温度推定器２４２−Ｒ〜２４２−Ｔに出力する。
２４３−Ｒ〜２４３−Ｔは接合部温度推定器２４２−Ｒ〜２４２−Ｔより入力される損失推定値ＰＬ−Ｒ〜ＰＬ−Ｔを規定値と比較する比較器、２４４はこれら各比較器２４３−Ｒ〜２４３−Ｔの出力が入力それるオア回路である。
【００９４】
このような構成の素子温度異常検出装置２４において、損失推定器２４１−Ｒは、Ｒ相電流を流す素子の損失推定値ｐＬＲを周波数変換器のＲ相回路の瞬時値電流ｉＩ−Ｒと出力電圧ｖＩ−Ｒの関数として推定する。ただし、損失推定値ｐＬＲと電流ｉＩ−Ｒと出力電圧ｖＩ−Ｒの関係は素子特性，電源電圧から予め求めている。接合部温度推定器２４２−Ｒは、損失推定値ｐＬＲと接合部から冷却水までの熱抵抗ＲＪＷと、素子の熱容量Ｃから接合部の温度ＴＪＲを（３）式で一定周期毎に推定する。
【００９５】
ＴＪＲ´＝ＴＪＲＯ´＋（ｐＬＲ−ＴＪＲＯ´／ＲＪＷ）／Ｃ
ＴＪＲ＝ＴＪＲ´＋ＴＷ （３）
ただし、ＴＪＲ′，ＴＪＲＯ′は今回，前回の接合部温度上昇値で、冷却水温度ＴＷからの上昇値である。また、冷却水の温度ＴＷは使用状態で決まる一定値で近似している。
【００９６】
以上はＲ相の接合部温度推定について説明したが、他の相についても同様である。また比較器２４３−Ｒ〜２４３−Ｔ、オア回路２４４の動作は、図２のオア回路２３５と同様である。
【００９７】
このような構成の素子温度異常検出装置２４を備えた可変速制御装置によれば、周波数変換器電流制御装置７の出力電圧と変換器電流から素子の損失を推定し、損失推定値から接合部温度を推定し、この推定温度から周波数変換器の素子の異常温度を検出して変換器を停止させるようにしているので、周波数変換器の素子の破損を回避することができる。また、直接温度を計測していないので、第１の具体例に比べて温度推定値の精度は落ちるが、推定誤差を見込んで異常温度高の規定値を決めれば実用上問題はなく、しかもフィン温度、冷却水温度の計測が省略できるので、簡便であり信頼性も高い。
【００９８】
図４は素子温度異常検出装置の第３の具体例を示す回路構成図である。
【００９９】
図４に示す素子温度異常検出装置２５において、２５１−Ｒ〜２５１−Ｔは変換器電流検出器１４により検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔが入力される各相の比較器で、これら各比較器２５１−Ｒ〜２５１−Ｔの出力である電流極性信号２５ａ−Ｒ〜２５ａ−Ｔを信号反転器２５２−Ｒ〜２５２−Ｔとオンディレイタイマ２５３−Ｒ〜２５３−Ｔに出力する。信号反転器２５２−Ｒ〜２５２−Ｔの出力信号２５ｂ−Ｒ〜２５ｂ−Ｔはオンディレイタイマ２５４−Ｒ〜２５４−Ｔに入力される。オア回路２５５にはオンディレイタイマ２５３−Ｒ〜２５３−Ｔおよび２５４−Ｒ〜２５４−Ｔの出力信号が入力され、出力信号である素子温度信号２５ｅを変換器停止信号として周波数変換器電流制御装置７に出力する。
【０１００】
この場合、比較器２５１−Ｒは、Ｒ相回路の瞬時値電流ｉＩ−Ｒが正の時に出力信号２５ａ−Ｒをロジックレベル１に、負の時にロジックレベル０にする。オンディレイタイマ２５３ーＲは、信号２５ａ−Ｒが規定時間ロジックレベル１になっていると出力信号２５ｃ−Ｒをロジックレベル１とする。また、オンディレイタイマ２５４−Ｒは信号２５ｂ−Ｒが規定時間ロジックレベル１になっていると出力信号２５ｄ−Ｒをロジックレベル１とする。
【０１０１】
以上により、Ｒ相の電流が連続的に正または負になる時間が規定時間以上になると、オンディレイタイマの出力信号がロジックレベル１になることが分かる。
他の相についても同様である。また、オア回路２５５の動作は図２のオア回路２３５と同様である。
【０１０２】
なお、オンディレイタイマの規定時間は、禁止帯通過時の最大電流振幅の直流電流を流し続けても、素子に劣化を残すことなく使用できる最長時間とする。
【０１０３】
このような構成の素子温度異常検出装置２５を備えた可変速制御装置によれば、何れかの相の電流が規定時間以上同一極性であり続けた場合に、変換器を停止することができる。ところで、周波数変換器の素子が熱的に過酷な状況になるのは、同一素子に連続的に電流が流れることによって、その素子の接合部温度が上昇することである。
【０１０４】
従って、素子の温度を推定しなくても、周波数変換器の素子の破損を回避することができる。また、温度を推定していないので、素子の熱的余裕の推定は第２の具体例に比べて精度は落ちるが、推定誤差を見込んで規定時間を決めれば実用上問題はない。しかも、複雑な温度推定演算が省略できるので、簡便であり信頼性も高くなる。
【０１０５】
さらに、図４に示す回路に三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔから変換器電流の振幅をもとめる演算器と、変換器電流の振幅からオンディレイタイマの規定時間を決める演算器とを追加することにより、オンディレイタイマの規定時間を変換器電流の振幅によって決めることができるので、素子の熱的余裕を推定する精度を向上させることができる。
【０１０６】
図５は素子温度異常検出装置の第４の具体例を示す回路構成図である。
【０１０７】
図５に示す素子温度異常検出装置２６において、２６１−Ｒ〜２６１−Ｔは変換器電流検出器１４で検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔが入力される各相の零検出器で、これら零検出器２６１ーＲ〜２６１−Ｔは、リセット信号２６ａ−Ｒ〜２６ａ−Ｔを積分器２６２−Ｒ〜２６２−Ｔに出力する。これら積分器２６２−Ｒ〜２６２−Ｔは三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔとリセット信号２６ａ−Ｒ〜２６ａ−Ｔが入力され、その出力信号を比較器２６３−Ｒ〜２６３−Ｔに入力する。オア回路２６４には比較器２６３−Ｒ〜２６３−Ｔ出力信号２６ｃ−Ｒ〜２６ｃ−Ｔが入力され、出力信号である素子温度信号２６ｄを変換器停止信号として周波数変換器電流制御装置７に出力する。
【０１０８】
このような構成の素子温度異常検出装置２６において、零検出器２６１−Ｒは、Ｒ相回路の瞬時値電流ｉＩ−Ｒが零の時に出力信号２６ａ−Ｒをロジックレベル１にし、積分器２６２−Ｒの出力を零にリセットする。積分器２６２−Ｒは電流ｉＩ−Ｒを積分するが、電流ｉＩ−Ｒが零の時にリセットされるので、その出力２６ｂ−Ｒは正の電流のみ、または負の電流のみを積分した値となる。比較器２６３−Ｒは積分器２６２−Ｒの出力２６ｂ−Ｒが規定値を越えると出力信号２６ｃーＲをロジックレベル１にする。
【０１０９】
従って、比較器２６３−Ｒの出力信号２６ｃ−Ｒは図４の２５ｃ−Ｒ，２５ｄ−Ｒと同様の意味を持つ。以上はＲ相について説明したが、他の相についても同様である。またオア回路２６４の動作は図２のオア回路２３５と同様である。
【０１１０】
なお、上記規定値は、定格電流の振幅の直流電流を流し続けても素子に劣化を残すことなく使用できる最長時間と、定格電流の振幅との積で決められる。
【０１１１】
このような構成の素子温度異常検出装置２６を備えた可変速制御装置によれば、同一極性の電流の積分値が規定値以上になると変換器を停止することができる。また、図４の場合と同様に素子の温度を推定しなくても、周波数変換器の素子の破損を回避することができる。
【０１１２】
図６は素子温度異常検出装置の第５の具体例を示す回路構成図である。
【０１１３】
ただし、この場合の周波数変換器４としては、自励式の周波数変換器を対象としている。
【０１１４】
図６に示す素子温度異常検出装置２７において、周波数変換器電流制御装置７より周波数変換器４の正側電流を流す素子に与えられるゲート信号であるゲートパルスＰＰ−Ｒ〜ＰＰ−Ｔが、ゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔのカウント端子及びゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔのリセット端子にそれぞれ入力される。同様に、負側電流を流す素子のゲート信号であるゲートパルスＰＮ−Ｒ〜ＰＮ−Ｔが、ゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔのカウント端子及びゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔのリセット端子にそれぞれ入力される。
【０１１５】
これら各ゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔの出力であるカウント高信号２７ａ−Ｒ〜２７ａ−Ｔとゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔの出力であるカウント高信号２７ｂ−Ｒ〜２７ｂ−Ｔとがオア回路２７３に入力され、このオア回路２７３は出力信号である素子温度高信号２７ｃを変換器停止信号２７ｃとして周波数変換器電流制御装置７に出力する。
【０１１６】
このような構成の素子温度異常検出装置２７において、Ｒ相の変換器電流が正の時はゲートパルスＰＰ−Ｒが出力され、Ｒ相の変換器電流が負の時はゲートパルスＰＮ−Ｒが出力されているので、ゲートパルス数カウンタ２７１−Ｒは変換器電流が連続して正である期間のパルスをカウントしていることになる。一般にゲートパルスは一定周期で出力されるので、ゲートパルス数カウンタ２７１−Ｒの出力であるカウント高信号２７ａ−Ｒは図４のオンディレイタイマ２５ｃ−Ｒと同様な意味を持つ。同様にゲートパルス数カウンタ２７２−Ｒの出力であるカウント高信号２７ｂ−Ｒは図４のオンディレイタイマ２５ｄ−Ｒと同様な意味を持つ。他の相も同様に図４と同様の作用となる。
【０１１７】
また、オア回路２７３の動作は、図４のオア回路２５５と同様である。
【０１１８】
このような構成の素子温度異常検出装置２７を備えた可変速制御装置によれば、各半波毎のゲートパルス数の積算値を求め、この積算値から導通時間が長いことによる素子の温度上昇が過大であることを検出できるので、図４と同様の効果が得られる他、図４に比べて回路構成が簡単になる効果もある。
【０１１９】
以上は図１における素子異常検出手段２１として素子温度異常検出装置の具体例について述べたが、次に素子温度異常検出装置以外の素子異常検出装置の他の具体例について述べる。
【０１２０】
図７は素子異常検出装置の第１の具体例を示す回路構成図である。
【０１２１】
図７において、速度検出器１５で検出された速度ωと周波数検出器１６で検出された系統周波数ｆＬが減算器２８１に入力され、この減算器２８１の出力Ｓが、比較器２８２に入力される。この比較器２８２の出力２８ａは、オンディレイタイマ２８４に入力され、変換器停止信号として出力信号２８ｂを周波数変換器電流制御装置７に出力する。なお、減算器２８１と比較器２８２は禁止帯滞留検出器２８３を構成している。
【０１２２】
このような構成の素子異常検出装置２８において、減算器２８１は速度ωと系統周波数ｆＬの差であるすべり周波数Ｓを検出する。比較器２８２はすべり周波数Ｓが周波数禁止帯に入っていると出力信号２８ａをロジックレベル１にする。
信号２８ａが規定時間以上ロジックレベル１であると、オンディレイタイマ２８４は出力信号２８ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１２３】
この場合、オンディレイタイマの規定時間は、禁止帯に滞留して禁止帯通過時の最大電流を流し続けても素子に劣化を残すことなく使用できる最長時間とする。
【０１２４】
このような構成の素子異常検出装置２８を備えた可変速制御装置によれば、すべり周波数が小さいときのすべり周波数禁止帯に入っている時間を求めることにより、導通時間の長い素子の温度上昇が過大であることを検出し、すべり周波数から何れかの相の電流が規定時間以上同一極性であり続けた場合に、変換器を停止させるようにしているので、図４と同様の効果が得られと共に、図４に比べて回路が簡単になる効果もある。
【０１２５】
図８は素子異常検出装置の第２の具体例を示す回路構成図である。
【０１２６】
図８において、図７のオンディレイタイマ２８４の代わりに、制御外乱検出手段２９１を設け、この制御外乱検出手段２９１と禁止帯滞留検出器２８３の出力信号をアンド回路２９２に入力し、アンド回路２９２の出力２９ｂを変換器停止信号として，周波数変換器電流制御装置７に出力する。
【０１２７】
この場合、素子異常検出装置２９において、禁止帯滞留中に変換器電流制御に外乱が入ると、ＡＮＤ回路２９２は出力信号２９ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１２８】
このような構成の素子異常検出手段を備えた可変速制御装置によれば、禁止帯滞留中に変換器電流を増加させるような外乱が入ると、導通している素子の温度上昇を招く過酷な運転が続く恐れがあるが、本例の素子異常検出装置ではこのような状態でも変換器を停止することができる。また、図７と同様の効果が得られほか、図７と比べて回路が簡単になる効果もある。
【０１２９】
図９は素子異常検出装置の第３の具体例を示す回路構成図である。
【０１３０】
図９において、図８の制御外乱検出手段２９１を水位検出器３０１と比較器３０２に置き換えたものである。この比較器３０２は制御外乱検出信号３０ａを変換器停止信号として、周波数変換器電流制御装置７に出力するものである。
【０１３１】
このような構成の素子異常検出装置において、サージタンク水位検出器３０１の出力３０ａが規定値を越えると、比較器３０２は出力信号３０ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１３２】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、原動機がポンプ水車の場合、サージタンク水位が上昇すると、ポンプ水車のトルクが増加する。このため速度が変化するが、速度変化を抑制するように速度制御器８が変換器電流を増加させる。
【０１３３】
従って、禁止帯滞留中にサージタンク水位が上昇すると、変換器の素子にとって過酷な運転が続く恐れがある。また、このような状態では変換器を停止することができ、図８の場合と同様の効果が得られる。
【０１３４】
なお、上記サージタンク水位に代えて、制御弁にかかる水圧、ポンプ水車の流量、ガイドベーン開度を用いても同様の効果が得られる。
【０１３５】
以上は原動機がポンプ水車の場合で説明したが、原動機が蒸気タービンの場合は、タービン入り口蒸気圧力、第一段落蒸気圧力、タービン蒸気流量を用いると同様の効果が得られる。また、風車の場合は風速，羽角度を用いると同様の効果が得られる。
【０１３６】
図１０は素子異常検出手装置の第４の具体例を示す回路構成図である。
【０１３７】
図１０において、図８の制御外乱検出手段２９１を電圧変換器３１１と比較器３１２とで構成したものである。
【０１３８】
このような構成の素子異常検出装置において、電圧検出器１２の出力ｖＬは電圧変換器３１１を介して比較器３１２に入力される。比較器３１２は出力信号３１ａを変換器停止信号として、周波数変換器電流制御装置７に出力する。
【０１３９】
また、電圧検出器１２の出力ｖＬは電圧変換器３２１で直流電圧信号３１ａに変換される。比較器３１２は、入力信号３１ａが規定値以下になると出力信号３１ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１４０】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、系統故障あるいは隣接機の故障等が発生した場合は、巻線形誘導機の電圧が低下して変換器電流が急増し、導通している素子の温度が上昇する。従って、巻線形誘導機の電圧低下を検出して周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。
【０１４１】
図１１は素子異常検出装置の第５の具体例を示す回路構成図である。
【０１４２】
図１１において、図８の制御外乱検出手段２９１を別に設置された系統保護リレーの接点３２１と単パルス発生器３２２に置き換えたものである。
【０１４３】
このような構成の素子異常検出装置３２において、系統故障が発生して系統保護リレーの接点３２１が閉じると、単パルス発生器３２２は、一定時間出力３２ａを変換器停止信号として周波数変換器電流制御装置７に出力し、周波数変換器４を停止する。この場合、一定時間は系統故障の影響が及ぶ時間から決められる。
【０１４４】
このような構成の素子異常検出装置３２を備えた可変速制御装置において、系統故障が発生すると変換器電流が急増し、導通している素子の温度が上昇する。
しかし、上記回路構成によれば、系統故障時には周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。また、系統故障が除去された後は、運転を再開できる。
【０１４５】
図１２は素子異常検出装置の第６の具体例を示す回路構成図である。
【０１４６】
図１２において、図８の制御外乱検出手段２９１を別に設置された隣接機のトリップ接点３３１と単パルス発生器３３２に置き換えたものである。
【０１４７】
すなわち、図１２において、隣接機がトリップして接点３３１が閉じると、単パルス発生器３３２は、一定時間出力３３ａを変換器停止信号として周波数変換器電流制御装置７に出力し、周波数変換器４を停止する。この場合、一定時間は隣接機のトリップの影響が及ぶ時間から決められる。
【０１４８】
このような構成の素子異常検出装置において、隣接機のトリップ時に、原動機を介して或いは潮流の変化によって周波数変換器の電流増加が発生する場合がある。例えば可変速機と水路を共用している隣接機がトリップした場合は、隣接機の流量急変によって原動機の有効落差が増大して、可変速機の原動機トルクの急増が発生する。このような場合でも、電流増加による素子の温度上昇を事前に予測できる。
【０１４９】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、隣接機がトリップすると変換器電流が急増し、導通している素子の温度が上昇するが、隣接機のトリップにより周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。また、隣接機がトリップの影響が無くなった後は運転を再開できる。
【０１５０】
図１３は本発明による可変速制御装置の第２の実施の形態を示す回路構成図で、図１の構成に対して素子異常検出手段２１と周波数変換器電流制御器７との間に運転点変更手段１４０を設けるようにしたもので、その他の構成については図１と同様なので、ここではその説明を省略する。
【０１５１】
図１３において、上記運転点変更手段１４０は、素子異常検出手段２１により、周波数変換器４を直ちに停止する必要はないが素子が過酷な運転状態であることを検出した第２の素子異常信号２１ｂが入力されると、運転点を変更するための各種指令値の修正結果を出力するものである。
【０１５２】
このような構成の可変速制御装置において、素子異常検出手段２１が変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、運転点変更能１４０が、運転点を決めている指令値を変更し、その結果として、素子にとって楽な運転状態に変わる。
【０１５３】
従って、素子にとって楽な運転に変更されるので、素子を破損することなく温度上昇が抑制され、運転を継続することができる。
【０１５４】
ここで、上記運転点変更手段１４０として速度変更装置を用いた場合の具体例について述べる。
【０１５５】
図１４は速度変更装置の第１の具体例を示す回路構成図である。
【０１５６】
図１４において、速度変更装置３５は速度偏移量演算手段３５１と速度指令値修正手段３５２で構成したものである。
【０１５７】
上記速度偏移量演算手段３５１には、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆＬが入力されて、速度偏移量３５ａを速度指令値修正手段３５２に出力する。速度指令値修正手段３５２は有効電力制御器１０からの速度目標値ω０ ＊と、素子異常検出手段２１からの素子異常検出信号２１ｂと、速度偏移量３５ａが入力されて、出力３５ｂを速度指令値ω＊として速度制御器８に出力する。
【０１５８】
このような速度変更装置３５において、速度偏移量演算手段３５１は、速度ωと系統周波数ｆＬとから速度偏移量を求め、また速度指令値修正手段３５２は素子異常検出手段２１が変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、速度目標値ω０ ＊を速度偏移量３５ａに基ずいて修正して運転点を決めている指令値ω＊が変更される。その結果、速度ωが変更されて素子にとって楽な運転状態に変わる。
【０１５９】
このような構成の速度変更装置を備えた可変速制御装置によれば、変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、速度と系統周波数から禁止帯での運転を避けるために必要な速度偏移量が求められ、速度指令値はその速度偏移量分だけ修正される。このため確実に禁止帯から離れた運転に移行し、素子の温度上昇が抑制されるので、素子を損傷することなく運転を継続することができる。
【０１６０】
図１５は速度変更装置の第２の具体例を示す回路構成図である。
【０１６１】
図１５において、速度変更装置３６は比較器３６１とアナログスイッチ３６２，３６３，３６４，３６５で構成したものである。
【０１６２】
上記比較器３６１は、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆＬが入力され、その大小を比較するものである。アナログスイッチ３６２及び３６３は直列に接続され、比較器３６１からの切替指令によりアナログスイッチ３６２がオンすると修正速度設定値ω０１を取込み、またアナログスイッチ３６２がオンすると修正速度設定値ω０２がを取込んでこれらアナログスイッチ３６２及び３６３の接続間より導出された出力回路に出力するものである。この出力回路にはアナログスイッチ３６４が設けられ、さらにこのアナログスイッチ３６４の出力側に有効電力制御器１０からの速度目標値ω０ ＊を入力するアナログスイッチ３６５が接続される。
【０１６３】
ここで、出力信号３６ｂは、アナログスイッチ３６２がオンの時に修正速度設定値ω０１となり、アナログスイッチ３６３がオンの時に修正速度設定値ω０２となる。また、出力信号３６ｃはアナログスイッチ３６４がオンの時に出力信号３６ｂとなり、アナログスイッチ３６５がオンの時は有効電力制御器１０からの速度目標値ω０ ＊となる。出力信号３６ｃは修正された速度指令値として速度制御器８に出力される。
【０１６４】
このような速度変更手段３６において、比較器３６１はω＞ｆＬでアナログスイッチ３６２をオンし、ω≦ｆＬでアナログスイッチ３６３をオンさせる。素子異常検出信号２１ｂがロジックレベル１の時にアナログスイッチ３６４がオンし、ロジックレベル０の時にアナログスイッチ３６５がオンする。
【０１６５】
上記修正速度設定値ω０１は禁止帯上限速度以上の速度で素子にとって楽な運転ができる速度に決められている。また、修正速度設定値ω０２は禁止帯下限速度以下の速度で素子にとって楽な運転ができる速度に決められている。
【０１６６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、素子にとって楽な速度に変更されるので、運転を継続することができる。
【０１６７】
図１６は速度変更装置の第３の具体例を示す回路構成図である。
【０１６８】
図１６において、速度変更装置３７は図１４の速度偏移量演算手段３５１と速度指令値修正手段３５２とで構成したものである。
【０１６９】
上記速度偏移量演算手段３５１は、減算器３７１、比較器３７２、アナログスイッチ３７３，３７４、加算器３７５とアナログスイッチ３７６で構成される。
【０１７０】
また、上記速度指令値修正手段３５２は、係数器３７７と加算器３７８とで構成される。
【０１７１】
また、減算器３７１は、速度検出器１５からの速度ωと周波数検出器１６からの系統周波数ｆＬとを入力して、その減算出力信号３７ａを比較器３７２に出力する。減算器３７５は、加算器３７１の出力信号３７ａと比較器３７２の切替指令によりアナログスイッチ３７３がオンのとき禁止帯幅ｆＢＮＤが、アナログスイッチ３７４がオンのとき禁止帯幅−ｆＢＮＤがそれぞれ出力信号３７ｂとして入力され、その減算出力３７ｃを速度偏移量ωＢＩＡＳとしてアナログスイッチッ３７６を介して係数器３７７に出力する。加算器３７８は係数器３７７の出力信号３７ｄと速度度目標値ω０ ＊を加算して、出力信号３７ｅを速度指令値ω＊として速度制御器８に出力する。
【０１７２】
このような構成の速度変更装置３７において、減算器３７１の出力信号３７ａは、速度ωと系統周波数ｆＬの差、即ちすべり周波数Ｓとなる。比較器３７２は、すべり周波数Ｓが正の時にアナログスイッチ３７３をオンし、すべり周波数Ｓが負の時にアナログスイッチ３７４をオンする。従って、減算器３７５の出力信号３７ｃは（４）式で表される速度偏移量ωＢＩＡＳを求めていることになる。
【０１７３】
Ｓ＜０の時……ωＢＩＡＳ＝ｋ（−ｆＢＮＤ−Ｓ）＝ｋ（ωＬ−ω）
Ｓ≧０の時……ωＢＩＡＳ＝ｋ（ｆＢＮＤ−Ｓ）＝ｋ（ωＵ−ω） （４）
ここに、ωＬ´は禁止帯下限速度，ωＵは禁止帯上限速度であり、（５）式で表される。（１）式で表される従来の禁止帯下限速度ω´Ｌ、禁止帯上限速度ω´Ｕと異なり、ωＬ，ωＵは系統周波数により変化する。
【０１７４】
ωＬ＝ｆＬ−ｆＢＮＤ， ωＵ＝ｆＬ＋ｆＢＮＤ （５）
次に、速度ωが速度禁止帯内で同期速度以下の速度ωＸで滞留して、素子異常が検出された場合を例に、速度変更手段３７の作用を説明する。なお、簡単のため速度指令値ω＊、速度目標値ω０ ＊ともに速度ωＸであるとする。
【０１７５】
素子異常が検出されると、速度指令値ω＊はωＸ＋ｋ（ωＬ−ω）に修正されるので、速度ωはωＬ＋（ωＸ−ωＬ）／（ｋ＋１）に制御される。従って、ｋを十分に大きくしておけば、速度目標値ω０ ＊がωＸに留まっていたとしても、速度ωは禁止帯下限速度ωＬに制御される。
【０１７６】
同様に速度ωが速度禁止帯内で同期速度以上の速度ωＹで滞留した場合は、禁止帯上限速度ωＵに制御される。
【０１７７】
このような構成の速度変更装置を備えた可変速制御装置によれば、変換器を直ちに停止する必要はないが素子が過酷な運転状態であることを検出すると、速度指令値、即ち速度が禁止帯上限速度または禁止帯下限速度になる。しかも、禁止帯上限速度または禁止帯下限速度は系統周波数によって変化するので、速度禁止帯とすべり周波数禁止帯が一致し、確実に禁止帯外の運転となる。従って、素子にとって楽な運転となり、運転継続可能となる。
【０１７８】
図１７は図１４における速度偏移量演算手段３５１の他の構成例を示す回路図である。
【０１７９】
図１７において、速度偏移量演算手段３８は、比較器３８１、アナログスイッチ３８２，３８３，３８４，３８５、積分器３８６と係数器３８７で構成される。
【０１８０】
上記比較器３８１は、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆLが入力される。また、積分器３８６は入力信号３８ｂとして、アナログスイッチ３８２が素子異常信号によりオンの状態で、アナログスイッチ３８３がオンの時に、加速バイアスω＋となり、アナログスイッチ３８４がオンの時に減速バイアスω―が入力される。
【０１８１】
また、アナログスイッチ３８２がオフの状態では、アナログスイッチ３８５がオンし、積分器３８６の出力３８ｃが係数器３８７を介して、積分器３８６の入力信号３８ｂとなる。積分器３８６の出力信号３８ｃは、速度偏移量ωＢＩＡＳとして図１４の速度指令値修正手段３５２に出力される。
【０１８２】
このような構成の速度偏移量演算手段３８において、素子異常検出信号２１ｂがロジックレベル１の時にアナログスイッチ３８２がオンし、ロジックレベル０の時にアナログスイッチ３８５がオンする。また、比較器３８１はω＞ωＳＹＮでアナログスイッチ３８３をオンし、ω≦ｆＬでアナログスイッチ３８４をオンさせる。この積分器３８６は、入力３８ｂがω＋の時には加速バイアスω＋により決まる変化率で出力を増加させ，入力３８ｂがω―の時には減速バイアスω―により決まる変化率で出力を減少させ、アナログスイッチ３８５がオンしている場合には、積分器係数器３８７の係数で決まる速さで零に向かって変化する。
【０１８３】
次に、速度ωが禁止帯内で同期速度以下の速度ωＸで滞留して、素子異常が検出された場合を例に、速度偏移量演算手段３８の作用を説明する。なお、簡単のため速度指令値ω＊、速度目標値ω０ ＊ともに速度ωＸであるとする。
【０１８４】
速度ωが禁止帯に入るまでは、アナログスイッチ３８５がオンしているので、積分器出力３８ｃは零になっている。素子異常信号２１ｂがロジックレベル１になると、アナログスイッチ３８２がオンするが、速度が系統周波数以下であるので、積分器３８６の入力信号３８ｂはω―となる。従って、積分器３８６は出力３８ｃ即ち速度偏移量ωＢＩＡＳを減じ、速度指令値ω＊下げる方向に修正する。この動作は素子異常検出がリセットされ、アナログスイッチ３８５オンするまで続く。
【０１８５】
従って、確実に素子にとって楽な速度まで下降して運転を継続する。素子異常検出信号がリセットされると、積分器３８６はゆっくりと速度偏移量ωＢＩＡＳを零に戻すことにより、素子異常要因が除かれている場合は、元の運転状態に戻す。異常の要因が継続している場合は、素子異常検出信号とアナログスイッチ３８５がオン、オフを繰り返し、素子異常検出信号の限界点で運転を継続することになる。
【０１８６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、禁止帯の外に出るまで速度偏移量が増加または減少するので、系統周波数が変動しても、確実に禁止帯から離れた運転に移行できる。従って、速度指令値、即ち速度が素子にとって楽な運転となり、運転継続が可能となる。また、速度が速度禁止帯を外れただけでは異常要因が回復し、異常要因がない場合でも、素子にとって楽な状態まで、確実に変更できる。
【０１８７】
図１８は図１３の運転点変更手段１４０として図１４に示す速度変更装置３５に速度目標値追従装置３９を追加した場合の構成例を示す回路図である。
【０１８８】
図１８において、速度目標値追従装置３９は、減算器３９１と切替スイッチ３９２で構成される。この減算器３９１は速度変更装置３５から修正された速度指令値ω＊と図１３に示す有効電力制御器１０の制御器１０６からの速度目標値ω０ ＊が入力され、その出力３９ａを切り替えスイッチ３９２に与える。
【０１８９】
この切替スイッチ３９２は、有効電力制御器１０からの偏差信号１０ｅと減算器３９１の出力３９ａの何れかを選択して、出力３９ｂを有効電力制御器１０の制御器１０６への入力とする。
【０１９０】
このような構成の速度目標値追従装置３９において、素子異常検出信号２１ｂがロジックレベル１の時に出力信号３９ｂ＝３９ａとなる。この状態では、制御器１０６は減算器３９１の出力信号３９ａが零になるように速度目標値ω０ ＊を修正する。速度目標値が修正されるに従って、速度変更装置３５の速度偏移量演算手段３５１の出力である速度偏移量ωＢＩＡＳが減少していく。即ち、速度偏移量ωＢＩＡＳが速度目標値の修正から速度目標値の修正に切り替わっていく。
【０１９１】
このように速度変更装置３５及び速度目標値追従装置３９からなる運転点変更装置１４０を備えた可変速制御装置によれば、速度目標値を無視して速度を変更すると、有効電力が電力設定値からずれることから、有効電力制御器が速度目標値を変化させて速度禁止帯に接近させることがあるが、このような場合でも速度目標値は速度禁止帯に接近しないので、確実に禁止帯から離れた運転に移行できる。従って、素子にとって過酷な運転状態にあることを検出すると、速度指令値のみならず速度目標値も素子にとって楽な運転の値に変更されるので、より安定に運転を継続することができる。
【０１９２】
図１９は図１４の速度指令値修正手段３５２を有効電力設定値修正手段４０に置き換えた速度変更装置の構成例を示す回路図である。
【０１９３】
図１９において、有効電力設定値修正手段４０は有効電力偏移量演算器４０１と加算器４０２で構成される。
【０１９４】
上記有効電力偏移量演算器４０１は、ゲイン付きの一次遅れ演算器が用いられる。この有効電力偏移量演算器４０１は速度偏移量演算手段３５１の出力である速度偏移量ωＢＩＡＳが入力され、その出力信号４０ａを加算器４０２に与える。この加算器４０２は、有効電力設定値ＰＳと出力信号４０ａとを加算し、出力信号４０ｂが修正された有効電力設定値ＰＳ１として、有効電力制御器１０に出力する。
【０１９５】
このような構成の有効電力設定値修正装置４０において、有効電力偏移量演算器４０１は速度偏移量ωＢＩＡＳを有効電力偏移量に変換する。ゲインは速度変化と有効電力変化の比で決める。一次遅れの時定数は、有効電力設定値を変化させてから速度が変化する迄の遅れ時間から決める。
【０１９６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、有効電力設定値が修正され、有効電力制御の応答で速度目標値が変更されるので、原動機とのバランスを崩すことなく、素子にとって楽な運転に変更でき、より安定な運転継続が可能となる。
【０１９７】
図２０は図１３の運転点変更手段１４０を無効電流指令値修正手段４１に置き換えた構成例を示す回路図である。
【０１９８】
図２０において、無効電流指令値修正手段４１は切替スイッチ４１１により構成され、この切替スイッチ４１１には電圧制御器１１からの無効電流指令値１１ｂ（Ｉｄ＊）と修正無効電流設定値Ｉｄ０１が入力され、出力信号４１ｂを修正された無効電流指令値として周波数変換器７に出力するものである。
このような構成の無効電流指令値修正手段４１において、素子異常検出器２１の出力信号２１ｂがロジックレベル１で４１ｂ＝４１ａとなる。この状態では変換器の無効電流は修正無効電流設定値Ｉｄ０１に制御される。
【０１９９】
この修正無効電流設定値Ｉｄ０１は、零または無負荷定格励磁時の無効電流に選ばれる。この場合、Ｉｄ０１は通常の運転時の無効電流に比べて小さな値であるので、変換器電流は減少する。
【０２００】
このような構成の無効電流指令値修正手段４１を備えた可変速制御装置によれば、変換器を停止する必要はないが素子にとって過酷な運転状態にあることを検出すると、周波数変換器電流制御装置の無効分電流指令値が修正され、その結果変換器電流が減少するので、素子の温度上昇が抑制され、運転継続が可能となる。
【０２０１】
図２１は図１９に示す有効電力設定値修正手段４０に電圧設定値追従手段４２を追加した場合の構成例を示す回路図である。
【０２０２】
図２１において、電圧設定値追従手段４２は減算器４２１と切替スイッチ４２２で構成される。
【０２０３】
上記減算器４２１は無効電流修正手段３５から修正された無効電流指令値Ｉｄ＊と制御器１１２の出力１１ｂである無効電流目標値Ｉｄ０ ＊が入力され、出力４２ａを切替スイッチ４２２に出力する。また、切替スイッチ４２２は電圧制御器１１からの偏差信号１１ａと減算器４２１の出力信号４２ａの何れかを選択して、出力４２ｂを電圧制御器１１の制御器１１２への入力とする。
【０２０４】
このような構成の電圧設定値追従手段４２において、素子異常検出信号２１ｂがロジックレベル１の時に４２ｂ＝４２ａとなる。この状態では、制御器１１２は入力信号４２ａが零になるように無効電流目標値Ｉｄ０ ＊を修正する。
【０２０５】
従って、無効電流目標値Ｉｄ０ ＊も無効電流指令値が零になるように修正されることになる。
【０２０６】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、修正された無効分無効電流指令値に電圧制御器の出力が追従するので、電圧制御器が無効分電流指令値を増大するような胴さを防止することができる。従って、確実に無効分電流が減少するので、素子の温度上昇が抑制されて、安定に運転が継続できる。
【０２０７】
図２２は、図１４の速度指令値修正手段３５２を制御弁開度指令値修正手段４３に置き換えた構成例を示す回路図である。
【０２０８】
図２２において、制御弁開度指令値修正手段４３は、制御弁開度指令値偏移量演算器４３１と加算器４３２で構成される。制御弁開度指令値偏移量演算器４３１は、ゲイン付きの一次遅れ演算器が用いられる。制御弁開度指令値偏移量演算器４３１は速度偏移量演算手段３５１より出力される速度偏移量ωＢＩＡＳが入力され、出力４３ａを加算器４３２に出力する。加算器４３２は有効電力制御器１０からの制御弁開度目標値ＣＶ０ ＊と出力４３ａを加算し、出力４３ｂが修正された制御弁開度指令値として、原動機制御装置６に出力する。
【０２０９】
このような構成の制御弁開度指令修正手段４３において、制御弁開度指令値偏移量演算器４３１は速度偏移量ωＢＩＡＳを制御弁開度指令値偏移量に変換する。ゲインは速度変化と制御弁開度変化の比で決める。一次遅れの時定数は、制御弁開度指令値を変化させてから速度が変化する迄の遅れ時間から決める。
【０２１０】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、原動機制御弁開度指令値が修正されて原動機のトルクが減少し、これに伴って変換器電流が減少するので、素子の温度上昇が抑制され、運転の継続が可能となる。
【０２１１】
図２３は図１３の運転点変更手段１４０を制御状態変更手段４４で構成した回路図である。
【０２１２】
上記制御状態変更手段４４は第２の素子異常検出信号２１ｂが入力されると、周波数変換器電流制御装置７に制御状態の変更を指令するものである。
【０２１３】
このような構成の制御状態変更手段４４において、周波数変換器電流制御装置７の制御状態を決める設定値を変更することによって、運転点を変えることなく制御状態を変更して、素子にとって楽な運転状態に変る。
【０２１４】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、周波数変換器は素子にとって楽な制御状態に変更されるので、素子の温度上昇が抑制され、変換器の運転を継続できる。
【０２１５】
図２４は、図２３における制御状態変更手段４４をパルス数低減手段４５で構成した回路図である。但し、本構成は変換器が自励式の変換器に限られる。
【０２１６】
上記パルス数低減手段４５は、素子異常検出信号２１ｂが入力されると、周波数変換器電流制御装置７に制御状態の変更を指令するものである。
【０２１７】
このような構成のパルス数低減手段４５において、周波数変換器４のスイッチング回数を低減するすることで、周波数変換器の素子の損失を低減できる。従って、運転点を変えることなく、素子にとって楽な運転状態となる
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器４のスイッチング回数を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２１８】
図２５は図２４におけるパルス数低減手段４５をキャリア周波数修正手段４６で構成した回路図である。
【０２１９】
上記キャリア周波数修正手段４６は、分周器４６１と切り替えスイッチ４６２と禁止帯滞留検出器４６３とアンド回路４６４とで構成される。
【０２２０】
上記分周器４６１は発信周波数ＯＳＣが入力され、出力信号４６ａを切替スイッチ４６２に出力する。禁止帯滞留検出器４６３は速度ωと系統周波数ｆＬが入力されて、出力信号４６ｂをアンド回路４６４に出力する。アンド回路４６４は素子異常検出信号２１ｂと出力信号４６ｂのアンド条件が成立すると切替スイッチ４６２を切り替えて、出力信号４６ｃが信号４６ｂとなるようにする。切替スイッチ４６２は出力４６ｃを修正された発信周波数として、周波数変換器７の三角波発生器７９に出力する。
【０２２１】
このような構成のキャリア周波数修正手段４６において、分周器４６１は発信周波数ＯＳＣを１／ｎに分周する。禁止帯滞留検出器４６３は
｜ω−ｆＬ｜＜ｆＢＮＤ
の場合に出力信号４６ｂをロジックレベル１とする。即ち、速度が禁止帯に滞留している時に出力信号４６ｂはロジックレベル１となる。従って、禁止帯滞留時に素子異常検出信号２１ｂが検出されると、三角波発生器７９への発信周波数は元の発信周波数ＯＳＣが１／ｎに修正される。この結果、素子のスイッチング周波数は１／ｎに低減する。分周比１／ｎは制御特性が悪くならない範囲で決める。
【０２２２】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数分周器で三角波発振器の周波数が低減さ、周波数変換器７のスイッチング回数が低減することによって、素子にとって楽な運転状態に変更されるので、素子の温度上昇が抑制され、周波数変換器の運転を継続できる。
【０２２３】
なお、禁止帯での運転時は変換器電流の周波数が小さいので、スイッチング回数を低減しても制御特性は悪化しない。
【０２２４】
図２６は図２４におけるパルス数低減手段４５を出力電圧修正手段４７で構成した回路図である。
【０２２５】
上記出力電圧修正手段４７は、周波数変換器７の電圧演算器７７から出力電圧信号ｖＩが入力されると、出力信号４７ａを修正した後の出力電圧信号として、三角波発生器７８に出力する。
【０２２６】
なお、本構成は自励式周波数変換器に対する効果が大きいので、自励式周波数変換器に適用した場合で説明する。
【０２２７】
このような構成の出力電圧修正手段４７において、自励式の周波数変換器は、出力電圧に応じてゲートパルスを発生しているので、実質上のゲートパルスが低減するように出力電圧を修正することにより、素子のスイッチング損失を低減できる。
【０２２８】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器７のスイッチング損失を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２２９】
図２７は、図２６における出力修正手段４７の具体例を示す回路構成図である。
【０２３０】
図２６において、出力電圧修正手段４８は禁止帯滞留検出器４８１と不感帯４８２で構成される。
【０２３１】
上記禁止帯滞留検出器４８１は、図２５の禁止帯滞留検出器４６３と同様であるので説明は省略する。不感帯４８２は、周波数変換器７の出力電圧演算器７７から出力電圧信号ｖＩが入力され、出力信号４８ａを修正後の出力電圧信号として、三角波発生器７８に出力するものである。
【０２３２】
なお、本方式は三角波比較のＰＷＭ方式に有効である。
【０２３３】
このような構成の禁止帯滞留検出器４８１と出力電圧信号ｖＩが不感帯幅以下になると、三角波発生器７８に出力する修正後の出力電圧信号は零となり、ゲートパルスは発生しなくなる。なお、不感帯幅は、最小パルス幅に対応した値とする。
【０２３４】
自励式周波数変換器に用いられている三角波比較によるＰＷＭゲートパルス発生方式では、素子の制約から規定値以下の狭いパルスは発生できず、必ず規定値以上の幅のゲートパルスを出力する必要がある。
【０２３５】
ところで、周波数変換器電流制御装置７の出力電圧は出力周波数に比例する割合が高いので、禁止帯近傍では出力電圧信号は小さくなる。この場合でも、最小幅以上のパルスを出し続けることになり、制御上は不要なパルスのためにスイッチング損失を増やしている傾向にある。
【０２３６】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、制御上不要スイッチングを無くすることができるので、制御特性を損なうことなく素子の損失を低減できる。従って、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２３７】
図２８は、図２６における出力電圧修正手段の具体例を示す回路構成図である。
【０２３８】
図２８において、出力電圧修正手段４９は、絶対値検出器４９１−Ｒ〜４９１−Ｔと最大相検出器４９２と偏移量検出器４９３と加算器４９４−Ｒ〜４９４−Ｔで構成される。
【０２３９】
上記絶対値検出器４９１−Ｒ〜４９１−Ｔは変換器の瞬時値電流ｉ−Ｒ〜ｉ−Ｔが入力され、出力４９ａ−Ｒ〜４９ａ−Ｔを最大相検出器４９２に出力するものである。また、偏移量検出器４９３は出力電圧ｖＩ−Ｒ〜ｖＩ−Ｔと信号４９ｂが入力され、出力信号４９ｃを加算器４９４−Ｒ〜４９４−Ｔに出力するものである。さらに、加算器４９４−Ｒ〜４９４−ＴはｖＩ−Ｒ〜ｖＩ−Ｔと変位量検出器４９３の出力４９ｃとを加算し、出力４９−Ｒ〜４９−Ｔを修正された出力電圧として、周波数変換器電流制御装置７のゲートパルス発生器７９に出力するものである。
【０２４０】
このような構成の出力電圧修正手段４９において、変換器のＲ相電流の絶対値４９ａ−Ｒが最大の場合で説明する。４９ａ−Ｒが最大であるので、４９ｂ−Ｒがロジックレベル１となる。偏移量検出器４９３は４９ｂ−Ｒがロジックレベル１であることから出力電圧ｖＩ−Ｒを偏移量出力４９ｃ＝ｖＩ−Ｒとする。
【０２４１】
以上はＲ相電流が最大として説明したが、４９ｃは電流の絶対値が最大の相の出力電圧信号となる。従って、電流の絶対値が最大の相の修正された出力電圧は零となる。
【０２４２】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、電流が最大で最も過酷な状態にある相の出力電圧が零になり、その相のスイッチング損失が低減され、変換器電流は線間電圧で制御されるので、全相に同一の偏移量を与えるても、電流制御上は影響ない。従って、制御特性を損なうことなく最過酷な素子の損失を低減でき、素子にとって楽な運転状態に変更できる。
【０２４３】
なお、本手段は図２７の構成と併用することにより、より一層その効果を高めることができる。
【０２４４】
図２９は、図２３における制御状態変更手段４４を直流リンク電圧修正手段５０で構成した回路図である。但し、本構成は周波数変換器が自励式の変換器に限られる。
【０２４５】
上記リンク電圧修正手段５０は、素子異常検出信号が入力され、周波数変換器電流制御装置７にリンク電圧変更を指令するものである。
【０２４６】
自励式周波数変換器では、コンバータとインバータとが直流リンクコンデンサを介して接続されており、コンバータが直流リンク電圧を制御し、インバータが周波数変換器の出力電圧を制御している。直流リンク電圧修正手段５０は、素子異常検出信号２１ｂにより、予め設定された偏移量にもとずいて、コンバータ制御に用いられる電圧設定値を高めることができる。これにより、リンク電圧は高くなり、決められた有効電力，無効電力を実現する変換器電流が減少する。
【０２４７】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器７の直流リンク電圧が高くなり、そのため同一の運転状態（有効電力、無効電力）を小さな変換器電流で実現できる。従って、電流を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２４８】
図３０は本発明による可変速制御装置の第３の実施の形態を示す回路構成図で、図６２と同一構成部には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【０２４９】
第３の実施の形態では、図３０に示すように図６２における速度禁止帯制御器９に代えて速度禁止帯回避制御器５１を設けるようにしたものである。
【０２５０】
図３１はこの速度禁止帯回避制御器５１の第１の具体例を示す回路構成図である。
【０２５１】
図３１において、速度禁止帯回避制御器５１は、速度禁止帯検出手段５１１と速度目標値修正手段５１２と速度指令値修正手段５１３とで構成される。
【０２５２】
上記速度禁止帯検出手段５１１は、系統周波数ｆＬが入力されると、禁止帯上限速度ωＵと禁止帯下限速度ωＬを速度目標値修正手段５１２に出力するものである。また、速度目標値修正手段５１２は、速度目標値ω０ ＊とωＵ，ωＬが入力されると、修正された速度目標値ω１ ＊を速度指令値修正手段５１３に出力するものである。さらに、速度指令値修正手段５１３は、出力５１ａを速度指令値ω＊として速度制御器８に出力するものである。
【０２５３】
このような構成の速度禁止帯回避制御器５１において、禁止帯上限速度ωＵと禁止帯下限速度ωＬは、各々（４）式で求められる。従って、図３２の破線に示されるように、系統周波数が変化した場合はωＬ，ωＵともに変化する。なお、従来は一点鎖線で示されるように系統周波数が変化しても一定であった。
【０２５４】
また、速度目標値修正手段５１２は、速度目標値ω０ ＊がωＬとωＵの間の値になっても、その間の値は取らないように修正して、修正された速度目標値ω１ ＊を求める。
【０２５５】
さらに、速度指令値修正手段５１３は修正された速度目標値ω１ ＊が急変しても、巻線形誘導機の速度が制御出来る速度変化率に抑えるようにしている。
【０２５６】
このような構成の可変速制御装置によれば、禁止帯上限速度ωＵと禁止帯下限速度ωＬを系統周波数から決めている点が従来の速度禁止帯回避制御と異り、系統周波数が変動すると速度禁止帯も変化する。
【０２５７】
従って、系統周波数が変動しても、すべり周波数即ち変換器の周波数は禁帯内に入ることはないので、素子にとって過酷な運転になることはない。しかも、速度指令値が急変することはないので、急激な有効電力の変動もなく系統に悪影響を及ぼさない。
【０２５８】
図３３は図３０に示す速度禁止帯回避制御器の第２の具体例を示す構成図である。
【０２５９】
図３３において、速度禁止帯回避制御器５２は、減算器５２１、加算器５２２、ヒステリシス関数器５２３および変化率制限器５２４とで構成される。
【０２６０】
上記減算器５２１と加算器５２２は、系統周波数と禁止帯幅ｆＢＮＤとが入力され、禁止帯下限速度ωＬと禁止帯上限速度ωＵをヒステリシス関数器５２３に出力する。ヒステリシス関数器５２３は速度目標値ω０ ＊とωＵ，ωＬが入力されると、修正された速度目標値ω１ ＊を変化率制限器５２４に出力するものである。変化率制限器５２４は出力５２ａを速度指令値ω＊として、速度制御器８に出力するものである。
【０２６１】
このような構成の速度禁止帯回避制御器５２において、ヒステリシス関数器５２３と変化率制限器５２４の作用は図６４と同様であるので、説明は省略する。
ヒステリシス関数器５２３の飛び上がり点と飛び下がり点が周波数変動で変化する点が、図６５と異なる。
【０２６２】
図３４は速度目標値ω０ ＊が一定の変化率で上昇中に系統周波数が変化した場合の動作を示している。図３２では、ω０ ＊を実線で、ωＵとωＬを点線で、ω１ ＊を一点鎖線で、ω＊を破線で示している。
【０２６３】
図３４に示すように、ω０ ＊がωＬに到達するタイミングｔ４と、ω０ ＊がωＵを越えるタイミングｔ５の間は、ω１ ＊はωＬと同一になる。タイミングｔ５でω１ ＊はステップ状に変化して、ω０ ＊に等しくなる。系統周波数やω０ ＊の変化は緩やかなので、タイミングｔ５迄は速度指令値ω＊はω１ ＊とほぼ等しい。タイミングｔ５でω１ ＊はステップ状に変化するが，ω＊は破線のように予め決められた変化率で変化する。
【０２６４】
このような構成の可変速制御装置によれば、図３４に示すように速度指令値ω＊が速度禁止帯に入っている時間は短時間に限られる。従来は、系統周波数が変動すると禁止帯に止まる時間が長くなる恐れがあったが、図３４に示すように、速度指令値ω＊が禁止帯に止まっている時間は（ｔ６−ｔ５）の短時間に限られる。
【０２６５】
従って、系統周波数が変動しても、すべり周波数即ち変換器の周波数は禁帯内に入ることはないので、素子にとって過酷な運転になることない。しかも、速度指令値が急変することはないので、急激な有効電力の変動もなく系統に悪影響を及ぼさない。
【０２６６】
図３５は、図３０の速度禁止帯回避制御器５１に比例制御器５３を追加した構成を示す回路図である。但し、有効電力制御器１０の制御器１０６は積分制御器と比例制御活殺器で構成され、入力は制御偏差１０ｅを共用しているが、積分制御用の制御偏差１０ｅＩと比例制御用の制御偏差１０ｅＰが分離されているものである。
【０２６７】
上記比例制御活殺器５３は、比較器５３１とアナログスイッチ５３２で構成される。比較器５３１はヒステリシス関数器５２３の入力ω０ ＊と出力ω１ ＊が入力され、比較結果でアナログスイッチ５３２をオンするものである。アナログスイッチ５３２は有効電力制御器１０の制御器１０６に含まれる比例制御用の制御偏差１０ｅＰを活殺する。
【０２６８】
このような構成の比例制御器５３において、速度目標値ω０ ＊が速度禁止帯に入っているとω０ ＊とω１ ＊に差があるので、比較器５３１はアナログスイッチ５３２をオフさせる。従って、比例制御用の制御偏差１０ｅＰは０となり、制御器１０６は積分制御のみとなる。
【０２６９】
また、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、速度目標値ω０ ＊がヒステリシス幅を越えて変化することがある。この場合は、ω１ ＊がωＬとωＵの値を交互に繰り返すことになり，速度指令値ω＊が速度禁止帯の中に滞留する恐れがある。
【０２７０】
このような構成の可変速制御装置によれば、制御偏差１０ｅの変動があっても、制御偏差１０ｅの積分値でω０ ＊が変化するので、ω＊が速度禁止帯を越える前にω０ ＊が逆の方向へ変化することは防止できる。これにより、禁止帯内での運転が回避でき、素子にとって過酷な運転は避けられる。
【０２７１】
図３６は図３０における速度禁止帯回避制御器５１に禁止帯通過待ち手段５４を追加した構成を示す回路図である。
【０２７２】
図３６において、禁止帯通過待ち手段５４は高値選択器５４１、低値選択器５４２、比較器５４３，５４４、オフディレイタイマ５４５およびアナログスイッチ５４６，５４７，５４８，５４９とで構成される。
【０２７３】
上記高値選択器５４１は、修正された速度目標値ω１ ＊と禁止帯上限速度ωＵとが入力されると、オン、オフ指令５４ａをアナログスイッチ５４６に出力するものである。低値選択器５４２はω１ ＊と禁止帯下限速度ωＬとが入力されると、出力信号５４ｂをアナログスイッチ５４７に出力するものである。比較器５４３はω１ ＊と系統周波数ｆＬとが入力されると、アナログスイッチ５４６，５４７を切換えるものである。比較器５４４はω１ ＊と速度目標値ω０ ＊とが入力されると、出力信号５４ｄをオフディレイタイマ５４５に出力するものである。オフディレイタイマ５４５はアナログスイッチ５４８，５４９を切換えるものである。アナログスイッチ５４９はω１＊が入力され、またアナログスイッチ５４６，５４７，５４８，５４９を介して信号５４ａ、５４ｂ，ω１ ＊の何れかが選択されると信号５４ｅとなり、この信号５４ｅは第２の修正された速度目標値ω２ ＊として速度指令値修正手段５１３に入力される。
【０２７４】
このような構成の禁止帯通過待ち手段５４において、高値選択器５４１は修正された速度目標値ω１ ＊と禁止帯上限速度ωＵから高い方の値を選択して出力５４ａとする。低値選択器５４２は修正された速度目標値ω１ ＊と禁止帯下限速度ωＬから低い方の値を選択して出力５４ｂとする。比較器５４３は速度指令値ω＊が系統周波数以上時アナログスイッチ５４６をオンし、系統周波数以下の時アナログスイッチ５４７をオンする。比較器５４４はω０ ＊とω１ ＊とが等しい時出力５４ｄがロジックレベル１となる。オフディレイタイマ５４５は出力５４ｄがロジックレベル１でアナログスイッチ５４８をオンし、出力５４ｄがロジックレベル０になって規定時間経過後にアナログスイッチ５４９をオンする。
【０２７５】
次に図３４を用いて禁止帯通過待ち手段５４の作用を説明する。
【０２７６】
速度目標値ω０ ＊が速度禁止帯に入った後は、ω０ ＊が系統周波数ｆＬを越えるタイミングｔ０までは、
（ａ）：ω２ ＊＝ω１ ＊，ω１ ＊＝ωＬ，５４ｃ＝５４ｂ，５４ａ＝ωＵ，５４ｂ＝ωＬ
となっている。タイミングｔ０から速度目標値ω０ ＊が禁止帯上限速度ωＵに達するタイミングｔ１までは、
（ｂ）：ω２ ＊＝ω１ ＊，ω１ ＊＝ωＬ，５４ｃ＝５４ａ，５４ａ＝ωＵ，５４ｂ＝ωＬ，
となる。タイミングｔ１で速度目標値ω０ ＊が禁止帯上限速度ωＵを越えると、
（ｃ）：ω２ ＊＝５４ｃ，５４ｃ＝５４ａ，５４ａ＝ω１ ＊，ω１ ＊＝ω０ ＊，５４ｂ＝ωＬ，
となる。その後はオフディレイタイマ５４５が復帰するタイミングｔ２の前に速度目標値ω０ ＊が禁止帯下限速度ωＬ以下となっても、
（ｄ）：ω２ ＊＝５４ｃ，５４ｃ＝５４ａ，５４ａ＝ωＵ，５４ｂ＝ω１ ＊，ω１ ＊＝ωＬ
となり、ω２ ＊はωＵに止まる。タイミングｔ２以降で速度目標値ω０ ＊が速度禁止帯外に出た後は通常の動作に戻る。
【０２７７】
以上説明したように、修正された速度目標値が速度禁止帯を通過した後は、規定時間を経過した後でないと、修正された速度目標値は禁止帯を通過することはない。
【０２７８】
図３５において、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、速度目標値ω０ ＊が禁止帯幅を越えて変化することがある。この場合は、ω１ ＊がωＬとωＵの値を交互に繰り返すことになり、速度指令値ω＊が速度禁止帯の中に滞留する恐れがある。
【０２７９】
このような構成の可変速制御装置によれば、速度指令値ω＊が速度禁止帯を通過した後は、必ずタイマ設定時間以上は禁止帯外に止まる。従って、禁止帯通過頻度が押さえられるので、素子にとって過酷な運転は避けられる。
【０２８０】
図３７は、図３１における速度禁止帯回避制御器５１に禁止帯滞留検出器（比較器）５５１とゲートパルス数低減手段４５とからなるゲートパルス数低減手段５５を追加した構成を示す回路図である。
【０２８１】
上記禁止帯滞留検出器５５１には速度目標値ω０ ＊と修正された速度目標値ω１ ＊とを入力する。ゲートパルス数低減手段４５は図２４と同一である。
【０２８２】
このような構成のゲートパルス数低減手段５５において、速度禁止帯通過中は比較器５５１がロジックレベル１となり、ゲートパルス数低減手段４５を起動して、周波数変換器電流制御装置７のゲートパルスは低減される。
【０２８３】
このような構成の可変速制御装置によれば、速度禁止帯通過時のゲートパルスは低減される。速度禁止帯とすべり周波数禁止帯が一致しているので、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２８４】
図３８は、図３７におけるゲートパルス数低減手段４５を電流振幅修正手段５６２に置き換えた構成を示す回路図である。
【０２８５】
上記電流振幅修正手段５６２は、電流振幅を決めている各種設定値を変更するものである。
【０２８６】
このような構成のゲートパルス数低減手段５６によれば、禁止帯通過中は比較器５５１がロジックレベル１となり、電流振幅修正手段５６２を起動して、周波数変換器４の電流は修正される。但し、禁止帯通過時間を延ばすことなく素子の損失を低減するように、変換器電流の振幅を修正する。
【０２８７】
このような構成の可変速制御装置によれば、禁止帯通過時は素子の損失を低減するように変換器電流が修正される。しかも、禁止帯通過時間を延ばすことはないので、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２８８】
図３９は、図３８における電流振幅修正手段５６２を無効電流指令値修正手段５７で構成した回路図であり、図２０と同様な構成となる。
【０２８９】
このような構成の無効電流指令値修正手段５７において、速度禁止帯通過中は比較器５５１の出力信号がロジックレベル１となり、無効電流指令値修正手段５７１を起動して、周波数変換器電流制御装置７の無効電流指令値は予め決められた無効電流設定値Ｉｄ０２に低減される。無効電流設定値Ｉｄ０２は速度禁止帯通過時に要求される最少の値とする。
【０２９０】
このような構成の可変速制御装置によれば、禁止帯通過時には周波数変換器電流制御装置７の無効電流指令値は低減されるので、素子に流れる電流は低減される。しかも、無効電流を低減しても速度制御には影響しないので、禁止帯通過時間を延ばすことはない。従って、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２９１】
図４０は、図３８に於ける電流振幅修正手段５６２の具体例を示す有効分電流修正手段５８の回路構成図である。
【０２９２】
上記有効分電流修正手段５８は、比較器５８１、アナログスイッチ５８２，５８３および加算器５８４とで構成される。
【０２９３】
上記比較器５８１は、速度禁止帯回避制御器５１からの速度指令値ω＊と、周波数検出器１６からの系統周波数ｆＬが入力される。アナログスイッチ５８２，５８３は比較器５８１からの切替指令によりオン、オフするもので、アナログスイッチ５８２がオンの時に加算器５８４に入力される信号５８ａは増バイアス設定値Ｉｑ＋となり、アナログスイッチ３６３がオンの時に加算器５８４に入力される信号５８ａは減バイアス設定値Ｉｑーとなる。この加算器５８４には、信号５８ａと速度制御器８からの有効分電流指令値Ｉｑ＊とが入力され、出力５８ｂが修正された有効分電流指令値として周波数変換器電流制御器７に出力する。
【０２９４】
このような構成の有効分電流修正手段５８において、周波数変換器が自励式であり、すべり周波数が正の時周波数変換器は回生運転、すべり周波数が負の時周波数変換器は力行運転である場合を例にしてその作用を説明する。
【０２９５】
比較器５８１は、ω＊＞ｆＬ、即ちすべり周波数が正でアナログスイッチ３６２をオンし、ω＊≦ｆＬ、即ちすべり周波数が負でアナログスイッチ３６３をオンさせる。従って、回生運転時には増バイアス設定値Ｉｑ＋分有効分電流指令値が増加する。また、力行運転時には減バイアス設定値Ｉｑー分有効分電流指令値が減少する。従って、禁止帯通過所要時間は上記修正をしない場合とほぼ同じである。
【０２９６】
図４１は、Ｒ相の電流が流れる経路を示している。即ち、有効分電流が周波数変換器から巻線形誘導機の方向に流れるタイミングでは、ＧＴＯ―ＵかダイオードＤ−Ｘの何れかに電流が流れる。そして、ＧＴＯ−Ｕの通電時間とダイオードＤ−Ｘの通電時間の差が出力電圧に比例する。従って、出力電圧が正、即ち力行運転時はＧＴＯ−Ｕの通電時間が長くなり、出力電圧が負即ち回生運転時はＧＴＯ−Ｕの通電時間が短くなる。同様に有効分電流の向きが逆の場合に、力行運転時はＧＴＯ−Ｘの通電時間が長くなり、回生運転時はＧＴＯ−Ｘの通電時間が短くなる。いずれにしても力行運転時にＧＴＯは素子の損失が大きくなる。
【０２９７】
従って、素子の損失が大きくなる力行運転時には有効分電流は減少して損失を抑制できる。しかも、禁止帯通過所要時間は上記修正をしない場合とほぼ同じである。
【０２９８】
このような構成の可変速制御装置によれば、禁止帯通過時に素子の損失を低減できるので、素子にとって楽な制御状態で禁止帯を通過できる。しかも、禁止帯通過所要時間は延びることはない。
【０２９９】
図４２は、図３８における電流振幅修正手段５６２を禁止帯通過タイミング制御器５９で構成した回路図である。
【０３００】
図４２において、禁止帯通過タイミング制御器５９は比較器５９１，５９２、位相検出器５９３、関数発生器５９４，５９５、アンド回路５９６，５９７、増方向阻止器５９８および減方向阻止器５９９で構成される。
【０３０１】
上記比較器５９１，５９２には速度目標値ω０ ＊を入力し、出力５９ａ，５９ｂをアンド回路５９６，５９７に出力する。位相検出器５９３は変換器電流の瞬時値ｉＩ−Ｒ，ｉＩ−Ｓ，ｉＩ−Ｔが入力されると、出力信号θを関数発生器５９４，５９５に出力するものである。関数発生器５９４，５９５は出力信号５９ｃ，５９ｄをアンド回路５９６，５９７に出力する。増方向阻止器５９８と減方向阻止器５９９は有効電力制御器器１０の制御偏差１０ｅが入力されると、その出力信号を制御器１０６に出力するものである。但し、アンド回路５９６，５９７の出力信号５９ｅ，５９ｆがロジックレベル１の時に各々増方向阻止、減方向阻止手段が働く。
【０３０２】
このような構成の禁止帯通過タイミング制御器において、比較器５９１は速度目標値ω０ ＊がωＵ−ΔωからωＵの間にある場合にロジックレベル１となり、比較器５９２は速度目標値ω０ ＊がωＬからωＬ＋Δωの間にある場合にロジックレベル１となる。また、位相検出器５９３は三相の電流からＲ相を基準とした電流ベクトルの位相θを求める。関数発生器５９４はθがθ１からθ２、または１２０°＋θ１から１２０°＋θ２または２４０°＋θ１から２４０°＋θ２の間ロジックレベル１となる。同様に関数発生器５９５はθが−θ１から−θ２、または−（１２０°＋θ１）から−（１２０°＋θ２）、または−（２４０°＋θ１）から−（２４０°＋θ２）の間ロジックレベル１となる。但し、θ１からθ２の間は禁止帯通過開始が好ましくない位相である。
【０３０３】
アンド回路５９６の出力信号５９ｅがロジックレベル１の時には、増方向阻止手段が活き、アンド回路５９７の出力信号５９ｆがロジックレベル１の時には減方向阻止手段が働く。即ち
５９ｅ＝１，１０ｅ＞０では５９ｇ＝０
５９ｅ＝１，１０ｅ≦０では５９ｇ＝１０ｅ
５９ｆ＝１，１０ｅ≧０では５９ｇ＝１０ｅ
５９ｆ＝１，１０ｅ＜０では５９ｇ＝０
５９ｅ＝０，５９ｆ−０では５９ｇ＝１０ｅ
となる。
【０３０４】
次に、速度目標値ω０ ＊が昇速方向、即ち１０ｅ正で禁止帯を通過する場合を説明する。ω０ ＊がωＵ−Δω迄は出力信号５９ａ，５９ｅがロジックレベル０であるので、ω０ ＊は通常通リ上昇するが、ωＵ−Δωに到達した時、禁止帯通過開始に好ましくない位相である場合は５９ｅがロジックレベル１となり、ω０ ＊はωＵ−Δωで止まる。変換器電流の位相が進んで５９ｃがロジックレベル０に戻ると、出力信号５９ｅは復帰して、ω０ ＊は上昇してωＵに至る。そこで、修正された電流目標値ω１ ＊がωＵとなり、電流指令値ω＊は上昇開始する。
【０３０５】
以上述べたように、禁止帯を通過する際は、通過開始、即ちω＊が上昇開始する時の電流ベクトルの位相が好ましい値に制御される。
【０３０６】
このような構成の禁止帯通過タイミング制御器５９において、禁止帯通過時の変化率を一定にして、禁止帯下限速度通過時の位相θをパラメータとして、禁止帯を通過した時のＲ相の電流の一例を示すと図４３のようになる。但し、タイミングｔ１，ｔ２は速度目標値が禁止帯下限速度，禁止帯上限速度を通過したタイミングである。禁止帯下限速度通過時の位相によって、禁止帯通過中の電流波形が異なることが分かる。Ｒ相の正側電流を流す素子からみると、θＩが−３０°から大きくなるに従って通電面積が大きくなることがわかる。以上から、禁止帯通過開始時の電流べクトルの位相を適切に選ぶと禁止帯通過中の電流面積を小さくできることがわかる。
【０３０７】
このような構成の可変速制御装置によれば、禁止帯通過開始時の電流の位相を適切に選ぶことで、禁止帯通過中の電流面積を小さくできる。従って、禁止帯通過時の変換器電流が低減されるので、素子に流れる電流は低減され、禁止帯通過時に素子にとって過酷な状態に陥ることを避けられる。
【０３０８】
図４４は図３８における電流振幅修正手段５６２をタップ上げ指令演算器６０で構成した回路図である。
【０３０９】
上記タップ上げ指令演算器６０は、禁止帯検出信号５６ａを入力し、タップ上げ指令値６０ａを図示していない主変圧器タップ制御器に出力する。
【０３１０】
このような構成において、禁止帯通過中は比較器５６１がロジックレベル１となり、タップ上げ指令演算器６０により、主変圧器タップ制御器を介して主変圧器のタップを上げる。
【０３１１】
このような構成の可変速制御装置によれば、禁止帯通過に先だって主変圧器のタップが上がり、周波数変換器７の電流は低減される。従って、禁止帯通過時に、素子にとって楽な状態となる。
【０３１２】
図４５は図３８における電流振幅修正手段５６２を自励式周波数変換器の直流リンク電圧修正手段６１で構成した回路図である。
【０３１３】
このような構成において、速度目標値が速度禁止帯に入るとコンバータ制御により直流リンク電圧設定値を高める。速度指令値は速度目標値が速度禁止帯を通過完了後に速度禁止帯を通過するので、この時はコンバータによる直流リンク電圧を高める制御は完了している。このため、同一の有効電力であっても、巻線形誘導機の一次電流は小さくなる。これに伴い変換器電流も小さくなる。
【０３１４】
従って、禁止帯通過時の素子の損失が軽減され、素子にとって過酷な運転状態に陥ることは避けられる。しかも、禁止帯通過所要時間を変えることなく実現できる効果もある。
【０３１５】
図４６は、図３８における電流振幅修正手段５６２を原動機トルク修正手段６２に置き換えた回路構成図である。
【０３１６】
上記原動機トルク修正手段６２は、比較器６２１と切換えスイッチ６２２，６２３で構成される。
【０３１７】
上記切換えスイッチ６２２は、比較器６２１で切換えられ、切換えスイッチ６２３は禁止帯検出信号５６ａによって切換えられる。切換えスイッチ６２２の入力信号６２ｂは、禁止帯を昇速方向で通過する時に変換器電流にとって楽になる原動機トルクを得る制御弁の開度指令値である。また、この入力信号６２ｂは禁止帯を降速方向で通過する時に変換器電流にとって楽になる原動機トルクを得る制御弁の開度指令値である。
【０３１８】
このような構成の原動機トルク修正手段６２において、比較器６２１は、速度目標値ω０ ＊が基準同期速度以下で切換えスイッチ６２２の出力信号６２ｃとして６２ａを選択し、基準同期速度以上で６２ｂを選択する。禁止帯通過に先だって、禁止帯検出信号５６ａにより、切換えスイッチ６２３は６２ｃが選択される。これにより原動機トルクは減少し、その結果変換器電流も減少する。
【０３１９】
このような構成の可変速制御装置によれば、禁止帯通過に先だって、周波数変換器７の電流は低減される。従って、禁止帯通過時の素子の損失が軽減され、素子にとって過酷な運転状態に陥ることが避けられ、しかも禁止帯通過所要時間を変えずに実現できる効果もある。
【０３２０】
図４７は、図３１に示す速度禁止帯回避制御器５１に変動抑制器６３を追加した回路構成図である。
【０３２１】
図４７において、変動抑制器６３は比較器６３１と変動分除去手段６３２で構成したものである。
【０３２２】
上記比較器４３１は、有効電力制御器１０からのω０ ＊と速度禁止帯回避制御器５１からの速度指令値ω＊が入力されると、変動分除去手段６３２を介して有効電力制御器１１に変動分の除去信号を出力するものである。
【０３２３】
このような構成の変動抑制器６３において、比較器６３１の出力信号６３ａは禁止帯回避制御中にロジックレベル１となる。変動分活除去能６３２は出力信号６３ａがロジックレベル１の時、有効電力制御器１１の変動分を除去する。
【０３２４】
このような構成の可変速制御装置によれば、速度目標値が速度禁止帯に入ると、速度目標値の変動分が抑制されるため、速度目標値が速度禁止帯を通過する頻度が抑制され、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることが避けられる。
【０３２５】
図４８は図４７における変動抑制器６３をアナログスイッチ６４で構成した第１の例を示す回路図である。
【０３２６】
図４８において、有効電力制御器１０内の調定率演算器１０２の出力１０ｂをアナログスイッチ６４を介して加算器１０１に入力するようにしたものである。
【０３２７】
このような構成において、速度目標値が速度禁止帯に入ると禁止帯滞留検出器５５１からの切替指令５６ａによりアナログスイッチ６４が開放してガバナーフリー制御成分がロックされ、ガバナーフリー制御成分による速度目標値の変動分が抑制されるので、速度目標値が速度禁止帯を通過する頻度が抑制される。
【０３２８】
従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることを避けることができる。
【０３２９】
図４９は、図４７における変動抑制器６３をアナログスイッチ６４で構成した第２の例を示す回路図である。
【０３３０】
図４９において、有効電力制御器１０内の制限器１０３の出力１０ｃを加算器１０１に入力するようにしたものである。
【０３３１】
このような構成において、速度目標値が速度禁止帯に入ると禁止帯滞留検出器５５１からの切替指令５６ａによりアナログスイッチ６４が開放してＡＦＣ制御成分がロックされ、ＡＦＣ制御成分による速度目標値の変動分が抑制される。
【０３３２】
従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることを避けることができる。
【０３３３】
図５０は図４７における変動抑制器６３をローパスフィルタ６６１、比較器６６２および切換えスイッチ６６３で構成した回路図である。
【０３３４】
上記ローパスフィルタ６６１は、有効電力制御器１０からのω０ ＊が入力されると速度度目標値の速い変動成分を抑制するものである。また、比較器６６２は有効電力制御器１０からのω０ ＊と速度禁止帯回避制御器５１からのω＊が入力され、禁止帯回避制御中は切換えスイッチ６６３がローパスフィルタ６６１の出力を選択して、速度制御器８に入力するものである。
【０３３５】
このような構成の可変速制御装置によれば、速度目標値が速度禁止帯に入るとローパスフィルタにより速度目標値に含まれる速い変動成分が抑制されるので、速度目標値が速度禁止帯を通過する頻度が抑制される。従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることが避けられる。
【０３３６】
図５１は本発明による可変速制御装置の第４の実施の形態を示す回路構成図で、図６２と同一構成部には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【０３３７】
第４の実施の形態では、図５１に示すように図６２における速度禁止帯制御器９と速度制御器８を各々すべり周波数禁止帯回避制御器６７とすべり周波数制御器１８に置き換えたものである。
【０３３８】
図５２はすべり周波数禁止帯回避制御器６７とすべり周波数制御器１８の具体例を示す回路構成図である。
【０３３９】
図５２において、すべり周波数禁止帯回避制御器６７は、すべり周波数目標値演算器６７１、すべり周波数目標値修正手段６７２およびすべり周波数指令値演算器６７３とで構成される。
【０３４０】
上記すべり周波数目標値演算器６７１は、速度目標値値ω０ ＊が入力されると、出力信号Ｓ０ ＊をすべり周波数目標値修正手段６７２に出力する。すべり周波数目標値修正手段６７２の出力信号Ｓ１ ＊は、すべり周波数指令値演算器６７３を介してすべり周波数指令値Ｓ＊として、すべり周波数制御器１８に出力される。
【０３４１】
また、すべり周波数制御器１８は、すべり周波数検出手段１８１と減算器１８２と制御器１８３で構成される。
【０３４２】
すべり周波数検出手段１８１は、速度、系統周波数、周波数変換器電流制御内の位相基準等からすべりＳを検出するが、本構成においては検出方法に依存しない。減算器１８２はＳ＊とＳが入力されると、出力信号１８ａを制御器１８３に出力するものである。
【０３４３】
このような構成の可変速制御装置において、すべり周波数目標値演算器６７の各信号Ｓ０ ＊，Ｓ１ ＊，Ｓ＊は各々すべり周波数目標値、修正されたすべり目標値、すべり周波数指令値の意味を持つ。修正されたすべり目標値Ｓ１ ＊はすべり周波数禁止帯内に入らないように決められる。
【０３４４】
但し、すべり周波数禁止帯は禁止幅ｆＢＮＤから決まり，系統周波数の影響は受けない。−ｆＢＮＤからｆＢＮＤの間が禁止帯となる。修正されたすべり目標値Ｓ１ ＊に従って、すべり周波数指令値Ｓ＊、すべり周波数Ｓが制御されるので、すべり周波数Ｓもすべり周波数禁止帯に入ることはない。すべり周波数Ｓは周波数変換器４の周波数そのものであるので、素子に過酷となる−ｆＢＮＤからｆＢＮＤの間の低周波数での運転は避けられる。
【０３４５】
このような構成の可変速制御装置によれば、従来は系統周波数が変動すると、禁止帯に止まる時間が長くなる恐れがあったが、すべり周波数指令値Ｓ＊がすべり周波数禁止帯に止まっている時間は短時間に限られる。また、有効電力制御のマイナループがすべり周波数制御であるので、直接すべり周波数を制御でき、すべり周波数禁止帯回避制御が系統周波数の変動の影響を受けない。従って、素子にとって過酷な運転状態である低周波数での運転が確実に避けられる。
【０３４６】
図５３は図５１のすべり周波数禁止帯回避制御器の具体例を示す回路構成図である。
【０３４７】
図５３において、すべり周波数禁止帯回避制御器６８は、減算器６８１とヒステリシス関数器６８２と変化率制限器６８３とで構成される。
【０３４８】
上記減算器６８１は、速度目標値ω０ ＊と系統周波数が入力されると、その出力６８ａをすべり周波数目標値Ｓ０ ＊としてヒステリシス関数器６８２に出力する。ヒステリシス関数器６８２は出力６８ｂを修正されたすべり周波数目標値Ｓ１ ＊として変化率制限器６８３に出力する。変化率制限器６８３は出力６８ｃをすべり周波数指令値Ｓ＊として、すべり周波数制御器１８に出力する。
【０３４９】
ヒステリシス関数器６８２の飛び上り点と飛び下がり点が禁止帯幅ｆＢＮＤから決まるｆＢＮＤ，−ｆＢＮＤになる。他は図３３と同様である。
【０３５０】
上記構成の可変速制御装置によれば、ヒステリシス関数によってすべり周波数目標値がすべり周波数禁止帯に入らないように修正され、この修正されたすべり周波数目標値からすべり周波数指令値が決まり、すべり周波数が禁止帯に滞留せずに短時間で通過するので、図５１と同様の効果が得られる。また、ヒステリシス関数に系統周波数を用いなくても良いので、簡単な関数で実現できる。
【０３５１】
図５４は図５３のすべり周波数禁止帯回避制御器６８に比例制御活殺器６９を追加した回路構成図である。但し、有効電力制御器１０の制御器１０６は積分制御器と比例制御器で構成され、積分制御用の制御偏差１０ｅＩと比例制御用の制御偏差１０ｅＰが分離されているものである。
【０３５２】
上記比較器６９１は、ヒステリシス関数器６８２の入力Ｓ０ ＊と出力Ｓ１ ＊とが入力され、比較結果でアナログスイッチ６９２をオンする。アナログスイッチ６９２は有効電力制御器１０の制御器１０６のに含まれる比例制御用の制御偏差１０ｅＰを活殺する。
【０３５３】
このような構成のすべり周波数禁止帯回避制御器６８において、すべり周波数目標値Ｓ０ ＊がすべり周波数禁止帯に入っているとＳ０ ＊とＳ１ ＊に差があるので、比較器６９１はアナログスイッチ６９２をオフさせる。従って，比例制御用の制御偏差１０ｅＰは０となり、制御器１０６は積分制御のみとなる。
【０３５４】
従って、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、すべり周波数目標値Ｓ０ ＊がヒステリシス幅を越えて変化することがある。この場合は、Ｓ１ ＊が−ｆＢＮＤとｆＢＮＤの値を交互に繰り返すことになり，すべり周波数指令値Ｓ＊が禁止帯の中に滞留する恐れがある。
【０３５５】
このような可変速制御装置によれば、制御偏差１０ｅの変動があっても、制御偏差１０ｅの積分値でＳ０ ＊が変化するので、Ｓ＊が禁止帯を越える前にＳ０ ＊が逆の方向へ変化することを防止できる。これにより、禁止帯内での運転が回避でき、素子にとって過酷な運転は避けられる。
【０３５６】
図５５は、図５１におけるすべり周波数禁止帯回避制御器６７に禁止帯通過待ち手段７０を追加した回路構成図である。
【０３５７】
図５５において、禁止帯通過待ち手段７０は、高値選択器７０１、低値選択器７０２、比較器７０３，７０４、オフディレイタイマ７０５およびアナログスイッチ７０６，７０７，７０８，７０９とで構成したものである。
【０３５８】
上記高値選択器７０１は、修正されたすべり周波数目標値Ｓ１ ＊と禁止帯幅とが入力されると、その出力７０ａをアナログスイッチ７０６に出力する。低値選択器７０２は、Ｓ１ ＊と禁止帯幅とが入力されると、その出力７０ｂをアナログスイッチ７０７に出力する。比較器７０３は、Ｓ１ ＊と系統周波数ｆＬが入力されると、アナログスイッチ５７０，７０７を切換えるものである。
【０３５９】
また、比較器７０４は、Ｓ１ ＊とすべり周波数目標値Ｓ０ ＊とが入力されると、その出力７０ｄをオフディレイタイマ７０５に出力する。オフディレイタイマ７０５は、アナログスイッチ７０８，７０９を切換えるものである。
【０３６０】
さらに、アナログスイッチ７０９はＳ１ ＊が入力され、またアナログスイッチ７０６，７０７，７０８，７０９を介して信号７０ａ、７０ｂ，Ｓ１ ＊の何れかが選択されて信号７０ｅとなり、信号７０ｅは第二の修正された速度目標値Ｓ２ ＊としてすべり周波数指令値修正手段６７３に入力される。
【０３６１】
このような構成の禁止帯通過待ち手段７０は、すべり周波数目標値が禁止帯に入った後は、一定時間異常すべり周波数目標値が禁止帯の中の値になることはない。このため、変換器電流の周波数が短時間の間に禁止帯を繰り返し通過することがなくなり、従って図３５の禁止帯待ち手段と同様に素子にとって過酷な運転状態に陥ることを避けることができる。
【０３６２】
【発明の効果】
以上述べたように本発明によれば、素子にとって過酷な運転状態になった場合には、素子の負担を軽減することができ、また周波数変換器の容量を大きくすることなく、系統周波数が変動しても変換器の素子の破損を避けることが可能となり、さらに禁止帯通過時の素子の負担を軽くすることができる可変速制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による可変速制御装置の第１の実施の形態を示す回路構成図。
【図２】同実施の形態における素子温度異常検出装置の第１の具体例を示す回路構成図。
【図３】同実施の形態における素子温度異常検出装置の第２の具体例を示す回路構成図。
【図４】同実施の形態における素子温度異常検出装置の第３の具体例を示す回路構成図。
【図５】同実施の形態における素子温度異常検出装置の第４の具体例を示す回路構成図。
【図６】同実施の形態における素子温度異常検出装置の第５の具体例を示す回路構成図。
【図７】同実施の形態における素子異常検出装置の第１の具体例を示す回路構成図。
【図８】同実施の形態における素子異常検出装置の第２の具体例を示す回路構成図。
【図９】同実施の形態における素子異常検出装置の第３の具体例を示す回路構成図。
【図１０】同実施の形態における素子異常検出装置の第４の具体例を示す回路構成図
【図１１】同実施の形態における素子異常検出装置の第５の具体例を示す回路構成図。
【図１２】同実施の形態における素子異常検出装置の第６の具体例を示す回路構成図
【図１３】本発明による可変速制御装置の第２の実施の形態を示す回路構成図。
【図１４】同実施の形態における速度変更装置の第１の具体例を示す回路構成図。
【図１５】同実施の形態における速度変更装置の第２の具体例を示す回路構成図。
【図１６】同実施の形態における速度変更装置の第３の具体例を示す回路構成図。
【図１７】図１４における速度偏移量演算手段の他の構成例を示す回路図。
【図１８】図１３の運転点変更手段として図１４に示す速度変更装置に速度目標値追従装置を追加した場合の構成例を示す回路図。
【図１９】図１４の速度指令値修正手段を有効電力設定値修正手段に置き換えた速度変更装置の構成例を示す回路図。
【図２０】図１３の運転点変更手段を無効電流指令値修正手段に置き換えた構成例を示す回路図。
【図２１】図１９に示す有効電力設定値修正手段に電圧設定値追従手段を追加した場合の構成例を示す回路図。
【図２２】図１４の速度指令値修正手段を制御弁開度指令値修正手段に置き換えた構成例を示す回路図。
【図２３】図１３の運転点変更手段を制御状態変更手段で構成した回路図。
【図２４】図２３における制御状態変更手段をパルス数低減手段で構成した回路図。
【図２５】図２４におけるパルス数低減手段をキャリア周波数修正手段で構成した回路図。
【図２６】図２４におけるパルス数低減手段を出力電圧修正手段で構成した回路図。
【図２７】図２６における出力修正手段の具体例を示す回路構成図。
【図２８】図２６における出力電圧修正手段の具体例を示す回路構成図。
【図２９】図２３における制御状態変更手段を直流リンク電圧修正手段で構成した回路図。
【図３０】本発明による可変速制御装置の第３の実施の形態を示す回路構成図。
【図３１】同実施の形態における速度禁止帯回避制御器の第１の具体例を示す回路構成図。
【図３２】系統周波数の動きと速度禁止帯回避制御器における禁止帯上限速度ωＵおよび禁止帯下限速度ωＬとの関係図。
【図３３】同実施の形態における速度禁止帯回避制御器の第１の具体例を示す回路構成図。
【図３４】同じく速度禁止帯回避制御器において、速度目標値ω０ ＊が一定の変化率で上昇中に系統周波数が変化した場合の動作説明図。
【図３５】同実施の形態における速度禁止帯回避制御器に比例制御器を追加した構成を示す回路図。
【図３６】同実施の形態における速度禁止帯回避制御器に禁止通過待ち手段を追加した構成を示す回路図。
【図３７】図３１における速度禁止帯回避制御器にゲートパルス数低減手段を追加した構成を示す回路図。
【図３８】図３７におけるゲートパルス数低減手段を電流振幅修正手段に置き換えた構成を示す回路図。
【図３９】図３８における電流振幅修正手段を無効電流指令値修正手段で構成した回路図。
【図４０】図３８における電流振幅修正手段の具体例を示す有効分電流修正手段の回路構成図。
【図４１】図４０の有効分電流修正において、有効分電流が周波数変換器のＲ相に流れるときの経路を示す図。
【図４２】図３８における電流振幅修正手段を禁止帯通過タイミング制御器で構成した回路図。
【図４３】図４２の禁止帯通過タイミング制御器において、禁止帯下限速度通過時の位相θをパラメータとして、禁止帯を通過した時のＲ相の電流の一例を示す図。
【図４４】図３８における電流振幅修正手段をタップ上げ指令演算器で構成した回路図。
【図４５】図３８における電流振幅修正手段を自励式周波数変換器の直流リンク電圧修正手段で構成した回路図。
【図４６】図３８における電流振幅修正手段を原動機トルク修正手段に置き換えた回路構成図。
【図４７】図３１に示す速度禁止帯回避制御器に変動抑制器を追加した回路構成図。
【図４８】図４７における変動抑制器をアナログスイッチで構成した第１の例を示す回路図。
【図４９】図４７における変動抑制器をアナログスイッチで構成した第２の例を示す回路図。
【図５０】図４７における変動抑制器をローパスフィルタ、比較器および切換えスイッチで構成した回路図。
【図５１】本発明による可変速制御装置の第４の実施の形態を示す回路構成図。
【図５２】同実施の形態におけるすべり周波数禁止帯回避制御器とすべり周波数制御器の具体例を示す回路構成図。
【図５３】同実施の形態におけるすべり周波数禁止帯回避制御器の具体例を示す回路構成図。
【図５４】図５３のすべり周波数禁止帯回避制御器に比例制御活殺器を追加した回路構成図。
【図５５】同実施の形態におけるすべり周波数禁止帯回避制御器に禁止帯通過待ち手段を追加した回路構成図。
【図５６】従来の可変速発電システムの制御装置の構成例を示す回路図。
【図５７】図５６に示す周波数変換器電流制御装置の詳細を示す回路構成図。
【図５８】図５７の周波数変換器電流制御装置における速度制御器の回路構成図。
【図５９】図５６における有効電力制御器の詳細を示す回路構成図。
【図６０】図５６に示す電圧制御器の詳細を示す回路構成図。
【図６１】同制御装置において、周波数変換器に流れる電流波形図。
【図６２】従来の他の可変速発電システムの制御装置を示す回路構成図。
【図６３】同システムの制御装置における速度禁止帯回避制御器の構成例を示す回路図。
【図６４】同システムの制御装置において、速度指令値の特性を示す図。
【図６５】同システムの制御装置において、速度目標値ω０ ＊と速度指令値ω＊の制御について説明図。
【符号の説明】
１…巻線形誘導機
２…発電機遮断器
３…主変圧器
４…周波数変換器
５…原動機
６…原動機制御装置
７…周波数変換器電流制御装置
８…速度制御器
１０…有効電力制御装置
１１…電圧制御器
１２…電圧検出器
１３…位相検出器
１４…電流検出器
１５…速度検出器
１６…周波数検出器
１７…有効電力検出器
２１…素子異常検出手段
２３〜２７…素子温度異常検出装置
２８〜３３…素子異常検出装置
１４０…運転点変更手段
３５〜３７…速度変更装置
３８…速度偏移量演算手段
３９…速度目標値追従装置
４０…有効電力設定値修正手段
４２…電圧設定値追従手段
４３…制御弁開度指令値修正手段
４４…制御状態変更手段
４５…パルス数低減手段
４６…キャリア周波数修正手段
４７〜４９…出力電圧修正手段
５０…直流リンク電圧修正手段
５１、５２…速度禁止帯回避制御器
５４…禁止帯通過待ち手段
５５，５６…ゲートパルス低減手段
５７…無効電流指令値修正手段
５８…有効分電流修正手段
５９…禁止帯通過タイミング制御器
６０…タップ上げ指令演算器
６１…直流リンク電圧修正手段
６２…原動機トルク修正手段
６３…変動抑制器
６４，６５…アナログスイッチ
６７…すべり周波数禁止帯回避制御器
６８…比例制御活殺器
７０…禁止帯通過待ち手段
【発明の属する技術分野】
本発明は、原動機と軸結合した巻線形誘導機の一次側を系統に接続し、二次側に周波数変換器を接続してなる可変速システムを制御する可変速制御装置に関する。
【０００２】
【従来の技術】
従来の可変速発電システムの制御装置としては、図５６に示すような構成例のものがある。
【０００３】
図５６において、１は原動機５の回転軸に直結された巻線形誘導機で、この巻線形誘導機１の一次側は発電機側遮断器２、主変圧器３を介して図示していない系統へ接続され、また巻線形誘導機１の二次側は周波数変換器４を介して発電機側遮断器２の出力側電路に接続されている。
【０００４】
ここで、上記周波数変換器４はサイクロコンバータ、インバータなど半導体を用いた変換器が用いられ、また原動機５は水車、ポンプ水車、タービン、風車などが用いられる。
【０００５】
また、主変圧器３は電圧調整用のタップが設けられており、図示していないがタップ切替制御装置で制御され、原動機５はその機械的入／出力が原動機制御装置６で制御されるようになっている。
【０００６】
一方、１６は発電機側遮断器２の出力側電路に接続された電圧検出器１２により検出された電圧が入力される周波数検出器、１７は同じく発電機側遮断器２の出力側電路に接続された有効電力検出器、１０はこの有効電力検出器１７で検出された有効電力と周波数検出器１６で検出された周波数とが入力され、出力信号を原動機制御装置６に入力する有効電力制御器である。
【０００７】
また、８は巻線形誘導機１の回転軸に取付けられた速度検出器１５より出力される速度信号及び有効電力制御器１０の出力信号がそれぞれ入力される速度制御器、１１は電圧検出器１２により検出された電圧が入力される電圧制御器である。
【０００８】
さらに、７は速度制御器８及び電圧制御器１１の出力信号、周波数変換器４と巻線形誘導機１の二次側とを結ぶ電路に設けられた電流検出器１４からの電流検出信号及び電圧検出器１２からの電圧検出信号、巻線形誘導機１の回転軸に取付けられた位相検出器１３からの位相検出信号がそれぞれ入力され、その出力信号を周波数変換器４に与える周波数変換器電流制御装置である。
【０００９】
上記周波数変換器電流制御装置７は、図５７に示すように位相基準演算器７１、有効分／無効分演算器７２、減算器７３，７５、制御器７４，７６、出力電圧演算器７７、三角波発生器７８、ゲートパルス発生器７９、アンド回路７Ａで構成される。
【００１０】
ここで、上記位相基準演算器７１は、電圧検出器１２からの系統電圧ｖＬと位相検出器１３からの回転位相θＲとから変換器電流位相基準θＩ０を演算する。
有効分／無効分演算器７２は、電流検出器１４からの電流と変換器電流位相基準θＩ０とから有効分電流Ｉｑ、無効分電流Ｉｄを演算する。減算器７３は、速度制御器８からの有効分電流指令値Ｉｑ＊と有効分電流Ｉｑとの偏差を求め、その偏差を制御器７４に入力する。同様に減算器７５は、電圧制御器１１からの無効分電流指令値Ｉｄ＊と無効分電流Ｉｄとの偏差を求め、その偏差を制御器７６に入力する。出力電圧演算器７７は、制御器７４の出力である有効分出力電圧Ｖｑ＊と制御器７６の出力である無効分出力電圧Ｖｄ＊と変換器電流位相基準θＩ０から出力電圧ｖＩを演算する。三角波発生器７８は発振周波数ＯＳＣにもとずいて三角波ＣＲＹを発生する。ゲートパルス発生器７９は、出力電圧ｖＩと三角波ＣＲＹの交点から決まるタイミングで、アンド回路７Ａを介してゲートパルスを周波数変換器４に出力する。アンド回路７Ａはゲートブロック（ＧＢ）信号が入力されると、ゲートパルスをブロックして変換器を停止する。
【００１１】
上記速度制御器８は、図５８に示すように減算器８１、制御器８２で構成される。
【００１２】
ここで、減算器８１は、有効電力制御器１０からの速度目標値ω０ ＊を速度指令値ω＊とし、速度検出器１５からの速度ωとの偏差を求めて制御器８２に入力する。制御器８２は、減算器８１で求められた偏差が入力されると、出力８ａを有効分電流指令値Ｉｑ＊として周波数変換器電流制御装置７に出力する。
【００１３】
上記有効電力制御器１０は、図５９に示すように減算器１０１、調定率演算器１０２と、制限器１０３、加算器１０４と減算器１０５、制御器１０６と最適開度演算器１０７で構成される。
【００１４】
ここで、減算器１０１は、基準周波数ｆ0と周波数検出器１６により検出された系統周波数ｆＬとから系統周波数変動Δｆを求める。調定率演算器１０２は、系統周波数変動分Δｆとそれに応じて変動すべき有効電力１０ａの比率を決めるものである。制限器１０３は、図示していない中央給電所からの自動周波数制御（ＡＦＣ）信号ＰＡＦＣが入力され、信号範囲と変化速度を制限する。加算器１０４は、変動すべき有効電力１０ａとＡＦＣ信号ＰＡＦＣと有効電力設定値ＰＳから有効電力目標値１０ｄを求めている。制御器１０６は、減算器１０５の出力である有効電力目標値１０ｄと有効電力Ｐの偏差１０ｅが入力され、この偏差１０ｅが零になるように速度目標値ω０ ＊を求めて、速度制御器８に出力する。また、最適開度演算器１０４は、落差Ｈと有効電力目標値１０ｄとから原動機の機械的入／出力をきめる制御弁開度目標値ＣＶ０ ＊を求めて、原動機制御装置６に出力する。
【００１５】
上記電圧制御器１１は、図６０に示すように減算器１１１、制御器１１２で構成される。
【００１６】
ここで、減算器１１１は、電圧指令値ＶＳと電圧検出器１２からの系統電圧ｖＬとの偏差を求め、制御器１１２に入力する。また、制御器１１２は、減算器１１１から偏差が入力されると、出力信号として無効分電流指令値Ｉｄ＊を周波数変換器電流制御装置７に出力する。
【００１７】
以上の構成で、有効電力設定値ＰＳに応じた有効電力を系統と授受している。
そのためには巻線形誘導機１の一次側周波数が系統周波数と同期していていなければならない。従って、周波数変換器４の周波数は系統周波数と巻線形誘導機１の速度との差に応じて制御されている。
【００１８】
なお、本システムでは、速度ωと周波数ｆは巻線形誘導機１の極数で決まる一対一の関係が有り、ｐｕ値で表現すると同一の値となる。従って、以下は周波数と速度を同一の量として扱い、系統周波数ｆＬと同期速度ωＳＹＮは同一量として扱う。
【００１９】
また、すべり周波数Ｓは次のように定義する。
【００２０】
Ｓ＝ω−ωＳＹＮ＝ω−ｆＬ
ところで、基準周波数から決まる基準同期速度ωＳＹＮ０からの速度差（ω−ωＳＹＮ０）をすべり速度、またはすべり周波数と仮称することもあるが、混乱を防ぐため、ここでは（ω−ωＳＹＮ０）を近似すべり周波数Ｓ´と仮称して、すべり周波数Ｓと区別する。
【００２１】
【発明が解決しようとする課題】
巻線形誘導機１の速度ωが一定の変化率で同期速度ωＳＹＮを通過した場合には、周波数変換器に流れる電流（以下変換器電流と称する）は図６１に示すようになる。但し、電流振幅は一定とし、一相分の電流分を示す一例である。（以下Ｒ相電流として説明する。）
図６１に示すように、変換器電流の周波数ｆＩは速度ωと系統周波数ｆＬとの差、即ちすべり周波数Ｓとなり、電流位相はすべり周波数を積分した値となる。
【００２２】
ところで、周波数変換器を構成する素子は、一方向にしか電流を流せないので、Ｒ相の正側電流を流す素子（Ｒ相正側素子と称する）は図６１のハッチングで示す正の半波を流すことになる。Ｒ相正側素子はすべり周波数によって、連続して通電する時間幅が変化し、同期速度付近では導通時間が長くなる。
【００２３】
従って、同期速度を通過する可変速揚水発電システムに用いられる周波数変換器は、定格電流を連続通電できるように設計する必要があり、電流容量が大きくなってしまう問題がある。
【００２４】
そこで、設置スペースや経済性から変換器容量を必要以上に大きくしないために、変換器電流の周波数ｆＩに下限周波数ｆＢＮＤを設けて、下限周波数ｆＢＮＤ以下での運転を避けるように工夫している。即ち、−ｆＢＮＤからｆＢＮＤを禁止帯として、変換器電流の周波数ｆＩが禁止帯の中での運転になることを避けている。以下ではｆＢＮＤを禁止帯幅とも称す。
【００２５】
従来は、変換器電流の周波数ｆＩの禁止帯を速度の禁止帯に置き換えて、上記を実現している。即ち、禁止帯下限速度ω´Ｌと禁止帯上限速度ω´Ｕを、基準同期速度ωＳＹＮ０と禁止帯幅ｆＢＮＤから（１）式のように決め、ω´Ｌからω´Ｕ迄の間の速度域を速度禁止帯としている。
【００２６】
ω´Ｌ＝ωＳＹＮ０−ｆＢＮＤ、 ω´Ｕ＝ωＳＹＮ０＋ｆＢＮＤ（１）
そして、速度禁止帯での運転をしないようにすることで、変換器電流の周波数ｆＩが禁止帯内の値にならないようにしている。これにより、周波数変換器は下限周波数ｆＢＮＤで決まる通電時間で設計できるので、周波数変換器の電流容量の低減が可能となる（特許公報第２８５１４９０号，特開平９−３７５９６号公報参照）。
【００２７】
従来の方式を図６２に示す。図６２は図５６に示す構成に対して、有効電力制御器１０と速度制御器８との間に速度禁止帯回避制御器９を追加したもので、それ以外は図５６の構成と同じである。
【００２８】
上記速度禁止帯回避制御器９は、図６３に示すようにヒステリシス関数手段９１と変化率制限器９２とで構成される。
【００２９】
ここで、ヒステリシス関数手段９１は、有効電力制御器１０からの速度目標値ω０ ＊が入力されると、ヒステリシス関数手段９１の出力９ａを変化率制限器９２に入力する。変化率制限器９２は出力９ｂを速度指令値ω＊として速度制御器８に出力する。なお、ヒステリシス関数手段９１の入力ω０ ＊と出力９１ａの関係は図６４に示される。即ち、ω０ ＊が増加する場合は、
ω０ ＊＜ω´Ｌまたはω´Ｕ＜ω０ ＊ では ω＊＝ω０ ＊，
ω´Ｌ≦ω０ ＊≦ω´Ｕ では ω＊＝ω´Ｌ
また、ω０ ＊が減少する場合は、
ω０ ＊＜ω´Ｌまたはω´Ｕ＜ω０ ＊ では ω＊＝ω０ ＊，
ω´Ｌ≦ω０ ＊≦ω´Ｕ では ω＊＝ω´Ｕ
従来の方法による速度指令値の特性を図６５に示す。速度目標値ω０ ＊が時刻ｔ１から時刻ｔ２迄かかって速度禁止帯を通過しても、速度指令値ω＊は時刻ｔ２迄禁止帯下減速度で待機して、時刻ｔ２から時刻ｔ３の短時間に禁止帯を通過する。
【００３０】
以上のように、従来は速度目標値が速度禁止帯内に入らないようにすることで、変換器電流の周波数ｆＩが禁止帯に入る運転を避けていた。しかし、速度目標値が速度禁止帯に入っていなにもかかわらず、系統周波数の変動により変換器の周波数ｆＩが下限周波数ｆＢＮＤ以下になり、変換器の素子を破損する恐れがあった。例えば、速度目標値ω０ ＊と速度指令値ω＊は図６５のように制御されている時に、系統周波数が変動して基準周波数、即ち基準同期速度からΔｆ低下した場合は、近似すべりＳ´はｆＢＮＤであるが、すべりＳは−（ｆＢＮＤ−Δｆ）となる。変換器の周波数ｆＩは、すべりＳに等しいので、下限周波数ｆＢＮＤよりも小さくなり、素子を破壊する恐れがある。
【００３１】
また、禁止帯通過時変換器電流を絞り込んで禁止帯通過時の素子の負担を軽減することが提案されている（特許公報第２８５１４９０号）が、電流を絞り込むことで禁止帯通過時間が延びて、逆に素子の負担を大きくして素子を破損する恐れがある。
【００３２】
本発明は上記のような事情に鑑みなされたもので、素子にとって過酷な運転状態になった場合には、素子の負担を軽減することを第１の目的とし、また周波数変換器の容量を大きくすることなく、系統周波数が変動しても変換器の素子の破損を避けることを可能にすることを第２の目的とし、さらに禁止帯通過時の素子の負担を軽くすることを第３の目的とする可変速制御装置を提供することにある。
【００３３】
【課題を解決するための手段】
本発明は上記の目的を達成するため、次のような手段により可変速制御装置を構成するものである。
【００３４】
請求項１に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、前記周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記周波数変換器を停止させる素子異常検出手段を具備し、前記素子異常検出手段は、各素子の放熱フィンの温度を検出する温度検出器と、周波数変換器を冷却する冷却水の温度検出器と、素子の放熱フィンの温度と冷却水の温度とから各素子の温度を推定する温度推定器と、各素子の温度推定値と規定値とを各々比較する比較器と、いずれかの素子の温度推定値が規定値を超えると前記周波数変換器に停止信号を出力するオア回路とで構成される。
【００３５】
ここで、上記素子異常検出手段は、周波数変換器の素子の温度が所定値を超えたことを条件とすることで素子の異常を検出できる。
【００４０】
請求項２に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される自励式周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、前記自励式周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記自励式周波数変換器を停止させる素子異常検出手段を具備し、前記素子異常検出手段は、変換器電流制御装置より出力され、且つ変換器電流が正側のときのゲートパルスおよび変換器電流が負側のときのゲートパルスをそれぞれ計数し、その各半波毎のゲートパルス数の積算値により前記素子異常を検出して前記自励式周波数変換器に停止信号を出力する正側および負側ゲートパルス数カウンタとで構成される。
【００５８】
ここで、上記周波数変換器の制御状態変更手段は、禁止帯通過時にはゲートパルスを低減するゲートパルス数低減手段で構成できる。この場合、ゲートパルス数低減手段としては、周波数分周期器とキャリア周波数選択回路とで構成してもよく、また次のような周波数変換器の出力電圧を修正する出力電圧修正手段で構成してもよい。すなわち、周波数変換器の出力電圧修正手段を、周波数変換器電流制御装置の出力電圧演算器とゲートパルス発生器のと間に不感帯を挿入してもよく、また変換器電流最大相のゲートパルスを低減するようにバイアスを加えるようにしてもよい。
【００５９】
さらに、上記周波数変換器の制御状態変更手段は、自励式周波数変換器の直流リンク電圧を高める直流リンク電圧修正手段で構成して、禁止帯通過時の変換器電流を低減することにより周波数変換器の素子の破損を回避できる。
【００７１】
請求項３に対応する発明は、原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、速度目標値が系統周波数と禁止帯幅から決まる速度禁止帯に入らないように速度目標値を修正する速度目標値修正手段とこの速度目標値修正手段により修正された速度目標値から速度指令値を演算する手段とからなる速度禁止帯回避制御器と、速度目標値が速度禁止帯に入ると速度目標値の変動分を抑制する変動抑制手段とを具備する。
【００７２】
ここで、上記変動抑制手段として、ガバナフリーロック手段で構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれるガバナフリー制御成分よる変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７３】
また、変動抑制手段として、ＡＦＣロック手段で構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれるＡＦＣ制御成分よる変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７４】
さらに、変動抑制手段として、ローパスフィルタで構成し、速度目標値が速度禁止帯に入ると速度目標値に含まれる速い変動を除去することにより、速度目標値が速度禁止帯内に入る頻度を軽減できる。
【００７９】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
【００８０】
図１は本発明による可変速制御装置の第１の実施の形態を示す回路構成図で、図５６と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【００８１】
第１の実施の形態では、図１に示すように周波数変換器４の素子が熱的に厳しい状態にあることを検出する素子異常検出手段２１を設け、この素子異常検出手段２１により周波数変換器４の素子の異常が検出されると周波数変換器電流制御装置７に素子異常検出信号２１ａとして変換器停止信号（ＧＢ）を入力するようにしたものである。
【００８２】
このような構成の可変速制御装置とすれば、素子異常検出手段２１により周波数変換器４の素子が熱的に厳しい状態にあることを検出すると、この素子異常検出手段２１は素子異常検出信号２１ａを変換器停止信号ＧＢとして、周波数変換器電流制御装置７に入力することで、周波数変換器４を停止する。
【００８３】
従って、周波数変換器４の素子が熱的に厳しい状態にあることを素子異常検出手段２１により検出されると、周波数変換器４が停止するので、周波数変換器４の素子の破損を回避することができる。
【００８４】
ここで、上記素子異常検出手段２１として素子温度異常検出装置を用いた場合の具体例について説明する。
【００８５】
図２は素子温度異常検出装置の第１の具体例を示す回路構成図である。
【００８６】
図２に示す素子温度異常検出装置２３において、２３１−１〜２３１−ｎはｎ個の素子の放熱フィンに埋め込まれたｎ個の温度検出器、２３２は冷却水の温度検出器、２３３−１〜２３３−ｎはフィン温度と冷却水の温度から素子接合部の温度を推定するｎ個の温度推定器、２３４−１〜２３４−ｎはｎ個の比較器、２３５はオア回路である。
【００８７】
このような構成の素子温度異常検出装置２３において、温度推定器２３３−１はＮｏ．１のフィン温度ＴＦ−１と冷却水の温度ＴＷから（２）式によりＮｏ．１の素子の接合部温度ＴＪ−１を推定する。
【００８８】
ＴＪ−１＝ＴＦ−１＋ＲＪＦ（ＴＦ−１−ＴＷ）／ＲＦ （２）
ただし、ＲＪＦは素子接合部からフィンまでの熱抵抗、ＲＦはフィンの熱抵抗である。
【００８９】
比較器２３４−１は、接合部温度ＴＪ−１が規定値を越えると温度異常信号２３ａを出力する。
【００９０】
以上はＮｏ１の温度検出について説明したが、他の温度検出についても同様である。オア回路２３５はいずれかの温度検出信号が規定値を超えていると、変換器停止信号２３ｂを周波数変換器電流制御装置７に入力することで、周波数変換器４を停止する。なお、接合部の温度の規定値は、素子に劣化を残すことなく使用できる上限温度で、一般には１２５°Ｃの値を用いる。
【００９１】
従って、このような構成の素子温度異常検出装置２３を備えた可変速制御装置によれば、周波数変換器のいずれかの素子の接合部温度が規定値を越えた場合は変換器が停止するので、周波数変換器の素子の破損を回避することができる。
【００９２】
図３は素子素子温度異常検出装置の第２の具体例を示す回路構成図である。
【００９３】
図３に示す素子温度異常検出装置２４において、２４１−Ｒ〜２４１−Ｔは各相の素子の損失推定器で、これら各損失推定器２４１−Ｒ〜２４１−Ｔは、変換器電流検出器１４で検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔと周波数変換器電流制御装置７の出力電圧ｖＩ−Ｒ〜ｖＩ−Ｔがそれぞれ入力され、損失推定値ＰＬ−Ｒ〜ＰＬ−Ｔを接合部温度推定器２４２−Ｒ〜２４２−Ｔに出力する。
２４３−Ｒ〜２４３−Ｔは接合部温度推定器２４２−Ｒ〜２４２−Ｔより入力される損失推定値ＰＬ−Ｒ〜ＰＬ−Ｔを規定値と比較する比較器、２４４はこれら各比較器２４３−Ｒ〜２４３−Ｔの出力が入力それるオア回路である。
【００９４】
このような構成の素子温度異常検出装置２４において、損失推定器２４１−Ｒは、Ｒ相電流を流す素子の損失推定値ｐＬＲを周波数変換器のＲ相回路の瞬時値電流ｉＩ−Ｒと出力電圧ｖＩ−Ｒの関数として推定する。ただし、損失推定値ｐＬＲと電流ｉＩ−Ｒと出力電圧ｖＩ−Ｒの関係は素子特性，電源電圧から予め求めている。接合部温度推定器２４２−Ｒは、損失推定値ｐＬＲと接合部から冷却水までの熱抵抗ＲＪＷと、素子の熱容量Ｃから接合部の温度ＴＪＲを（３）式で一定周期毎に推定する。
【００９５】
ＴＪＲ´＝ＴＪＲＯ´＋（ｐＬＲ−ＴＪＲＯ´／ＲＪＷ）／Ｃ
ＴＪＲ＝ＴＪＲ´＋ＴＷ （３）
ただし、ＴＪＲ′，ＴＪＲＯ′は今回，前回の接合部温度上昇値で、冷却水温度ＴＷからの上昇値である。また、冷却水の温度ＴＷは使用状態で決まる一定値で近似している。
【００９６】
以上はＲ相の接合部温度推定について説明したが、他の相についても同様である。また比較器２４３−Ｒ〜２４３−Ｔ、オア回路２４４の動作は、図２のオア回路２３５と同様である。
【００９７】
このような構成の素子温度異常検出装置２４を備えた可変速制御装置によれば、周波数変換器電流制御装置７の出力電圧と変換器電流から素子の損失を推定し、損失推定値から接合部温度を推定し、この推定温度から周波数変換器の素子の異常温度を検出して変換器を停止させるようにしているので、周波数変換器の素子の破損を回避することができる。また、直接温度を計測していないので、第１の具体例に比べて温度推定値の精度は落ちるが、推定誤差を見込んで異常温度高の規定値を決めれば実用上問題はなく、しかもフィン温度、冷却水温度の計測が省略できるので、簡便であり信頼性も高い。
【００９８】
図４は素子温度異常検出装置の第３の具体例を示す回路構成図である。
【００９９】
図４に示す素子温度異常検出装置２５において、２５１−Ｒ〜２５１−Ｔは変換器電流検出器１４により検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔが入力される各相の比較器で、これら各比較器２５１−Ｒ〜２５１−Ｔの出力である電流極性信号２５ａ−Ｒ〜２５ａ−Ｔを信号反転器２５２−Ｒ〜２５２−Ｔとオンディレイタイマ２５３−Ｒ〜２５３−Ｔに出力する。信号反転器２５２−Ｒ〜２５２−Ｔの出力信号２５ｂ−Ｒ〜２５ｂ−Ｔはオンディレイタイマ２５４−Ｒ〜２５４−Ｔに入力される。オア回路２５５にはオンディレイタイマ２５３−Ｒ〜２５３−Ｔおよび２５４−Ｒ〜２５４−Ｔの出力信号が入力され、出力信号である素子温度信号２５ｅを変換器停止信号として周波数変換器電流制御装置７に出力する。
【０１００】
この場合、比較器２５１−Ｒは、Ｒ相回路の瞬時値電流ｉＩ−Ｒが正の時に出力信号２５ａ−Ｒをロジックレベル１に、負の時にロジックレベル０にする。オンディレイタイマ２５３ーＲは、信号２５ａ−Ｒが規定時間ロジックレベル１になっていると出力信号２５ｃ−Ｒをロジックレベル１とする。また、オンディレイタイマ２５４−Ｒは信号２５ｂ−Ｒが規定時間ロジックレベル１になっていると出力信号２５ｄ−Ｒをロジックレベル１とする。
【０１０１】
以上により、Ｒ相の電流が連続的に正または負になる時間が規定時間以上になると、オンディレイタイマの出力信号がロジックレベル１になることが分かる。
他の相についても同様である。また、オア回路２５５の動作は図２のオア回路２３５と同様である。
【０１０２】
なお、オンディレイタイマの規定時間は、禁止帯通過時の最大電流振幅の直流電流を流し続けても、素子に劣化を残すことなく使用できる最長時間とする。
【０１０３】
このような構成の素子温度異常検出装置２５を備えた可変速制御装置によれば、何れかの相の電流が規定時間以上同一極性であり続けた場合に、変換器を停止することができる。ところで、周波数変換器の素子が熱的に過酷な状況になるのは、同一素子に連続的に電流が流れることによって、その素子の接合部温度が上昇することである。
【０１０４】
従って、素子の温度を推定しなくても、周波数変換器の素子の破損を回避することができる。また、温度を推定していないので、素子の熱的余裕の推定は第２の具体例に比べて精度は落ちるが、推定誤差を見込んで規定時間を決めれば実用上問題はない。しかも、複雑な温度推定演算が省略できるので、簡便であり信頼性も高くなる。
【０１０５】
さらに、図４に示す回路に三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔから変換器電流の振幅をもとめる演算器と、変換器電流の振幅からオンディレイタイマの規定時間を決める演算器とを追加することにより、オンディレイタイマの規定時間を変換器電流の振幅によって決めることができるので、素子の熱的余裕を推定する精度を向上させることができる。
【０１０６】
図５は素子温度異常検出装置の第４の具体例を示す回路構成図である。
【０１０７】
図５に示す素子温度異常検出装置２６において、２６１−Ｒ〜２６１−Ｔは変換器電流検出器１４で検出された三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔが入力される各相の零検出器で、これら零検出器２６１ーＲ〜２６１−Ｔは、リセット信号２６ａ−Ｒ〜２６ａ−Ｔを積分器２６２−Ｒ〜２６２−Ｔに出力する。これら積分器２６２−Ｒ〜２６２−Ｔは三相瞬時値電流ｉＩ−Ｒ〜ｉＩ−Ｔとリセット信号２６ａ−Ｒ〜２６ａ−Ｔが入力され、その出力信号を比較器２６３−Ｒ〜２６３−Ｔに入力する。オア回路２６４には比較器２６３−Ｒ〜２６３−Ｔ出力信号２６ｃ−Ｒ〜２６ｃ−Ｔが入力され、出力信号である素子温度信号２６ｄを変換器停止信号として周波数変換器電流制御装置７に出力する。
【０１０８】
このような構成の素子温度異常検出装置２６において、零検出器２６１−Ｒは、Ｒ相回路の瞬時値電流ｉＩ−Ｒが零の時に出力信号２６ａ−Ｒをロジックレベル１にし、積分器２６２−Ｒの出力を零にリセットする。積分器２６２−Ｒは電流ｉＩ−Ｒを積分するが、電流ｉＩ−Ｒが零の時にリセットされるので、その出力２６ｂ−Ｒは正の電流のみ、または負の電流のみを積分した値となる。比較器２６３−Ｒは積分器２６２−Ｒの出力２６ｂ−Ｒが規定値を越えると出力信号２６ｃーＲをロジックレベル１にする。
【０１０９】
従って、比較器２６３−Ｒの出力信号２６ｃ−Ｒは図４の２５ｃ−Ｒ，２５ｄ−Ｒと同様の意味を持つ。以上はＲ相について説明したが、他の相についても同様である。またオア回路２６４の動作は図２のオア回路２３５と同様である。
【０１１０】
なお、上記規定値は、定格電流の振幅の直流電流を流し続けても素子に劣化を残すことなく使用できる最長時間と、定格電流の振幅との積で決められる。
【０１１１】
このような構成の素子温度異常検出装置２６を備えた可変速制御装置によれば、同一極性の電流の積分値が規定値以上になると変換器を停止することができる。また、図４の場合と同様に素子の温度を推定しなくても、周波数変換器の素子の破損を回避することができる。
【０１１２】
図６は素子温度異常検出装置の第５の具体例を示す回路構成図である。
【０１１３】
ただし、この場合の周波数変換器４としては、自励式の周波数変換器を対象としている。
【０１１４】
図６に示す素子温度異常検出装置２７において、周波数変換器電流制御装置７より周波数変換器４の正側電流を流す素子に与えられるゲート信号であるゲートパルスＰＰ−Ｒ〜ＰＰ−Ｔが、ゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔのカウント端子及びゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔのリセット端子にそれぞれ入力される。同様に、負側電流を流す素子のゲート信号であるゲートパルスＰＮ−Ｒ〜ＰＮ−Ｔが、ゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔのカウント端子及びゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔのリセット端子にそれぞれ入力される。
【０１１５】
これら各ゲートパルス数カウンタ２７１−Ｒ〜２７１−Ｔの出力であるカウント高信号２７ａ−Ｒ〜２７ａ−Ｔとゲートパルス数カウンタ２７２−Ｒ〜２７２−Ｔの出力であるカウント高信号２７ｂ−Ｒ〜２７ｂ−Ｔとがオア回路２７３に入力され、このオア回路２７３は出力信号である素子温度高信号２７ｃを変換器停止信号２７ｃとして周波数変換器電流制御装置７に出力する。
【０１１６】
このような構成の素子温度異常検出装置２７において、Ｒ相の変換器電流が正の時はゲートパルスＰＰ−Ｒが出力され、Ｒ相の変換器電流が負の時はゲートパルスＰＮ−Ｒが出力されているので、ゲートパルス数カウンタ２７１−Ｒは変換器電流が連続して正である期間のパルスをカウントしていることになる。一般にゲートパルスは一定周期で出力されるので、ゲートパルス数カウンタ２７１−Ｒの出力であるカウント高信号２７ａ−Ｒは図４のオンディレイタイマ２５ｃ−Ｒと同様な意味を持つ。同様にゲートパルス数カウンタ２７２−Ｒの出力であるカウント高信号２７ｂ−Ｒは図４のオンディレイタイマ２５ｄ−Ｒと同様な意味を持つ。他の相も同様に図４と同様の作用となる。
【０１１７】
また、オア回路２７３の動作は、図４のオア回路２５５と同様である。
【０１１８】
このような構成の素子温度異常検出装置２７を備えた可変速制御装置によれば、各半波毎のゲートパルス数の積算値を求め、この積算値から導通時間が長いことによる素子の温度上昇が過大であることを検出できるので、図４と同様の効果が得られる他、図４に比べて回路構成が簡単になる効果もある。
【０１１９】
以上は図１における素子異常検出手段２１として素子温度異常検出装置の具体例について述べたが、次に素子温度異常検出装置以外の素子異常検出装置の他の具体例について述べる。
【０１２０】
図７は素子異常検出装置の第１の具体例を示す回路構成図である。
【０１２１】
図７において、速度検出器１５で検出された速度ωと周波数検出器１６で検出された系統周波数ｆＬが減算器２８１に入力され、この減算器２８１の出力Ｓが、比較器２８２に入力される。この比較器２８２の出力２８ａは、オンディレイタイマ２８４に入力され、変換器停止信号として出力信号２８ｂを周波数変換器電流制御装置７に出力する。なお、減算器２８１と比較器２８２は禁止帯滞留検出器２８３を構成している。
【０１２２】
このような構成の素子異常検出装置２８において、減算器２８１は速度ωと系統周波数ｆＬの差であるすべり周波数Ｓを検出する。比較器２８２はすべり周波数Ｓが周波数禁止帯に入っていると出力信号２８ａをロジックレベル１にする。
信号２８ａが規定時間以上ロジックレベル１であると、オンディレイタイマ２８４は出力信号２８ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１２３】
この場合、オンディレイタイマの規定時間は、禁止帯に滞留して禁止帯通過時の最大電流を流し続けても素子に劣化を残すことなく使用できる最長時間とする。
【０１２４】
このような構成の素子異常検出装置２８を備えた可変速制御装置によれば、すべり周波数が小さいときのすべり周波数禁止帯に入っている時間を求めることにより、導通時間の長い素子の温度上昇が過大であることを検出し、すべり周波数から何れかの相の電流が規定時間以上同一極性であり続けた場合に、変換器を停止させるようにしているので、図４と同様の効果が得られと共に、図４に比べて回路が簡単になる効果もある。
【０１２５】
図８は素子異常検出装置の第２の具体例を示す回路構成図である。
【０１２６】
図８において、図７のオンディレイタイマ２８４の代わりに、制御外乱検出手段２９１を設け、この制御外乱検出手段２９１と禁止帯滞留検出器２８３の出力信号をアンド回路２９２に入力し、アンド回路２９２の出力２９ｂを変換器停止信号として，周波数変換器電流制御装置７に出力する。
【０１２７】
この場合、素子異常検出装置２９において、禁止帯滞留中に変換器電流制御に外乱が入ると、ＡＮＤ回路２９２は出力信号２９ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１２８】
このような構成の素子異常検出手段を備えた可変速制御装置によれば、禁止帯滞留中に変換器電流を増加させるような外乱が入ると、導通している素子の温度上昇を招く過酷な運転が続く恐れがあるが、本例の素子異常検出装置ではこのような状態でも変換器を停止することができる。また、図７と同様の効果が得られほか、図７と比べて回路が簡単になる効果もある。
【０１２９】
図９は素子異常検出装置の第３の具体例を示す回路構成図である。
【０１３０】
図９において、図８の制御外乱検出手段２９１を水位検出器３０１と比較器３０２に置き換えたものである。この比較器３０２は制御外乱検出信号３０ａを変換器停止信号として、周波数変換器電流制御装置７に出力するものである。
【０１３１】
このような構成の素子異常検出装置において、サージタンク水位検出器３０１の出力３０ａが規定値を越えると、比較器３０２は出力信号３０ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１３２】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、原動機がポンプ水車の場合、サージタンク水位が上昇すると、ポンプ水車のトルクが増加する。このため速度が変化するが、速度変化を抑制するように速度制御器８が変換器電流を増加させる。
【０１３３】
従って、禁止帯滞留中にサージタンク水位が上昇すると、変換器の素子にとって過酷な運転が続く恐れがある。また、このような状態では変換器を停止することができ、図８の場合と同様の効果が得られる。
【０１３４】
なお、上記サージタンク水位に代えて、制御弁にかかる水圧、ポンプ水車の流量、ガイドベーン開度を用いても同様の効果が得られる。
【０１３５】
以上は原動機がポンプ水車の場合で説明したが、原動機が蒸気タービンの場合は、タービン入り口蒸気圧力、第一段落蒸気圧力、タービン蒸気流量を用いると同様の効果が得られる。また、風車の場合は風速，羽角度を用いると同様の効果が得られる。
【０１３６】
図１０は素子異常検出手装置の第４の具体例を示す回路構成図である。
【０１３７】
図１０において、図８の制御外乱検出手段２９１を電圧変換器３１１と比較器３１２とで構成したものである。
【０１３８】
このような構成の素子異常検出装置において、電圧検出器１２の出力ｖＬは電圧変換器３１１を介して比較器３１２に入力される。比較器３１２は出力信号３１ａを変換器停止信号として、周波数変換器電流制御装置７に出力する。
【０１３９】
また、電圧検出器１２の出力ｖＬは電圧変換器３２１で直流電圧信号３１ａに変換される。比較器３１２は、入力信号３１ａが規定値以下になると出力信号３１ｂをロジックレベル１にして、周波数変換器電流制御装置７を介して周波数変換器４を停止する。
【０１４０】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、系統故障あるいは隣接機の故障等が発生した場合は、巻線形誘導機の電圧が低下して変換器電流が急増し、導通している素子の温度が上昇する。従って、巻線形誘導機の電圧低下を検出して周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。
【０１４１】
図１１は素子異常検出装置の第５の具体例を示す回路構成図である。
【０１４２】
図１１において、図８の制御外乱検出手段２９１を別に設置された系統保護リレーの接点３２１と単パルス発生器３２２に置き換えたものである。
【０１４３】
このような構成の素子異常検出装置３２において、系統故障が発生して系統保護リレーの接点３２１が閉じると、単パルス発生器３２２は、一定時間出力３２ａを変換器停止信号として周波数変換器電流制御装置７に出力し、周波数変換器４を停止する。この場合、一定時間は系統故障の影響が及ぶ時間から決められる。
【０１４４】
このような構成の素子異常検出装置３２を備えた可変速制御装置において、系統故障が発生すると変換器電流が急増し、導通している素子の温度が上昇する。
しかし、上記回路構成によれば、系統故障時には周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。また、系統故障が除去された後は、運転を再開できる。
【０１４５】
図１２は素子異常検出装置の第６の具体例を示す回路構成図である。
【０１４６】
図１２において、図８の制御外乱検出手段２９１を別に設置された隣接機のトリップ接点３３１と単パルス発生器３３２に置き換えたものである。
【０１４７】
すなわち、図１２において、隣接機がトリップして接点３３１が閉じると、単パルス発生器３３２は、一定時間出力３３ａを変換器停止信号として周波数変換器電流制御装置７に出力し、周波数変換器４を停止する。この場合、一定時間は隣接機のトリップの影響が及ぶ時間から決められる。
【０１４８】
このような構成の素子異常検出装置において、隣接機のトリップ時に、原動機を介して或いは潮流の変化によって周波数変換器の電流増加が発生する場合がある。例えば可変速機と水路を共用している隣接機がトリップした場合は、隣接機の流量急変によって原動機の有効落差が増大して、可変速機の原動機トルクの急増が発生する。このような場合でも、電流増加による素子の温度上昇を事前に予測できる。
【０１４９】
このような構成の素子異常検出装置を備えた可変速制御装置によれば、隣接機がトリップすると変換器電流が急増し、導通している素子の温度が上昇するが、隣接機のトリップにより周波数変換器を停止することができるので、図８の場合と同様の効果が得られる。また、隣接機がトリップの影響が無くなった後は運転を再開できる。
【０１５０】
図１３は本発明による可変速制御装置の第２の実施の形態を示す回路構成図で、図１の構成に対して素子異常検出手段２１と周波数変換器電流制御器７との間に運転点変更手段１４０を設けるようにしたもので、その他の構成については図１と同様なので、ここではその説明を省略する。
【０１５１】
図１３において、上記運転点変更手段１４０は、素子異常検出手段２１により、周波数変換器４を直ちに停止する必要はないが素子が過酷な運転状態であることを検出した第２の素子異常信号２１ｂが入力されると、運転点を変更するための各種指令値の修正結果を出力するものである。
【０１５２】
このような構成の可変速制御装置において、素子異常検出手段２１が変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、運転点変更能１４０が、運転点を決めている指令値を変更し、その結果として、素子にとって楽な運転状態に変わる。
【０１５３】
従って、素子にとって楽な運転に変更されるので、素子を破損することなく温度上昇が抑制され、運転を継続することができる。
【０１５４】
ここで、上記運転点変更手段１４０として速度変更装置を用いた場合の具体例について述べる。
【０１５５】
図１４は速度変更装置の第１の具体例を示す回路構成図である。
【０１５６】
図１４において、速度変更装置３５は速度偏移量演算手段３５１と速度指令値修正手段３５２で構成したものである。
【０１５７】
上記速度偏移量演算手段３５１には、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆＬが入力されて、速度偏移量３５ａを速度指令値修正手段３５２に出力する。速度指令値修正手段３５２は有効電力制御器１０からの速度目標値ω０ ＊と、素子異常検出手段２１からの素子異常検出信号２１ｂと、速度偏移量３５ａが入力されて、出力３５ｂを速度指令値ω＊として速度制御器８に出力する。
【０１５８】
このような速度変更装置３５において、速度偏移量演算手段３５１は、速度ωと系統周波数ｆＬとから速度偏移量を求め、また速度指令値修正手段３５２は素子異常検出手段２１が変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、速度目標値ω０ ＊を速度偏移量３５ａに基ずいて修正して運転点を決めている指令値ω＊が変更される。その結果、速度ωが変更されて素子にとって楽な運転状態に変わる。
【０１５９】
このような構成の速度変更装置を備えた可変速制御装置によれば、変換器を直ちに停止する必要はないが素子に過酷な運転状態であることを検出すると、速度と系統周波数から禁止帯での運転を避けるために必要な速度偏移量が求められ、速度指令値はその速度偏移量分だけ修正される。このため確実に禁止帯から離れた運転に移行し、素子の温度上昇が抑制されるので、素子を損傷することなく運転を継続することができる。
【０１６０】
図１５は速度変更装置の第２の具体例を示す回路構成図である。
【０１６１】
図１５において、速度変更装置３６は比較器３６１とアナログスイッチ３６２，３６３，３６４，３６５で構成したものである。
【０１６２】
上記比較器３６１は、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆＬが入力され、その大小を比較するものである。アナログスイッチ３６２及び３６３は直列に接続され、比較器３６１からの切替指令によりアナログスイッチ３６２がオンすると修正速度設定値ω０１を取込み、またアナログスイッチ３６２がオンすると修正速度設定値ω０２がを取込んでこれらアナログスイッチ３６２及び３６３の接続間より導出された出力回路に出力するものである。この出力回路にはアナログスイッチ３６４が設けられ、さらにこのアナログスイッチ３６４の出力側に有効電力制御器１０からの速度目標値ω０ ＊を入力するアナログスイッチ３６５が接続される。
【０１６３】
ここで、出力信号３６ｂは、アナログスイッチ３６２がオンの時に修正速度設定値ω０１となり、アナログスイッチ３６３がオンの時に修正速度設定値ω０２となる。また、出力信号３６ｃはアナログスイッチ３６４がオンの時に出力信号３６ｂとなり、アナログスイッチ３６５がオンの時は有効電力制御器１０からの速度目標値ω０ ＊となる。出力信号３６ｃは修正された速度指令値として速度制御器８に出力される。
【０１６４】
このような速度変更手段３６において、比較器３６１はω＞ｆＬでアナログスイッチ３６２をオンし、ω≦ｆＬでアナログスイッチ３６３をオンさせる。素子異常検出信号２１ｂがロジックレベル１の時にアナログスイッチ３６４がオンし、ロジックレベル０の時にアナログスイッチ３６５がオンする。
【０１６５】
上記修正速度設定値ω０１は禁止帯上限速度以上の速度で素子にとって楽な運転ができる速度に決められている。また、修正速度設定値ω０２は禁止帯下限速度以下の速度で素子にとって楽な運転ができる速度に決められている。
【０１６６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、素子にとって楽な速度に変更されるので、運転を継続することができる。
【０１６７】
図１６は速度変更装置の第３の具体例を示す回路構成図である。
【０１６８】
図１６において、速度変更装置３７は図１４の速度偏移量演算手段３５１と速度指令値修正手段３５２とで構成したものである。
【０１６９】
上記速度偏移量演算手段３５１は、減算器３７１、比較器３７２、アナログスイッチ３７３，３７４、加算器３７５とアナログスイッチ３７６で構成される。
【０１７０】
また、上記速度指令値修正手段３５２は、係数器３７７と加算器３７８とで構成される。
【０１７１】
また、減算器３７１は、速度検出器１５からの速度ωと周波数検出器１６からの系統周波数ｆＬとを入力して、その減算出力信号３７ａを比較器３７２に出力する。減算器３７５は、加算器３７１の出力信号３７ａと比較器３７２の切替指令によりアナログスイッチ３７３がオンのとき禁止帯幅ｆＢＮＤが、アナログスイッチ３７４がオンのとき禁止帯幅−ｆＢＮＤがそれぞれ出力信号３７ｂとして入力され、その減算出力３７ｃを速度偏移量ωＢＩＡＳとしてアナログスイッチッ３７６を介して係数器３７７に出力する。加算器３７８は係数器３７７の出力信号３７ｄと速度度目標値ω０ ＊を加算して、出力信号３７ｅを速度指令値ω＊として速度制御器８に出力する。
【０１７２】
このような構成の速度変更装置３７において、減算器３７１の出力信号３７ａは、速度ωと系統周波数ｆＬの差、即ちすべり周波数Ｓとなる。比較器３７２は、すべり周波数Ｓが正の時にアナログスイッチ３７３をオンし、すべり周波数Ｓが負の時にアナログスイッチ３７４をオンする。従って、減算器３７５の出力信号３７ｃは（４）式で表される速度偏移量ωＢＩＡＳを求めていることになる。
【０１７３】
Ｓ＜０の時……ωＢＩＡＳ＝ｋ（−ｆＢＮＤ−Ｓ）＝ｋ（ωＬ−ω）
Ｓ≧０の時……ωＢＩＡＳ＝ｋ（ｆＢＮＤ−Ｓ）＝ｋ（ωＵ−ω） （４）
ここに、ωＬ´は禁止帯下限速度，ωＵは禁止帯上限速度であり、（５）式で表される。（１）式で表される従来の禁止帯下限速度ω´Ｌ、禁止帯上限速度ω´Ｕと異なり、ωＬ，ωＵは系統周波数により変化する。
【０１７４】
ωＬ＝ｆＬ−ｆＢＮＤ， ωＵ＝ｆＬ＋ｆＢＮＤ （５）
次に、速度ωが速度禁止帯内で同期速度以下の速度ωＸで滞留して、素子異常が検出された場合を例に、速度変更手段３７の作用を説明する。なお、簡単のため速度指令値ω＊、速度目標値ω０ ＊ともに速度ωＸであるとする。
【０１７５】
素子異常が検出されると、速度指令値ω＊はωＸ＋ｋ（ωＬ−ω）に修正されるので、速度ωはωＬ＋（ωＸ−ωＬ）／（ｋ＋１）に制御される。従って、ｋを十分に大きくしておけば、速度目標値ω０ ＊がωＸに留まっていたとしても、速度ωは禁止帯下限速度ωＬに制御される。
【０１７６】
同様に速度ωが速度禁止帯内で同期速度以上の速度ωＹで滞留した場合は、禁止帯上限速度ωＵに制御される。
【０１７７】
このような構成の速度変更装置を備えた可変速制御装置によれば、変換器を直ちに停止する必要はないが素子が過酷な運転状態であることを検出すると、速度指令値、即ち速度が禁止帯上限速度または禁止帯下限速度になる。しかも、禁止帯上限速度または禁止帯下限速度は系統周波数によって変化するので、速度禁止帯とすべり周波数禁止帯が一致し、確実に禁止帯外の運転となる。従って、素子にとって楽な運転となり、運転継続可能となる。
【０１７８】
図１７は図１４における速度偏移量演算手段３５１の他の構成例を示す回路図である。
【０１７９】
図１７において、速度偏移量演算手段３８は、比較器３８１、アナログスイッチ３８２，３８３，３８４，３８５、積分器３８６と係数器３８７で構成される。
【０１８０】
上記比較器３８１は、速度検出器１５からの速度ωと、周波数検出器１６からの系統周波数ｆLが入力される。また、積分器３８６は入力信号３８ｂとして、アナログスイッチ３８２が素子異常信号によりオンの状態で、アナログスイッチ３８３がオンの時に、加速バイアスω＋となり、アナログスイッチ３８４がオンの時に減速バイアスω―が入力される。
【０１８１】
また、アナログスイッチ３８２がオフの状態では、アナログスイッチ３８５がオンし、積分器３８６の出力３８ｃが係数器３８７を介して、積分器３８６の入力信号３８ｂとなる。積分器３８６の出力信号３８ｃは、速度偏移量ωＢＩＡＳとして図１４の速度指令値修正手段３５２に出力される。
【０１８２】
このような構成の速度偏移量演算手段３８において、素子異常検出信号２１ｂがロジックレベル１の時にアナログスイッチ３８２がオンし、ロジックレベル０の時にアナログスイッチ３８５がオンする。また、比較器３８１はω＞ωＳＹＮでアナログスイッチ３８３をオンし、ω≦ｆＬでアナログスイッチ３８４をオンさせる。この積分器３８６は、入力３８ｂがω＋の時には加速バイアスω＋により決まる変化率で出力を増加させ，入力３８ｂがω―の時には減速バイアスω―により決まる変化率で出力を減少させ、アナログスイッチ３８５がオンしている場合には、積分器係数器３８７の係数で決まる速さで零に向かって変化する。
【０１８３】
次に、速度ωが禁止帯内で同期速度以下の速度ωＸで滞留して、素子異常が検出された場合を例に、速度偏移量演算手段３８の作用を説明する。なお、簡単のため速度指令値ω＊、速度目標値ω０ ＊ともに速度ωＸであるとする。
【０１８４】
速度ωが禁止帯に入るまでは、アナログスイッチ３８５がオンしているので、積分器出力３８ｃは零になっている。素子異常信号２１ｂがロジックレベル１になると、アナログスイッチ３８２がオンするが、速度が系統周波数以下であるので、積分器３８６の入力信号３８ｂはω―となる。従って、積分器３８６は出力３８ｃ即ち速度偏移量ωＢＩＡＳを減じ、速度指令値ω＊下げる方向に修正する。この動作は素子異常検出がリセットされ、アナログスイッチ３８５オンするまで続く。
【０１８５】
従って、確実に素子にとって楽な速度まで下降して運転を継続する。素子異常検出信号がリセットされると、積分器３８６はゆっくりと速度偏移量ωＢＩＡＳを零に戻すことにより、素子異常要因が除かれている場合は、元の運転状態に戻す。異常の要因が継続している場合は、素子異常検出信号とアナログスイッチ３８５がオン、オフを繰り返し、素子異常検出信号の限界点で運転を継続することになる。
【０１８６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、禁止帯の外に出るまで速度偏移量が増加または減少するので、系統周波数が変動しても、確実に禁止帯から離れた運転に移行できる。従って、速度指令値、即ち速度が素子にとって楽な運転となり、運転継続が可能となる。また、速度が速度禁止帯を外れただけでは異常要因が回復し、異常要因がない場合でも、素子にとって楽な状態まで、確実に変更できる。
【０１８７】
図１８は図１３の運転点変更手段１４０として図１４に示す速度変更装置３５に速度目標値追従装置３９を追加した場合の構成例を示す回路図である。
【０１８８】
図１８において、速度目標値追従装置３９は、減算器３９１と切替スイッチ３９２で構成される。この減算器３９１は速度変更装置３５から修正された速度指令値ω＊と図１３に示す有効電力制御器１０の制御器１０６からの速度目標値ω０ ＊が入力され、その出力３９ａを切り替えスイッチ３９２に与える。
【０１８９】
この切替スイッチ３９２は、有効電力制御器１０からの偏差信号１０ｅと減算器３９１の出力３９ａの何れかを選択して、出力３９ｂを有効電力制御器１０の制御器１０６への入力とする。
【０１９０】
このような構成の速度目標値追従装置３９において、素子異常検出信号２１ｂがロジックレベル１の時に出力信号３９ｂ＝３９ａとなる。この状態では、制御器１０６は減算器３９１の出力信号３９ａが零になるように速度目標値ω０ ＊を修正する。速度目標値が修正されるに従って、速度変更装置３５の速度偏移量演算手段３５１の出力である速度偏移量ωＢＩＡＳが減少していく。即ち、速度偏移量ωＢＩＡＳが速度目標値の修正から速度目標値の修正に切り替わっていく。
【０１９１】
このように速度変更装置３５及び速度目標値追従装置３９からなる運転点変更装置１４０を備えた可変速制御装置によれば、速度目標値を無視して速度を変更すると、有効電力が電力設定値からずれることから、有効電力制御器が速度目標値を変化させて速度禁止帯に接近させることがあるが、このような場合でも速度目標値は速度禁止帯に接近しないので、確実に禁止帯から離れた運転に移行できる。従って、素子にとって過酷な運転状態にあることを検出すると、速度指令値のみならず速度目標値も素子にとって楽な運転の値に変更されるので、より安定に運転を継続することができる。
【０１９２】
図１９は図１４の速度指令値修正手段３５２を有効電力設定値修正手段４０に置き換えた速度変更装置の構成例を示す回路図である。
【０１９３】
図１９において、有効電力設定値修正手段４０は有効電力偏移量演算器４０１と加算器４０２で構成される。
【０１９４】
上記有効電力偏移量演算器４０１は、ゲイン付きの一次遅れ演算器が用いられる。この有効電力偏移量演算器４０１は速度偏移量演算手段３５１の出力である速度偏移量ωＢＩＡＳが入力され、その出力信号４０ａを加算器４０２に与える。この加算器４０２は、有効電力設定値ＰＳと出力信号４０ａとを加算し、出力信号４０ｂが修正された有効電力設定値ＰＳ１として、有効電力制御器１０に出力する。
【０１９５】
このような構成の有効電力設定値修正装置４０において、有効電力偏移量演算器４０１は速度偏移量ωＢＩＡＳを有効電力偏移量に変換する。ゲインは速度変化と有効電力変化の比で決める。一次遅れの時定数は、有効電力設定値を変化させてから速度が変化する迄の遅れ時間から決める。
【０１９６】
このような構成の速度変更装置を備えた可変速制御装置によれば、素子にとって過酷な運転状態にあることを検出すると、有効電力設定値が修正され、有効電力制御の応答で速度目標値が変更されるので、原動機とのバランスを崩すことなく、素子にとって楽な運転に変更でき、より安定な運転継続が可能となる。
【０１９７】
図２０は図１３の運転点変更手段１４０を無効電流指令値修正手段４１に置き換えた構成例を示す回路図である。
【０１９８】
図２０において、無効電流指令値修正手段４１は切替スイッチ４１１により構成され、この切替スイッチ４１１には電圧制御器１１からの無効電流指令値１１ｂ（Ｉｄ＊）と修正無効電流設定値Ｉｄ０１が入力され、出力信号４１ｂを修正された無効電流指令値として周波数変換器７に出力するものである。
このような構成の無効電流指令値修正手段４１において、素子異常検出器２１の出力信号２１ｂがロジックレベル１で４１ｂ＝４１ａとなる。この状態では変換器の無効電流は修正無効電流設定値Ｉｄ０１に制御される。
【０１９９】
この修正無効電流設定値Ｉｄ０１は、零または無負荷定格励磁時の無効電流に選ばれる。この場合、Ｉｄ０１は通常の運転時の無効電流に比べて小さな値であるので、変換器電流は減少する。
【０２００】
このような構成の無効電流指令値修正手段４１を備えた可変速制御装置によれば、変換器を停止する必要はないが素子にとって過酷な運転状態にあることを検出すると、周波数変換器電流制御装置の無効分電流指令値が修正され、その結果変換器電流が減少するので、素子の温度上昇が抑制され、運転継続が可能となる。
【０２０１】
図２１は図１９に示す有効電力設定値修正手段４０に電圧設定値追従手段４２を追加した場合の構成例を示す回路図である。
【０２０２】
図２１において、電圧設定値追従手段４２は減算器４２１と切替スイッチ４２２で構成される。
【０２０３】
上記減算器４２１は無効電流修正手段３５から修正された無効電流指令値Ｉｄ＊と制御器１１２の出力１１ｂである無効電流目標値Ｉｄ０ ＊が入力され、出力４２ａを切替スイッチ４２２に出力する。また、切替スイッチ４２２は電圧制御器１１からの偏差信号１１ａと減算器４２１の出力信号４２ａの何れかを選択して、出力４２ｂを電圧制御器１１の制御器１１２への入力とする。
【０２０４】
このような構成の電圧設定値追従手段４２において、素子異常検出信号２１ｂがロジックレベル１の時に４２ｂ＝４２ａとなる。この状態では、制御器１１２は入力信号４２ａが零になるように無効電流目標値Ｉｄ０ ＊を修正する。
【０２０５】
従って、無効電流目標値Ｉｄ０ ＊も無効電流指令値が零になるように修正されることになる。
【０２０６】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、修正された無効分無効電流指令値に電圧制御器の出力が追従するので、電圧制御器が無効分電流指令値を増大するような胴さを防止することができる。従って、確実に無効分電流が減少するので、素子の温度上昇が抑制されて、安定に運転が継続できる。
【０２０７】
図２２は、図１４の速度指令値修正手段３５２を制御弁開度指令値修正手段４３に置き換えた構成例を示す回路図である。
【０２０８】
図２２において、制御弁開度指令値修正手段４３は、制御弁開度指令値偏移量演算器４３１と加算器４３２で構成される。制御弁開度指令値偏移量演算器４３１は、ゲイン付きの一次遅れ演算器が用いられる。制御弁開度指令値偏移量演算器４３１は速度偏移量演算手段３５１より出力される速度偏移量ωＢＩＡＳが入力され、出力４３ａを加算器４３２に出力する。加算器４３２は有効電力制御器１０からの制御弁開度目標値ＣＶ０ ＊と出力４３ａを加算し、出力４３ｂが修正された制御弁開度指令値として、原動機制御装置６に出力する。
【０２０９】
このような構成の制御弁開度指令修正手段４３において、制御弁開度指令値偏移量演算器４３１は速度偏移量ωＢＩＡＳを制御弁開度指令値偏移量に変換する。ゲインは速度変化と制御弁開度変化の比で決める。一次遅れの時定数は、制御弁開度指令値を変化させてから速度が変化する迄の遅れ時間から決める。
【０２１０】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、原動機制御弁開度指令値が修正されて原動機のトルクが減少し、これに伴って変換器電流が減少するので、素子の温度上昇が抑制され、運転の継続が可能となる。
【０２１１】
図２３は図１３の運転点変更手段１４０を制御状態変更手段４４で構成した回路図である。
【０２１２】
上記制御状態変更手段４４は第２の素子異常検出信号２１ｂが入力されると、周波数変換器電流制御装置７に制御状態の変更を指令するものである。
【０２１３】
このような構成の制御状態変更手段４４において、周波数変換器電流制御装置７の制御状態を決める設定値を変更することによって、運転点を変えることなく制御状態を変更して、素子にとって楽な運転状態に変る。
【０２１４】
このような構成の可変速制御装置によれば、変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出すると、周波数変換器は素子にとって楽な制御状態に変更されるので、素子の温度上昇が抑制され、変換器の運転を継続できる。
【０２１５】
図２４は、図２３における制御状態変更手段４４をパルス数低減手段４５で構成した回路図である。但し、本構成は変換器が自励式の変換器に限られる。
【０２１６】
上記パルス数低減手段４５は、素子異常検出信号２１ｂが入力されると、周波数変換器電流制御装置７に制御状態の変更を指令するものである。
【０２１７】
このような構成のパルス数低減手段４５において、周波数変換器４のスイッチング回数を低減するすることで、周波数変換器の素子の損失を低減できる。従って、運転点を変えることなく、素子にとって楽な運転状態となる
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器４のスイッチング回数を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２１８】
図２５は図２４におけるパルス数低減手段４５をキャリア周波数修正手段４６で構成した回路図である。
【０２１９】
上記キャリア周波数修正手段４６は、分周器４６１と切り替えスイッチ４６２と禁止帯滞留検出器４６３とアンド回路４６４とで構成される。
【０２２０】
上記分周器４６１は発信周波数ＯＳＣが入力され、出力信号４６ａを切替スイッチ４６２に出力する。禁止帯滞留検出器４６３は速度ωと系統周波数ｆＬが入力されて、出力信号４６ｂをアンド回路４６４に出力する。アンド回路４６４は素子異常検出信号２１ｂと出力信号４６ｂのアンド条件が成立すると切替スイッチ４６２を切り替えて、出力信号４６ｃが信号４６ｂとなるようにする。切替スイッチ４６２は出力４６ｃを修正された発信周波数として、周波数変換器７の三角波発生器７９に出力する。
【０２２１】
このような構成のキャリア周波数修正手段４６において、分周器４６１は発信周波数ＯＳＣを１／ｎに分周する。禁止帯滞留検出器４６３は
｜ω−ｆＬ｜＜ｆＢＮＤ
の場合に出力信号４６ｂをロジックレベル１とする。即ち、速度が禁止帯に滞留している時に出力信号４６ｂはロジックレベル１となる。従って、禁止帯滞留時に素子異常検出信号２１ｂが検出されると、三角波発生器７９への発信周波数は元の発信周波数ＯＳＣが１／ｎに修正される。この結果、素子のスイッチング周波数は１／ｎに低減する。分周比１／ｎは制御特性が悪くならない範囲で決める。
【０２２２】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数分周器で三角波発振器の周波数が低減さ、周波数変換器７のスイッチング回数が低減することによって、素子にとって楽な運転状態に変更されるので、素子の温度上昇が抑制され、周波数変換器の運転を継続できる。
【０２２３】
なお、禁止帯での運転時は変換器電流の周波数が小さいので、スイッチング回数を低減しても制御特性は悪化しない。
【０２２４】
図２６は図２４におけるパルス数低減手段４５を出力電圧修正手段４７で構成した回路図である。
【０２２５】
上記出力電圧修正手段４７は、周波数変換器７の電圧演算器７７から出力電圧信号ｖＩが入力されると、出力信号４７ａを修正した後の出力電圧信号として、三角波発生器７８に出力する。
【０２２６】
なお、本構成は自励式周波数変換器に対する効果が大きいので、自励式周波数変換器に適用した場合で説明する。
【０２２７】
このような構成の出力電圧修正手段４７において、自励式の周波数変換器は、出力電圧に応じてゲートパルスを発生しているので、実質上のゲートパルスが低減するように出力電圧を修正することにより、素子のスイッチング損失を低減できる。
【０２２８】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器７のスイッチング損失を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２２９】
図２７は、図２６における出力修正手段４７の具体例を示す回路構成図である。
【０２３０】
図２６において、出力電圧修正手段４８は禁止帯滞留検出器４８１と不感帯４８２で構成される。
【０２３１】
上記禁止帯滞留検出器４８１は、図２５の禁止帯滞留検出器４６３と同様であるので説明は省略する。不感帯４８２は、周波数変換器７の出力電圧演算器７７から出力電圧信号ｖＩが入力され、出力信号４８ａを修正後の出力電圧信号として、三角波発生器７８に出力するものである。
【０２３２】
なお、本方式は三角波比較のＰＷＭ方式に有効である。
【０２３３】
このような構成の禁止帯滞留検出器４８１と出力電圧信号ｖＩが不感帯幅以下になると、三角波発生器７８に出力する修正後の出力電圧信号は零となり、ゲートパルスは発生しなくなる。なお、不感帯幅は、最小パルス幅に対応した値とする。
【０２３４】
自励式周波数変換器に用いられている三角波比較によるＰＷＭゲートパルス発生方式では、素子の制約から規定値以下の狭いパルスは発生できず、必ず規定値以上の幅のゲートパルスを出力する必要がある。
【０２３５】
ところで、周波数変換器電流制御装置７の出力電圧は出力周波数に比例する割合が高いので、禁止帯近傍では出力電圧信号は小さくなる。この場合でも、最小幅以上のパルスを出し続けることになり、制御上は不要なパルスのためにスイッチング損失を増やしている傾向にある。
【０２３６】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、制御上不要スイッチングを無くすることができるので、制御特性を損なうことなく素子の損失を低減できる。従って、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２３７】
図２８は、図２６における出力電圧修正手段の具体例を示す回路構成図である。
【０２３８】
図２８において、出力電圧修正手段４９は、絶対値検出器４９１−Ｒ〜４９１−Ｔと最大相検出器４９２と偏移量検出器４９３と加算器４９４−Ｒ〜４９４−Ｔで構成される。
【０２３９】
上記絶対値検出器４９１−Ｒ〜４９１−Ｔは変換器の瞬時値電流ｉ−Ｒ〜ｉ−Ｔが入力され、出力４９ａ−Ｒ〜４９ａ−Ｔを最大相検出器４９２に出力するものである。また、偏移量検出器４９３は出力電圧ｖＩ−Ｒ〜ｖＩ−Ｔと信号４９ｂが入力され、出力信号４９ｃを加算器４９４−Ｒ〜４９４−Ｔに出力するものである。さらに、加算器４９４−Ｒ〜４９４−ＴはｖＩ−Ｒ〜ｖＩ−Ｔと変位量検出器４９３の出力４９ｃとを加算し、出力４９−Ｒ〜４９−Ｔを修正された出力電圧として、周波数変換器電流制御装置７のゲートパルス発生器７９に出力するものである。
【０２４０】
このような構成の出力電圧修正手段４９において、変換器のＲ相電流の絶対値４９ａ−Ｒが最大の場合で説明する。４９ａ−Ｒが最大であるので、４９ｂ−Ｒがロジックレベル１となる。偏移量検出器４９３は４９ｂ−Ｒがロジックレベル１であることから出力電圧ｖＩ−Ｒを偏移量出力４９ｃ＝ｖＩ−Ｒとする。
【０２４１】
以上はＲ相電流が最大として説明したが、４９ｃは電流の絶対値が最大の相の出力電圧信号となる。従って、電流の絶対値が最大の相の修正された出力電圧は零となる。
【０２４２】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、電流が最大で最も過酷な状態にある相の出力電圧が零になり、その相のスイッチング損失が低減され、変換器電流は線間電圧で制御されるので、全相に同一の偏移量を与えるても、電流制御上は影響ない。従って、制御特性を損なうことなく最過酷な素子の損失を低減でき、素子にとって楽な運転状態に変更できる。
【０２４３】
なお、本手段は図２７の構成と併用することにより、より一層その効果を高めることができる。
【０２４４】
図２９は、図２３における制御状態変更手段４４を直流リンク電圧修正手段５０で構成した回路図である。但し、本構成は周波数変換器が自励式の変換器に限られる。
【０２４５】
上記リンク電圧修正手段５０は、素子異常検出信号が入力され、周波数変換器電流制御装置７にリンク電圧変更を指令するものである。
【０２４６】
自励式周波数変換器では、コンバータとインバータとが直流リンクコンデンサを介して接続されており、コンバータが直流リンク電圧を制御し、インバータが周波数変換器の出力電圧を制御している。直流リンク電圧修正手段５０は、素子異常検出信号２１ｂにより、予め設定された偏移量にもとずいて、コンバータ制御に用いられる電圧設定値を高めることができる。これにより、リンク電圧は高くなり、決められた有効電力，無効電力を実現する変換器電流が減少する。
【０２４７】
このような構成の可変速制御装置によれば、周波数変換器を直ちに停止する必要はないが、素子にとって過酷な運転状態にあることを検出した場合には、周波数変換器７の直流リンク電圧が高くなり、そのため同一の運転状態（有効電力、無効電力）を小さな変換器電流で実現できる。従って、電流を低減することによって、素子にとって楽な運転状態に変更されるので、素子を損傷することなく運転を継続できる。
【０２４８】
図３０は本発明による可変速制御装置の第３の実施の形態を示す回路構成図で、図６２と同一構成部には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【０２４９】
第３の実施の形態では、図３０に示すように図６２における速度禁止帯制御器９に代えて速度禁止帯回避制御器５１を設けるようにしたものである。
【０２５０】
図３１はこの速度禁止帯回避制御器５１の第１の具体例を示す回路構成図である。
【０２５１】
図３１において、速度禁止帯回避制御器５１は、速度禁止帯検出手段５１１と速度目標値修正手段５１２と速度指令値修正手段５１３とで構成される。
【０２５２】
上記速度禁止帯検出手段５１１は、系統周波数ｆＬが入力されると、禁止帯上限速度ωＵと禁止帯下限速度ωＬを速度目標値修正手段５１２に出力するものである。また、速度目標値修正手段５１２は、速度目標値ω０ ＊とωＵ，ωＬが入力されると、修正された速度目標値ω１ ＊を速度指令値修正手段５１３に出力するものである。さらに、速度指令値修正手段５１３は、出力５１ａを速度指令値ω＊として速度制御器８に出力するものである。
【０２５３】
このような構成の速度禁止帯回避制御器５１において、禁止帯上限速度ωＵと禁止帯下限速度ωＬは、各々（４）式で求められる。従って、図３２の破線に示されるように、系統周波数が変化した場合はωＬ，ωＵともに変化する。なお、従来は一点鎖線で示されるように系統周波数が変化しても一定であった。
【０２５４】
また、速度目標値修正手段５１２は、速度目標値ω０ ＊がωＬとωＵの間の値になっても、その間の値は取らないように修正して、修正された速度目標値ω１ ＊を求める。
【０２５５】
さらに、速度指令値修正手段５１３は修正された速度目標値ω１ ＊が急変しても、巻線形誘導機の速度が制御出来る速度変化率に抑えるようにしている。
【０２５６】
このような構成の可変速制御装置によれば、禁止帯上限速度ωＵと禁止帯下限速度ωＬを系統周波数から決めている点が従来の速度禁止帯回避制御と異り、系統周波数が変動すると速度禁止帯も変化する。
【０２５７】
従って、系統周波数が変動しても、すべり周波数即ち変換器の周波数は禁帯内に入ることはないので、素子にとって過酷な運転になることはない。しかも、速度指令値が急変することはないので、急激な有効電力の変動もなく系統に悪影響を及ぼさない。
【０２５８】
図３３は図３０に示す速度禁止帯回避制御器の第２の具体例を示す構成図である。
【０２５９】
図３３において、速度禁止帯回避制御器５２は、減算器５２１、加算器５２２、ヒステリシス関数器５２３および変化率制限器５２４とで構成される。
【０２６０】
上記減算器５２１と加算器５２２は、系統周波数と禁止帯幅ｆＢＮＤとが入力され、禁止帯下限速度ωＬと禁止帯上限速度ωＵをヒステリシス関数器５２３に出力する。ヒステリシス関数器５２３は速度目標値ω０ ＊とωＵ，ωＬが入力されると、修正された速度目標値ω１ ＊を変化率制限器５２４に出力するものである。変化率制限器５２４は出力５２ａを速度指令値ω＊として、速度制御器８に出力するものである。
【０２６１】
このような構成の速度禁止帯回避制御器５２において、ヒステリシス関数器５２３と変化率制限器５２４の作用は図６４と同様であるので、説明は省略する。
ヒステリシス関数器５２３の飛び上がり点と飛び下がり点が周波数変動で変化する点が、図６５と異なる。
【０２６２】
図３４は速度目標値ω０ ＊が一定の変化率で上昇中に系統周波数が変化した場合の動作を示している。図３２では、ω０ ＊を実線で、ωＵとωＬを点線で、ω１ ＊を一点鎖線で、ω＊を破線で示している。
【０２６３】
図３４に示すように、ω０ ＊がωＬに到達するタイミングｔ４と、ω０ ＊がωＵを越えるタイミングｔ５の間は、ω１ ＊はωＬと同一になる。タイミングｔ５でω１ ＊はステップ状に変化して、ω０ ＊に等しくなる。系統周波数やω０ ＊の変化は緩やかなので、タイミングｔ５迄は速度指令値ω＊はω１ ＊とほぼ等しい。タイミングｔ５でω１ ＊はステップ状に変化するが，ω＊は破線のように予め決められた変化率で変化する。
【０２６４】
このような構成の可変速制御装置によれば、図３４に示すように速度指令値ω＊が速度禁止帯に入っている時間は短時間に限られる。従来は、系統周波数が変動すると禁止帯に止まる時間が長くなる恐れがあったが、図３４に示すように、速度指令値ω＊が禁止帯に止まっている時間は（ｔ６−ｔ５）の短時間に限られる。
【０２６５】
従って、系統周波数が変動しても、すべり周波数即ち変換器の周波数は禁帯内に入ることはないので、素子にとって過酷な運転になることない。しかも、速度指令値が急変することはないので、急激な有効電力の変動もなく系統に悪影響を及ぼさない。
【０２６６】
図３５は、図３０の速度禁止帯回避制御器５１に比例制御器５３を追加した構成を示す回路図である。但し、有効電力制御器１０の制御器１０６は積分制御器と比例制御活殺器で構成され、入力は制御偏差１０ｅを共用しているが、積分制御用の制御偏差１０ｅＩと比例制御用の制御偏差１０ｅＰが分離されているものである。
【０２６７】
上記比例制御活殺器５３は、比較器５３１とアナログスイッチ５３２で構成される。比較器５３１はヒステリシス関数器５２３の入力ω０ ＊と出力ω１ ＊が入力され、比較結果でアナログスイッチ５３２をオンするものである。アナログスイッチ５３２は有効電力制御器１０の制御器１０６に含まれる比例制御用の制御偏差１０ｅＰを活殺する。
【０２６８】
このような構成の比例制御器５３において、速度目標値ω０ ＊が速度禁止帯に入っているとω０ ＊とω１ ＊に差があるので、比較器５３１はアナログスイッチ５３２をオフさせる。従って、比例制御用の制御偏差１０ｅＰは０となり、制御器１０６は積分制御のみとなる。
【０２６９】
また、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、速度目標値ω０ ＊がヒステリシス幅を越えて変化することがある。この場合は、ω１ ＊がωＬとωＵの値を交互に繰り返すことになり，速度指令値ω＊が速度禁止帯の中に滞留する恐れがある。
【０２７０】
このような構成の可変速制御装置によれば、制御偏差１０ｅの変動があっても、制御偏差１０ｅの積分値でω０ ＊が変化するので、ω＊が速度禁止帯を越える前にω０ ＊が逆の方向へ変化することは防止できる。これにより、禁止帯内での運転が回避でき、素子にとって過酷な運転は避けられる。
【０２７１】
図３６は図３０における速度禁止帯回避制御器５１に禁止帯通過待ち手段５４を追加した構成を示す回路図である。
【０２７２】
図３６において、禁止帯通過待ち手段５４は高値選択器５４１、低値選択器５４２、比較器５４３，５４４、オフディレイタイマ５４５およびアナログスイッチ５４６，５４７，５４８，５４９とで構成される。
【０２７３】
上記高値選択器５４１は、修正された速度目標値ω１ ＊と禁止帯上限速度ωＵとが入力されると、オン、オフ指令５４ａをアナログスイッチ５４６に出力するものである。低値選択器５４２はω１ ＊と禁止帯下限速度ωＬとが入力されると、出力信号５４ｂをアナログスイッチ５４７に出力するものである。比較器５４３はω１ ＊と系統周波数ｆＬとが入力されると、アナログスイッチ５４６，５４７を切換えるものである。比較器５４４はω１ ＊と速度目標値ω０ ＊とが入力されると、出力信号５４ｄをオフディレイタイマ５４５に出力するものである。オフディレイタイマ５４５はアナログスイッチ５４８，５４９を切換えるものである。アナログスイッチ５４９はω１＊が入力され、またアナログスイッチ５４６，５４７，５４８，５４９を介して信号５４ａ、５４ｂ，ω１ ＊の何れかが選択されると信号５４ｅとなり、この信号５４ｅは第２の修正された速度目標値ω２ ＊として速度指令値修正手段５１３に入力される。
【０２７４】
このような構成の禁止帯通過待ち手段５４において、高値選択器５４１は修正された速度目標値ω１ ＊と禁止帯上限速度ωＵから高い方の値を選択して出力５４ａとする。低値選択器５４２は修正された速度目標値ω１ ＊と禁止帯下限速度ωＬから低い方の値を選択して出力５４ｂとする。比較器５４３は速度指令値ω＊が系統周波数以上時アナログスイッチ５４６をオンし、系統周波数以下の時アナログスイッチ５４７をオンする。比較器５４４はω０ ＊とω１ ＊とが等しい時出力５４ｄがロジックレベル１となる。オフディレイタイマ５４５は出力５４ｄがロジックレベル１でアナログスイッチ５４８をオンし、出力５４ｄがロジックレベル０になって規定時間経過後にアナログスイッチ５４９をオンする。
【０２７５】
次に図３４を用いて禁止帯通過待ち手段５４の作用を説明する。
【０２７６】
速度目標値ω０ ＊が速度禁止帯に入った後は、ω０ ＊が系統周波数ｆＬを越えるタイミングｔ０までは、
（ａ）：ω２ ＊＝ω１ ＊，ω１ ＊＝ωＬ，５４ｃ＝５４ｂ，５４ａ＝ωＵ，５４ｂ＝ωＬ
となっている。タイミングｔ０から速度目標値ω０ ＊が禁止帯上限速度ωＵに達するタイミングｔ１までは、
（ｂ）：ω２ ＊＝ω１ ＊，ω１ ＊＝ωＬ，５４ｃ＝５４ａ，５４ａ＝ωＵ，５４ｂ＝ωＬ，
となる。タイミングｔ１で速度目標値ω０ ＊が禁止帯上限速度ωＵを越えると、
（ｃ）：ω２ ＊＝５４ｃ，５４ｃ＝５４ａ，５４ａ＝ω１ ＊，ω１ ＊＝ω０ ＊，５４ｂ＝ωＬ，
となる。その後はオフディレイタイマ５４５が復帰するタイミングｔ２の前に速度目標値ω０ ＊が禁止帯下限速度ωＬ以下となっても、
（ｄ）：ω２ ＊＝５４ｃ，５４ｃ＝５４ａ，５４ａ＝ωＵ，５４ｂ＝ω１ ＊，ω１ ＊＝ωＬ
となり、ω２ ＊はωＵに止まる。タイミングｔ２以降で速度目標値ω０ ＊が速度禁止帯外に出た後は通常の動作に戻る。
【０２７７】
以上説明したように、修正された速度目標値が速度禁止帯を通過した後は、規定時間を経過した後でないと、修正された速度目標値は禁止帯を通過することはない。
【０２７８】
図３５において、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、速度目標値ω０ ＊が禁止帯幅を越えて変化することがある。この場合は、ω１ ＊がωＬとωＵの値を交互に繰り返すことになり、速度指令値ω＊が速度禁止帯の中に滞留する恐れがある。
【０２７９】
このような構成の可変速制御装置によれば、速度指令値ω＊が速度禁止帯を通過した後は、必ずタイマ設定時間以上は禁止帯外に止まる。従って、禁止帯通過頻度が押さえられるので、素子にとって過酷な運転は避けられる。
【０２８０】
図３７は、図３１における速度禁止帯回避制御器５１に禁止帯滞留検出器（比較器）５５１とゲートパルス数低減手段４５とからなるゲートパルス数低減手段５５を追加した構成を示す回路図である。
【０２８１】
上記禁止帯滞留検出器５５１には速度目標値ω０ ＊と修正された速度目標値ω１ ＊とを入力する。ゲートパルス数低減手段４５は図２４と同一である。
【０２８２】
このような構成のゲートパルス数低減手段５５において、速度禁止帯通過中は比較器５５１がロジックレベル１となり、ゲートパルス数低減手段４５を起動して、周波数変換器電流制御装置７のゲートパルスは低減される。
【０２８３】
このような構成の可変速制御装置によれば、速度禁止帯通過時のゲートパルスは低減される。速度禁止帯とすべり周波数禁止帯が一致しているので、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２８４】
図３８は、図３７におけるゲートパルス数低減手段４５を電流振幅修正手段５６２に置き換えた構成を示す回路図である。
【０２８５】
上記電流振幅修正手段５６２は、電流振幅を決めている各種設定値を変更するものである。
【０２８６】
このような構成のゲートパルス数低減手段５６によれば、禁止帯通過中は比較器５５１がロジックレベル１となり、電流振幅修正手段５６２を起動して、周波数変換器４の電流は修正される。但し、禁止帯通過時間を延ばすことなく素子の損失を低減するように、変換器電流の振幅を修正する。
【０２８７】
このような構成の可変速制御装置によれば、禁止帯通過時は素子の損失を低減するように変換器電流が修正される。しかも、禁止帯通過時間を延ばすことはないので、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２８８】
図３９は、図３８における電流振幅修正手段５６２を無効電流指令値修正手段５７で構成した回路図であり、図２０と同様な構成となる。
【０２８９】
このような構成の無効電流指令値修正手段５７において、速度禁止帯通過中は比較器５５１の出力信号がロジックレベル１となり、無効電流指令値修正手段５７１を起動して、周波数変換器電流制御装置７の無効電流指令値は予め決められた無効電流設定値Ｉｄ０２に低減される。無効電流設定値Ｉｄ０２は速度禁止帯通過時に要求される最少の値とする。
【０２９０】
このような構成の可変速制御装置によれば、禁止帯通過時には周波数変換器電流制御装置７の無効電流指令値は低減されるので、素子に流れる電流は低減される。しかも、無効電流を低減しても速度制御には影響しないので、禁止帯通過時間を延ばすことはない。従って、禁止帯通過時に素子にとって過酷な状態に陥ることはない。
【０２９１】
図４０は、図３８に於ける電流振幅修正手段５６２の具体例を示す有効分電流修正手段５８の回路構成図である。
【０２９２】
上記有効分電流修正手段５８は、比較器５８１、アナログスイッチ５８２，５８３および加算器５８４とで構成される。
【０２９３】
上記比較器５８１は、速度禁止帯回避制御器５１からの速度指令値ω＊と、周波数検出器１６からの系統周波数ｆＬが入力される。アナログスイッチ５８２，５８３は比較器５８１からの切替指令によりオン、オフするもので、アナログスイッチ５８２がオンの時に加算器５８４に入力される信号５８ａは増バイアス設定値Ｉｑ＋となり、アナログスイッチ３６３がオンの時に加算器５８４に入力される信号５８ａは減バイアス設定値Ｉｑーとなる。この加算器５８４には、信号５８ａと速度制御器８からの有効分電流指令値Ｉｑ＊とが入力され、出力５８ｂが修正された有効分電流指令値として周波数変換器電流制御器７に出力する。
【０２９４】
このような構成の有効分電流修正手段５８において、周波数変換器が自励式であり、すべり周波数が正の時周波数変換器は回生運転、すべり周波数が負の時周波数変換器は力行運転である場合を例にしてその作用を説明する。
【０２９５】
比較器５８１は、ω＊＞ｆＬ、即ちすべり周波数が正でアナログスイッチ３６２をオンし、ω＊≦ｆＬ、即ちすべり周波数が負でアナログスイッチ３６３をオンさせる。従って、回生運転時には増バイアス設定値Ｉｑ＋分有効分電流指令値が増加する。また、力行運転時には減バイアス設定値Ｉｑー分有効分電流指令値が減少する。従って、禁止帯通過所要時間は上記修正をしない場合とほぼ同じである。
【０２９６】
図４１は、Ｒ相の電流が流れる経路を示している。即ち、有効分電流が周波数変換器から巻線形誘導機の方向に流れるタイミングでは、ＧＴＯ―ＵかダイオードＤ−Ｘの何れかに電流が流れる。そして、ＧＴＯ−Ｕの通電時間とダイオードＤ−Ｘの通電時間の差が出力電圧に比例する。従って、出力電圧が正、即ち力行運転時はＧＴＯ−Ｕの通電時間が長くなり、出力電圧が負即ち回生運転時はＧＴＯ−Ｕの通電時間が短くなる。同様に有効分電流の向きが逆の場合に、力行運転時はＧＴＯ−Ｘの通電時間が長くなり、回生運転時はＧＴＯ−Ｘの通電時間が短くなる。いずれにしても力行運転時にＧＴＯは素子の損失が大きくなる。
【０２９７】
従って、素子の損失が大きくなる力行運転時には有効分電流は減少して損失を抑制できる。しかも、禁止帯通過所要時間は上記修正をしない場合とほぼ同じである。
【０２９８】
このような構成の可変速制御装置によれば、禁止帯通過時に素子の損失を低減できるので、素子にとって楽な制御状態で禁止帯を通過できる。しかも、禁止帯通過所要時間は延びることはない。
【０２９９】
図４２は、図３８における電流振幅修正手段５６２を禁止帯通過タイミング制御器５９で構成した回路図である。
【０３００】
図４２において、禁止帯通過タイミング制御器５９は比較器５９１，５９２、位相検出器５９３、関数発生器５９４，５９５、アンド回路５９６，５９７、増方向阻止器５９８および減方向阻止器５９９で構成される。
【０３０１】
上記比較器５９１，５９２には速度目標値ω０ ＊を入力し、出力５９ａ，５９ｂをアンド回路５９６，５９７に出力する。位相検出器５９３は変換器電流の瞬時値ｉＩ−Ｒ，ｉＩ−Ｓ，ｉＩ−Ｔが入力されると、出力信号θを関数発生器５９４，５９５に出力するものである。関数発生器５９４，５９５は出力信号５９ｃ，５９ｄをアンド回路５９６，５９７に出力する。増方向阻止器５９８と減方向阻止器５９９は有効電力制御器器１０の制御偏差１０ｅが入力されると、その出力信号を制御器１０６に出力するものである。但し、アンド回路５９６，５９７の出力信号５９ｅ，５９ｆがロジックレベル１の時に各々増方向阻止、減方向阻止手段が働く。
【０３０２】
このような構成の禁止帯通過タイミング制御器において、比較器５９１は速度目標値ω０ ＊がωＵ−ΔωからωＵの間にある場合にロジックレベル１となり、比較器５９２は速度目標値ω０ ＊がωＬからωＬ＋Δωの間にある場合にロジックレベル１となる。また、位相検出器５９３は三相の電流からＲ相を基準とした電流ベクトルの位相θを求める。関数発生器５９４はθがθ１からθ２、または１２０°＋θ１から１２０°＋θ２または２４０°＋θ１から２４０°＋θ２の間ロジックレベル１となる。同様に関数発生器５９５はθが−θ１から−θ２、または−（１２０°＋θ１）から−（１２０°＋θ２）、または−（２４０°＋θ１）から−（２４０°＋θ２）の間ロジックレベル１となる。但し、θ１からθ２の間は禁止帯通過開始が好ましくない位相である。
【０３０３】
アンド回路５９６の出力信号５９ｅがロジックレベル１の時には、増方向阻止手段が活き、アンド回路５９７の出力信号５９ｆがロジックレベル１の時には減方向阻止手段が働く。即ち
５９ｅ＝１，１０ｅ＞０では５９ｇ＝０
５９ｅ＝１，１０ｅ≦０では５９ｇ＝１０ｅ
５９ｆ＝１，１０ｅ≧０では５９ｇ＝１０ｅ
５９ｆ＝１，１０ｅ＜０では５９ｇ＝０
５９ｅ＝０，５９ｆ−０では５９ｇ＝１０ｅ
となる。
【０３０４】
次に、速度目標値ω０ ＊が昇速方向、即ち１０ｅ正で禁止帯を通過する場合を説明する。ω０ ＊がωＵ−Δω迄は出力信号５９ａ，５９ｅがロジックレベル０であるので、ω０ ＊は通常通リ上昇するが、ωＵ−Δωに到達した時、禁止帯通過開始に好ましくない位相である場合は５９ｅがロジックレベル１となり、ω０ ＊はωＵ−Δωで止まる。変換器電流の位相が進んで５９ｃがロジックレベル０に戻ると、出力信号５９ｅは復帰して、ω０ ＊は上昇してωＵに至る。そこで、修正された電流目標値ω１ ＊がωＵとなり、電流指令値ω＊は上昇開始する。
【０３０５】
以上述べたように、禁止帯を通過する際は、通過開始、即ちω＊が上昇開始する時の電流ベクトルの位相が好ましい値に制御される。
【０３０６】
このような構成の禁止帯通過タイミング制御器５９において、禁止帯通過時の変化率を一定にして、禁止帯下限速度通過時の位相θをパラメータとして、禁止帯を通過した時のＲ相の電流の一例を示すと図４３のようになる。但し、タイミングｔ１，ｔ２は速度目標値が禁止帯下限速度，禁止帯上限速度を通過したタイミングである。禁止帯下限速度通過時の位相によって、禁止帯通過中の電流波形が異なることが分かる。Ｒ相の正側電流を流す素子からみると、θＩが−３０°から大きくなるに従って通電面積が大きくなることがわかる。以上から、禁止帯通過開始時の電流べクトルの位相を適切に選ぶと禁止帯通過中の電流面積を小さくできることがわかる。
【０３０７】
このような構成の可変速制御装置によれば、禁止帯通過開始時の電流の位相を適切に選ぶことで、禁止帯通過中の電流面積を小さくできる。従って、禁止帯通過時の変換器電流が低減されるので、素子に流れる電流は低減され、禁止帯通過時に素子にとって過酷な状態に陥ることを避けられる。
【０３０８】
図４４は図３８における電流振幅修正手段５６２をタップ上げ指令演算器６０で構成した回路図である。
【０３０９】
上記タップ上げ指令演算器６０は、禁止帯検出信号５６ａを入力し、タップ上げ指令値６０ａを図示していない主変圧器タップ制御器に出力する。
【０３１０】
このような構成において、禁止帯通過中は比較器５６１がロジックレベル１となり、タップ上げ指令演算器６０により、主変圧器タップ制御器を介して主変圧器のタップを上げる。
【０３１１】
このような構成の可変速制御装置によれば、禁止帯通過に先だって主変圧器のタップが上がり、周波数変換器７の電流は低減される。従って、禁止帯通過時に、素子にとって楽な状態となる。
【０３１２】
図４５は図３８における電流振幅修正手段５６２を自励式周波数変換器の直流リンク電圧修正手段６１で構成した回路図である。
【０３１３】
このような構成において、速度目標値が速度禁止帯に入るとコンバータ制御により直流リンク電圧設定値を高める。速度指令値は速度目標値が速度禁止帯を通過完了後に速度禁止帯を通過するので、この時はコンバータによる直流リンク電圧を高める制御は完了している。このため、同一の有効電力であっても、巻線形誘導機の一次電流は小さくなる。これに伴い変換器電流も小さくなる。
【０３１４】
従って、禁止帯通過時の素子の損失が軽減され、素子にとって過酷な運転状態に陥ることは避けられる。しかも、禁止帯通過所要時間を変えることなく実現できる効果もある。
【０３１５】
図４６は、図３８における電流振幅修正手段５６２を原動機トルク修正手段６２に置き換えた回路構成図である。
【０３１６】
上記原動機トルク修正手段６２は、比較器６２１と切換えスイッチ６２２，６２３で構成される。
【０３１７】
上記切換えスイッチ６２２は、比較器６２１で切換えられ、切換えスイッチ６２３は禁止帯検出信号５６ａによって切換えられる。切換えスイッチ６２２の入力信号６２ｂは、禁止帯を昇速方向で通過する時に変換器電流にとって楽になる原動機トルクを得る制御弁の開度指令値である。また、この入力信号６２ｂは禁止帯を降速方向で通過する時に変換器電流にとって楽になる原動機トルクを得る制御弁の開度指令値である。
【０３１８】
このような構成の原動機トルク修正手段６２において、比較器６２１は、速度目標値ω０ ＊が基準同期速度以下で切換えスイッチ６２２の出力信号６２ｃとして６２ａを選択し、基準同期速度以上で６２ｂを選択する。禁止帯通過に先だって、禁止帯検出信号５６ａにより、切換えスイッチ６２３は６２ｃが選択される。これにより原動機トルクは減少し、その結果変換器電流も減少する。
【０３１９】
このような構成の可変速制御装置によれば、禁止帯通過に先だって、周波数変換器７の電流は低減される。従って、禁止帯通過時の素子の損失が軽減され、素子にとって過酷な運転状態に陥ることが避けられ、しかも禁止帯通過所要時間を変えずに実現できる効果もある。
【０３２０】
図４７は、図３１に示す速度禁止帯回避制御器５１に変動抑制器６３を追加した回路構成図である。
【０３２１】
図４７において、変動抑制器６３は比較器６３１と変動分除去手段６３２で構成したものである。
【０３２２】
上記比較器４３１は、有効電力制御器１０からのω０ ＊と速度禁止帯回避制御器５１からの速度指令値ω＊が入力されると、変動分除去手段６３２を介して有効電力制御器１１に変動分の除去信号を出力するものである。
【０３２３】
このような構成の変動抑制器６３において、比較器６３１の出力信号６３ａは禁止帯回避制御中にロジックレベル１となる。変動分活除去能６３２は出力信号６３ａがロジックレベル１の時、有効電力制御器１１の変動分を除去する。
【０３２４】
このような構成の可変速制御装置によれば、速度目標値が速度禁止帯に入ると、速度目標値の変動分が抑制されるため、速度目標値が速度禁止帯を通過する頻度が抑制され、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることが避けられる。
【０３２５】
図４８は図４７における変動抑制器６３をアナログスイッチ６４で構成した第１の例を示す回路図である。
【０３２６】
図４８において、有効電力制御器１０内の調定率演算器１０２の出力１０ｂをアナログスイッチ６４を介して加算器１０１に入力するようにしたものである。
【０３２７】
このような構成において、速度目標値が速度禁止帯に入ると禁止帯滞留検出器５５１からの切替指令５６ａによりアナログスイッチ６４が開放してガバナーフリー制御成分がロックされ、ガバナーフリー制御成分による速度目標値の変動分が抑制されるので、速度目標値が速度禁止帯を通過する頻度が抑制される。
【０３２８】
従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることを避けることができる。
【０３２９】
図４９は、図４７における変動抑制器６３をアナログスイッチ６４で構成した第２の例を示す回路図である。
【０３３０】
図４９において、有効電力制御器１０内の制限器１０３の出力１０ｃを加算器１０１に入力するようにしたものである。
【０３３１】
このような構成において、速度目標値が速度禁止帯に入ると禁止帯滞留検出器５５１からの切替指令５６ａによりアナログスイッチ６４が開放してＡＦＣ制御成分がロックされ、ＡＦＣ制御成分による速度目標値の変動分が抑制される。
【０３３２】
従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることを避けることができる。
【０３３３】
図５０は図４７における変動抑制器６３をローパスフィルタ６６１、比較器６６２および切換えスイッチ６６３で構成した回路図である。
【０３３４】
上記ローパスフィルタ６６１は、有効電力制御器１０からのω０ ＊が入力されると速度度目標値の速い変動成分を抑制するものである。また、比較器６６２は有効電力制御器１０からのω０ ＊と速度禁止帯回避制御器５１からのω＊が入力され、禁止帯回避制御中は切換えスイッチ６６３がローパスフィルタ６６１の出力を選択して、速度制御器８に入力するものである。
【０３３５】
このような構成の可変速制御装置によれば、速度目標値が速度禁止帯に入るとローパスフィルタにより速度目標値に含まれる速い変動成分が抑制されるので、速度目標値が速度禁止帯を通過する頻度が抑制される。従って、素子にとって過酷な運転状態である禁止帯通過の頻度が抑制されるので、素子にとって過酷な運転状態に陥ることが避けられる。
【０３３６】
図５１は本発明による可変速制御装置の第４の実施の形態を示す回路構成図で、図６２と同一構成部には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。
【０３３７】
第４の実施の形態では、図５１に示すように図６２における速度禁止帯制御器９と速度制御器８を各々すべり周波数禁止帯回避制御器６７とすべり周波数制御器１８に置き換えたものである。
【０３３８】
図５２はすべり周波数禁止帯回避制御器６７とすべり周波数制御器１８の具体例を示す回路構成図である。
【０３３９】
図５２において、すべり周波数禁止帯回避制御器６７は、すべり周波数目標値演算器６７１、すべり周波数目標値修正手段６７２およびすべり周波数指令値演算器６７３とで構成される。
【０３４０】
上記すべり周波数目標値演算器６７１は、速度目標値値ω０ ＊が入力されると、出力信号Ｓ０ ＊をすべり周波数目標値修正手段６７２に出力する。すべり周波数目標値修正手段６７２の出力信号Ｓ１ ＊は、すべり周波数指令値演算器６７３を介してすべり周波数指令値Ｓ＊として、すべり周波数制御器１８に出力される。
【０３４１】
また、すべり周波数制御器１８は、すべり周波数検出手段１８１と減算器１８２と制御器１８３で構成される。
【０３４２】
すべり周波数検出手段１８１は、速度、系統周波数、周波数変換器電流制御内の位相基準等からすべりＳを検出するが、本構成においては検出方法に依存しない。減算器１８２はＳ＊とＳが入力されると、出力信号１８ａを制御器１８３に出力するものである。
【０３４３】
このような構成の可変速制御装置において、すべり周波数目標値演算器６７の各信号Ｓ０ ＊，Ｓ１ ＊，Ｓ＊は各々すべり周波数目標値、修正されたすべり目標値、すべり周波数指令値の意味を持つ。修正されたすべり目標値Ｓ１ ＊はすべり周波数禁止帯内に入らないように決められる。
【０３４４】
但し、すべり周波数禁止帯は禁止幅ｆＢＮＤから決まり，系統周波数の影響は受けない。−ｆＢＮＤからｆＢＮＤの間が禁止帯となる。修正されたすべり目標値Ｓ１ ＊に従って、すべり周波数指令値Ｓ＊、すべり周波数Ｓが制御されるので、すべり周波数Ｓもすべり周波数禁止帯に入ることはない。すべり周波数Ｓは周波数変換器４の周波数そのものであるので、素子に過酷となる−ｆＢＮＤからｆＢＮＤの間の低周波数での運転は避けられる。
【０３４５】
このような構成の可変速制御装置によれば、従来は系統周波数が変動すると、禁止帯に止まる時間が長くなる恐れがあったが、すべり周波数指令値Ｓ＊がすべり周波数禁止帯に止まっている時間は短時間に限られる。また、有効電力制御のマイナループがすべり周波数制御であるので、直接すべり周波数を制御でき、すべり周波数禁止帯回避制御が系統周波数の変動の影響を受けない。従って、素子にとって過酷な運転状態である低周波数での運転が確実に避けられる。
【０３４６】
図５３は図５１のすべり周波数禁止帯回避制御器の具体例を示す回路構成図である。
【０３４７】
図５３において、すべり周波数禁止帯回避制御器６８は、減算器６８１とヒステリシス関数器６８２と変化率制限器６８３とで構成される。
【０３４８】
上記減算器６８１は、速度目標値ω０ ＊と系統周波数が入力されると、その出力６８ａをすべり周波数目標値Ｓ０ ＊としてヒステリシス関数器６８２に出力する。ヒステリシス関数器６８２は出力６８ｂを修正されたすべり周波数目標値Ｓ１ ＊として変化率制限器６８３に出力する。変化率制限器６８３は出力６８ｃをすべり周波数指令値Ｓ＊として、すべり周波数制御器１８に出力する。
【０３４９】
ヒステリシス関数器６８２の飛び上り点と飛び下がり点が禁止帯幅ｆＢＮＤから決まるｆＢＮＤ，−ｆＢＮＤになる。他は図３３と同様である。
【０３５０】
上記構成の可変速制御装置によれば、ヒステリシス関数によってすべり周波数目標値がすべり周波数禁止帯に入らないように修正され、この修正されたすべり周波数目標値からすべり周波数指令値が決まり、すべり周波数が禁止帯に滞留せずに短時間で通過するので、図５１と同様の効果が得られる。また、ヒステリシス関数に系統周波数を用いなくても良いので、簡単な関数で実現できる。
【０３５１】
図５４は図５３のすべり周波数禁止帯回避制御器６８に比例制御活殺器６９を追加した回路構成図である。但し、有効電力制御器１０の制御器１０６は積分制御器と比例制御器で構成され、積分制御用の制御偏差１０ｅＩと比例制御用の制御偏差１０ｅＰが分離されているものである。
【０３５２】
上記比較器６９１は、ヒステリシス関数器６８２の入力Ｓ０ ＊と出力Ｓ１ ＊とが入力され、比較結果でアナログスイッチ６９２をオンする。アナログスイッチ６９２は有効電力制御器１０の制御器１０６のに含まれる比例制御用の制御偏差１０ｅＰを活殺する。
【０３５３】
このような構成のすべり周波数禁止帯回避制御器６８において、すべり周波数目標値Ｓ０ ＊がすべり周波数禁止帯に入っているとＳ０ ＊とＳ１ ＊に差があるので、比較器６９１はアナログスイッチ６９２をオフさせる。従って，比例制御用の制御偏差１０ｅＰは０となり、制御器１０６は積分制御のみとなる。
【０３５４】
従って、制御器１０６に比例制御があると、制御偏差１０ｅの変化によって、すべり周波数目標値Ｓ０ ＊がヒステリシス幅を越えて変化することがある。この場合は、Ｓ１ ＊が−ｆＢＮＤとｆＢＮＤの値を交互に繰り返すことになり，すべり周波数指令値Ｓ＊が禁止帯の中に滞留する恐れがある。
【０３５５】
このような可変速制御装置によれば、制御偏差１０ｅの変動があっても、制御偏差１０ｅの積分値でＳ０ ＊が変化するので、Ｓ＊が禁止帯を越える前にＳ０ ＊が逆の方向へ変化することを防止できる。これにより、禁止帯内での運転が回避でき、素子にとって過酷な運転は避けられる。
【０３５６】
図５５は、図５１におけるすべり周波数禁止帯回避制御器６７に禁止帯通過待ち手段７０を追加した回路構成図である。
【０３５７】
図５５において、禁止帯通過待ち手段７０は、高値選択器７０１、低値選択器７０２、比較器７０３，７０４、オフディレイタイマ７０５およびアナログスイッチ７０６，７０７，７０８，７０９とで構成したものである。
【０３５８】
上記高値選択器７０１は、修正されたすべり周波数目標値Ｓ１ ＊と禁止帯幅とが入力されると、その出力７０ａをアナログスイッチ７０６に出力する。低値選択器７０２は、Ｓ１ ＊と禁止帯幅とが入力されると、その出力７０ｂをアナログスイッチ７０７に出力する。比較器７０３は、Ｓ１ ＊と系統周波数ｆＬが入力されると、アナログスイッチ５７０，７０７を切換えるものである。
【０３５９】
また、比較器７０４は、Ｓ１ ＊とすべり周波数目標値Ｓ０ ＊とが入力されると、その出力７０ｄをオフディレイタイマ７０５に出力する。オフディレイタイマ７０５は、アナログスイッチ７０８，７０９を切換えるものである。
【０３６０】
さらに、アナログスイッチ７０９はＳ１ ＊が入力され、またアナログスイッチ７０６，７０７，７０８，７０９を介して信号７０ａ、７０ｂ，Ｓ１ ＊の何れかが選択されて信号７０ｅとなり、信号７０ｅは第二の修正された速度目標値Ｓ２ ＊としてすべり周波数指令値修正手段６７３に入力される。
【０３６１】
このような構成の禁止帯通過待ち手段７０は、すべり周波数目標値が禁止帯に入った後は、一定時間異常すべり周波数目標値が禁止帯の中の値になることはない。このため、変換器電流の周波数が短時間の間に禁止帯を繰り返し通過することがなくなり、従って図３５の禁止帯待ち手段と同様に素子にとって過酷な運転状態に陥ることを避けることができる。
【０３６２】
【発明の効果】
以上述べたように本発明によれば、素子にとって過酷な運転状態になった場合には、素子の負担を軽減することができ、また周波数変換器の容量を大きくすることなく、系統周波数が変動しても変換器の素子の破損を避けることが可能となり、さらに禁止帯通過時の素子の負担を軽くすることができる可変速制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による可変速制御装置の第１の実施の形態を示す回路構成図。
【図２】同実施の形態における素子温度異常検出装置の第１の具体例を示す回路構成図。
【図３】同実施の形態における素子温度異常検出装置の第２の具体例を示す回路構成図。
【図４】同実施の形態における素子温度異常検出装置の第３の具体例を示す回路構成図。
【図５】同実施の形態における素子温度異常検出装置の第４の具体例を示す回路構成図。
【図６】同実施の形態における素子温度異常検出装置の第５の具体例を示す回路構成図。
【図７】同実施の形態における素子異常検出装置の第１の具体例を示す回路構成図。
【図８】同実施の形態における素子異常検出装置の第２の具体例を示す回路構成図。
【図９】同実施の形態における素子異常検出装置の第３の具体例を示す回路構成図。
【図１０】同実施の形態における素子異常検出装置の第４の具体例を示す回路構成図
【図１１】同実施の形態における素子異常検出装置の第５の具体例を示す回路構成図。
【図１２】同実施の形態における素子異常検出装置の第６の具体例を示す回路構成図
【図１３】本発明による可変速制御装置の第２の実施の形態を示す回路構成図。
【図１４】同実施の形態における速度変更装置の第１の具体例を示す回路構成図。
【図１５】同実施の形態における速度変更装置の第２の具体例を示す回路構成図。
【図１６】同実施の形態における速度変更装置の第３の具体例を示す回路構成図。
【図１７】図１４における速度偏移量演算手段の他の構成例を示す回路図。
【図１８】図１３の運転点変更手段として図１４に示す速度変更装置に速度目標値追従装置を追加した場合の構成例を示す回路図。
【図１９】図１４の速度指令値修正手段を有効電力設定値修正手段に置き換えた速度変更装置の構成例を示す回路図。
【図２０】図１３の運転点変更手段を無効電流指令値修正手段に置き換えた構成例を示す回路図。
【図２１】図１９に示す有効電力設定値修正手段に電圧設定値追従手段を追加した場合の構成例を示す回路図。
【図２２】図１４の速度指令値修正手段を制御弁開度指令値修正手段に置き換えた構成例を示す回路図。
【図２３】図１３の運転点変更手段を制御状態変更手段で構成した回路図。
【図２４】図２３における制御状態変更手段をパルス数低減手段で構成した回路図。
【図２５】図２４におけるパルス数低減手段をキャリア周波数修正手段で構成した回路図。
【図２６】図２４におけるパルス数低減手段を出力電圧修正手段で構成した回路図。
【図２７】図２６における出力修正手段の具体例を示す回路構成図。
【図２８】図２６における出力電圧修正手段の具体例を示す回路構成図。
【図２９】図２３における制御状態変更手段を直流リンク電圧修正手段で構成した回路図。
【図３０】本発明による可変速制御装置の第３の実施の形態を示す回路構成図。
【図３１】同実施の形態における速度禁止帯回避制御器の第１の具体例を示す回路構成図。
【図３２】系統周波数の動きと速度禁止帯回避制御器における禁止帯上限速度ωＵおよび禁止帯下限速度ωＬとの関係図。
【図３３】同実施の形態における速度禁止帯回避制御器の第１の具体例を示す回路構成図。
【図３４】同じく速度禁止帯回避制御器において、速度目標値ω０ ＊が一定の変化率で上昇中に系統周波数が変化した場合の動作説明図。
【図３５】同実施の形態における速度禁止帯回避制御器に比例制御器を追加した構成を示す回路図。
【図３６】同実施の形態における速度禁止帯回避制御器に禁止通過待ち手段を追加した構成を示す回路図。
【図３７】図３１における速度禁止帯回避制御器にゲートパルス数低減手段を追加した構成を示す回路図。
【図３８】図３７におけるゲートパルス数低減手段を電流振幅修正手段に置き換えた構成を示す回路図。
【図３９】図３８における電流振幅修正手段を無効電流指令値修正手段で構成した回路図。
【図４０】図３８における電流振幅修正手段の具体例を示す有効分電流修正手段の回路構成図。
【図４１】図４０の有効分電流修正において、有効分電流が周波数変換器のＲ相に流れるときの経路を示す図。
【図４２】図３８における電流振幅修正手段を禁止帯通過タイミング制御器で構成した回路図。
【図４３】図４２の禁止帯通過タイミング制御器において、禁止帯下限速度通過時の位相θをパラメータとして、禁止帯を通過した時のＲ相の電流の一例を示す図。
【図４４】図３８における電流振幅修正手段をタップ上げ指令演算器で構成した回路図。
【図４５】図３８における電流振幅修正手段を自励式周波数変換器の直流リンク電圧修正手段で構成した回路図。
【図４６】図３８における電流振幅修正手段を原動機トルク修正手段に置き換えた回路構成図。
【図４７】図３１に示す速度禁止帯回避制御器に変動抑制器を追加した回路構成図。
【図４８】図４７における変動抑制器をアナログスイッチで構成した第１の例を示す回路図。
【図４９】図４７における変動抑制器をアナログスイッチで構成した第２の例を示す回路図。
【図５０】図４７における変動抑制器をローパスフィルタ、比較器および切換えスイッチで構成した回路図。
【図５１】本発明による可変速制御装置の第４の実施の形態を示す回路構成図。
【図５２】同実施の形態におけるすべり周波数禁止帯回避制御器とすべり周波数制御器の具体例を示す回路構成図。
【図５３】同実施の形態におけるすべり周波数禁止帯回避制御器の具体例を示す回路構成図。
【図５４】図５３のすべり周波数禁止帯回避制御器に比例制御活殺器を追加した回路構成図。
【図５５】同実施の形態におけるすべり周波数禁止帯回避制御器に禁止帯通過待ち手段を追加した回路構成図。
【図５６】従来の可変速発電システムの制御装置の構成例を示す回路図。
【図５７】図５６に示す周波数変換器電流制御装置の詳細を示す回路構成図。
【図５８】図５７の周波数変換器電流制御装置における速度制御器の回路構成図。
【図５９】図５６における有効電力制御器の詳細を示す回路構成図。
【図６０】図５６に示す電圧制御器の詳細を示す回路構成図。
【図６１】同制御装置において、周波数変換器に流れる電流波形図。
【図６２】従来の他の可変速発電システムの制御装置を示す回路構成図。
【図６３】同システムの制御装置における速度禁止帯回避制御器の構成例を示す回路図。
【図６４】同システムの制御装置において、速度指令値の特性を示す図。
【図６５】同システムの制御装置において、速度目標値ω０ ＊と速度指令値ω＊の制御について説明図。
【符号の説明】
１…巻線形誘導機
２…発電機遮断器
３…主変圧器
４…周波数変換器
５…原動機
６…原動機制御装置
７…周波数変換器電流制御装置
８…速度制御器
１０…有効電力制御装置
１１…電圧制御器
１２…電圧検出器
１３…位相検出器
１４…電流検出器
１５…速度検出器
１６…周波数検出器
１７…有効電力検出器
２１…素子異常検出手段
２３〜２７…素子温度異常検出装置
２８〜３３…素子異常検出装置
１４０…運転点変更手段
３５〜３７…速度変更装置
３８…速度偏移量演算手段
３９…速度目標値追従装置
４０…有効電力設定値修正手段
４２…電圧設定値追従手段
４３…制御弁開度指令値修正手段
４４…制御状態変更手段
４５…パルス数低減手段
４６…キャリア周波数修正手段
４７〜４９…出力電圧修正手段
５０…直流リンク電圧修正手段
５１、５２…速度禁止帯回避制御器
５４…禁止帯通過待ち手段
５５，５６…ゲートパルス低減手段
５７…無効電流指令値修正手段
５８…有効分電流修正手段
５９…禁止帯通過タイミング制御器
６０…タップ上げ指令演算器
６１…直流リンク電圧修正手段
６２…原動機トルク修正手段
６３…変動抑制器
６４，６５…アナログスイッチ
６７…すべり周波数禁止帯回避制御器
６８…比例制御活殺器
７０…禁止帯通過待ち手段
Claims (3)
- 原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、
前記周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記周波数変換器を停止させる素子異常検出手段を具備し、
前記素子異常検出手段は、各素子の放熱フィンの温度を検出する温度検出器と、周波数変換器を冷却する冷却水の温度検出器と、素子の放熱フィンの温度と冷却水の温度とから各素子の温度を推定する温度推定器と、各素子の温度推定値と規定値とを各々比較する比較器と、いずれかの素子の温度推定値が規定値を超えると前記周波数変換器に停止信号を出力するオア回路とで構成されたことを特徴とする可変速制御装置。 - 原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される自励式周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、
前記自励式周波数変換器の素子が熱的に厳しい状態にあることを検出すると停止信号を出力して前記自励式周波数変換器を停止させる素子異常検出手段を具備し、
前記素子異常検出手段は、変換器電流制御装置より出力され、且つ変換器電流が正側のときのゲートパルスおよび変換器電流が負側のときのゲートパルスをそれぞれ計数し、その各半波毎のゲートパルス数の積算値により前記素子異常を検出して前記自励式周波数変換器に停止信号を出力する正側および負側ゲートパルス数カウンタとで構成されたことを特徴とする可変速制御装置。 - 原動機と軸結合した巻線形誘導機の一次側を主変圧器、発電機側遮断器を介して系統に接続し、二次側に電流制御装置により制御される周波数変換器を接続してなる可変速システムを制御する可変速制御装置において、
速度目標値が系統周波数と禁止帯幅から決まる速度禁止帯に入らないように速度目標値を修正する速度目標値修正手段とこの速度目標値修正手段により修正された速度目標値から速度指令値を演算する手段とからなる速度禁止帯回避制御器と、速度目標値が速度禁止帯に入ると速度目標値の変動分を抑制する変動抑制手段とを具備したことを特徴とする可変速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069281A JP4564192B2 (ja) | 2001-03-12 | 2001-03-12 | 可変速制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069281A JP4564192B2 (ja) | 2001-03-12 | 2001-03-12 | 可変速制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002272191A JP2002272191A (ja) | 2002-09-20 |
| JP4564192B2 true JP4564192B2 (ja) | 2010-10-20 |
Family
ID=18927336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069281A Expired - Lifetime JP4564192B2 (ja) | 2001-03-12 | 2001-03-12 | 可変速制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4564192B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103701379A (zh) * | 2013-12-17 | 2014-04-02 | 大连北美机械动力技术有限公司 | 变频励磁柴油发电机组网供电的石油钻机交流传动系统 |
| US9344015B2 (en) | 2013-05-24 | 2016-05-17 | Kabushiki Kaisha Toshiba | Variable speed control apparatus and operation method |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010074920A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 風力発電システムの制御装置 |
| JP5785958B2 (ja) * | 2012-01-23 | 2015-09-30 | 株式会社日立製作所 | 二次励磁風力発電用変換装置、二次励磁風力発電用制御装置及び二次励磁風力発電用変換装置の制御方法 |
| ES2899867T3 (es) | 2017-08-18 | 2022-03-15 | Ge Energy Power Conversion Technology Ltd | Sistema y procedimiento para operar una central hidroeléctrica de acumulación por bombeo con una máquina asíncrona de doble alimentación |
| US11095240B2 (en) * | 2019-07-18 | 2021-08-17 | GM Global Technology Operations LLC | Electric motor in propulsion system with auxiliary power generation |
| CN114019349B (zh) * | 2021-10-20 | 2024-10-08 | 海信冰箱有限公司 | 一种变频板的硬件检测方法、电路 |
-
2001
- 2001-03-12 JP JP2001069281A patent/JP4564192B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9344015B2 (en) | 2013-05-24 | 2016-05-17 | Kabushiki Kaisha Toshiba | Variable speed control apparatus and operation method |
| CN103701379A (zh) * | 2013-12-17 | 2014-04-02 | 大连北美机械动力技术有限公司 | 变频励磁柴油发电机组网供电的石油钻机交流传动系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002272191A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2577524C (en) | Power converter with active discharging for improved auto-restart capability | |
| US8981584B2 (en) | Generator torque control methods | |
| JP5470091B2 (ja) | 風力発電システムおよびその制御方法 | |
| ES2914580T3 (es) | Procedimiento y dispositivo para el control de inercia de masa virtual para centrales eléctricas con máquina asíncrona de doble alimentación | |
| US20180226908A1 (en) | Method and system for adjusting wind turbine power take-off | |
| JP4564192B2 (ja) | 可変速制御装置 | |
| JP2011055569A (ja) | 二次励磁発電装置及び二次励磁可変速発電電動装置 | |
| US8810168B2 (en) | Rotating machine controller | |
| US20180226907A1 (en) | Method and system for adjusting wind turbine power take-off | |
| EP2592746B1 (en) | Rectifier device | |
| JP7127672B2 (ja) | 電力変換装置及び電力変換方法 | |
| KR100798342B1 (ko) | 인버터의 가 감속 시간과 관성에 따른 제어장치 및 그 방법 | |
| EP3340459B1 (en) | Method for controlling inverter | |
| JPH11255442A (ja) | エレベータ制御装置 | |
| Sousa et al. | Efficiency optimization of a solar boat induction motor drive | |
| WO2018020666A1 (ja) | 電力変換装置及びその制御方法 | |
| JP2006166585A (ja) | 電力変換装置 | |
| KR101712841B1 (ko) | H-브릿지 멀티레벨 인버터 제어장치 및 이의 동작 방법 | |
| JPH11206021A (ja) | 分散形発電システム | |
| JP2018007320A (ja) | 系統連系制御装置 | |
| JP2021069213A (ja) | 電力変換器の制御方法、及び電力変換器の制御システム | |
| JP2003111428A (ja) | インバータ制御エンジン駆動発電機 | |
| JP6091546B2 (ja) | 回転電機制御装置 | |
| JPH1028398A (ja) | 可変速発電電動機の制御装置 | |
| JP5941216B2 (ja) | 回転電機システム及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4564192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |