JP4552065B2

JP4552065B2 - Game machine

Info

Publication number: JP4552065B2
Application number: JP2004242956A
Authority: JP
Inventors: 村利明松; 本重治松; 川紘吉
Original assignee: 株式会社パレス興業
Priority date: 2004-08-23
Filing date: 2004-08-23
Publication date: 2010-09-29
Anticipated expiration: 2024-08-23
Also published as: JP2006055538A

Description

本発明は、コンピュータ制御される遊技機に係り、特に、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）を導入して電子回路及びソフトウエアでモジュール化した各制御ブロック間を接続して盤内ネットワークを構成し、各ブロック間の省配線、高速応答、ハブ接続を実現する遊技機に関する。 The present invention relates to a computer-controlled gaming machine , and in particular, a USB network (Universal Serial Bus) is introduced to connect each control block modularized with an electronic circuit and software to form an on- board network. The present invention relates to a gaming machine that realizes reduced wiring between blocks, high-speed response, and hub connection.

高機能ＣＰＵと大容量のメモリを使用してプログラムを組むことによって複雑な動作を可能にしている一般のゲーム機と比較して、法規制に従わない違反機を排除する目的でＣＰＵ機能とメモリ容量が規制されている回胴式遊技機（スロットマシン）やパチンコ機等の遊技機では、このような法規制に違反しない範囲で遊戯内容を複雑で高度なものにするために、様々な工夫がなされなければならない。一般には、プログラム内容の複雑化に必要となるメモリ容量の増大や高機能ＣＰＵ化を実現するために、遊戯機能を分散分割し、基本機能のプログラムは法規制を受けるメインＣＰＵ側が司り、表示装置や音声出力等の周辺機能のプログラムは法規制を受けない高機能サブＣＰＵが司る、というようにそれぞれの役割が分割されて構成されている。 CPU function and memory for the purpose of eliminating violation machines that do not comply with laws and regulations, compared to general game machines that enable complex operation by assembling a program using a high-performance CPU and a large-capacity memory In game machines such as slot machines and pachinko machines where the capacity is restricted, various ideas have been applied to make the game content complex and advanced without violating such laws and regulations. Must be made. In general, in order to increase the memory capacity required for complication of program contents and to realize a high-performance CPU, the game function is distributed and divided, and the basic function program is controlled by the main CPU that is subject to laws and regulations. The peripheral function programs such as voice output and the like are configured by dividing each role such that a high-function sub CPU that is not subject to laws and regulations is in charge.

図１１は従来の回胴式遊技機の概略構成図であり、制御ブロックはメインＣＰＵ１００とサブＣＰＵ１０１に分割され双方が接続されている。メインＣＰＵ１００には回胴（リール）を回転させる回胴ユニット１０７、メダルの払い出し装置１０９、外部出力ユニット１１１、電源ユニット１１２、及び、回胴ユニット１０７のドラムが回転する回胴窓を有する表面パネル１０３が接続されている。表面パネル１０３には蛍光灯１０５、飾りランプＬＥＤ１０６と、スタートレバーやストップボタン等が配置される操作パネル１０４が接続されている。一方、サブＣＰＵ１０１には、ＬＥＤドットマトリクス液晶ディスプレイ１１３や、スピーカ１１０、回胴ユニット１０７のバックライト１０８が接続されると共に、電源ユニット１１２と、表面パネル１０３にも接続されている。 FIG. 11 is a schematic configuration diagram of a conventional swivel-type gaming machine. A control block is divided into a main CPU 100 and a sub CPU 101, and both are connected. The main CPU 100 includes a rotating unit 107 that rotates a rotating drum (reel), a medal payout device 109, an external output unit 111, a power supply unit 112, and a surface panel that has a rotating window through which a drum of the rotating unit 107 rotates. 103 is connected. The front panel 103 is connected to a fluorescent lamp 105, a decoration lamp LED 106, and an operation panel 104 on which a start lever, a stop button, and the like are arranged. On the other hand, the sub CPU 101 is connected to the LED dot matrix liquid crystal display 113, the speaker 110, and the backlight 108 of the revolving unit 107, and is also connected to the power supply unit 112 and the front panel 103.

図１１の概略図では各ブロック間の接続は単線で表示しているが、実際には、パラレル中継端子や、電源系統、接続ケーブルの芯線数など、複雑な配線が行われるものであり、更に、各社の遊技機の接続仕様、ケーブルやコネクタ、端子、ハーネスの形状がメーカー毎に異なり煩雑で汎用性が無く、信号やデータの動的な動きは基本的に把握できない。こうした状態なので、各メーカーの遊技機をチェックしようとすれば、治具や測定・解析装置を機種別に揃えなければならないので、膨大な解析工数と大幅な出費を強いられることになる。 In the schematic diagram of FIG. 11, the connection between each block is indicated by a single line. However, in reality, complicated wiring such as a parallel relay terminal, a power supply system, and the number of core wires of the connection cable is performed. Each company's gaming machine connection specifications, cables, connectors, terminals, and harness shapes vary from manufacturer to manufacturer and are not versatile. Basically, the dynamic behavior of signals and data cannot be grasped. In such a state, if you want to check each manufacturer's gaming machine, you will have to prepare jigs and measuring / analyzing devices for each model, which will entail a huge amount of man-hours and significant expenses.

こうした状況の改善策として、各ブロック（基板や機器を含む）を接続するケーブルやコネクタ、ハーネス等を標準化しようとする試みがあり、例えば、特許文献１に開示の「遊技機」には、バス接続にＩ^２Ｃバスシステムを導入して一般化しようとする試みが示されている。以下、図１２を参照してこの遊技機のより詳細な構成を説明する。図１２は特許文献１に示すスロットマシンのブロック図であり、主制御基板２０１によって制御される回胴リール基板２３１、ホッパー基板２３２、告知ランプ基板２３３、外部集中端子板２３４を備え、副制御基板２０２によって制御されるリールランプ基板２１１、音アンプ・表示制御基板２１２、筐体サイドＬＥＤ基板２１３、ドア監視ユニット２１４を備えている。 As an improvement measure for such a situation, there is an attempt to standardize cables, connectors, harnesses, etc. that connect each block (including a board and equipment). For example, the “game machine” disclosed in Patent Document 1 includes a bus. Attempts have been made to introduce and generalize I ² C bus systems for connections. Hereinafter, a more detailed configuration of the gaming machine will be described with reference to FIG. FIG. 12 is a block diagram of the slot machine shown in Patent Document 1, which includes a rotating reel board 231, a hopper board 232, a notification lamp board 233, and an external concentrated terminal board 234 controlled by the main control board 201. A reel lamp substrate 211 controlled by 202, a sound amplifier / display control substrate 212, a housing side LED substrate 213, and a door monitoring unit 214 are provided.

図１２の各ブロック間のバス接続は、主制御基板２０１と各基板２３１〜２３４はパラレルデータバス２０４Ｂと電源線２０６Ｂにより接続し、主制御基板２０１と副制御基板２０２はパラレルデータバス２０４Ａと電源線２０６Ａによって接続し、副制御基板２０２と各基板の間はシリアルバス２０５ａと電源線２０６Ｄにより接続している。 12, the main control board 201 and each of the boards 231 to 234 are connected by a parallel data bus 204B and a power line 206B, and the main control board 201 and the sub control board 202 are connected to the parallel data bus 204A and a power source. The sub-control board 202 and each board are connected by a serial bus 205a and a power line 206D.

この場合のシリアルバス配線は、例えば、Ｉ^２Ｃ（アイ・スクェア・シー：フイリップス社登録商標）を用い、データラインとクロックラインの２本のバスラインで構成している。この２本のバスラインを用い単方向通信を行う場合には、各基板を特定するアドレス或いはＩＤを設定して、各基板の各ＣＰＵ２１１Ａ〜２１４Ａが内蔵するフラッシュメモリ内に設定して置き、副制御基板２０２と各基板のＣＰＵ２１１Ａ〜２１５Ａ間においてクロック信号によって同期をとり、ＩＤデータと共に送信データをデータラインに送信する。各基板２１１〜２１５はＩＤ認識部において送信ＩＤを確認し、自分に対するＩＤである場合は、自分宛の通信であると判断して受信する。 In this case, for example, I ² C (I Square C: a registered trademark of Philips) is used as the serial bus wiring, and the serial bus wiring is constituted by two bus lines of a data line and a clock line. When unidirectional communication is performed using these two bus lines, an address or ID for specifying each board is set and set in a flash memory built in each CPU 211A to 214A of each board. The control board 202 and the CPUs 211A to 215A of each board are synchronized by a clock signal, and transmission data is transmitted to the data line together with ID data. Each of the boards 211 to 215 confirms the transmission ID in the ID recognition unit, and if it is an ID for itself, it determines that the communication is addressed to itself and receives it.

特開２００３−１９０５５９号公報JP 2003-190559 A

しかしながら、上記従来例においては、図１１に示したように、制御ブロックを分割したために生ずる煩雑な配線及び統一されていない規格を、図１２に示すように、Ｉ^２Ｃバスシステムを導入してシリアルバス化することにより標準化しようとしたもので、ある程度の効果は認められるが、Ｉ^２Ｃバスは１９８０年代に出現した古いバスシステムであって、速度も最高速度で３．４Ｍｂｐｓと現代のマルチメディアの要求速度からすると速度が極端に遅いという問題があった。特にこのＩ^２Ｃバスはデータバスであり、データとアドレスのみのコミュニケーション機能が主体であり、コマンドレベルのコミュニケーションが苦手である。従って高機能が必要なブロックは別途ＣＰＵやＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）などの専用の素子を独自にもつ必要があり柔軟性に欠ける。また、各基板を活きたまま抜挿できる活線抜挿機能がないので遊技機の調整・稼動中の検査に適用するのが困難であり、モータや各種スイッチの高速フィードバック制御などが出来ないというような問題もあった。 However, in the above conventional example, as shown in FIG. 11, a complicated wiring and unified non standard arises because divided control block, as shown in FIG. 12, by introducing the I 2 ^C bus system Although it was intended to be standardized by making it a serial bus, and some effects were recognized, the I ² C bus was an old bus system that appeared in the 1980s, and the speed is 3.4 Mbps at the maximum speed and it is a modern multi-bus There was a problem that the speed was extremely slow from the required speed of the media. In particular, the I ² C bus is a data bus, mainly having a communication function of data and address, and is not good at command level communication. Therefore, a block that requires high functionality needs to have a dedicated element such as a CPU or FPGA (Field Programmable Gate Array) separately, and lacks flexibility. Also, since there is no hot-wire insertion / removal function that allows each board to be inserted / removed live, it is difficult to apply to inspection and adjustment of game machines, and high-speed feedback control of motors and various switches cannot be performed. There was also a problem like this.

更に、転送モードの種類やプロトコルに関する緻密度が低く、例えば、アドレス制御用のコントロール転送、リアルタイムで等周期性の正確なアイソクロナス転送、ＤＶＤ画像データ等の、大容量のデータ転送用のバルク転送及び割込み制御用のインタラプト転送等をプログラムで自動的に使い分けできるような緻密性が無いという問題があった。更に、機外よりバス情報を取得して稼働中の遊技機を監視できるような監視システムを簡単に構築できないという問題があった。また、各基板間、他機器間及び機外装置との間をワイアレスに接続して遠隔制御による高速・大容量通信及び遠隔制御による遊技機のデータ収集や監視システムの構築が容易にできない等の問題があり、統一化・標準化に対する適合性が非常に低いという問題があった。 Furthermore, the transfer mode type and protocol are low in density, for example, control transfer for address control, accurate isochronous transfer in real time with equal periodicity, bulk transfer for large-capacity data transfer such as DVD image data, and so on. There has been a problem that there is no precision that can automatically use interrupt transfer for interrupt control. Furthermore, there is a problem that it is not possible to easily construct a monitoring system that can acquire bus information from outside the machine and monitor an operating gaming machine. In addition, wireless connection between each board, other devices, and external devices makes it impossible to easily collect high-speed, large-capacity communications by remote control and to collect game machine data by remote control and to build a monitoring system. There was a problem, and there was a problem that the conformity to standardization / standardization was very low.

そこで、本発明は、盤内配線にデファクトスタンダート化されている最新のシリアルバスシステムを導入することによって、省配線、各ブロック、モジュール間の高機能コミュニケーション、配置・実装のフレキシビリティ化を図り、盤内外を問わないワイアレス接続を可能とし、電源供給機能、活線抜挿機能を有して、同じシリアルバスをインターフェースに持つどのメーカーの製品でも簡単に機内外からシステムを監視する動的チェックが可能となるブロックデバイスの標準化が達成できる遊技機を提供することを目的としている。 Therefore, the present invention introduces the latest serial bus system that is de facto standard for in-board wiring, thereby reducing wiring, highly functional communication between each block, module, and flexibility in arrangement and mounting. Enables wireless connection regardless of inside or outside of the panel, has a power supply function, hot-swap function, and a dynamic check that easily monitors the system from inside and outside of any manufacturer's product with the same serial bus interface An object of the present invention is to provide a gaming machine that can achieve standardization of a block device that can be realized .

上記目的を達成するため、本発明の請求項１に係る遊技機は、ＣＰＵのパラレルデータとＵＳＢのビットシリアルデータを相互に変換するバス変換器（５）を介してＵＳＢ１（１）に接続されるＵＳＢ１（１）のマスターとなるメインＣＰＵ（３）と、ＵＳＢ１（１）にスレーブ接続されてメインＣＰＵ（３）から制御される、スタートレバーおよびストップボタンを備えた表面パネル（６）、メダル払い出しユニット（７）、回胴ユニットＣＰＵを備えアイソクロナス転送によりメインＣＰＵ（３）からの指令を受けると該回胴ユニットＣＰＵがリールモータの直接制御を行なって絵柄を回転させる回胴ユニット（８）、およびサブＣＰＵ（４）と、サブＣＰＵ（４）がマスターとなるＵＳＢ２（２）が設けられて該ＵＳＢ２（２）にスレーブ接続され、サブＣＰＵ（４）から制御されるＤＶＤ、該ＤＶＤの操作を行なう表面パネル（９）、該ＤＶＤからのデータを表示する液晶またはＬＥＤからなる表示器（１０）、およびＰＬＣとＵＳＢとのプロトコルおよび情報の変換機能を有し電源が供給されるＡＣラインにＰＬＣ信号を載せ電源ライン搬送通信を行なう電源装置（１５２）と、を備え、表面パネル（６）のスタートレバー、ストップボタンが操作されると、操作されたことがＵＳＢ１（１）のインタラプト転送を使用してメインＣＰＵ（３）に通知され、回胴ユニット（８）は、前記アイソクロナス転送によりメインＣＰＵ（３）からの指令を受けると、前記回胴ユニットＣＰＵがリールモータの逆転、揺動、変速回転を含むフィードバック制御を行なうことを特徴とする。 In order to achieve the above object, a gaming machine according to claim 1 of the present invention is connected to USB 1 (1) via a bus converter (5) that mutually converts CPU parallel data and USB bit serial data. A main CPU (3) serving as a master of the USB 1 (1), a front panel (6) having a start lever and a stop button, which is connected to the USB 1 (1) as a slave and controlled by the main CPU (3), a medal A revolving unit (8) having a payout unit (7) and a revolving unit CPU, and when the command from the main CPU (3) is received by isochronous transfer, the revolving unit CPU directly controls the reel motor to rotate the pattern. , And a sub CPU (4) and a USB 2 (2) which is the master of the sub CPU (4) are provided. Connected to and controlled by the sub CPU (4), a front panel (9) for operating the DVD, a liquid crystal display or LED display (10) for displaying data from the DVD, and a PLC and USB And a power supply device (152) for carrying a power line carrier communication by placing a PLC signal on an AC line to which power is supplied and having a protocol and information conversion function, and a start lever and a stop button of the front panel (6) Is operated , the operation is notified to the main CPU (3) using the interrupt transfer of the USB1 (1), and the spinning unit (8) is sent from the main CPU (3) by the isochronous transfer. Upon receiving the instruction, reversing the rotating cylinder unit CPU is the reel motor, and characterized by performing feedback control including rocking, the shift rotation That.

請求項２に記載の発明は、ＵＳＢのマスター機能をメインＣＰＵ（３）が分担してサブＣＰＵ（４）をスレーブとするか、ＵＳＢのマスター機能をサブＣＰＵ（４）が分担してメインＣＰＵ（３）をスレーブとするかの切り換えを、ＵＳＢＯＴＧのプロトコルを使用して行ない、ＵＳＢ１（１）とＵＳＢ２（２）とを統合して１つのＵＳＢとすることを特徴とする。 According to the second aspect of the present invention, the main CPU (3) shares the USB master function and the sub CPU (4) serves as a slave, or the sub CPU (4) shares the USB master function and operates as the main CPU. Switching between whether (3) is a slave is performed using the USB OTG protocol, and USB1 (1) and USB2 (2) are integrated into one USB .

請求項３に記載の発明は、ＵＳＢ１（１）接続のＵＳＢコネクタに着脱可能に接続され、ＵＳＢインターフェース上を流れるデータをトレースして、抽選確率ロジックやメダル払い出しデータに改ざんがないかを実時間で監視するＵＳＢアナライザが設置されることを特徴とする。
The invention according to claim 3 is connected to the USB connector of USB1 (1) in a detachable manner, traces data flowing on the USB interface, and determines whether the lottery probability logic or medal payout data has been tampered with in real time. A USB analyzer to be monitored is installed.

本発明によれば、遊技機及び遊技機セルにデファクトスタンダードのＵＳＢ仕様を導入して、高機能の盤内ネットワークを構成したので、遊技機内の各ブロック及び周辺機器・装置間の大幅な省配線化と煩雑なハーネスの追放、遊技機内制御ブロックの盤内バスによる電子回路とソフトウエアの標準化による開発工数減、実装の高自由度化、盤内外を問わないワイアレス接続によるネットワーク化によって、同一シリアルバスインタフェースを持つどのメーカーの製品でも簡単に機外からシステムを監視できる動的チェックが可能になり、またセキュリティもはかれる。従って遊技機の基板・デバイスの汎用性・互換性が保証され標準化が達成できるという効果がある。 According to the present invention, a de facto standard USB specification has been introduced to the gaming machine and gaming machine cell, and a highly functional on-board network has been constructed. Therefore, significant wiring savings between each block and peripheral devices / devices in the gaming machine The same serialization is achieved by reducing the number of development man-hours by standardizing the electronic circuit and software by using the internal bus of the control block in the gaming machine, increasing the degree of freedom of mounting, and networking by wireless connection regardless of inside or outside the panel Any manufacturer's product with a bus interface can perform dynamic checks that can easily monitor the system from outside the machine, and security is also achieved. Therefore, there is an effect that the versatility and compatibility of the board / device of the gaming machine is guaranteed and standardization can be achieved.

以下、本発明に係る遊技機の実施の形態を、回胴式遊技機を例として図を参照して説明する。 Hereinafter, an embodiment of a gaming machine according to the present invention will be described with reference to the drawings, taking a swivel type gaming machine as an example.

図１は本発明の実施例１による回胴式遊技機の構成図である。
図２は、図１に示す主制御基板をスレーブとした遊技機の構成図である。
図３は、図１に示す実施例１による回胴遊技機の変形例を示す構成図である。
図４は、図１に示すバス変換器の一例を示す構成図である。 FIG. 1 is a configuration diagram of a swivel type gaming machine according to a first embodiment of the present invention.
FIG. 2 is a block diagram of a gaming machine having the main control board shown in FIG. 1 as a slave.
FIG. 3 is a configuration diagram showing a modification of the spinning machine according to the first embodiment shown in FIG.
FIG. 4 is a configuration diagram illustrating an example of the bus converter illustrated in FIG. 1.

図１において、１はメインＣＰＵ側（主制御部）のＵＳＢ（盤内バス）で、２はサブＣＰＵ側のＵＳＢである。３はメインＣＰＵであり８ビットのチップが用いられＵＳＢインタフェースドライブの機能を有していない。４はサブＣＰＵであり１６／３２／６４ビットのチップが用いられＵＳＢドライブ機能を有している。５は８ビットのＣＰＵバスとＵＳＢ信号を変換処理するバス変換器で、詳細については後述する。６は遊技機のスタートレバー、ストップスイッチ等を備えた表面パネルで、７はメダル払い出しユニットであり、８は絵柄を回転させる回胴ユニットであって、これらの各デバイス（又はモジュール又はブロック）はメインＣＰＵ３ブロック（制御ブロック）のスレーブとしてＵＳＢ１を介してメインＣＰＵ３により制御される。９はサブＣＰＵ４ブロックで制御される表面パネル部分で、１０は液晶、ＬＥＤ等の表示器であり、これら各デバイスは共にスレーブとしてＵＳＢ２を介しマスターのサブＣＰＵ４により制御される。 In FIG. 1, 1 is a USB (in-panel bus) on the main CPU side (main control unit), and 2 is a USB on the sub CPU side. Reference numeral 3 denotes a main CPU which uses an 8-bit chip and does not have a USB interface drive function. Reference numeral 4 denotes a sub CPU which uses a 16/32 / 64-bit chip and has a USB drive function. A bus converter 5 converts the 8-bit CPU bus and the USB signal, and details thereof will be described later. 6 is a front panel provided with a start lever, a stop switch, etc. of a gaming machine, 7 is a medal payout unit, 8 is a rotating unit for rotating a pattern, and each of these devices (or modules or blocks) is Controlled by the main CPU 3 via the USB 1 as a slave of the main CPU 3 block (control block). Reference numeral 9 denotes a front panel controlled by the sub CPU 4 block, and 10 denotes a display such as a liquid crystal or LED. Both of these devices are controlled by the master sub CPU 4 via the USB 2 as slaves.

図２は、サブＣＰＵ４をマスターとし、メインＣＰＵ３とは従来通り直接接続をした制御ブロック構成を示すもので、サブＣＰＵ４をＵＳＢ１に接続し、サブＣＰＵ４が制御する表面パネル等の周辺機器１３は全てサブＣＰＵ４からのＵＳＢ制御となる。一方、メインＣＰＵ３はサブＣＰＵ４と独立しており、回胴制御や外部ゲーム等の周辺機器１４は全てＵＳＢを使用せずにメインＣＰＵ３による直接制御（バラレル接続、又はシリアル接続等による）となる。また、図１ではメインＣＰＵ３がバス変換器５を介して制御するＵＳＢ１と、サブＣＰＵが制御するＵＳＢ２に分かれているが、図３に示すように、メインＣＰＵ３とサブＣＰＵ４間のコミュニケーションによりマスター機能の分担を排他的に行うことでＵＳＢ１とＵＳＢ２を統合した１つのＵＳＢとする構成にしても良い。このように本実施例１はＵＳＢによるシリアルバスを共通仕様として（盤内）遊技機内を構成するそれぞれのブロックを接続し、盤内（遊技機内）ネットワークを構成したものである。 FIG. 2 shows a control block configuration in which the sub CPU 4 is a master and the main CPU 3 is directly connected as in the past. The sub CPU 4 is connected to the USB 1 and all the peripheral devices 13 such as the front panel controlled by the sub CPU 4 are shown. USB control from the sub CPU 4 is performed. On the other hand, the main CPU 3 is independent of the sub CPU 4, and all peripheral devices 14 such as a spinning cylinder control and an external game are directly controlled by the main CPU 3 (by a barrel connection or a serial connection) without using the USB. In FIG. 1, the main CPU 3 is divided into a USB 1 controlled by the bus converter 5 and a USB 2 controlled by the sub CPU. However, as shown in FIG. 3, the master function is communicated between the main CPU 3 and the sub CPU 4. It is also possible to adopt a configuration in which USB1 and USB2 are integrated into one USB by exclusively performing the sharing. As described above, the first embodiment uses a USB serial bus as a common specification (inside the board) and connects the blocks constituting the inside of the gaming machine to constitute an inboard (inside gaming machine) network.

図４は、図１に示したバス変換器５の一例を示しており、メインＣＰＵとＵＳＢバス間のデータバス機能のみを変換する例である。ここで２１はバックプレーン（シリアル信号接続機構）としてのＵＳＢコネクタであって、ＵＳＢコネクタ２１によりＵＳＢ１に接続している。ＵＳＢコネクタ２１は一般的に４端子構造であって、データ線Ｄ−、Ｄ＋、のペアと、ＶｃｃによるＶｂｕｓとＧＮＤの電源ラインの４端子での構成が標準であり、４端子が一直線に並ぶＡ型と四角に並ぶＢ型がある。電源ラインは遊技機の電源部（図示していない、ＡＣ−ＤＣコンバータ等）より＋５Ｖ／１００ｍＡ〜２Ａ等のＶｃｃがノイズ対策用のコンデンサを介してＵＳＢに供給されＰｏｗｅｒｅｄＢｕｓを構成している。この構造によってＵＳＢは、最近のＩＥＥＥ１３９４バス系等と同様、全てのＰｌｕｇ＆Ｐｌａｙ系で行われている周知の活線挿抜（ＨｏｔＰｌｕｇ）機能が可能であって、デファクトスタンダードのＵＳＢバスでは７ビットのアドレスによりハブを使用して７階層最大接続機器１２７台（ハブを含む）のデバイス（モジュール）接続が可能になっており、デバイス等を標準規格化されたカートリッジ方式として使用することが可能である。活線挿抜機能については、電源ラインの端子が先に接触するように電源ラインの２端子をデータ端子ペアより長くする等の物理構造上の各種の工夫が行われている。一方、アドレス０を使用したエニュメレーション（Ｅｎｕｍｅｒａｔｉｏｎ）によるデバイス認識処理、ＵＳＢシステムのソフトウエア処理も同時に実施される。 FIG. 4 shows an example of the bus converter 5 shown in FIG. 1, which is an example of converting only the data bus function between the main CPU and the USB bus. Reference numeral 21 denotes a USB connector as a backplane (serial signal connection mechanism), which is connected to the USB 1 by the USB connector 21. The USB connector 21 generally has a four-terminal structure, and a standard configuration includes a pair of data lines D- and D + and four terminals of a Vbus and GND power line by Vcc, and the four terminals are aligned. There are A type and B type arranged in a square. The power supply line constitutes a powered bus by supplying Vcc such as +5 V / 100 mA to 2 A to a USB from a power supply unit (not shown, AC-DC converter, etc.) via a noise countermeasure capacitor. With this structure, USB can perform the well-known hot plugging function used in all Plug & Play systems as in the case of the recent IEEE 1394 bus system, and the de facto standard USB bus has a 7-bit address. Thus, it is possible to connect 127 devices (modules) of 7-layer maximum connection devices (including hubs) using a hub, and the devices can be used as a standardized cartridge system. As for the hot-swap function, various contrivances in physical structure such as making the two terminals of the power supply line longer than the data terminal pair so that the terminal of the power supply line comes into contact first. On the other hand, device recognition processing by enumeration using address 0 and USB system software processing are simultaneously performed.

２２はＵＳＢトランシーバ（ＵＳＢシリアル信号用の送受信器）であって、ＵＳＢを介してデバイス、モジュールからＵＳＢフォーマットによるパケット処理の時分割多重方式によるシリアルデータ通信を行うための送受信部に相当し、ＵＳＢのシリアル信号がＵＳＢトランシーバ２２を介してクロック信号により同期をとる同期式信号形式、或いはパケット単位でスタートビット、ストップビットが挿入される非同期（調歩同期等）信号形式により入出力する。２４はシリアルインターフェースエンジンであって、メインＣＰＵ３からのＤ０〜Ｄ７の８ビットのパラレル信号をシリアル−パラレル変換により、上述のようなフォーマットのシリアル信号に変換して入出力する。尚、これら基本回路以外にも送受信用のＦＩＦＯバッファやＦＩＦＯコントローラ、伝送信号のプロトコルコントローラ等の、付属回路の使用が考えられるが、ここでは基本回路以外の説明は省略する。 22 is a USB transceiver (USB serial signal transmitter / receiver), which corresponds to a transmitter / receiver for serial data communication using a time-division multiplex method of packet processing in USB format from a device or module via USB. The serial signal is input / output in a synchronous signal format that is synchronized with the clock signal via the USB transceiver 22 or in an asynchronous (start-stop synchronization) signal format in which a start bit and a stop bit are inserted in units of packets. A serial interface engine 24 converts the 8-bit parallel signals D0 to D7 from the main CPU 3 into serial signals having the above-described format by serial-parallel conversion and inputs / outputs them. In addition to these basic circuits, the use of attached circuits such as a FIFO buffer for transmission / reception, a FIFO controller, a protocol controller for transmission signals, and the like can be considered, but the description other than the basic circuit is omitted here.

また、共通化仕様としてＯＳメーカのＰＣ制御技術として知られている、ＣＤ、ＦＤＤ、ＨＤＤ、ＤＶＤ等のディスクデバイス群をＵＳＢ及びＩＥＥＥ１３９４規格により一括ブロック化して各デバイスを活線挿抜が自由な状態で制御する、ハード・ソフト一体化システムであるデバイスベイ等を利用し、ドライバ回路やソフトウエアを共通化或いは標準化（モジュール化）して回胴式遊戯機内の、ＣＤ、ＤＶＤ、回胴リールモータ（ドライバを含む）、払い出しモータ（ドライバ含む）等の各デバイスをブロック化し制御することにより、従来使用していた遊技機内の複雑な配線の省線化、煩雑なハーネスの簡略化ができる。尚、ＵＳＢが一つのマスター（主制御部：ホスト）により他の全てのデバイス（周辺機器・装置）を管理するマスター−スレーブ方式であるのに対して、ＩＥＥＥ１３９４は周辺機器・装置等を含む全ての機器（各ノード）が対等に動作し、各機器・装置間の相互のデータ転送を可能にしており、バス上の複数の機器・装置がマスターとなるマルチマスター方式であるともいえる。 In addition, disk devices such as CDs, FDDs, HDDs, and DVDs, which are known as OS specification PC control technology as a common specification, are collectively blocked according to the USB and IEEE 1394 standards, and each device can be freely inserted and removed hot. The device bay, which is a hardware / software integrated system that is controlled by the system, uses a common or standardized (modularized) driver circuit and software to create a CD, DVD, and reel reel motor in a reel-type game machine. By blocking and controlling each device (including the driver), the payout motor (including the driver), etc., it is possible to save the complicated wiring in the gaming machine that has been used conventionally and simplify the complicated harness. The USB is a master-slave system in which all other devices (peripheral devices / apparatuses) are managed by one master (main control unit: host), whereas IEEE1394 includes all peripheral devices / apparatuses. The devices (each node) operate equally, enabling mutual data transfer between the devices / devices, and it can be said that this is a multi-master system in which a plurality of devices / devices on the bus are masters.

図５は、図１に示すサブＣＰＵ４に配置されるＵＳＢコントローラの一例を示す図で、ＵＳＢネットワークはＵＳＢコントローラとＵＳＢバックプレーンで構成されるものである。このＵＳＢコントローラ３０は、例えば、米国サイプレス社のＦＸ２（登録商標）と呼ばれるコントローラの例であって、ＵＳＢ１．１及びＵＳＢ２．０に対応するデバイスである。（尚、ＵＳＢコントローラはＦＸ２に限定するものではないが、最も基本的な構成の一例として、以下、ＦＸ２を用いてＵＳＢコントローラの基本構成を説明する）。ＵＳＢコントローラ３０はＵＳＢ制御用にサブＣＰＵ４チップ内に内蔵されるもので、３１はＵＳＢコネクタへの入出力用ＵＳＢトランシーバ（ＵＳＢシリアルパケット信号用の送受信器）でＵＳＢ１．１用のフルスピード１２ＭＨｚ対応と、ＵＳＢ２．０のハイスピード４８０ＭＨｚ対応の、両方のトランシーバが内蔵されている。３２は同期制御用ＰＬＬ回路、３３はＵＳＢエンジンである。ＵＳＢエンジン３３は、ＵＳＢ１．１のフルスピード１２ＭＨｚと、ＵＳＢ２．０のハイスピード４８０ＭＨｚの両方をサポートしている。又、ＣＰＵ３７の助けを借りずにＵＳＢデバイスとして、メモリ共有方式でメモリの書込み、読出しができるようになっている。３４は内蔵ＲＡＭであって、８．５ＫバイトのＳＲＡＭが内蔵されている。 FIG. 5 is a diagram showing an example of a USB controller arranged in the sub CPU 4 shown in FIG. 1, and the USB network is configured by a USB controller and a USB backplane. The USB controller 30 is an example of a controller called FX2 (registered trademark) of Cypress Corporation in the United States, and is a device that supports USB 1.1 and USB 2.0. (Note that the USB controller is not limited to FX2, but as an example of the most basic configuration, the basic configuration of the USB controller will be described below using FX2.) The USB controller 30 is built in the sub CPU 4 chip for USB control, and 31 is a USB transceiver for input / output to the USB connector (transmitter / receiver for USB serial packet signal) and supports full speed of 12 MHz for USB 1.1. Both transceivers supporting USB 2.0 high speed 480 MHz are built in. 32 is a PLL circuit for synchronization control, and 33 is a USB engine. The USB engine 33 supports both USB 1.1 full speed 12 MHz and USB 2.0 high speed 480 MHz. In addition, the memory can be written and read as a USB device without the help of the CPU 37 by the memory sharing method. Reference numeral 34 denotes a built-in RAM, which contains an 8.5 Kbyte SRAM.

３５は４ＫバイトのエンドポイントＦＩＦＯメモリで、このエンドポイントバッファ３５は周辺機器との間のＦＩＦＯメモリとしても共用される。具体的には、ＵＳＢエンジン３３の制御でエンドポイントに格納するパケットサイズはＵＳＢ１．１と２．０で、それぞれのサイズに自動調整される。コントロール転送ではＵＳＢ１．１は８〜６４バイト、ＵＳＢ２．０は６４バイト、バルク転送では、ＵＳＢ１．１は８〜６４バイト、ＵＳＢ２．０は５１２バイト、インタラプト転送では、ＵＳＢ１．１は１〜６４バイト、ＵＳＢ２．０では１〜１０２４バイト、アイソクロナス転送では、ＵＳＢ１．１では１〜１０２３バイト、ＵＳＢ２．０では１〜１０２４バイト、と自動調整される。尚、ＵＳＢではコントロール、バルク、インタラプト、アイソクロナス転送はデバイス毎に、対応するエンドポイント（ＦＩＦＯ）を持ち、コントロールの場合はエンドポイント番号を１つ、バルクを２つ…、というように割当てられる。各転送モードの詳細については後述する。又、エンドポイントバッファ３５には、外部周辺機器より共用のＦＩＦＯメモリとして外部インターフェースを介して直接アクセスできる。このように共用メモリ方式によりＵＳＢエンジン３３、ＧＰＩＦマスター（後述する）３６、外部ＦＩＦＯインターフェース（Ｉ／Ｏ）が、それぞれ時分割でアクセス可能であり、それによって処理速度を上げている。 Reference numeral 35 denotes a 4 Kbyte end point FIFO memory, and this end point buffer 35 is also used as a FIFO memory with peripheral devices. Specifically, the packet size stored in the end point under the control of the USB engine 33 is USB 1.1 and 2.0, and is automatically adjusted to the respective sizes. For control transfer, USB 1.1 is 8 to 64 bytes, USB 2.0 is 64 bytes, for bulk transfer, USB 1.1 is 8 to 64 bytes, USB 2.0 is 512 bytes, and for interrupt transfer, USB 1.1 is 1 to 64 bytes. Bytes are automatically adjusted to 1 to 1024 bytes for USB 2.0, 1 to 1023 bytes for USB 1.1, and 1 to 1024 bytes for USB 2.0. In USB, control, bulk, interrupt, isochronous transfer has a corresponding endpoint (FIFO) for each device, and in the case of control, one endpoint number, two bulks, etc. are assigned. Details of each transfer mode will be described later. The endpoint buffer 35 can be directly accessed from an external peripheral device as a shared FIFO memory via an external interface. In this way, the USB engine 33, GPIF master (described later) 36, and external FIFO interface (I / O) can be accessed in a time-sharing manner by the shared memory method, thereby increasing the processing speed.

３８はＣＰＵ内部バスで、３９は汎用のＩ／Ｏポートである。３６はＧＰＩＦ（ＧｅｎｅｒａｌＰｒｏｇｒａｍｍａｂｌｅＩｎｔｅｒｆａｃｅ）で、８ステートのステートマシン（又は、８ステートバッファ：メモリスイッチ）であり、現在の状態（ステート番号）を数値として保持し真理値表により、ステート番号に応じて出力を変化させたり、ステート番号と入力信号の条件によって次のステートに移動するか否かを決定したりと、ＣＰＵが条件判定をしながら対応した出力をする動作と同一の動作を行い、これによって外部ＦＩＦＯインターフェースを制御することで、外部周辺機器がＦＩＦＯメモリに書き込んだデータをＵＳＢコントローラがＦＩＦＯバッファから直接読出したり、逆の操作などを可能にして処理速度を上げている。 Reference numeral 38 denotes a CPU internal bus, and 39 is a general-purpose I / O port. 36 is a GPIF (General Programmable Interface), which is an 8-state state machine (or 8-state buffer: memory switch), which holds the current state (state number) as a numerical value, and shows a truth table according to the state number. The CPU performs the same operation as the operation that performs the corresponding output while judging the condition, such as changing the output or determining whether to move to the next state according to the condition of the state number and the input signal. By controlling the external FIFO interface, the USB controller can directly read the data written in the FIFO memory from the FIFO buffer, or the reverse operation can be performed to increase the processing speed.

次に、上述したような構成のシステムの動作を説明する。ＵＳＢ通信は、ホストコンピュータ主導型（図１に示す遊技機ではメインＣＰＵ、サブＣＰＵ）のシステムであって、マスター−スレーブ方式となるので、ホスト（マスター）は通信を開始する際に、先ず、「トークン」パケットをブロードキャストで発行する。ＵＳＢに接続された周辺機器（スレーブ）は接続時にアドレスが割当てられているので、トークンに含まれるアドレスが自分宛の場合以外は受信しない。ＵＳＢデバイス（モジュール）がＵＳＢに接続されると、ＵＳＢシステムが接続されたデバイスを認識するためのエニュメレーションを行う。エニュメレーションはＵＳＢデバイスのディスクリプタと呼ばれる固有情報を得て、アドレスの割当を行い、コンフィギュレーション設定を行う。 Next, the operation of the system configured as described above will be described. USB communication is a host computer-driven system (main CPU, sub CPU in the gaming machine shown in FIG. 1) and is a master-slave system. Therefore, when a host (master) starts communication, Issue a “token” packet by broadcast. Since the peripheral device (slave) connected to the USB is assigned an address at the time of connection, the peripheral device (slave) does not receive it except when the address included in the token is addressed to itself. When the USB device (module) is connected to the USB, enumeration for recognizing the device connected to the USB system is performed. The enumeration obtains unique information called a descriptor of the USB device, assigns an address, and sets a configuration.

ＵＳＢデバイスには各種のデバイス・動作が存在するので、それぞれ対応するため以下の４種類の転送モードが定義されている。
１、コントロール転送。
全てのＵＳＢデバイスが備えなければならないモードで、エニュメレーション等でホストからのコマンドや各種情報のやりとりに使用され、どの転送モードでも必ずこのモードは必須である。
２、バルク転送。
大量データを、送受信エラーを起こすことなく確実に転送するモードで、遊技機の画像データ、音楽等の転送が容易に、高速に行える。
３、インタラプト転送。
遊技機のスタートレバー、ストップボタン、キーボードの操作等のヒューマンインターフェースに用い、ＵＳＢ基板モジュールの着脱時等に使用可能で、リアルタイム性を保証できる割込み制御に適したモードである。
４、アイソクロナス転送。
音声、ミュージック等の「とぎれては困る」ようなデータを転送する場合に、最適な同期性モードであって、他の転送モードより優先度は高い。遊技機ではリールドライブモータ、プランジャ等の各種アクチュエータドライバは直接フィードバック制御を含む直接制御が可能になる。
周辺機器についてはエニュメレーションが済めばアドレスが決まり、ホストから通知を行う場合は、どの転送方式で転送するかを決め、周辺機器（デバイス）は各転送に対してバッファ（ＦＩＦＯ）を持っているので、そのバッファに番号を付け、トークンにはアドレス、転送方式・ＦＩＦＯ（エンドポイント）番号を載せて送信すれば、そのデバイスは間違いなく情報を受信できるようになっている。 Since there are various devices and operations for USB devices, the following four types of transfer modes are defined in order to deal with them.
1. Control transfer.
This mode is required for all USB devices, and is used for exchanging commands and various information from the host during enumeration. This mode is indispensable for any transfer mode.
2. Bulk transfer.
In a mode in which a large amount of data is reliably transferred without causing a transmission / reception error, image data, music, etc. of a gaming machine can be transferred easily and at high speed.
3. Interrupt transfer.
This mode is suitable for interrupt control that can be used for human interface such as operation of a start lever, stop button and keyboard of a gaming machine, can be used when a USB board module is attached and detached, and can guarantee real-time performance.
4. Isochronous transfer.
When transferring data such as voice and music that is difficult to be interrupted, this is an optimal synchronization mode and has a higher priority than other transfer modes. In gaming machines, various actuator drivers such as reel drive motors and plungers can be directly controlled including direct feedback control.
For peripheral devices, the address is determined after enumeration is completed. When notification is made from the host, the transfer method is determined, and the peripheral device (device) has a buffer (FIFO) for each transfer. Therefore, if the buffer is numbered and the token is sent with the address, transfer method / FIFO (endpoint) number, the device can receive the information without fail.

次に、実際の遊技機における動作の一例として、リールの回転について図１を参照しながら説明する。スタートレバーを操作するとインタラプト転送によりその情報がメインＣＰＵ３に送られ、メインＣＰＵ３から回胴ユニット８へＵＳＢ１を介して、スタート指令が送られる。この場合の信号処理は、図４に示すように、ＣＰＵ３からの８ビットのパラレルデータを、シリアルインターフェースエンジン２４でシリアル−パラレル変換してＵＳＢデータに変換した後、ＵＳＢトランシーバ２２からＵＳＢコネクタ２１を介しＵＳＢ１へ送信される。回胴ユニット８も、同種のコントローラ（図示していない）を内蔵しているものとすれば信号の流れは逆に、ＵＳＢコネクタ２１からＵＳＢトランシーバ２２により指令を受信して、シリアルインターフェースエンジン２４によりパラレルデータに変換して、Ｄ０〜Ｄ７ポートより回胴ユニットＣＰＵへ取込み、指令がスタート指令なので、モータドライバ（図示していない）を駆動して３個のモータを所定の速度で回転させる。 Next, as an example of the operation in the actual gaming machine, the rotation of the reel will be described with reference to FIG. When the start lever is operated, the information is sent to the main CPU 3 by interrupt transfer , and a start command is sent from the main CPU 3 to the drum unit 8 via the USB 1. In the signal processing in this case, as shown in FIG. 4, the 8-bit parallel data from the CPU 3 is serial-parallel converted by the serial interface engine 24 into USB data, and then the USB connector 21 is connected to the USB transceiver 21. Via USB1. If the rotating unit 8 also includes a controller of the same type (not shown), the signal flow is reversed, and the USB transceiver 21 receives a command from the USB connector 21 and the serial interface engine 24 The data is converted into parallel data and taken into the spinning unit CPU from the D0 to D7 ports. Since the command is a start command, a motor driver (not shown) is driven to rotate the three motors at a predetermined speed.

従来の回胴式遊技機は、回胴ユニットドライブがステッピングモータにエンコーダ等の検出器を用いないで、メインＣＰＵで管理されたモータへの供給パルス数を基に位置制御を図１、２のＵＳＢ１のインタラプト転送で行える。しかしアイソクロナス転送を用いると、エンコーダ等の検出器つきのモータをＣＰＵモジュールでフィードバック制御でき、逆転、揺動、変速回転が容易にでき、ストップスイッチ（複数）のあらゆる状態でのインタラプト転送との連携による動作ができる。 The conventional spinning machine has position control based on the number of pulses supplied to the motor managed by the main CPU without using a detector such as an encoder as the stepping motor. This can be done by USB1 interrupt transfer. However, if isochronous transfer is used, a motor with a detector such as an encoder can be feedback controlled by a CPU module, and reverse rotation, swinging, and variable speed rotation can be easily performed, and in cooperation with interrupt transfer in all states of the stop switch (s) Can operate.

また、ＵＳＢ２．０では４８０Ｍｂｓと高速なので、バルク転送と合わせてＤＶＤ、ＣＤなどの、大容量の光ディスクの駆動等が容易となる。あらかじめ遊技機に内蔵されているＤＶＤを活線挿抜機能（遊技機パネル等の切り替えスイッチ等で実現）により取付けて、遊技機の画面にユーザの好みの画像を選択・表示させるようにすること等ができる。具体的には、ユーザが表面パネル９上で見たいと思うＤＶＤタイトルの選択操作を行うと、サブＣＰＵ４では、図５に示すＧＰＩＦマスター３６を介し外部ＦＩＦＯインターフェースよりエンドポイント／ＦＩＦＯ３５に、インタラプタ転送によりＤＶＤの指定タイトルが書き込まれる。ＵＳＢエンジン３３はＤＶＤ（図示していない）の駆動指令をＵＳＢトランシーバ３１から、ＵＳＢ２を介してＤＶＤモジュール等に通知する。ＤＶＤモジュールも、同種のコントローラを内蔵しているとすれば、ＲＡＭ３４に格納した指定の画像検索データをＵＳＢエンジン３３とＵＳＢトランシーバ３１を介して送信し、バルク転送によりＵＳＢ２を介して表示装置１０上にユーザによって指定されたＤＶＤタイトルの画像・映像を転送・表示する。その他、これらＤＶＤ等の光ディスクはプログラム格納用等にも使用できる。音楽についても同様であって、ユーザは自分の聞きたい曲を自由に選択して、遊技を楽しくする映像、音楽を選択して遊技を続行することができる。 In addition, since USB 2.0 has a high speed of 480 Mbps, it is easy to drive a large-capacity optical disk such as a DVD or a CD together with bulk transfer. Attaching a DVD built into the gaming machine in advance using a hot-swap function (implemented with a switch on the gaming machine panel, etc.) to select and display the user's favorite image on the gaming machine screen, etc. Can do. Specifically, when the user performs a selection operation of the DVD title that the user wants to view on the front panel 9, the sub CPU 4 transfers the interrupter from the external FIFO interface to the endpoint / FIFO 35 via the GPIF master 36 shown in FIG. Thus, the designated title of the DVD is written. The USB engine 33 sends a DVD (not shown) drive command from the USB transceiver 31 to the DVD module or the like via the USB 2. If the DVD module also incorporates the same type of controller, the designated image search data stored in the RAM 34 is transmitted via the USB engine 33 and the USB transceiver 31, and on the display device 10 via the USB 2 by bulk transfer. The image / video of the DVD title specified by the user is transferred / displayed. In addition, these optical disks such as DVDs can be used for storing programs. The same applies to music, and the user can freely select a song he / she wants to listen to, select a video or music that makes the game fun, and continue the game.

次に、このような遊技機のＵＳＢネットワークにおけるシステム監視について説明する。遊技機外部より監視を実施できるように、例えば、図６に示す監視盤５０を遊技機の目立たない側面や下部などに設置する。設置方法は監視盤５０を遊技機の外側板の一部に、監視盤５０の入る凹面を形成し、監視盤５０を嵌め込んで蓋ができるカバー板を付け、電子ロック構造として、一般のユーザが手を触れられない構造とする。監視盤５０には、例えば、メインＣＰＵ３の当りレジスタ読み取り、払い出しユニット７、回胴ユニット８の全リール停止位置トレンド、の各ブロックのデータをチェックするためのＵＳＢコネクタ５１〜５４を引出し、設置する。これに遊技機外部からＵＳＢアナライザ／チェッカ５５の端子５６を挿着し、データのトレースを行う。ＵＳＢ端子５６及びＵＳＢコネクタ５１〜５４はＢ型を示しているがＡ型でもよい。ＵＳＢアナライザを使用すれば、各回胴の停止トレンド、払い出しトレンド、ディスクリプタ、コンフィグレイション、インターフェース、フレーム等が自由に確認でき、遊技機の抽選確率ロジック、単位時間の投入／払い出しデータ、等重要事項に関する改ざんの有無のチェック、等をトレース機能によって実施できるので、維持管理が極めて容易となる。その他、投入、ストップスイッチシミュレータによる、遊技機ソフトウエアの開発・改良・デバッグ等への利用も可能である。また、ホスト側（主制御部）は予め登録されているペリフェラル（周辺機器・装置）以外に対するアドレス割り当てを行わないようにしてセキュリティを確保する。 Next, system monitoring in the USB network of such a gaming machine will be described. For example, a monitoring board 50 shown in FIG. 6 is installed on a side surface or a lower part of the gaming machine that is not conspicuous so that the gaming machine can be monitored from outside. As for the installation method, the monitoring board 50 is formed on a part of the outer plate of the gaming machine, a concave surface into which the monitoring board 50 is inserted, a cover plate that can be fitted with the monitoring board 50 is attached, and an electronic lock structure is provided for general users. Is a structure that cannot be touched. For example, USB connectors 51 to 54 for checking the data of each block of the main CPU 3 for reading the hit register, the payout unit 7, and the all reel stop position trend of the spinning unit 8 are pulled out and installed. . The terminal 56 of the USB analyzer / checker 55 is inserted into this from the outside of the gaming machine, and data is traced. The USB terminal 56 and the USB connectors 51 to 54 are B-type, but may be A-type. If you use a USB analyzer, you can freely check the stopping trend, payout trend, descriptor, configuration, interface, frame, etc. of each cylinder, and the important matters such as game machine lottery probability logic, unit time input / discharge data, etc. Since it is possible to check whether or not tampering has occurred by using the trace function, the maintenance management becomes extremely easy. In addition, it can be used for development, improvement, debugging, etc. of game machine software by using a stop switch simulator. Further, the host side (main control unit) ensures security by not allocating addresses to peripherals (peripheral devices / devices) registered in advance.

以上のようなＵＳＢは、もともと活線挿抜機能がサポートされたＰｌｕｇ＆Ｐｌａｙ（ＵＰｎＰ等）の発展形であるが、最近、ＵＳＢ２．０では「ＵＳＢＯｎＴｈｅＧｏ」という名称の追加規格として、完全分散型ネットワークに対応可能な、ホストの要らないシステム等も出現している。これを用いれば、デジタルカメラとプリンタがＰＣ無しに接続できるように、遊技機ではホールコンピュータの領域を大幅に削減して、遊技機同志がＵＳＢマスター、スレーブの処理を、その都度互いに入れ代わって交互に制御するようなシステムが構築できる。
具体的には、ＵＳＢＯｎＴｈｅＧｏ（以降ＯＴＧと略す）プロトコルを用いると、ファイル転送を行ったデバイスがホストとなり、受け取るデバイスがスレーブとなる。また、逆の形態をとることもできる。このＯＴＧチップの構成は、ホストコントローラとスレーブコントローラ、ＯＴＧコントローラをそれぞれ内蔵して、ＯＴＧコントローラによりホストコントローラとスレーブコントローラを切換える構造となる。 The USB as described above is an advanced form of Plug & Play (UPnP, etc.) that originally supported the hot-swap function, but recently, USB 2.0 is a fully distributed type as an additional standard named “USB On The Go”. Systems that can handle the network and do not require a host have also appeared. Using this, so that the digital camera and the printer can be connected without a PC, the area of the hall computer is greatly reduced in the gaming machine, and the gaming machines exchange the processing of the USB master and slave each time. A system that can be controlled alternately can be constructed.
Specifically, when the USB On The Go (hereinafter abbreviated as OTG) protocol is used, the device that performed the file transfer becomes the host, and the receiving device becomes the slave. The reverse form can also be taken. The configuration of the OTG chip has a structure in which a host controller, a slave controller, and an OTG controller are incorporated, and the host controller and the slave controller are switched by the OTG controller.

図２に示したサブＣＰＵ４をマスターとする構成の場合は、例えば、サブＣＰＵ４に図５に示したようなＵＳＢコントローラ３０を搭載（又は、外付けでもよい）して、サブＣＰＵ４を接続したＵＳＢ２に各種の新デバイスを挿込み追加してＵＳＢ管理を行い、メインＣＰＵ３とは旧来のパラレル接続、或いはシリアル接続を行うという形態である。ここでサブＣＰＵ４に無線ＵＳＢを設置すれば、他の遊技機との協調ゲーム等も可能になる。 In the case of a configuration in which the sub CPU 4 shown in FIG. 2 is used as a master, for example, the USB 2 in which the USB controller 30 as shown in FIG. 5 is mounted on the sub CPU 4 (or may be externally attached) and the sub CPU 4 is connected. Various types of new devices are inserted and added to perform USB management, and the main CPU 3 performs a conventional parallel connection or serial connection. Here, if a wireless USB is installed in the sub CPU 4, a cooperative game with other gaming machines can be performed.

次に、無線（ワイアレス）ＵＳＢについて説明する。無線ＵＳＢはアンテナ付きの無線トランシーバ（図示していない）により機内ブロック間や、機器・ペリフェラル（周辺機器・装置）間をワイアレス接続するもので、この無線トランシーバ（無線送受信器）は、例えば、３．１〜１０．６ＧＨｚ帯の無線により、公知のスペクトラム拡散方式による周波数ホッピング方式の通信等で、デバイス間をリモート接続する。更に、送受信信号は図５に示したＵＳＢコントローラ３０よりＵＳＢコネクタにも接続できる構成であり、これによって機器内のＵＳＢバスとも接続する。また、遠隔稼動データ収集ブロック１２を設けることにより無線を用いたホールコンピュータの遊技機データ収集が可能になり、従来のホールコンピュータによる遊技機データ収集システムを大幅に簡略化でき、さらにはシステム監視にも用いることができる。 Next, wireless (wireless) USB will be described. The wireless USB wirelessly connects in-flight blocks and devices / peripherals (peripheral devices / devices) by a wireless transceiver (not shown) with an antenna. This wireless transceiver (wireless transceiver) is, for example, 3 .1 to 10.6 GHz band wirelessly connects devices by a frequency hopping communication by a known spread spectrum method. Further, the transmission / reception signal can be connected to the USB connector from the USB controller 30 shown in FIG. 5, thereby connecting to the USB bus in the device. In addition, by providing the remote operation data collection block 12, it is possible to collect the gaming machine data of the hall computer using radio, greatly simplify the gaming machine data collection system using the conventional hall computer, and further to system monitoring. Can also be used.

通信方式については、例えば、ＵＳＢ２．０と同様な通信プロトコルで、４８０Ｍｂｐｓの高速・大容量伝送が可能であり、到達距離は１０ｍ程度の短距離通信である。また、無線を介して各デバイス間をリモート接続するので、遅延時間が小さく、ＯＴＧ方式の適用等により各機器間は完全分散化によって、相互管理が可能になる。これによって、各遊技機間を無線接続してワイアレス遊技機をグループ化する等の構成が可能となり、１人で任意の遊技機から複数の遊技機を無線通信により占有し、スタートレバーやストップスイッチ等の操作部による複数機の操作連動を可能とすることもできる。また、複数機の協調ゲームも可能となり隣接する遊技機間でのゲームや、さらには平均確率や規制上限／出玉率などの有効消化で、客の満足度増加が図れる。これらは規制のある回動式遊技機、パチンコ機では現在実施は不許可であるが、ゲームセンターのゲーム機では現在でも実施可能である。尚、上述した無線トランシーバに光学機器を代用すれば光無線によるＵＳＢ通信も可能となる。 As for the communication method, for example, high-speed and large-capacity transmission of 480 Mbps is possible with the same communication protocol as USB 2.0, and the reach is short distance communication of about 10 m. In addition, since each device is remotely connected via wireless, the delay time is small, and the devices can be mutually managed by completely distributing the devices by applying the OTG method or the like. As a result, wireless gaming machines can be connected to each other and wireless gaming machines can be grouped, and a single player can occupy a plurality of gaming machines from any gaming machine by wireless communication. It is also possible to enable operation interlocking of a plurality of machines by an operation unit such as. In addition, a cooperative game of a plurality of machines is possible, and the satisfaction of customers can be increased by using a game between adjacent gaming machines and further effectively using average probabilities, upper limit of regulation / running rate, etc. These are currently not permitted on regulated rotary gaming machines and pachinko machines, but can still be implemented on game arcade game machines. If an optical device is substituted for the above-described wireless transceiver, USB communication by optical wireless becomes possible.

次に本発明の実施例３について説明する。図１０に示す実施例は遊技機本体の周辺機器、周辺装置までシリアル盤内バスで接続された遊技機セル１６０ａとしての構成である（遊技機本体と周辺機器・装置を接続して、総合的に機能するようにしたものを遊技機セルと呼ぶ）。周辺機器、周辺装置としては、メダル貸出機、２４Ｖ電源供給装置、ホールコンピュータへのデータ配信端末を接続した事例に基づいて説明する。 Next, a third embodiment of the present invention will be described. The embodiment shown in FIG. 10 has a configuration as a gaming machine cell 160a in which peripheral devices and peripheral devices of the gaming machine main body are connected by a serial board bus (the gaming machine main body and peripheral devices / devices are connected, The ones that function in this way are called gaming machine cells). The peripheral devices and peripheral devices will be described based on an example in which a medal lending machine, a 24V power supply device, and a data distribution terminal connected to a hall computer are connected.

図１０は、ＡＣ電源（１００Ｖ、２００Ｖ、単相、三相）１５１から２４Ｖに変換する電源装置１５２、遊技機本体１５４、メダル貸出機１５５、ＰＬＣ／ＵＳＢ変換装置１５６、一般のパソコン（パーソナルコンピュータ）１５７をＰＬＣ（ＰｏｗｅｒＬｉｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ：電源ライン搬送通信）１５０を用いてＵＳＢのプロトコルや情報を載せネットワークを構築した、遊技機セルの構成図である。ここで２４Ｖ電源装置には、ＵＳＢハブ、データ一時記憶装置、ＰＬＣトランスミッタが内蔵されている。また、ＡＣ電源１５１に多数の遊技機セル１６０ｎを接続して、多数の遊技機をパソコン１５７で管理することができる。これにより別設置のホールコンピュータやデータ収集装置（図示せず）用の通信装置を必要としないシステムを構築している。さらにＷｅｂを用いれば、系列店のホール管理を一元化することもできる。 FIG. 10 shows an AC power supply (100V, 200V, single phase, three phase) 151 to 24V power supply device 152, gaming machine body 154, medal lending machine 155, PLC / USB conversion device 156, general personal computer (personal computer) ) 157 is a configuration diagram of a gaming machine cell in which a network is built by placing a USB protocol and information using a PLC (Power Line Communication: PLC) 150. Here, the 24V power supply device includes a USB hub, a temporary data storage device, and a PLC transmitter. In addition, a large number of gaming machine cells 160n can be connected to the AC power supply 151, and a large number of gaming machines can be managed by the personal computer 157. As a result, a system that does not require a separately installed hall computer or a communication device for a data collection device (not shown) is constructed. Furthermore, if the Web is used, hall management of affiliated stores can be unified.

次に、本発明の実施例４について説明する。図７は、実施例４のＣＡＮシステムの構成図である。自動車用の車載用シリアルバス規格としてはＬＩＮ（ＬｏｃａｌＩｎｔｅｒｃｏｎｎｅｃｔＮｅｔｗｏｒｋ）、ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ）、ＭＯＳＴ（ＭｅｄｉａＯｒｉｅｎｔｅｄＳｙｓｔｅｍｓＴｒａｎｓｐｏｒｔ）等があるが、一例として、以下ＣＡＮについて説明する。図７において、９０はＣＡＮノードに相当するサブＣＰＵモジュールあり、サブＣＰＵ９０はＣＡＮ通信を制御するプロトコルフレーム等を保持するＣＡＮコントローラ９１と、ＣＡＮトランシーバ９２で構成されている。各ＣＡＮノードとなる表示器９３、表面パネル９４、ＤＶＤ９５もそれぞれ同一の構成を持ち、ＣＡＮＨ、ＣＡＮＬバスに接続されている。 Next, a fourth embodiment of the present invention will be described. FIG. 7 is a configuration diagram of a CAN system according to the fourth embodiment. There are LIN (Local Interconnect Network), CAN (Controller Area Network), MOST (Media Oriented Systems Transport), and the like as in-vehicle serial bus standards for automobiles. As an example, CAN will be described below. In FIG. 7, reference numeral 90 denotes a sub CPU module corresponding to a CAN node. The sub CPU 90 includes a CAN controller 91 that holds a protocol frame and the like for controlling CAN communication, and a CAN transceiver 92. The display 93, the front panel 94, and the DVD 95, which are CAN nodes, have the same configuration and are connected to the CANH and CANL buses.

尚、図７にはサブＣＰＵグループのネットワーク化の意味でサブＣＰＵ９０モジュールも図示しているが、ＣＡＮは分散型ネットワークであるので、ここのサブＣＰＵ９０はマスターではなく、他のノードと同レベルである。従って、実際にはサブＣＰＵ９０を除いてしまって、表示器９３、表面パネル９４、ＤＶＤ９５等のＣＡＮノードだけでネットワークを構成してもよい。ＣＡＮバスは自動車の車内ネットワークとして発展したバスシステムであるが、これを遊技機ネットワークに適用するものである。 In FIG. 7, the sub CPU 90 module is also illustrated in the sense of networking the sub CPU group. However, since the CAN is a distributed network, the sub CPU 90 here is not the master and is at the same level as other nodes. is there. Therefore, in practice, the sub CPU 90 may be omitted, and the network may be configured with only CAN nodes such as the display 93, the front panel 94, and the DVD 95. The CAN bus is a bus system developed as an in-vehicle network for automobiles, and this is applied to a gaming machine network.

ＣＡＮは最初から分散型に思考されたシステムであって、プロトコルフレームは、ブロードキャスト送信を行うデータフレーム、リモートフレーム、受信ノードの準備未完を通知するオーバーロードフレーム、エラー検出時のエラーフレーム、データを分離するインターフレームスペース、の５つに単純化されている。
ＣＡＮはバス内にあるどのノード（基板、ユニット）からも通信可能なマルチマスター方式なので、図８に示すように、ドミナントビット：Ｄ、とレセシブビット：ＲがノードＡとノードＢの出力として衝突している場合、ドミナントデータ：Ｄがレセシブデータ：Ｒを上書きする決まりになっていて、これにより優先順位を決定するアービトレーションを行っている。また、ＣＡＮでは、ＵＳＢでデバイスに付与されるＩＤに代わるものとして、メッセージにそれぞれ番号を付けてブロードキャスト送信される。図９のフォーマットに示すように、スタンダードの場合は、アービトレーションフイールドとして、ＩＤ（アイデンティファイヤ識別子１１）を付けてバスにブロードキャスト送信を行い、他のノードは自分に必要かどうかをＩＤ識別子（アイデンティファイヤ１１）によって見分けることで、ＣＡＮ通信を行っている。 CAN is a distributed system from the beginning, and the protocol frame includes a data frame for broadcast transmission, a remote frame, an overload frame for notifying the reception node of preparation, an error frame at the time of error detection, and data. It is simplified to five of the inter frame space to be separated.
Since CAN is a multi-master system that can communicate from any node (board, unit) in the bus, as shown in FIG. 8, dominant bit: D and recessive bit: R collide as outputs of node A and node B. The dominant data: D is overwritten with the recessive data: R, and thus arbitration is performed to determine the priority order. In CAN, instead of an ID assigned to a device by USB, a message is numbered and broadcasted. As shown in the format of FIG. 9, in the case of the standard, as an arbitration field, an ID (identifier identifier 11) is attached and broadcast transmission is performed on the bus, and other nodes identify whether they are necessary or not. The CAN communication is performed by distinguishing by the tifier 11).

以上、本発明について、回胴式遊技機、及びホールの島に新バスシステムを導入する例について説明したが、回胴式遊技機に限らず、パチンコ遊技機、じゃん球遊技機、アレンジボール遊技機、或いはこれらを組み合わせた他の遊技機、各種のゲーム機にも、本発明は適用可能である。 As described above, the present invention has been described with respect to the spinning-reel game machine and the example of introducing the new bus system to the island of the hall. However, the present invention is not limited to the spinning-reel game machine, but a pachinko gaming machine, a ball ball gaming machine, and an arrange ball game. The present invention is also applicable to a machine, other game machines that combine these, and various game machines.

本発明の実施例１による遊技機の構成図である。It is a block diagram of the gaming machine according to the first embodiment of the present invention. 図１に示すサブＣＰＵをマスターとする遊技機の構成図である。FIG. 2 is a configuration diagram of a gaming machine having a sub CPU shown in FIG. 1 as a master. 本発明の実施例１による遊技機の変形例を示す構成図である。It is a block diagram which shows the modification of the game machine by Example 1 of this invention. 図１に示すバス変換器の一例のブロック図である。It is a block diagram of an example of the bus converter shown in FIG. 図１に示すサブＣＰＵのコントローラのブロック図である。It is a block diagram of the controller of the sub CPU shown in FIG. 遊技機の動的チェックの説明図である。It is explanatory drawing of the dynamic check of a gaming machine. ＣＡＮのバス構成を示す図である。It is a figure which shows the bus structure of CAN. ＣＡＮバスのアービトレーションの説明図である。It is explanatory drawing of arbitration of a CAN bus. ＣＡＮシステムの信号フォーマットを示す図である。It is a figure which shows the signal format of a CAN system. ＵＳＢ及びＰＬＣを用いた遊技機セルの構成図である。It is a block diagram of the gaming machine cell using USB and PLC. 従来の遊技機の構成図である。It is a block diagram of the conventional game machine. 従来の遊技機盤内ネットワークを示す構成図である。It is a block diagram which shows the conventional network in a gaming machine board.

Explanation of symbols

１、２ＵＳＢ
３メインＣＰＵ
４サブＣＰＵ
５バス変換器
６、９、９４表面パネル
７払い出しユニット
８回胴ユニット
１０、９３表示器
１２遠隔稼動データ収集ブロック
１３サブＣＰＵ制御の周辺機器
１４メインＣＰＵ制御の周辺機器
２１ＵＳＢコネクタ
２２、３１ＵＳＢトランシーバ
２４シリアルインターフェースエンジン
３０ＵＳＢコントローラ
３２デジタルＰＬＬ
３３ＵＳＢエンジン
３４ＲＡＭ
３５エンドポイント／ＦＩＦＯ
３６ＧＰＩＦ
３７ＣＰＵ
３９汎用Ｉ／Ｏ
５０監視盤
５１〜５４ＵＳＢコネクタ
５５アナライザ
５６ＵＳＢ端子
９０サブＣＰＵモジュール
９１ＣＡＮコントローラ
９２ＣＡＮトランシーバ
１５０ＰＬＣ（ＰｏｗｅｒＬｉｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ）
１５１ＡＣ電源ライン
１５２電源装置
１５３ＵＳＢコネクタ
１５４遊技機本体
１５５メダル貸出機
１５６ＰＬＣ／ＵＳＢ変換機
１５７パーソナルコンピュータ
１６０ａ、１６０ｎ遊技機セル 1, 2 USB
3 Main CPU
4 Sub CPU
5 Bus converter 6, 9, 94 Front panel 7 Dispensing unit 8 Cylinder unit 10, 93 Display 12 Remote operation data collection block 13 Sub CPU control peripheral device 14 Main CPU control peripheral device 21 USB connector 22, 31 USB Transceiver 24 Serial interface engine 30 USB controller 32 Digital PLL
33 USB engine 34 RAM
35 Endpoint / FIFO
36 GPIF
37 CPU
39 General purpose I / O
50 Monitor Panel 51-54 USB Connector 55 Analyzer 56 USB Terminal 90 Sub CPU Module 91 CAN Controller 92 CAN Transceiver 150 PLC (Power Line Communication)
151 AC power line 152 Power supply device 153 USB connector 154 Game machine body 155 Medal lending machine 156 PLC / USB converter 157 Personal computer 160a, 160n Game machine cell

Claims

A main CPU (3) serving as a master of USB1 (1) connected to USB1 (1) via a bus converter (5) that mutually converts CPU parallel data and USB bit serial data;
A front panel (6) with a start lever and a stop button, a medal payout unit (7), and a revolving unit CPU are controlled by the main CPU (3) and connected to the USB 1 (1) as a slave. When the command from the CPU (3) is received, the spinning unit CPU directly controls the reel motor to rotate the pattern, and the sub CPU (4);
A USB 2 (2) whose sub CPU (4) is a master is provided and connected to the USB 2 (2) as a slave, a DVD controlled by the sub CPU (4), a front panel (9) for operating the DVD, A display (10) composed of a liquid crystal or LED for displaying data from the DVD, and a PLC signal and an information conversion function between the PLC and USB, and a PLC signal placed on an AC line to which power is supplied. a power supply device which performs (152) comprises a,
When the start lever and stop button on the front panel (6) are operated , the operation is notified to the main CPU (3) using the interrupt transfer of USB1 (1),
When the rotating unit (8) receives a command from the main CPU (3) through the isochronous transfer, the rotating unit CPU performs feedback control including reverse rotation, swinging, and variable speed rotation of the reel motor. To play.

Whether the main CPU (3) shares the USB master function with the sub CPU (4) as a slave, or the sub CPU (4) shares the USB master function with the main CPU (3) as a slave 2. The gaming machine according to claim 1, wherein the switching is performed using a USB OTG protocol, and USB1 (1) and USB2 (2) are integrated into one USB.

A USB analyzer is installed that is detachably connected to the USB connector of USB1 (1), traces data flowing on the USB interface, and monitors in real time whether the lottery probability logic or medal payout data has been tampered with. The game machine according to claim 1, wherein: