[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4545537B2 - 半導体装置及び半導体装置ユニット - Google Patents

半導体装置及び半導体装置ユニット Download PDF

Info

Publication number
JP4545537B2
JP4545537B2 JP2004271910A JP2004271910A JP4545537B2 JP 4545537 B2 JP4545537 B2 JP 4545537B2 JP 2004271910 A JP2004271910 A JP 2004271910A JP 2004271910 A JP2004271910 A JP 2004271910A JP 4545537 B2 JP4545537 B2 JP 4545537B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
corner
stage
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004271910A
Other languages
English (en)
Other versions
JP2006086454A (ja
Inventor
尚生 伊勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004271910A priority Critical patent/JP4545537B2/ja
Priority to US11/034,760 priority patent/US7187065B2/en
Publication of JP2006086454A publication Critical patent/JP2006086454A/ja
Application granted granted Critical
Publication of JP4545537B2 publication Critical patent/JP4545537B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置及び半導体装置ユニットに係り、特に高密度化に対応しうる半導体装置及び半導体装置ユニットに関する。
近年、半導体装置は高機能化及び多ビット化等が急速な勢いで進んでおり、これに伴いリード数は増大する傾向にある。また、一方において半導体装置には小型化が要求されており、よってリードも狭ピッチ化する必要がある。従って、これらの要望に対応しうる半導体装置が望まれている。
従来の半導体装置として、例えば特許文献１，２に開示さたれものがある。これらの半導体装置は、樹脂パッケージ内に半導体素子，ステージ，リード，及びワイヤ等を設けた構成とされている。
特許文献１に開示された半導体装置は、電気信号伝達用リードフレームと、半導体素子を搭載したＶＳＳ電源兼用半導体支持リードフレームと、この半導体支持リードフレームの上部に枠状に形成されたＶＤＤ電源専用リードフレームとを有している。そして、半導体素子に形成された信号用電極は、ワイヤを用いて電気信号伝達用リードフレームと接続される。また、半導体素子に形成された電源用電極は、ワイヤを用いてＶＳＳ電源兼用半導体支持リードフレームまたはＶＤＤ電源専用リードフレームと接続される。更に、半導体支持リードフレームの四隅の内、一の対角線上においては外側に向け延出する延出部が形成されている。
一方、特許文献２に開示された半導体装置は、金属製のタブ上に半導体素子を搭載した構成とされている。また、このタブ上には、枠状のメタル層が絶縁層を介して半導体素子を囲繞するように形成されている。リードはメタル層を囲繞するよう配設されており、このリードはボンディングワイヤにより半導体チップの電極、タブ、及びメタル層に接続された構成とされている。また、タブの四隅においては外側に向け延出する延出部が形成されている。
特開平９−２９３８２２号公報 特開平７−３００６７号公報
しかしながら、上記した従来の半導体装置では、特許文献１における半導体支持リードフレームの四隅位置から対角線上に延出する延出部、及び特許文献２におけるタブの四隅から外側に向け延出する延出部は、いずれもパッケージの形成後に切断されるものであり、外部接続端子して機能するものでなかった。
このため、半導体装置のパッケージ外周に配設されるリードのレイアウトとしては、パッケージの四隅位置が疎となり、四隅を除く側辺では密となっていた。よって、このように、従来においてはリードの配置においてパッケージの全周の有効利用がされておらず、よって半導体装置が大型化してしまうという問題点があった。
また、半導体装置の高密度に伴い前記のようにリードピッチは狭くなり、またリード自体の幅も狭くなる。これに対し、電源及びグランドに接続されるリードも狭い幅となるが、半導体装置の電気的特性を高めるには電源及びグランドは低インピーダンスであることが望ましい。しかしながら、従来の半導体装置では電源及びグランドに接続されるリードの低インピーダンス化を図ることができず、電気的特性が劣化してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、リードの高密度化及び装置の小型化を図りうる半導体装置及び半導体装置ユニットを提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
ステージ上に搭載された半導体チップと、
該半導体チップと電気的に接続される複数のリードと、
前記半導体チップ及び前記リードの一部を覆うパッケージとを有してなる半導体装置において、
前記ステージの四隅位置である頂点部の内、少なくとも一つの頂点部より前記パッケージの外部に延出する第１のコーナーリードを設けたことを特徴とするものである。
上記発明によれば、従来はリードの配置位置として利用されていなかったステージの四隅に第１のコーナーリードを設けたことにより、リード配置の高密度化が可能となり、また半導体装置の小型化を図ることができる。
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記第１のコーナーリードを電源リードまたはグランドリードとして用いたことを特徴とするものである。
上記発明によれば、第１のコーナーリードは比較的スペースのあるステージの四隅に形成されるため、リード幅を広く取ることが可能である。よって、第１のコーナーリードを電源リードまたはグランドリードとして用いることにより、電源或はグランドとして使用される第１のコーナーリードのインピーダンスを低減することができ、半導体装置の電気的特性を向上させることができる。
また、請求項３記載の発明は、
請求項１または２記載の半導体装置において、
前記ステージを囲繞する外周リードを形成すると共に、該外周リードの前記頂点部に対応する位置より前記パッケージの外部に延出する第２のコーナーリードを形成したことを特徴とするものである。
上記発明によれば、半導体チップが搭載されたステージを囲繞する外周リードを形成したことにより、半導体チップと外周リードは半導体チップ上のいかなる位置でもワイヤ接続することが可能となる。よって、半導体チップに配設される電源電極及びグランド電極の配設位置に自由度を持たせることができ、半導体チップ及びワイヤレイアウトの設計の容易化を図ることができる。
また、請求項４記載の発明は、
請求項３記載の半導体装置において、
前記第１のコーナーリードと前記第２のコーナーリードとを、前記ステージと面一となるよう並設したことを特徴とするものである。
上記発明によれば、第１のコーナーリードと第２のコーナーリードとをステージと面一となるよう並設したことにより、コーナーリードを複数設けても半導体装置の薄型化を図ることができる。また、ワイヤボンディングのリード側のボンディング高さを一定とできるため、ワイヤボンディング処理の容易化を図ることができる。
また、請求項５記載の発明は、
請求項３記載の半導体装置において、
前記第１のコーナーリードと前記第２のコーナーリードとを絶縁層を中間に挟んで積層した構成としたことを特徴とする半導体装置。
上記発明によれば、コーナーリードは比較的スペースのあるステージの四隅に形成されるため、リード幅を広く取ることができインピーダンスの低減を図ることができる。よって、電源或はグランドとして使用される各コーナーリードのインピーダンスを低減することができ、半導体装置の電気的特性を向上させることができる。
また、第１のコーナーリードと前記第２のコーナーリードとを絶縁層を中間に挟んで積層した構成としたことにより、半導体装置を平面視した場合において１本のリード幅内に第１及び第２の２本のコーナーリードを配設することが可能となり、更に高密度にリードを配設することが可能となる。
また、請求項６記載の発明は、
請求項５記載の半導体装置において、
先端部における前記第１のコーナーリードの長さと前記第２のコーナーリードの長さを異ならせたことを特徴とするものである。
上記発明によれば、第１のコーナーリードの先端位置と第２のコーナーリードの先端位置が異なるため、半導体装置を実装する実装基板に対し各コーナーリードを容易に接合することができる。
また、請求項７記載の発明は、
請求項５記載の半導体装置において、
先端部における前記第１のコーナーリード及び前記第２のコーナーリードの形状を、前記絶縁層を中心として対称なＬ字形状としたことを特徴とするものである。
上記発明によれば、第１及び第２のコーナーリードの先端部が絶縁層を中心として相反する方向に延出した状態となるため、半導体装置を実装基板に容易に接合することができる。
また、請求項８記載の発明は、
請求項１乃至７のいずれか１項に記載の半導体装置と、
該半導体装置を実装する実装基板と、
前記実装基板に配設されると共に、前記半導体素子に接続される外部付加回路とを有する半導体装置ユニットにおいて、
前記外部付加回路を前記半導体装置の第１のコーナーリードに隣接して配置したことを特徴とするものである。
上記発明によれば、外部付加回路は比較的スペースのあるステージの四隅に形成されるため、外部付加回路を設けても半導体装置ユニットが大型化してしまうことはない。また、外部付加回路を第１のコーナーリードに隣接して配置したことにより、外部付加回路と第１のコーナーリードとの間のインピーダンスを低減することができ、両者間の電気的特性の向上を図ることができる。
上述の如く本発明によれば、ステージの四隅位置である頂点部をリードの配設位置として有効利用しているため、高密度化を図りつつ装置の小型化を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１乃至図３は、本発明の第１実施例である半導体装置１０Ａを示している。図１は半導体装置１０Ａの樹脂パッケージ１３を透視して内部構造を見た要部平面図であり、図２は半導体装置１０Ａの断面図であり、図３は半導体装置１０Ａの頂点部（これについては後述する）におけるリードの配設状態を説明するための図である。
半導体装置１０ＡはＱＦＰ(Quad Flat Package)構造を有しており、大略すると半導体チップ１１、リード１２、樹脂パッケージ１３、ステージ１４、及び外周リード１５等により構成されている。半導体チップ１１は高密度化されたものであり、よって回路形成面（本実施例では上面）には多数の電極パッド１６を有している。この半導体チップ１１は、ステージ１４上に図示しない接着剤を用いて接合されている。
リード１２はインナーリード１２ａとアウターリード１２ｂとよりなり、半導体チップ１１の回りに配設されている。リード１２のインナーリード１２ａは、ワイヤ１７Ａにより半導体チップ１１の信号用の電極パッド１６に接続されている。また、リード１２のアウターリード１２ｂは、樹脂パッケージ１３の外部に延出し実装端子として機能する（図２参照）。本実施例では、アウターリード１２ｂをガルウイング状に整形された構成とされている。このリード１２は、略長方形状とされたステージ１４の外周４辺と対向するよう配設されている。従って、ステージ１４の四隅位置である頂点部（図１に矢印Ａで示す部位）においては、リード１２は配設されていない。
ステージ１４は導電性金属（例えば、銅合金）よりなり、前記のようにその上面には接着剤により半導体チップ１１が搭載される。このステージ１４は略長方形状を有しており、その四隅位置である頂点部Ａからは第１のコーナーリード２０が外側に向け一体的に延出した構成とされている。本実施例では、ステージ１４の四隅位置である４つの頂点部Ａの全てに第１のコーナーリード２０が形成された構成とされている。
この第１のコーナーリード２０の幅寸法は、リード１２の幅寸法よりも広く設定されており、よって第１のコーナーリード２０のインピーダンスとリード１２のインピーダンスよりも低くなっている。また、このステージ１４は、ワイヤ１７Ｃにより半導体チップ１１のグランド用の電極パッド１６に接続されている。尚、第１のコーナーリード２０は必ずしも全ての頂点部Ａに設ける必要はなく、少なくとも一つの頂点部Ａに設けた構成とすればよく、適宜配設数が選択できるものである。
外周リード１５は導電性金属製の４つの分割リード部１５Ａ〜１５Ｄよりなり、それぞれがステージ１４の外周に配置された構成とされている。具体的には、分割リード部１５Ａ〜１５Ｄよりなる外周リード１５は、ステージ１４の外周位置で、かつ、リード１２の先端部よりも内側の位置に配設されている。また、外周リード１５とステージ１４は互いに面一となるよう、即ち側面視したときの両者１４，１５の高さが等しくなるよう構成されている。
外周リード１５を構成する各分割リード部１５Ａ〜１５Ｄの両端部には、第２のコーナーリード２１が形成されている。この各第２のコーナーリード２１は、頂点部Ａに対応する位置より樹脂パッケージ１３の外部に延出するよう形成されている。ここで、頂点部Ａに対応する位置とは、頂点部Ａの近傍位置で、かつ第１のコーナーリード２０に近接した位置をいう。
本実施例では、頂点部Ａを平面視した場合、第１のコーナーリード２０を挟んでその両側部に第２のコーナーリード２１が位置した構成とされている。また、この第１及び第２のコーナーリード２０，２１は、並設された状態で樹脂パッケージ１３から外部に延出するよう構成されている。この外周リード１５は、ワイヤ１７Ｂにより半導体チップ１１の電源用の電極パッド１６に接続されている。
樹脂パッケージ１３は、半導体チップ１１，インナーリード１２ａ、ステージ１４、外周リード１５、及びワイヤ１７Ａ〜１７Ｃを覆うよう形成される。これにより、これらの半導体装置１０Ａの構成要素１１，１２ａ、１４、１５、１７Ａ〜１７Ｃは樹脂パッケージ１３により保護される。
この樹脂パッケージ１３は、図１に示すように、略長方形状を有しており、その頂点部Ａに対応する位置である樹脂パッケージ１３の四隅位置からは、第１及び第２のコーナーリード２０，２１が並設された状態で外側に向け延出した構成となっている。また、第１及び第２のコーナーリード２０，２１の樹脂パッケージ１３から延出した部分（アウターリード部分）は、アウターリード１２ｂと同様にガルウイング状に整形されている。
上記実施例に係る半導体装置１０Ａは、ステージ１４の頂点部Ａより樹脂パッケージ１３の外部に延出する第１のコーナーリード２０を設けた構成としている。この第１のコーナーリード２０はステージ１４と一体的に形成されており、かつステージ１４はワイヤ１７Ｃにより半導体チップ１１のグランド電極に接続されているため、グランドリードとして機能する。
また、この第１及び第２のコーナーリード２０，２１が配設される頂点部Ａは、従来はリードの配置位置して利用されていなかった位置である。よって、この頂点部Ａに第１のコーナーリード２０を設け、頂点部Ａに対応する位置に第２のコーナーリード２１を設けたことにより、リード配置の高密度化が可能となり、また半導体装置１０Ａの小型化を図ることができる。
また、第１及び第２のコーナーリード２０，２１は比較的スペースのある頂点部Ａ及びこれに対応する位置に形成されるため、各リード２０，２１のリード幅を広く取ることが可能である。よって、各リード２０，２１のインピーダンス低減を図ることができる。本実施例では、第１のコーナーリード２０をグランドとし、第２のコーナーリード２１を電源としているため、よって各リード２０，２１のインピーダンス低減が図れることにより、半導体装置１０Ａの電気的特性を向上させることができる。
また、本実施例では半導体チップ１１が搭載されたステージ１４を囲繞するよう外周リード１５が形成されているため、半導体チップ１１と外周リード１５は半導体チップ１１上のいかなる位置でもワイヤ接続することが可能である。よって、半導体チップ１１に配設される電源電極及びグランド電極の配設位置に自由度を持たせることができ、半導体チップ１１及びワイヤレイアウトの設計の容易化を図ることができる。
更に、本実施例に係る半導体装置１０Ａは、前記のように第１のコーナーリード２０と第２のコーナーリード２１とをステージ１４と面一となるよう並設しているため、複数のコーナーリード２０，２１を設けても半導体装置１０Ａの薄型化を図ることができる。また、ワイヤボンディングのリード側のボンディング高さを一定とできため、ワイヤボンディング処理の容易化を図ることができる。
図４は、本発明の第１実施例である半導体装置ユニット３０Ａを示している。この半導体装置ユニット３０Ａは、前記した半導体装置１０Ａを実装基板３１に実装した構成とされている。
実装基板３１はプリント配線基板であり、その表面には信号配線３２、電源配線３３，３４、及びグランド配線３５が形成されている。信号配線３２は半導体装置１０Ａのリード１２に対応して形成されており、電源配線３３，３４は第２のコーナーリード２１に対応して形成されており、またグランド配線３５は第１のコーナーリード２０に対応して形成されている。
また、電源配線３３とグランド配線３５との間には外部付加回路となるデカップリングコンデンサ３７が配設されており、電源配線３４とグランド配線３５との間には同じく外部付加回路となるデカップリングコンデンサ３６が配設されている。各デカップリングコンデンサ３６，３７は、第１のコーナーリード２０及び第２のコーナーリード２１の近傍位置に配設されている。
このデカップリングコンデンサ３６，３７は、半導体装置１０Ａに供給される電源の平滑化を図ると共に、半導体装置１０Ａに電源ノイズの混入を防止する機能を奏するものである。尚、上記の第１のコーナーリード２０及び第２のコーナーリード２１の近傍位置とは、デカップリングコンデンサ３６，３７による電源の平滑化及び電源ノイズの混入が従来に比べてより効果的に防止できる半導体装置１０Ａの頂点部Ａに近い位置である。
半導体装置１０Ａを実装基板３１に実装するには、リフロー処理を用いて行われる。即ち、実装基板３１上に形成されている信号配線３２、電源配線３３，３４、及びグランド配線３５上にクリームはんだを塗布しておき、これに半導体装置１０Ａを載置する。これにより、リード１２は信号配線３２に、第１のコーナーリード２０はグランド配線３５に、第２のコーナーリード２１は電源配線３３，３４に仮止めされた状態となる。この状態の実装基板３１をリフロー炉に入れて加熱しはんだを溶融することにより、半導体装置１０Ａは実装基板３１に表面実装される。
ここで、デカップリングコンデンサ３６，３７の配設位置に注目すると、前記したようにデカップリングコンデンサ３６，３７は第１及び第２のコーナーリード２０，２１の近傍位置（頂点部Ａに近い位置）に配設されている。半導体装置１０Ａの第１及び第２のコーナーリード２０，２１の配設位置近傍は、比較的スペースのある位置である。よって、この位置にデカップリングコンデンサ３６，３７を配設しても、半導体装置ユニット３０Ａが大型化してしまうことはなく、返ってデカップリングコンデンサ３６，３７を各コーナーリード２０，２１に近接できるため、デカップリングコンデンサ３６，３７とコーナーリード２０，２１間のインピーダンスを低減することができ、半導体装置ユニット３０Ａの電気的特性の向上を図ることができる。
尚、上記した実施例では実装基板３１としてプリント配線板を用いた例を示したが、実装基板３１は樹脂基板に限定されるものではなく、セラミック基板や他の基板を用いることも可能である。また、両面基板や積層配線基板を用いることも可能である。また、上記した実施例では、外部付加回路としてデカップリングコンデンサ３６，３７を用いた例を示したが、外部付加回路はデカップリングコンデンサに限定されるものではなく、抵抗，コイル，アンテナ等の他の付加回路を配設することも可能である。
続いて、本発明の第２実施例である半導体装置１０Ｂについて説明する。図５は第２実施例である半導体装置１０Ｂの頂点部Ａにおけるリードの配設状態を説明するための図であり、図６は半導体装置１０Ｂの頂点部Ａ近傍の断面図である。尚、図５及び図６において、第１実施例の説明に用いた図１乃至図３に示した構成と同一構成については同一符号を付してその説明を省略する。
本実施例に係る半導体装置１０Ｂは、樹脂パッケージ１３のコーナー部から１本のコーナーリード４０Ａのみが延出した構成とされている。このコーナーリード４０Ａは、前記した第１実施例における第１のコーナーリード２０に相当する上側リード部４１と、第２のコーナーリード２１に相当する下側リード部４２と、この上側リード部４１と下側リード部４２との間に配設された絶縁層４３とにより構成されている。即ち、コーナーリード４０Ａは、ステージ１４と接続された上側リード部４１（第１のコーナーリード）と、外周リード１５に接続された下側リード部４２（第２のコーナーリード）とを、絶縁層４３を中間に挟んで積層した構成とされている。
本実施例に係る半導体装置１０Ｂも、第１実施例に係る半導体装置１０Ａと同様にコーナーリード４０Ａは比較的スペースのある位置（ステージ１５の四隅）に形成されるため、リード幅を広く取ることができインピーダンスの低減を図ることができ、半導体装置１０Ｂの電気的特性を向上させることができる。
また、上側リード部４１と下側リード部４２とを絶縁層４３を中間に挟んで積層した構成としたことにより、半導体装置１０Ｂを１本のリード幅（平面視した場合における幅）内に２本のリード（上側リード部４１と下側リード部４２）を配設することが可能となり、更にリードの配設密度を高密度化することができる。
また、コーナーリード４０Ａの先端部に注目すると、本実施例では上側リード部４１と下側リード部４２の長さが異なった構成とされている。具体的には、下側リード部４２に対して上側リード部４１が長くなるよう構成されている。またその幅においても、下側リード部４２の幅寸法が上側リード部４１の幅寸法に対して広くなるよう設定されている。
このように、上側リード部４１と下側リード部４２の長さを異ならせることにより、また下側リード部４２の幅を上側リード部４１の幅に比べて広くすることにより、上側リード部４１と下側リード部４２を積層した構成（即ち、極めて近接させた構成）としても、はんだ付け位置において上側リード部４１と下側リード部４２とを分離することができ、コーナーリード４０Ａのはんだ付け処理（半導体装置１０Ｂの実装処理への実装処理）を容易に行うことが可能となる。
図７は、図６に示した第２実施例に係る半導体装置１０Ｂの変形例を示している。尚、図７において図６と同一構成については同一符号を付してその説明を省略する。
本変形例に係る半導体装置１０Ｃは、コーナーリード４０Ｂの先端部における上側リード部４１及び下側リード部４２の形状を、絶縁層４３を中心として対称なＬ字形状としたことを特徴とするものである。この構成することにより、コーナーリード４０Ｂはその先端部において、上側リード部４１と下側リード部４２が絶縁層４３を中心として相反する方向に延出した状態となるため、本変形例の構成によってもコーナーリード４０Ｂのはんだ付け処理を容易に行うことができる。
図８は、本発明の第２実施例である半導体装置ユニって３０Ｂを示している。尚、図８において図４に示した第１実施例に係る半導体装置ユニット３０Ａと対応する構成については同一符号を付してその説明を省略する。
本実施例に係る半導体装置ユニって３０Ｂは、半導体装置として第２実施例に係る半導体装置１０Ｂを用いたことを特徴とするものである。本実施例においては、コーナーリード４０Ａを実装基板３１にはんだ付けするのに、下側リード部４２の上側リード部４１の両側から左右に延出した部分を電源配線３３とはんだ付けした構成としている。また、上側リード部４１は、下側リード部４２より長く延出した部分をはんだ付けした構成としている。よって、半導体装置１０Ｂと実装基板３１とのはんだ付けを容易に行うことができる。
また、本実施例の構成おいては、コーナーリード４０Ａの近傍に第１実施例に比べて広いスペースが確保されるため、形状の大きな（即ち、容量の大きな）デカップリングコンデンサ３６を配置することができ、電源の平滑化及び電源ノイズの混入防止をより効果的に行うことが可能となる。
図１は、本発明の第１実施例である半導体装置の樹脂パッケージを透視して見た状態を示す要部平面図である。 図２は、本発明の第１実施例である半導体装置の断面図である。 図３は、本発明の第１実施例である半導体装置の頂点部におけるリードの配設状態を説明するための図である。 図４は、本発明の第１実施例である半導体装置ユニットの要部を拡大して示す平面図である。 図５は、本発明の第２実施例である半導体装置の頂点部におけるリードの配設状態を説明するための図である。 図６は、本発明の第２実施例である半導体装置の断面図である。 図７は、本発明の第２実施例の変形例である半導体装置の断面図である。 図８は、本発明の第２実施例である半導体装置ユニットの要部を拡大して示す平面図である。
符号の説明
１０Ａ〜１０Ｃ 半導体装置
１１ 半導体チップ
１２ リード
１３ 樹脂パッケージ
１４ ステージ
１５ 外周リード
１６ 電極パッド
２０ 第１のコーナーリード
２１ 第２のコーナーリード
３０Ａ 半導体装置ユニット
３０Ｂ 半導体装置ユニって
３１ 実装基板
３６，３７ デカップリングコンデンサ
４０Ａ，４０Ｂ コーナーリード
４１ 上側リード部
４２ 下側リード部
４３ 絶縁層

Claims (10)

  1. ステージ上に搭載された半導体チップと、
    該半導体チップと電気的に接続される複数のリードと、
    前記半導体チップ及び前記リードの一部を覆うパッケージとを有してなる半導体装置において、
    前記ステージの四隅位置である頂点部の内、少なくとも一つの頂点部より、前記パッケージの四隅位置である頂点部の内の少なくとも一つの頂点部を通って前記パッケージの外部に延出する第１のコーナーリードと、
    前記ステージの外周に配置される外周リードと、
    前記ステージの前記少なくとも一つの頂点部において前記外周リードの端部に設けられるとともに、前記第１のコーナーリードと平行して設けられ、前記パッケージの外部に延出する第２のコーナーリードと
    を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１のコーナーリードを電源リードまたはグランドリードとして用いたことを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置において、
    前記第１のコーナーリードが前記ステージの四隅位置である四つの頂点部に設けられ、
    前記第１のコーナーリードのそれぞれに対して２つの前記第２のコーナーリードが前記第１のコーナーリードに対して平行して設けられること
    を特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第１のコーナーリードと前記第２のコーナーリードとを、前記ステージと面一となるよう並設したことを特徴とする半導体装置。
  5. 請求項３記載の半導体装置において、
    前記第１のコーナーリードと前記第２のコーナーリードとを絶縁層を中間に挟んで積層した構成としたことを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    先端部における前記第１のコーナーリードの長さと前記第２のコーナーリードの長さを異ならせたことを特徴とする半導体装置。
  7. 請求項５記載の半導体装置において、
    先端部における前記第１のコーナーリード及び前記第２のコーナーリードの形状を、前記絶縁層を中心として対称なＬ字形状としたことを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置と、
    該半導体装置を実装する実装基板と、
    前記実装基板に配設されると共に、前記半導体素子に接続される外部付加回路とを有する半導体装置ユニットにおいて、
    前記外部付加回路を前記半導体装置の第１のコーナーリードに隣接して配置したことを特徴とする半導体装置ユニット。
  9. 前記２つの第２のコーナーリードは対応する前記第１のコーナーリードを挟んで配置されること
    を特徴とする請求項３に記載の半導体装置。
  10. 前記外周リードは前記ステージの各辺に対応して配置される複数の分割リード部を有し、
    前記第２のコーナーリードは前記複数の分割リード部の両端部に設けられていること
    を特徴とする請求項１乃至請求項７及び請求項９の何れか一に記載の半導体装置。
JP2004271910A 2004-09-17 2004-09-17 半導体装置及び半導体装置ユニット Expired - Fee Related JP4545537B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004271910A JP4545537B2 (ja) 2004-09-17 2004-09-17 半導体装置及び半導体装置ユニット
US11/034,760 US7187065B2 (en) 2004-09-17 2005-01-14 Semiconductor device and semiconductor device unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004271910A JP4545537B2 (ja) 2004-09-17 2004-09-17 半導体装置及び半導体装置ユニット

Publications (2)

Publication Number Publication Date
JP2006086454A JP2006086454A (ja) 2006-03-30
JP4545537B2 true JP4545537B2 (ja) 2010-09-15

Family

ID=36073063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004271910A Expired - Fee Related JP4545537B2 (ja) 2004-09-17 2004-09-17 半導体装置及び半導体装置ユニット

Country Status (2)

Country Link
US (1) US7187065B2 (ja)
JP (1) JP4545537B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173747A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH11289043A (ja) * 1998-04-01 1999-10-19 Nec Corp 半導体集積回路装置
JP2000299423A (ja) * 1999-04-16 2000-10-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308047B2 (ja) 1993-06-25 2002-07-29 株式会社日立製作所 半導体装置
JPH09293822A (ja) 1996-04-25 1997-11-11 Seiko Epson Corp 電源専用リードフレーム付半導体装置
US20020140064A1 (en) * 2001-03-29 2002-10-03 Advanced Semiconductor Engineering Inc. Semiconductor chip package and lead frame structure thereof
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
TW578292B (en) * 2002-11-22 2004-03-01 Via Tech Inc Chip to eliminate noise and manufacturing method thereof
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173747A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPH11289043A (ja) * 1998-04-01 1999-10-19 Nec Corp 半導体集積回路装置
JP2000299423A (ja) * 1999-04-16 2000-10-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ

Also Published As

Publication number Publication date
JP2006086454A (ja) 2006-03-30
US7187065B2 (en) 2007-03-06
US20060060951A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8547709B2 (en) Electronic system with a composite substrate
US10109576B2 (en) Capacitor mounting structure
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
JP4190111B2 (ja) 高周波モジュール
US6833512B2 (en) Substrate board structure
JP2010153831A5 (ja) 配線基板および半導体装置
JP2008124072A (ja) 半導体装置
JP2006344740A (ja) 半導体パッケージ
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP2007005452A (ja) 半導体装置
US20060263934A1 (en) Chip-type micro-connector and method of packaging the same
JP4370993B2 (ja) 半導体装置
JP5178028B2 (ja) 半導体装置の製造方法
WO1999013509A1 (en) Semiconductor device
JP2006186053A (ja) 積層型半導体装置
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP4215530B2 (ja) 回路装置
WO2023176267A1 (ja) 半導体装置
US9484290B2 (en) Electronic system with a composite substrate
WO2023190611A1 (ja) 高周波モジュール
JP4640950B2 (ja) 半導体装置
JP2005191411A (ja) 高周波集積回路装置
JP2005340535A (ja) 電子部品実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4545537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees