[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4544876B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4544876B2
JP4544876B2 JP2004026534A JP2004026534A JP4544876B2 JP 4544876 B2 JP4544876 B2 JP 4544876B2 JP 2004026534 A JP2004026534 A JP 2004026534A JP 2004026534 A JP2004026534 A JP 2004026534A JP 4544876 B2 JP4544876 B2 JP 4544876B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wet etching
semiconductor
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026534A
Other languages
English (en)
Other versions
JP2004282035A5 (ja
JP2004282035A (ja
Inventor
彰 鈴木
崇 野間
裕之 篠木
幸弘 高尾
眞三 石部
茂樹 大塚
恵一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004026534A priority Critical patent/JP4544876B2/ja
Priority to TW093104415A priority patent/TWI233669B/zh
Priority to KR1020040012208A priority patent/KR100661042B1/ko
Priority to US10/784,888 priority patent/US7371693B2/en
Priority to CNB200410006626XA priority patent/CN100355036C/zh
Priority to EP04004219A priority patent/EP1453090A3/en
Publication of JP2004282035A publication Critical patent/JP2004282035A/ja
Publication of JP2004282035A5 publication Critical patent/JP2004282035A5/ja
Priority to US12/051,502 priority patent/US7981807B2/en
Application granted granted Critical
Publication of JP4544876B2 publication Critical patent/JP4544876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/968—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members
    • E06B3/9687—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members with screws blocking the connecting piece inside or on the frame member
    • E06B3/9688—Mitre joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/9647—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces the connecting piece being part of or otherwise linked to the window or door fittings
    • E06B3/9648—Mitre joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Description

本発明はボール状の導電端子を有するＢＧＡ（Ball Grid Array）型の半導体装置に関するものである。
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ （Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
そして、ＢＧＡ型半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続する。
このようなＢＧＡ型半導体装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このようなＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図９は従来のＢＧＡ型の半導体装置の概略構成を示すものであり、図９（Ａ）は、このＢＧＡ型半導体装置の表面側の斜視図である。また、図９（Ｂ）はこのＢＧＡ型半導体装置の裏面側の斜視図である。
このＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１がエポキシ樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１０１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出された第１の配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
このＢＧＡ型の半導体装置１００の断面構造について図１０を参照して更に詳しく説明する。図１０はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１００の断面図を示している。
半導体チップ１０１の表面に形成された絶縁膜１０２の上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
上述した技術は、例えば以下の特許文献１に記載されている。
特許公表２００２−５１２４３６号公報
前記ＢＧＡ型の半導体装置１００では、ガラス基板を半導体チップ１０１の両面に接着している。しかし、半導体素子が形成されていない面、すなわち導電端子が配置される面については、必ずしも第２のガラス基板１０４ｂを接着させる必要はない。つまり、半導体チップ１０１と第２の配線１０９が絶縁されていれば、第２のガラス基板を接着する必要がなくなるということである。また、２枚のガラスの厚さが半導体装置１００全体の厚さの多くを占めるようになっている。そこで、半導体チップ１０１の半導体素子が形成されている面にのみガラス基板を接着することによって、コスト削減、半導体装置１００の小型化を図ることが考えられている。その例として、本発明による半導体装置の断面図である図８を用いて説明する。第２のガラス基板を接着する代わりに半導体チップ１に絶縁膜７を形成し、この上に緩衝部材８、第２の配線９、保護膜１０、導電端子１１を形成することによって、半導体装置１００と同等な半導体装置ができる。しかし、このような半導体装置を作るには、以下のような問題点がある。
まず、第１の問題を説明する。このようなＢＧＡ型の半導体装置の製造では、絶縁膜７を成膜する前に、ガラス基板４を接着した面と反対側の面、即ち半導体装置の裏面をバックグラインドで研削する工程がある。バックグラインドでは、砥石で、複数の半導体チップを含む半導体ウエハを研削することによってウエハを薄くする。そのため、砥石の凹凸が反映され、研削後の面には深さや幅が数μｍになるスクラッチが発生する。なお、図１０に示した前記半導体装置１００の場合には、両面にガラス基板を接着するため、スクラッチによる凹凸は、樹脂１０５ｂによって覆われるため、問題となりにくい。
しかし、本発明のように半導体素子を形成した面にのみガラス基板を接着するＢＧＡ型の半導体装置では、チップと第２の配線の絶縁性を保つ為に、バックグラインドされた半導体ウエハの面に絶縁膜７を形成する必要がある。絶縁膜７は、プラズマＣＶＤ装置によ
って形成する為、面内の凹凸が反映されてしまい、ＣＶＤ成膜後の面は平坦にならない。その結果、絶縁膜７、第２の配線９、パターニングに用いるレジスト膜の被覆性が悪化する原因となっていた。また、絶縁膜７の被覆性が悪い場合、ピンホールやクラックが発生することがあり、半導体装置の歩留まりや信頼性が低下する要因となっていた。
次に第２の問題について説明する。バックグラインド後、半導体ウエハを個々の半導体チップに分割するため、半導体ウエハの境界線に沿ってエッチングを行い溝を形成する。このエッチングされた半導体ウエハの面には、残渣や異物が付着することにより、エッチングされた半導体ウエハの面に凹凸ができる。また、エッチング後、角になる部分は先端が尖った形状になってしまう。これらにより、溝形成以降に成膜するパターニング用のレジスト膜、第２の配線９、保護膜１０の被覆性が悪化し、半導体装置の信頼性、歩留まりが低下する要因となっていた。
本発明は、以上の問題点に鑑み成されたものであり、ＢＧＡ型の半導体装置の製造工程で発生する上記バックグラインドされた半導体ウエハの面の凹凸、上記エッチングされた半導体ウエハの面の凹凸、もしくは上記エッチングによる溝形成後に、角となり尖った部分が発生するといった問題を解決する。
本発明は、バックグラインド後、もしくはエッチング後に、半導体ウエハに対してウェットエッチングを行うことにより、ウエハ面内の凹凸の平滑化や尖った部分の先端を丸めるようにしたものである。これにより、その後の工程で、バックグラインド後、もしくはエッチング後の半導体ウエハの面上に形成するレジスト膜、第２の配線、絶縁膜、保護膜の被覆性の向上を図ることができ、半導体装置の歩留まり、及びその信頼性を向上させることができる。
本発明の効果は、薄型のＢＧＡ型半導体装置の製造における問題点を解決することにより、ＢＧＡ型半導体装置の信頼性と歩留まりが向上することである。その内容は以下の通りである。
（１）支持板を接着した半導体ウエハの面と反対側の面に対するバックグラインドの後に、上記半導体ウエハの面と反対側の面に発生するスクラッチ、即ち、幅、深さが数μｍに達するウエハ面内の凹凸に対してウェットエッチングを行うことで、表面粗さが低減し、膜の被覆性が向上する。
（２）バックグラインド後、もしくはチップ境界部分をテーパーのついた溝に加工するために行うエッチング作業後に発生する異物や残渣によるウエハ面内の凹凸、もしくは先端が尖っている部分に対してウェットエッチングを行い、ウエハ面内の凹凸をなくし、角を丸めることで、膜の被覆性を向上する。
次に、本発明の実施形態に係る半導体装置の製造方法を、図１乃至図８を参照しながら順次説明する。
図１に示すように、後の工程で半導体チップ１となる半導体ウエハ１ａを用意する。当該半導体チップ１は、例えばＣＣＤのイメージセンサ用のチップであり、半導体のウエハプロセスにより形成される。その表面上に絶縁膜２を介して、半導体チップ１毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有するように、一対の第１の配線３を形成する。ここで、第１の配線３は、半導体チップ１のボンディングパットから、境界Ｓ付近まで拡張されたパッドである。すなわち、第１の配線３は外部接続パッドであって、半導体チップ１の図示しない回路と電気的に接続されている。
続いて、第１の配線３が形成された半導体ウエハ１ａの表面に接着剤を介して支持板を接着する。ここでは、接着剤として透明のエポキシ樹脂５を、支持板として透明なガラス基板４を用いる。なお、例えば、ＣＣＤではない、メモリやマイコン等のＬＳＩで、本発明のＢＧＡ型半導体装置を作る場合には、不透明なプラスチック製の支持板を各種適切な接着剤を用いて貼り合わせてもよい。
図２に示すように、前記半導体ウエハ１ａについて、ガラス基板４を接着した面と反対側の面をバックグラインドして、半導体ウエハ１ａの厚さを薄くする。このときのバックグラインドされた半導体ウエハ１ａの厚さは２３０μｍ程度である。
バックグラインドされた半導体ウエハ１ａの面では、図２中に円で囲んだ部分「ａ：エッチング前の面」に示すように、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、半導体ウエハ１ａの材料であるシリコン（以下Ｓｉ）と絶縁膜２及びガラス基板４の材料であるシリコン酸化膜（以下ＳｉＯ２）に比して高いエッチング選択比を持つ薬液を用いて、半導体ウエハ１ａの面に対してウェットエッチングを行う。当該エッチングにより、半導体ウエハ１ａを５〜３０μｍ削り、図２中に円で囲んだ部分「ｂ：エッチング後の面」に示したような凹凸の少ない面が得られる。
なお、当該ウェットエッチングで用いる薬液としては、前記したようにＳｉとＳｉＯ２で高い選択比をもっていれば特別な限定をするものではない。例えば、本実施形態では、ウェットエッチング溶液として、フッ化水素酸２．５％、硝酸５０％、酢酸１０％及び水３７．５％の溶液を使用している。
また、ウェットエッチングの方法としては、以下に示すいずれの方法を用いてもよい。
第１の方法は、レジスト塗布の様に、バックグラインドされた半導体ウエハ１ａの面を上に向けて、半導体ウエハ１ａ上に薬液を滴下し、ガラス基板４が接着された半導体ウエハ１ａを、その軸を中心として回転させることで薬液を当該半導体ウエハ１ａのウエハ面内全体に行き渡らせることで、ウェットエッチングを行い、表面粗さを減らす方法である。
この時、当該半導体ウエハ１ａの回転方向を切り換えることにより、ウエハ面内全体に薬液がより均一に行き渡るようになり、表面粗さが低減する。
第２の方法は、半導体ウエハ１ａを薬液に浸すディップ処理で、ウェットエッチングを行うことで、表面粗さを減らす方法である。これにより、上記第１の方法によるウェットエッチングに比して、より均一に薬液を当該半導体ウエハ１ａのウエハ面内全体に行き渡らせることができるため、その表面粗さをより均一に減らすことが可能となる。
第３の方法は、バックグラインドされた半導体ウエハ１ａの面をＣＭＰ（Chemical Mechanical Polishing）で研磨することによって、表面粗さを減らす方法である。
また、ウェットエッチングの替わりに、バックグラインドされた半導体ウエハ１ａの面を上に向けて、当該半導体ウエハ１ａの面に対してドライエッチングを行うことで、ウエハ面内全体の表面粗さを減らしてもよい。
ウェットエッチングの後、図３に示すように、ガラス基板４を接着した面と反対側の半導体ウエハ１ａの面に対して、境界Ｓに沿って開口部を設けた不図示のレジストパターンを形成する。当該レジストパターンをマスクとして、半導体ウエハ１ａを等方性エッチングすることにより、境界Ｓの部分で、テーパーのついた溝が形成され、絶縁膜２が露出した状態となる。これにより、半導体ウエハ１ａは個々の半導体チップ１に分割されるが、これらの半導体チップ１はガラス基板４によって支持されるので、全体としては半導体ウエハ１ａの形態を有している。
なお、このエッチングは、ドライエッチング、ウェットエッチングのどちらで行ってもよい。
溝が形成された半導体ウエハ１ａには、表面の凹凸や、エッチングによる残渣、異物が生じている。さらに、図３中に丸く囲んでｃ、ｄとして示したように、溝で角になる部分が尖った形状になっている。
図４に示すように、前記した残渣や異物の除去、尖った部分の先端部を丸めるためにウェットエッチングを行う。当該ウェットエッチングにより、図３中のｃ、ｄの部分は、図４中のｃ、ｄの部分に示すように、尖った部分を丸くすることができる。
前記ウェットエッチングに使用する薬液は、バックグラインド後のウェットエッチングと同様の薬液を用いればよい。ウェットエッチングの方法としては、以下のような方法が挙げられる。
第１の方法は、レジスト塗布の様に、溝形成後の面を上側にして、半導体ウエハ１ａ上に薬液を滴下し、当該半導体ウエハ１ａを回転させることにより薬液を当該半導体ウエハ１ａ全体に行き渡らせ、溝形成後の面のウェットエッチングを行う方法である。
この時、半導体ウエハ１ａの回転方向を切り換えることにより、薬液が半導体ウエハ１ａ全体に均等に行き渡るようになり、ウエハ面内でのエッチングの均一性が向上する。
第２の方法は、半導体ウエハ１ａを薬液に浸すディップ処理を行うことで、溝形成後の面のウェットエッチングを行う方法である。これにより、上記第１の方法によるウェットエッチングに比して、より均一に薬液を当該半導体ウエハ１ａのウエハ面内全体に行き渡らせることができるため、ウエハ面内でのエッチングの均一性をより向上することが可能となる。
また、ウェットエッチングの替わりに、溝が形成された半導体ウエハ１ａの面に対してドライエッチングを行うことで、半導体ウエハ１ａの上記尖った部分の先端部を丸めてもよい。
ウェットエッチングの後、図５に示すように、前記半導体チップ１のガラス基板４を接着した面と反対側の面に対して、絶縁膜７の成膜を行う。本実施例では、シランベースの酸化膜を３μｍ成膜する。
図６に示すように、前記半導体チップ１において、絶縁膜７上に不図示のレジストを塗布し、前記第１の配線３の下面の一部が露出するように絶縁膜７をパターニングする。前記レジストをマスクにして、絶縁膜７、絶縁膜２をエッチングし、第１の配線３の下面の一部を露出させる。次に、後に導電端子１１を形成する位置と重なる位置に柔軟性を有する緩衝部材８を形成する。なお、緩衝部材８は導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものであるが、本発明は緩衝部材８の不使用を制限するものではない。
次に、前記ガラス基板４を接着した面と反対側の面に、第２の配線９を形成する。これにより、第１の配線３と第２の配線９が電気的に接続される。
図７に示すように、前記ガラス基板４を接着した面と反対側の面に、不図示のレジストを塗布し、境界Ｓに沿う部分を開口させるようにパターン形成を行う。当該レジストをマスクとしてエッチングを行い、境界Ｓ付近の第２の配線９を除去する。なお、不図示であるが、第２の配線９の形成後、ガラス基板４を接着した面と反対側の面に対して無電解メッキ処理を行い、第２の配線９に対して、Ｎｉ−Ａｕをメッキする。
次に、ガラス基板４を接着した面と反対側の面に保護膜１０を形成する。保護膜１０を形成するためには、ガラス基板４を接着した面と反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下して、半導体ウエハ１ａ自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂をウエハ面上に広げる。これにより、第２の配線９の表面に保護膜１０を形成することができる。
図８に示すように、導電端子１１を形成する部分（緩衝部材８に対応する位置上）を、不図示のレジストマスクを利用したエッチングにより除去する。そして、上記エッチングにより露出した第２の配線９上（緩衝部材８に対応する位置上）に導電端子１１を形成する。そして、保護膜１０、樹脂５、及びガラス基板４を、境界Ｓに沿って切断することによりＢＧＡ型の半導体装置が完成する。
本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 本発明の実施形態に係る半導体装置の製造方法の断面図である。 従来の半導体装置の製造方法による半導体装置の斜視図である。 従来の半導体装置の製造方法による半導体装置の断面図である。

Claims (6)

  1. 複数の半導体素子が形成され、隣接する半導体素子の境界付近に第１の絶縁膜を介して第１の配線が形成された半導体ウエハを用意し、
    前記第１の配線を覆うように前記半導体ウエハ上に接着剤を介して支持板を接着する工程と、
    前記支持板が接着されている面と反対側の前記半導体ウエハの面を研削する工程と、
    前記研削された半導体ウエハの面にウェットエッチングを行うことで表面粗さを減らす工程と、
    前記ウェットエッチングされた前記半導体ウエハの面の境界部分に溝を形成する工程と、
    前記溝を含めた前記半導体ウエハの面に対して、ウェットエッチングを行うことで、当該溝の角部を丸める工程と、
    前記ウェットエッチング後の半導体ウエハの面に対して、ＣＶＤ法により第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜を介して前記第１の配線と電気的に接続される第２の配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  2. 複数の半導体素子が形成され、隣接する半導体素子の境界付近に第１の絶縁膜を介して第１の配線が形成された半導体ウエハ上に接着剤を介して支持板を接着する工程と、
    前記支持板が接着されている面と反対側の前記半導体ウエハの面を研削する工程と、
    前記研削された半導体ウエハの面にウェットエッチングを行うことで表面粗さを減らす工程と、
    前記ウェットエッチングされた前記半導体ウエハの面の境界部分に溝を形成し、前記第１の絶縁膜を露出させる工程と、
    前記溝を含めた前記半導体ウエハの面に対して、ウェットエッチングを行うことで、当該溝の角部を丸める工程と、
    前記ウェットエッチング後の前記半導体ウエハの面に対して、ＣＶＤ法により第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜及び前記第１の絶縁膜をエッチングして少なくとも前記第１の配線を露出させる工程と、
    前記第２の絶縁膜上に前記第１の配線と電気的に接続される第２の配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  3. 前記ウェットエッチングする工程は、前記研削された前記半導体ウエハの面を上に向けて、上方から当該半導体ウエハに薬液を滴下し、当該半導体ウエハを回転させ、薬液を当該半導体ウエハ全体に広げることにより、ウェットエッチング加工を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記ウェットエッチングする工程は、前記エッチングされた前記半導体ウエハの面を上に向けて、上方から当該半導体ウエハに薬液を滴下し、当該半導体ウエハを回転させ、薬液を当該半導体ウエハ全体に広げることにより、ウェットエッチング加工を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 前記ウェットエッチングする工程は、前記半導体ウエハの回転方向を切り換えながら行うことを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  6. 前記溝を含めた前記半導体ウエハの面に対して、ウェットエッチングを行う工程は、エッチングされた半導体ウエハの面に付着している異物を除去する工程を含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
JP2004026534A 2003-02-25 2004-02-03 半導体装置の製造方法 Expired - Fee Related JP4544876B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004026534A JP4544876B2 (ja) 2003-02-25 2004-02-03 半導体装置の製造方法
TW093104415A TWI233669B (en) 2003-02-25 2004-02-23 Method for making a semiconductor device
US10/784,888 US7371693B2 (en) 2003-02-25 2004-02-24 Manufacturing method of semiconductor device with chamfering
KR1020040012208A KR100661042B1 (ko) 2003-02-25 2004-02-24 반도체 장치의 제조 방법
CNB200410006626XA CN100355036C (zh) 2003-02-25 2004-02-25 半导体装置的制造方法
EP04004219A EP1453090A3 (en) 2003-02-25 2004-02-25 Manufacturing method of semiconductor device
US12/051,502 US7981807B2 (en) 2003-02-25 2008-03-19 Manufacturing method of semiconductor device with smoothing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003046755 2003-02-25
JP2004026534A JP4544876B2 (ja) 2003-02-25 2004-02-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004282035A JP2004282035A (ja) 2004-10-07
JP2004282035A5 JP2004282035A5 (ja) 2007-03-15
JP4544876B2 true JP4544876B2 (ja) 2010-09-15

Family

ID=32775226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026534A Expired - Fee Related JP4544876B2 (ja) 2003-02-25 2004-02-03 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7371693B2 (ja)
EP (1) EP1453090A3 (ja)
JP (1) JP4544876B2 (ja)
KR (1) KR100661042B1 (ja)
CN (1) CN100355036C (ja)
TW (1) TWI233669B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401066B2 (ja) * 2002-11-19 2010-01-20 三洋電機株式会社 半導体集積装置及びその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2007012995A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 超小型カメラモジュール及びその製造方法
JP2009512213A (ja) * 2005-10-11 2009-03-19 ボク，タエソック シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7405139B2 (en) * 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5638605B2 (ja) 2009-06-25 2014-12-10 アイメックＩｍｅｃ 生体適合性パッケージング
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2012189396A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp Ｉｃチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
KR101440308B1 (ko) * 2013-02-21 2014-09-18 옵토팩 주식회사 반도체 장치 및 그 제조 방법
US11114402B2 (en) * 2018-02-23 2021-09-07 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods
JP7384820B2 (ja) * 2018-11-15 2023-11-21 ローム株式会社 半導体装置
JP7056685B2 (ja) * 2020-05-27 2022-04-19 信越半導体株式会社 シリコンウェーハのエッチング方法
CN112053936B (zh) * 2020-09-22 2024-06-11 粤芯半导体技术股份有限公司 晶圆背面粗糙化控制方法以及功率器件制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015621A (ja) * 1999-07-02 2001-01-19 Sony Corp 半導体デバイスチップ及び半導体デバイスの製造方法
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2001043181A1 (en) * 1999-12-10 2001-06-14 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP2002512436A (ja) * 1998-02-06 2002-04-23 シェルケース リミティド 集積回路デバイス
JP2002217194A (ja) * 2001-01-15 2002-08-02 Hitachi Ltd 半導体装置
JP2002224878A (ja) * 2000-10-26 2002-08-13 Toshiba Corp レーザ加工方法、レーザ加工装置および半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS59201425A (ja) * 1983-04-28 1984-11-15 Toshiba Corp ウエハ−の裏面加工方法
US4612408A (en) * 1984-10-22 1986-09-16 Sera Solar Corporation Electrically isolated semiconductor integrated photodiode circuits and method
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR100289403B1 (ko) 1998-05-11 2001-06-01 김영환 반도체패키지제조방법
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
US6720522B2 (en) 2000-10-26 2004-04-13 Kabushiki Kaisha Toshiba Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
GB2368971B (en) * 2000-11-11 2005-01-05 Pure Wafer Ltd Process for Reclaimimg Wafer Substrates
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6534379B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. Linerless shallow trench isolation method
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
KR20040094390A (ko) * 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
EP1376683B1 (en) * 2002-06-28 2007-03-07 STMicroelectronics S.r.l. Process for forming trenches with oblique profile and rounded top corners
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002512436A (ja) * 1998-02-06 2002-04-23 シェルケース リミティド 集積回路デバイス
JP2001015621A (ja) * 1999-07-02 2001-01-19 Sony Corp 半導体デバイスチップ及び半導体デバイスの製造方法
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2001043181A1 (en) * 1999-12-10 2001-06-14 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP2002224878A (ja) * 2000-10-26 2002-08-13 Toshiba Corp レーザ加工方法、レーザ加工装置および半導体装置の製造方法
JP2002217194A (ja) * 2001-01-15 2002-08-02 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
CN100355036C (zh) 2007-12-12
US7981807B2 (en) 2011-07-19
EP1453090A2 (en) 2004-09-01
CN1591789A (zh) 2005-03-09
KR100661042B1 (ko) 2006-12-26
KR20040076623A (ko) 2004-09-01
TW200425428A (en) 2004-11-16
US20040229445A1 (en) 2004-11-18
JP2004282035A (ja) 2004-10-07
EP1453090A3 (en) 2008-06-04
US20080171421A1 (en) 2008-07-17
TWI233669B (en) 2005-06-01
US7371693B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
JP4544876B2 (ja) 半導体装置の製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
JP4212293B2 (ja) 半導体装置の製造方法
JP4401181B2 (ja) 半導体装置及びその製造方法
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
CN101740415B (zh) 集成电路结构及其形成方法
CN1333434C (zh) 半导体装置的制造方法、半导体装置、电路基板、电子设备
CN101295686B (zh) 半导体装置及其制造方法
JP3459234B2 (ja) 半導体装置およびその製造方法
CN106373971A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
CN101304015A (zh) 半导体装置及其制造方法
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
KR20140038944A (ko) 단일 레이어 bga 기판 공정
JP4334397B2 (ja) 半導体装置及びその製造方法
KR20090041936A (ko) 반도체 소자의 금속 패드
JP4371719B2 (ja) 半導体装置及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP4805362B2 (ja) 半導体装置の製造方法
JP4443549B2 (ja) 半導体装置の製造方法
JP2006173198A (ja) 半導体装置及びその製造方法
JP2006179709A (ja) 半導体装置の製造方法
JP2005101411A (ja) 半導体装置及びその製造方法
JP2007123756A (ja) 半導体装置の製造方法および半導体装置
JP2004327748A (ja) 半導体装置及びその製造方法
JP2008053755A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees