JP4423466B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4423466B2 JP4423466B2 JP2004040026A JP2004040026A JP4423466B2 JP 4423466 B2 JP4423466 B2 JP 4423466B2 JP 2004040026 A JP2004040026 A JP 2004040026A JP 2004040026 A JP2004040026 A JP 2004040026A JP 4423466 B2 JP4423466 B2 JP 4423466B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- well region
- emitter
- diode
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
このESDサージから素子を保護するESD保護素子について開示している例について説明する。
第1の例では、横型高周波パワーMISFETのソース−ドレイン間に、ドレイン−基板間よりも耐圧を低くしたツェナーダイオードを設け、このツェナーダイオードをESD保護素子として、ESDサージ電流に対する破壊強度を向上させることが記載されている(特許文献1)。
つぎに、前記の例とは異なる構造の従来のESD保護素子について説明する。
図5は、従来のESD保護素子を有する半導体装置の要部断面図である。ESD保護素子70はベース−エミッタショート型のpnpトランジスタ68であり、被保護素子は横型MOSFET21である。
図6は、第2nウェル領域の拡散深さとアバランシェ電圧の関係を示す図である。第2nウェル領域62の拡散深さL5が深くなるにつれてアバランシェ電圧は低下する。前記のように、第1nウェル領域53の拡散深さL4より第2nウェル領域62の拡散深さL5を深くすることで、pnpトランジスタ68のアバランシェ電圧をMOSFET21のアバランシェ電圧より低くして、ESDサージが印加されたとき、ESD保護素子70でそのESDサージ電流を流して電荷を引き抜いて、MOSFET21をESD破壊から防止する。
そのために、ベース−エミッタ間をショートしてpエミッタ領域63からnベース領域(第2nウェル領域62)への注入効率を抑制して、アバランシェ電圧の低下し過ぎを防止し、アバランシェ電圧の温度依存性を小さくしたベース−エミッタショート型のpnpトランジスタがESD保護素子70として用いられる。
図7は、従来の別のESD保護素子を有する半導体装置の要部断面図である。図5との違いは、製造コストを低減するために、第1nウェル領域53と第2nウェル領域62の不純物濃度と拡散深さを同じに形成して、ESD保護素子70とした点である。このように第1、第2nウェル領域53、62を同時に形成した場合、MOSFET21のアバランシェ電圧を上げるためと、pnpトランジスタ68の電流増幅率hFEを増大させて動作抵抗を下げるために、第1、第2nウェル領域53、62の不純物濃度を同じ値で下げると、図8(a)に示すように、pnpトランジスタ68とMOSFET21のアバランシェ電圧は共に上がる。図8(b)には、pnpトランジスタ68の動作抵抗の第2nウェル領域62の不純物濃度依存性を示す。
動作抵抗が高くなり、ESDサージを印加してESD保護素子70に流れるESDサージ電流が大きくなると、動作抵抗とESDサージ電流の積が大きくなり、大電流領域でのコレクタ・エミッタ間の電圧がMOSFET21のブレークダウン電圧を超えてしまい、MOSFET21をESD破壊から保護できない。
一方、この動作抵抗を小さくするために、第2nウェル領域62の拡散深さL5を浅くして、pnpトランジスタ68の電流増幅率hFEを大きくすると、図6で示すように、拡散深さL5が浅すぎると、pnpトランジスタ68のアバランシェ電圧が、MOSFET21のアバランシェ電圧より高くなり、ESD保護素子70がMOSFET21をESDサージから保護できなくなる。
前記バイポーラトランジスタとpnダイオードを前記半導体基板に並列接続して配置し、該ダイオードのカソード領域が前記バイポーラトランジスタのベース領域と接続し、前記ダイオードのアバランシェ電圧が、前記バイポーラトランジスタのアバランシェ電圧および前記MISFETのアバランシェ電圧の両者より低く、かつ、前記ダイオードのカソード領域の拡散深さが、前記バイポーラトランジスタのベース領域の拡散深さより深いとよい。
また、前記ダイオードのカソード領域の不純物濃度が、前記バイポーラトランジスタのベース領域の不純物濃度より高いとよい。
また、前記第2ウェル領域がバイポーラトランジスタのベース領域であり、前記第4ウェル領域がダイオードのカソード領域である構成とする。
また、ESD保護素子を大面積化することでESD破壊耐量を容易に高めることができる。
高濃度のp基板1上に、このp基板1より低濃度のpエピタキシャル層2(濃度は1×1015cm-3程度)を形成し、このpエピタキシャル層2の表面層に不純物濃度が1×1015〜1×1016cm-3程度で、拡散深さが2〜5μm程度の第1nウェル領域3を形成する。この第1nウェル領域3の表面層に不純物濃度が5×1016〜1×1017cm-3程度で、拡散深さが1μm〜2μm程度のpウェル領域4を形成する。このpウェル領域4の表面層に、nソース領域5とnドレイン領域6を形成し、このnソース領域5とnドレイン領域6に挟まれたpウェル領域4上には数十nm厚のゲート酸化膜7を介してポリシリコンでゲート電極8を形成する。nソース領域5とnドレイン領域6の表面層にはオーミック接触のための図示しないn層を形成する。ドレイン側には高耐圧化のためのLOCOS酸化膜9を形成する。
この第3ウェル領域15の不純物濃度は、例えば、第2nウェル領域12の不純物濃度の1.5倍から10倍程度高くし(倍率が高い程、動作抵抗低減に寄与する)、拡散深さL3は第2nウェル領域12の拡散深さL2から1μm程度からp基板1に接する深さまで深くする(深い程、アバランシェ電圧は低下する)。
尚、図1中のSはソース電極10と接続するソース端子、Dはドレイン電極11と接続するドレイン端子、Eはエミッタ電極16と接続するエミッタ端子、Rは裏面電極17と接続する裏面端子であり、裏面端子Rは、pnpトランジスタのコレクタ端子およびpnダイオードのアノード端子となる。また、DとEは接続され、図示しないが、SとRも接続している。
図2は、このESD保護素子の等価回路図であり、図3は、ESD保護素子の電流・電圧曲線を示す図である。
ESDサージ電圧がエミッタ端子Eと裏面端子R間に印加されるとまずpnダイオード19がアバランシェ動作して図1で示したp基板1−pエピタキシャル層2、第3nウェル領域15−第2nウェル領域12−nショート領域14の経路でpnダイオード19のアバランシェ電流(ID )が流れる。このアバランシェ電流(ID)がベース−エミッタショート型のpnpトランジスタ18のベース電流となり、pエミッタ領域13から第2nウェル領域12に正孔が注入されて、pnpトランジスタ18が動作して、pnpトランジスタにコレクタ電流(IC )が流れ、ESDサージ電流はpnダイオード19とpnpトランジスタ18の双方に流れる。第2nウェル領域12の拡散深さL2が従来の第2nウェル領域62の拡散深さL5と比べて浅いために、このpnpトランジスタ18の電流増幅率hFEが大きくなる。
図3は、動作抵抗を説明する図である。ESD保護素子20にESDサージ電圧の相当する電圧(10kVから15kV程度)を印加する。そうすると、pnダイオード19のアバランシェ電圧VAV1 で電流が流れ始め、ESD保護素子20には点線で示した曲線で電流は増大し、ESDサージ電流に相当した電流が流れる。その電流のピーク電流値IP (例えば60A)での電圧VP を測定する。これらの値を用いて、〔(VP −VAV1 )÷IP 〕の値を求めて動作抵抗とする。
また、第3nウェル領域15の形成箇所は、第2nウェル領域12の外周である必要は必ずしもなく、第2nウェル領域12の一部に形成して構わない。
2 pエピタキシャル層
3 第1nウェル領域
4 pウェル領域
5 nソース領域
6 nドレイン領域
7 ゲート酸化膜
8 ゲート電極
9 LOCOS酸化膜
10 ソース電極
11 ドレイン電極
12 第2nウェル領域
13 pエミッタ領域
14 nショート領域
15 第3nウェル領域
16 エミッタ電極
17 裏面電極
18 pnpトランジスタ
19 pnダイオード
20 ESD保護素子
21 MOSFET
S ソース端子
D ドレイン端子
E エミッタ端子
R 裏面端子
Claims (5)
- 同一半導体基板に横型のMISFETと、該横型のMISFETと並列接続して配置され、ベース領域とエミッタ領域をショートしたベース−エミッタショート型の縦型のバイポーラトランジスタとを有する半導体装置において、
前記バイポーラトランジスタとpnダイオードを前記半導体基板に並列接続して配置し、該ダイオードのカソード領域が前記バイポーラトランジスタのベース領域と接続し、前記ダイオードのアバランシェ電圧が、前記バイポーラトランジスタのアバランシェ電圧および前記MISFETのアバランシェ電圧の両者より低く、前記ダイオードのカソード領域の拡散深さが、前記バイポーラトランジスタのベース領域の拡散深さより深いことを特徴とする半導体装置。 - 前記ダイオードのカソード領域の不純物濃度が、前記バイポーラトランジスタのベース領域の不純物濃度より高いことを特徴とする請求項1に記載の半導体装置。
- 第1導電型の第1半導体層上に該第1半導体層より低濃度の第1導電型の第2半導体層を形成し、該第2半導体層の表面層に離して形成される第2導電型の第1ウェル領域および第2ウェル領域と、該第1ウェル領域の表面層に形成される第1導電型の第3ウェル領域と、該第3ウェル領域の表面層に形成される第2導電型のソース領域およびドレイン領域と、該ソース領域とドレイン領域に挟まれた前記第3ウェル領域上にゲート絶縁膜を介して形成されるゲート電極と、前記ソース領域上とドレイン領域上に形成されるソース電極とドレイン電極と、前記第2ウェル領域の表面層に第1導電型のエミッタ領域と、該エミッタ領域を貫通し第2ウェル領域に達して形成される第2導電型のショート領域と、前記第2ウェル領域と接して前記第2半導体層の表面層に該第2ウェル領域より拡散深さを深くして形成される第2導電型の第4ウェル領域と、前記エミッタ領域上とショート領域上に形成されるエミッタ電極と、前記第1半導体層の裏面に形成される裏面電極とを有することを特徴とする半導体装置。
- 前記第4ウェル領域の不純物濃度が、前記第2ウェル領域の不純物濃度より高いことを特徴とする請求項3に記載の半導体装置。
- 前記第2ウェル領域がバイポーラトランジスタのベース領域であり、前記第4ウェル領域がダイオードのカソード領域であることを特徴とする請求項3または4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040026A JP4423466B2 (ja) | 2004-02-17 | 2004-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040026A JP4423466B2 (ja) | 2004-02-17 | 2004-02-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235844A JP2005235844A (ja) | 2005-09-02 |
JP4423466B2 true JP4423466B2 (ja) | 2010-03-03 |
Family
ID=35018515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004040026A Expired - Fee Related JP4423466B2 (ja) | 2004-02-17 | 2004-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423466B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
JP5108250B2 (ja) * | 2006-04-24 | 2012-12-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US7656009B2 (en) * | 2007-04-09 | 2010-02-02 | Analog Devices, Inc. | Robust ESD cell |
JP5285373B2 (ja) | 2008-09-29 | 2013-09-11 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
JP2011198921A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 静電サージ保護回路、dc−dcコンバータ制御回路及びdc−dcコンバータ |
JP2016058645A (ja) | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
CN106796917B (zh) | 2015-03-17 | 2019-10-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
-
2004
- 2004-02-17 JP JP2004040026A patent/JP4423466B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005235844A (ja) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9947648B2 (en) | Semiconductor device including a diode at least partly arranged in a trench | |
US8089134B2 (en) | Semiconductor device | |
JP4209432B2 (ja) | 静電破壊保護装置 | |
US7154152B2 (en) | Semiconductor device | |
US8471333B2 (en) | Semiconductor device and manufacturing method of the same | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
US9373614B2 (en) | Transistor assembly as an ESD protection measure | |
US9721939B2 (en) | Semiconductor device | |
JP2009253059A (ja) | 半導体装置 | |
US8188568B2 (en) | Semiconductor integrated circuit | |
US10978870B2 (en) | Electrostatic discharge protection device | |
US8933513B2 (en) | Semiconductor device | |
JP4423466B2 (ja) | 半導体装置 | |
JP4017573B2 (ja) | ダイオード | |
US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
JP4403292B2 (ja) | 半導体装置 | |
JP3522532B2 (ja) | 半導体装置 | |
JP2006128293A (ja) | 半導体集積回路の静電気保護素子 | |
JP5529414B2 (ja) | 静電破壊保護回路 | |
JP4795613B2 (ja) | 半導体装置 | |
JP4899292B2 (ja) | 半導体装置 | |
JP2009038101A (ja) | 半導体装置 | |
CN108807362B (zh) | 静电放电保护元件与静电放电方法 | |
TW202038424A (zh) | 靜電放電防護元件 | |
KR20110077561A (ko) | 정전기 방전 보호 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4423466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |