[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4492875B2 - 基板処理システム及び基板処理方法 - Google Patents

基板処理システム及び基板処理方法 Download PDF

Info

Publication number
JP4492875B2
JP4492875B2 JP2005180089A JP2005180089A JP4492875B2 JP 4492875 B2 JP4492875 B2 JP 4492875B2 JP 2005180089 A JP2005180089 A JP 2005180089A JP 2005180089 A JP2005180089 A JP 2005180089A JP 4492875 B2 JP4492875 B2 JP 4492875B2
Authority
JP
Japan
Prior art keywords
substrate
processing
processing step
group
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005180089A
Other languages
English (en)
Other versions
JP2007005334A (ja
Inventor
知広 金子
亮 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005180089A priority Critical patent/JP4492875B2/ja
Priority to KR1020060035216A priority patent/KR101010157B1/ko
Priority to TW095115655A priority patent/TWI305003B/zh
Priority to US11/436,700 priority patent/US20060287200A1/en
Priority to DE602006000340T priority patent/DE602006000340T2/de
Priority to EP06011214A priority patent/EP1737022B1/en
Priority to CN200610094574.5A priority patent/CN100474121C/zh
Publication of JP2007005334A publication Critical patent/JP2007005334A/ja
Application granted granted Critical
Publication of JP4492875B2 publication Critical patent/JP4492875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、複数の処理装置からなるインライン装置上で複数の基板を枚葉処理する基板処理システム及び基板処理方法に関する。
例えば半導体等の電子デバイス製造工程のうち、フォトリソグラフィ工程においては、ウエハ等の基板へのレジスト液（以下、レジストと称呼する）の塗布や現像処理を行なうユニット装置であるレジスト塗布現像装置と、レジストが塗布された基板に露光処理を行なう露光機とが組み合わされて、インライン処理を行なっている。
具体的には、図９に模式的に示すように、先ずレジスト塗布現像装置２００において、基板は主な工程として、洗浄処理→脱水ベーク→アドヒージョン（疎水化）処理→レジスト塗布→プリベークといった（一連の）第一の処理工程Ｐ１が実行される。
次いで、基板は露光機２０１に搬出され、そこで第二の処理工程Ｐ２、即ち露光処理が行われる。露光処理後、基板は再びレジスト塗布現像装置２００に搬送され、そこで現像前ベーク→現像→ポストベークといった（一連の）第三の処理工程Ｐ３が実行され、レジスト層に所定の回路パターンが形成される。
また、このようなインライン処理においては、複数の基板を一つのロットとし、そのロット毎に処理条件（以下、処理レシピと称呼する）が取り決められている。尚、このロット毎に処理される一連の処理単位をプロセスジョブ（ＰＪ）と呼ぶ。また、このようなフォトリソグラフィ工程におけるインライン処理については、特許文献１に記載されている。
特開２０００−２３５９４９号公報
ところで、前記したようにフォトリソグラフィ工程では、レジスト塗布現像装置と露光機とが連携することによりインライン処理が行われるが、スループットや生産性の観点から、その連携性のさらなる向上が今後の重要な課題の一つになっている。即ち、レジスト塗布現像装置と露光機の相互の装置間の搬送処理が滞りなく実行されないと、レジストの酸反応の進行状況がウエハ毎に異なる虞があるためである。そのような場合には、パターンの線幅等に影響が及び、結果的に歩留まりが低下するという問題があった。
しかしながら従来の連携方法によれば、それらの問題が生じる虞が大きい。例えば、図９に示したレジスト塗布現像装置２００と露光機２０１とのインライン処理において、従来では、あるプロセスジョブから、その処理条件と異なるプロセスジョブへの切り換えに要する時間が長すぎるという課題を有している。
例を示すと、図１０は、処理条件の異なるプロセスジョブＡとプロセスジョブＢとを順に処理する場合に、レジスト塗布現像装置２００から露光機２０１への従来の搬送タイミングを示したフロー図である。
このフロー図に基づいて説明すると、先ず、第一の処理工程Ｐ１においてプリベークされたプロセスジョブＡのウエハを順次、レジスト塗布現像装置２００から露光機２０１に搬送する（図１０のステップＳ５１）。
プロセスジョブＡのウエハが全て露光機２０１に搬送されると、レジスト塗布現像装置２００は、露光機２０１へのプロセスジョブＢのウエハ搬送前に待機時間を設ける。即ち、露光後に第三の処理工程Ｐ３で実行されるポストエクスポージャベーク（ＰＥＢ）処理は、処理条件に対応した温度設定を処理前に予め行う必要があり、そのセッティング時間の間は処理が出来ない。したがって、レジスト塗布現像装置２００は、そのセッティング時間（例えば４０秒）の間、プロセスジョブＢの露光機２０１へのウエハ搬送を行わずに待機する（図１０のステップＳ５２）。
レジスト塗布現像装置２００は、ステップＳ２での待機後、プロセスジョブＢの先頭ウエハを露光機２０１に搬送し（図１０のステップＳ５３）、続いてプロセスジョブＢのための第二の処理工程Ｐ２でのプリアライメント処理を例えば３０秒間実施する（図１０のステップＳ５４）。即ち、この３０秒間は露光機２０１側で調整するのに必要な時間である。
そして、露光機２０１でのプリアライメント処理を終えると、プロセスジョブＢのウエハを順次、露光機２０１に搬送する（図１０のステップＳ５５）。
このように、図１０に示す従来のフローに従えば、プロセスジョブＡとプロセスジョブＢとの間の時間間隔が、ステップＳ２とステップＳ４とにより合計で約７０秒間と大きく開いていた。
これは、レジスト塗布現像装置２００と露光機２０１が一体として制御されるものではなく、夫々装置が独自に動作制御されていることに起因する。即ち、前記４０秒は、レジスト塗布現像装置２００は、露光機２０１からの搬出後に必要な時間を予め付加して搬入するものであり、前記３０秒は露光機自体の調整のために必要な時間である。よってプロセスジョブの切り換えに要する時間としては両者が加算され、結果的にスループットが低下する。
また、従来の連携方法によれば、レジスト塗布現像装置２００と露光機２０１の処理サイクル時間が異なるために、第三の処理工程Ｐ３におけるポストエクスポージャベイク（ＰＥＢ）までの時間、即ちポストエクスポージャディレイ（ＰＥＤ）を一定の時間に維持出来なかった。その結果、ウエハによってポストエクスポージャディレイ（ＰＥＤ）が異なるため、レジストの酸反応がウエハによって異なり、回路パターンの線幅等が均一にならず、歩留まりが低下する虞があった。
例を示すと、図１１は、レジスト塗布現像装置２００から露光機２０１へウエハを搬送してから、露光処理後のポストエクスポージャベーク（ＰＥＢ）までの従来の処理の流れを示すフローである。
このフローに基づいて説明すると、先ず、レジスト塗布現像装置２００は、露光機２０１で１枚のウエハの処理に要する時間、即ち第二の処理工程Ｐ２での処理サイクル時間（例えば４０秒）毎に、ウエハを順次露光機２０１に搬出する（図１１のステップＳ６１）。
レジスト塗布現像装置２００は、前記処理サイクル時間（４０秒）毎に露光機２０１から払い出されるウエハを受け取る（図１１のステップＳ６２）。
そして、レジスト塗布現像装置２００は、順次受け取ったウエハに対し第三の処理工程Ｐ３を実施する。即ち、ウエハに対し、現像前ベーク、現像処理、ポストエクスポージャベーク（ＰＥＢ）等を実施する（図１１のステップＳ６３）。
ここで、例えば第三の処理工程Ｐ３の（ＰＥＢ）での処理サイクル時間が例えば６０秒であるとすれば、（ＰＥＢ）は、露光機２０１での処理サイクル時間よりも処理時間を要する。したがって、レジスト塗布現像装置２００では、露光機２０１から次々と搬出されるウエハに対して（ＰＥＢ）での処理が追いつかず、（ＰＥＢ）処理前においてウエハが滞留することになる。その結果、スループットが低下すると共に、ウエハによって（ＰＥＢ）までの時間が異なっていた。
このような課題に対しては、従来は、一時的に露光後のウエハを蓄積するハードウエアとしてのアウトバッファをレジスト塗布現像装置２００に備えることにより対応している。しかしながら、そのような対策によっても、ハードウエアとしてのコストやフットプリントの増大、また、搬送アームの工程増加によるスループット低下等の課題を有していた。
本発明は、前記したような事情の下になされたものであり、第一の装置と第二の装置とを備え、前記第一の装置と第二の装置との連携により複数の基板を枚葉処理する基板処理システムにおいて、コストやフットプリントの増大を抑制し、歩留まりやスループットの低下を抑制することのできる基板処理システム及び基板処理方法を提供することを目的とする。
前記課題を解決するために、本発明にかかる基板処理システムは、処理内容が異なる第一の基板群と第二の基板群の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、前記第一の制御手段は、第一の通信手段により、前記第三の処理工程において第二の基板群の処理準備に要する第一のセッティング時間を前記第二の制御手段に通知し、前記第二の制御手段は、前記第二の通信手段により前記第一の制御手段から通知された第一のセッティング時間を取得し、前記第一のセッティング時間と、前記第二の処理工程において第二の基板群の処理準備に要する第二のセッティング時間とを比較し、より長いセッティング時間を前記第一の装置に対する前記第一の基板群と第二の基板群の基板搬出時間間隔に設定し、前記第二の装置から前記第一の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるように制御することを特徴としている。
このように構成することにより、第二の装置は第一の装置におけるセッティング時間情報を取得し、第一の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように夫々の装置で待機時間を設ける必要がなく、必要最低限の時間のみを空けることができ、スループット低減を抑制することができる。
また前記課題を解決するために、本発明にかかる基板処理システムは、処理内容が異なる第一の基板群と第二の基板群の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、前記第二の制御手段は、第二の通信手段により、前記第二の処理工程において前記第二の基板群の処理準備に要する第二のセッティング時間を前記第一の制御手段に通知し、前記第一の制御手段は、前記第一の通信手段により前記第二の制御手段から通知された第二のセッティング時間を取得し、前記第二のセッティング時間と、前記第三の処理工程において第二の基板群の処理準備に要する第一のセッティング時間とを比較し、より長いセッティング時間を前記第二の装置に対する前記第一の基板群と第二の基板群の基板搬出時間間隔に設定し、前記第一の装置から前記第二の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるように制御することを特徴としている。
このように構成することにより、第一の装置は第二の装置におけるセッティング時間情報を取得し、第二の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように夫々の装置で待機時間を設ける必要がなく、必要最低限の時間のみを空けることができ、スループット低減を抑制することができる。
また前記課題を解決するために、本発明にかかる基板処理システムは、複数の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、前記第一の制御手段は、第一の通信手段により、前記第三の処理工程で１枚の基板処理に要する第一のサイクル時間を前記第二の制御手段に通知し、前記第二の制御手段は、前記第二の通信手段により前記第一の制御手段から通知された第一の処理サイクル時間を取得し、前記第一の処理サイクル時間と、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間とを比較し、より長い処理サイクル時間を、連続する複数の基板の前記第一の装置への基板搬出時間間隔に設定し、前記第二の装置から前記第一の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるように制御することを特徴としている。
このように構成することにより、第二の装置は第一の装置における処理サイクル時間情報を取得し、第一の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように処理サイクル時間が異なることによる基板の滞留を抑制することができ、例えばＰＥＤ時間が異なることによる歩留まり低下等を防ぐことができる。また、このような構成によって、アウトバッファ等のハードウエハを設置する必要がないため、コストやフットプリントを低減することができる。
また前記課題を解決するために、本発明にかかる基板処理システムは、複数の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、前記第二の制御手段は、第二の通信手段により、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間を前記第一の制御手段に通知し、前記第一の制御手段は、前記第一の通信手段により前記第二の制御手段から通知された第二の処理サイクル時間を取得し、第二の処理サイクル時間と、前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間とを比較し、より長い処理サイクル時間を、連続する複数の基板の前記第二の装置への基板搬出時間間隔に設定し、前記第一の装置から前記第二の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるように制御することを特徴としている。
このように構成することにより、第一の装置は第二の装置における処理サイクル時間情報を取得し、第二の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように処理サイクル時間が異なることによる基板の滞留を抑制することができ、例えばＰＥＤ時間が異なることによる歩留まり低下等を防ぐことができる。また、このような構成によって、アウトバッファ等のハードウエハを設置する必要がないため、コストやフットプリントを低減することができる。
また、前記課題を解決するために、本発明にかかる基板処理方法は、第一の基板群を枚葉処理し、続いて前記第一の基板群と処理内容が異なる第二の基板群の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、前記第一の装置における第三の処理工程のために、第二の基板群の処理準備に要する第一のセッティング時間を、前記第一の装置から前記第二の装置に通知するステップと、前記第二の装置において、前記第一の装置から通知された前記第一のセッティング時間と、前記第二の装置における第二の処理工程のために、前記第二の基板群の処理準備に要する第二のセッティング時間とを比較するステップと、前記第二の装置において、比較の結果、より長いセッティング時間を、前記第一の装置に対する前記第一の基板群と第二の基板群との間の基板搬出時間間隔に設定するステップと、前記第二の装置から前記第一の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるステップと、を実行することを特徴としている。
このようにすることにより、第二の装置は第一の装置におけるセッティング時間情報を取得し、第一の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように夫々の装置で待機時間を設ける必要がなく、必要最低限の時間のみを空けることができ、スループット低減を抑制することができる。
また、前記課題を解決するために、本発明にかかる基板処理方法は、第一の基板群を枚葉処理し、続いて前記第一の基板群と処理内容が異なる第二の基板群の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、前記第二の装置における第二の処理工程のために、第二の基板群の処理準備に要する第二のセッティング時間を、前記第二の装置から前記第一の装置に通知するステップと、
前記第一の装置において、前記第二の装置から通知された前記第二のセッティング時間と、前記第一の装置における第三の処理工程のために、前記第二の基板群の処理準備に要する第一のセッティング時間とを比較するステップと、前記第一の装置において、比較の結果、より長いセッティング時間を、前記第二の装置に対する前記第一の基板群と第二の基板群との間の基板搬出時間間隔に設定するステップと、前記第一の装置から前記第二の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるステップと、を実行することを特徴としている。
このようにすることにより、第一の装置は第二の装置におけるセッティング時間情報を取得し、第二の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように夫々の装置で待機時間を設ける必要がなく、必要最低限の時間のみを空けることができ、スループット低減を抑制することができる。
また、前記課題を解決するために、本発明にかかる基板処理方法は、複数の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間を前記第一の装置から前記第二の装置に通知するステップと、前記第二の装置において、前記第一の装置から通知された前記第一の処理サイクル時間と、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間とを比較するステップと、前記第二の装置において、比較の結果、より長い処理サイクル時間を、連続する複数の基板の前記第一の装置への基板搬出時間間隔に設定するステップと、前記第二の装置から前記第一の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるステップと、を実行することを特徴としている。
このようにすることにより、第二の装置は第一の装置における処理サイクル時間情報を取得し、第一の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように処理サイクル時間が異なることによる基板の滞留を抑制することができ、例えばＰＥＤ時間が異なることによる歩留まり低下等を防ぐことができる。また、このような構成によって、アウトバッファ等のハードウエハを設置する必要がないため、コストやフットプリントを低減することができる。
また、前記課題を解決するために、本発明にかかる基板処理方法は、複数の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間を前記第二の装置から前記第一の装置に通知するステップと、前記第一の装置において、前記第二の装置から通知された前記第二の処理サイクル時間と、前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間とを比較するステップと、前記第一の装置において、比較の結果、より長い処理サイクル時間を、連続する複数の基板の前記第二の装置への基板搬出時間間隔に設定するステップと、前記第一の装置から前記第二の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるステップと、を実行することを特徴としている。
このようにすることにより、第一の装置は第二の装置における処理サイクル時間情報を取得し、第二の装置に対する最低限必要な基板搬出時間間隔を設定することができる。その結果、従来のように処理サイクル時間が異なることによる基板の滞留を抑制することができ、例えばＰＥＤ時間が異なることによる歩留まり低下等を防ぐことができる。また、このような構成によって、アウトバッファ等のハードウエハを設置する必要がないため、コストやフットプリントを低減することができる。
本発明によれば、第一の装置と第二の装置とを備え、前記第一の装置と第二の装置との連携により複数の基板を枚葉処理する基板処理システムにおいて、コストやフットプリントの増大を抑制し、歩留まりやスループットの低下を抑制することのできる基板処理システム及び基板処理方法を得ることができる。
以下、本発明にかかる基板処理システム及び基板処理方法につき、図に示す実施の形態に基づいて説明する。図１は、本発明にかかる基板処理システムが適用されるパターン形成装置の全体を示す斜視図である。図２は、図１のパターン形成装置における処理工程のフローを模式的に示したブロック図である。
図１に示すパターン形成装置１００は、例えば半導体や液晶ディスプレイ等の電子デバイス製造工程のフォトリソグラフィ工程において使用される。このパターン形成装置１００は、レジスト塗布現像装置５０（第一の装置）と、これと連携してインライン処理を行う露光機６０（第二の装置）とで構成される。
レジスト塗布現像装置５０は、キャリアステーションブロック（ＣＳＢ）１、プロセスブロック（ＰＲＢ）２、インタフェイスブロックメイン（ＩＦＢＭ）３、インタフェイスブロックサブ（ＩＦＢＳ）４と呼ばれる４つのブロックから構成される。
キャリアステーションブロック（ＣＳＢ）１は、ウエハが複数枚密閉収納された複数のキャリアカセット（ＦＯＵＰ）５を搬入出するためのブロックであり、その搬入出のためのキャリアステーション搬送アーム（ＣＲＡ）６を備えている。プロセスブロック（ＰＲＢ）２は、処理目的別にＰＲＡタワー１０、ＳＰＩＮタワー１１、連結オーブン（ＨＰ）タワー１２、背面オーブン（ＨＰＢ）タワー１３と呼ばれる４種類のタワーで構成されている。各タワーは、ウエハの処理を行うモジュールと呼ばれる装置が縦に積み上げられている。
このうち、ＰＲＡタワー１０は、図２に示すようなプロセスブロック搬送アーム（ＰＲＡ）１５を有し、この搬送アーム１５が昇降自在、及び鉛直軸回りに回転可能に構成されることにより、その周辺のタワーの各モジュールとのウエハの搬入・搬出を行うようになされている。
また、ＳＰＩＮタワー１１は、ウエハへのレジスト塗布処理を行うコートプロセスステーション（ＣＯＴ）１６と、現像処理を行うデベロッププロセスステーション（ＤＥＶ）１７とが夫々多段に、例えば５段ずつ重ねられて構成されている。
また、連結オーブン（ＨＰ）タワー１２は、例えば、冷却プレートを具備したチルプレートプロセスステーション（ＣＰＬ）１８、チリング高精度ホットプレートプロセスステーション（ＣＰＨＰ）１９、ウエハ搬送に用いるステージとしてのトランジションステージ（ＴＲＳ）２０等が多段に積層されている。また、背面オーブン（ＨＰＢ）タワー１３は、低温での熱処理を行う低温ホットプレートプロセスステーション（ＬＨＰ）２１と、疎水化処理を行うアドヒージョンプロセスステーション（ＡＤＨ）２２が多段に積層されている。
インタフェイスブロックメイン（ＩＦＢＭ）３は、ウエハ周辺の露光処理のみ行う周辺露光プロセスステーション（ＷＥＥ）２３、ステーショナリーバッファリングステージ（ＳＢＵ）２４、図２に示すようなインタフェイスブロック搬送アームメイン（ＩＲＡＭ）２５等が多段に積層されている。そして、搬送アームメイン（ＩＲＡＭ）２５が昇降自在及び鉛直軸回りに回動可能に構成されることにより、その周囲のモジュールとの間でウエハの搬入・搬出が可能となるようになされている。
また、インタフェイスブロックサブ（ＩＦＢＳ）４は、図２に示すようなインタフェイスブロック搬送アームサブ（ＩＲＡＳ）２６を備え、この搬送アームサブ（ＩＲＡＳ）２６により塗布現像装置５０と後述の露光機６０の露光機インタフェイス（ＥＩＦ）２７との間でウエハの搬入・搬出を行うように構成されている。
また、露光機６０は、レジストが塗布されたウエハに対し、回路パターンを形成したレクチルを介し、レーザ光により照射露光する。この露光機６０は、ウエハ搬送手段である露光機インタフェイス（ＥＩＦ）２７を備え、露光機６０側からは、この露光機インタフェイス（ＥＩＦ）２７を介してレジスト塗布現像装置５０との間でウエハの搬入出を行うように構成されている。
続いて、このように構成されたパターン形成装置１００における一連の処理工程について図２に基づいて説明する。
先ず、キャリアステーションブロック（ＣＳＢ）１において、キャリアステーション搬送アーム（ＣＲＡ）６により未処理のウエハを収容したキャリアカセット（ＦＯＵＰ）５が搬入され、そこから１枚のウエハが図示しない搬送機構により受け渡しステージであるトランジションステージ（ＴＲＳ）２０に搬送される。そこでウエハは位置合わせが行われた後、搬送アーム（ＰＲＡ）１５によりアドヒージョンプロセスステーション（ＡＤＨ）２２へ搬送され疎水化処理が行われる。次いでチルプレートプロセスステーション（ＣＰＬ）にて所定の冷却処理が行われ、コートプロセスステーション（ＣＯＴ）１６に搬送されて、ウエハ表面上へのレジスト塗布処理が行われる。
そして、低温ホットプレートプロセスステーション（ＬＨＰ）２１で所定の加熱処理、即ちプリベーク処理が行われ、インタフェイスブロックメイン（ＩＦＢＭ）３のトランジションステージ（ＴＲＳ）２０に搬送される。そして、ウエハは、インタフェイスブロック搬送アームメイン（ＩＲＡＭ）２５により周辺露光プロセスステーション（ＷＥＥ）２３に搬送され、ウエハ周辺に対する露光処理が行われ、その後、ステーショナリーバッファリングステージ（ＳＢＵ）２４に一時的に載置される。そして、ウエハはステーショナリーバッファリングステージ（ＳＢＵ）２４から順次取り出され、チルプレートプロセスステーション（ＣＰＬ）において冷却処理がなされる。
尚、ここまでのレジスト塗布現像装置５０における一連の処理工程を第一の処理工程Ｐ１と称呼する。
第一の処理工程Ｐ１の後、ウエハはインタフェイスブロック搬送アームサブ（ＩＲＡＳ）２６によりインタフェイスブロックサブ（ＩＦＢＳ）４を介して露光装置６０に搬送され、露光処理が行われる。
尚、この露光装置６０における処理工程を第二の処理工程Ｐ２と称呼する。
第二の処理工程Ｐ２、即ち露光処理を終えたウエハは、再びインタフェイスブロックサブ（ＩＦＢＳ）４を介してインタフェイスブロックメイン（ＩＦＢＭ）３のトランジションステージ（ＴＲＳ）２０に搬送される。そして、チリング高精度ホットプレートプロセスステーション（ＣＰＨＰ）１９において、所定の加熱処理が行われ、チルプレートプロセスステーション（ＣＰＬ）１８にて冷却処理が行われる。
次いで、ウエハはデベロッププロセスステーション（ＤＥＶ）１７に搬送されて現像処理が行われ、低温ホットプレートプロセスステーション（ＬＨＰ）２１でレジストを乾燥させてウエハとの密着性をよくするための加熱処理、即ちポストエクスポージャベーク（ＰＥＢ）処理が行われる。そしてウエハはチルプレートプロセスステーション（ＣＰＬ）で冷却処理が行われ、キャリアカセット（ＦＯＵＰ）５に戻される。
尚、露光処理後、レジスト塗布現像装置５０における一連の処理工程を第三の処理工程と称呼する。
続いて、パターン形成装置１００における制御系構成について説明する。図３は、パターン形成装置１００と、その全体制御を行うホストコンピュータとの関係を示すブロック図である。図３に示すように、パターン形成装置１００を構成する塗布現像装置５０と露光機６０とが、前記インタフェイスブロックステーション（ＩＦＢＳ）４によってウエハ搬送が確保されるよう配置されるとともに相互に通信経路８０によって接続されている。
パターン形成装置１００を構成する塗布現像装置５０と露光機６０は、例えばイーサネット（登録商標）等によるＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）を形成するＬＡＮケーブル８５に夫々接続されている。このとき、ＬＡＮケーブル８５には全体制御手段としてのホストコンピュータ９０が接続されている。
このホストコンピュータ９０は、このＬＡＮを介してパターン形成装置１００に対し動作制御をするよう構成されている。例えば、パターン形成装置１００に対して、ウエハを処理する処理条件である処理レシピを指定して処理開始命令を行なうようになされている。
次に、レジスト塗布現像装置５０及び露光機６０の内部の制御系構成について説明する。図４は、それらの制御系構成を示すブロック図である。
図４に示すように、レジスト塗布現像装置５０は、装置内部の全体制御を行う制御部３０（第一の制御手段）と、操作者が操作する操作部３１と、情報を記憶する記憶部３２と、搬送アーム等の機械的動作の制御を行う機械制御部３３と、外部に対する通信インタフェイス（第一の通信手段）３４、３５とを備えている。また、図４において機械制御部３３には、インタフェイスブロックステーション４のインタフェイスブロック搬送アームサブ（ＩＲＡＳ）２６が接続されている。
一方、露光機６０は、レジスト塗布現像装置５０と同様に、制御部４０（第二の制御手段）と、記憶部４１と、機械制御部４２と、外部に対する通信インタフェイス（第二の通信手段）４３、４４とを備えている。また、図４においては、機械制御部４２に、露光機インタフェイス（ＥＩＦ）２７が接続されている。
ここで、レジスト塗布現像装置５０の記憶部３２には、ウエハにどのような処理を行うかを示す処理レシピ情報が複数種類、処理レシピ群として記録されており、例えば、操作者が操作部３１から所望の処理レシピに対応する識別コード等を入力することにより、その処理レシピを呼び出すことができるようになされている。即ち、記憶部３２から呼び出された処理レシピは、一時的に制御部３０に読み込まれ、そのレシピに基づいた制御を機械制御部３３等に実行させるように構成されている。尚、前記の処理レシピ群は、それぞれプログラムソフトウエアとして用意された塗布現像レシピが複数種類用意され、処理レシピ群を成したものである。また、実行される処理レシピは、ホストコンピュータ９０から通信インタフェイス３５を介して制御部３０に入力されるようになされてもよい。
また、露光機６０における記憶部４１にはウエハに対する露光レシピが複数種類、露光レシピ群として記録されており、ホストコンピュータ９０から露光レシピに対応する識別コードが通信インタフェイス４４を介して制御部４０に入力されると、制御部４０がその対応する露光レシピを記憶部４１から読み出して実行するようになされている。尚、露光レシピとは、例えば、レクチルの種類や露光時間、露光量等が取り決められている。
また、レジスト塗布現像装置５０から露光機６０へウエハ搬送する際のタイミング信号、及び露光機６０からレジスト塗布現像装置５０へウエハ搬送する際のタイミング信号は、通信インタフェイス３４、４３から通信経路８０を介して相互にやり取りするようになされている。このとき、各プロジェクトジョブ（ＰＪ）内でのレジスト塗布現像装置５０から露光機６０へのウエハ搬送間隔の時間や、連続する異なるプロジェクトジョブ（ＰＪ）間のウエハ搬送間隔の時間は、制御部３０によって決定される。
また、レジスト塗布現像装置５０の制御部３０と露光機６０の制御部４０は、相互に通信経路８０を介して他方の装置における処理に係る情報（所要時間情報等）を取得できるように構成されている。
続いて、このように制御系が構成されたパターン形成装置１００におけるレジスト塗布現像装置５０と露光機６０との間のウエハ搬送の制御方法について図５乃至図８のフロー図に基づいて説明する。
先ず、図５は、処理条件の異なるプロセスジョブＡ（第一の基板群）とプロセスジョブＢ（第二の基板群）とを順に処理する場合における、レジスト塗布現像装置５０と露光機６０との間の搬送制御を示したフロー図である。
このフロー図に基づいて説明すると、先ず、第一の処理工程Ｐ１においてプリベークされたプロセスジョブＡのウエハを順次、レジスト塗布現像装置５０から露光機６０に搬送する（図５のステップＳ１）。
プロセスジョブＡのウエハが全て露光機６０に搬送されると、レジスト塗布現像装置５０は、プロセスジョブＢの先頭ウエハを露光機６０に搬送する（図５のステップＳ２）。
そして、レジスト塗布現像装置５０の制御部３０は、プロセスジョブＢのウエハに対して行う第三の処理工程Ｐ３でのポストエクスポージャベーク（ＰＥＢ）のためのセッティング時間（第一のセッティング時間）、即ちＰＥＢ温度設定時間（例えば４０秒）を露光機６０の制御部４０に通知する（図５のステップＳ３）。
露光機６０の制御部４０は、通知されたＰＥＢ温度設定時間と、露光機６０での第二の処理工程Ｐ２のために要するセッティング時間（第二のセッティング時間）、即ち露光機プリアライメントの時間（例えば３０秒）とを比較する（図５のステップＳ４）。
そして露光機６０の制御部４０は、ステップＳ４での比較の結果、より長いセッティング時間を、レジスト塗布現像装置５０に対するプロセスジョブＡとプロセスジョブＢの基板搬出時間間隔Ｔ１として設定する（図５のステップＳ５）。即ち、この例ではＰＥＢ温度設定時間が基板搬出時間間隔Ｔ１となされる。
そして、露光機６０は、プロセスジョブＡに対する露光処理がすべて終わると、プロセスジョブＢのための露光機プリアライメントを例えば３０秒間実施する（図５のステップＳ６）。
露光機６０において、露光機プリアライメントが終了すると、露光機６０の制御部４０は前記基板搬出時間間隔Ｔ１（４０秒）から露光機プリアライメントの時間（３０秒）を差し引いた１０秒間さらに待機し、プロセスジョブＢの先頭ウエハに対する露光処理を開始する（図５のステップＳ６）。
ここで、プロセスジョブＡの最後のウエハとプロセスジョブＢの最初のウエハとの間の処理時間間隔は基板搬出時間間隔Ｔ１である４０秒となり、この時間間隔を空けて、プロセスジョブＡの最後のウエハとプロセスジョブＢの最初のウエハがレジスト塗布現像装置５０に搬出される（図５のステップＳ７）。
このように、図５に示すフローに従えば、露光機６０におけるプロセスジョブＡとプロセスジョブＢとの間の基板処理時間間隔が、約４０秒間となり、約７０秒を要していた従来に比べ、インライン処理のスループットを向上することができる。
尚、処理条件の異なるプロセスジョブＡとプロセスジョブＢとを順に処理する場合において、図６に示すフローに基づいて搬送制御がなされてもよい。
このフロー図に基づいて説明すると、先ず、第一の処理工程Ｐ１においてプリベークされたプロセスジョブＡのウエハを順次、レジスト塗布現像装置５０から露光機６０に搬送する（図６のステップＳ１１）。
プロセスジョブＡのウエハが全て露光機６０に搬送される前に、露光機６０の制御部４０は、レジスト塗布現像装置５０の制御部３０に対して、露光機６０での第二の処理工程Ｐ２のために要するセッティング時間（第二のセッティング時間）、即ち露光機プリアライメントの時間（例えば３０秒）を通知する（図６のステップＳ１２）。
レジスト塗布現像装置５０の制御部３０では、通知された露光機プリアライメント時間（３０秒）と、プロセスジョブＢのウエハに対する第三の処理工程Ｐ３でのポストエクスポージャベーク（ＰＥＢ）のためのセッティング時間（第一のセッティング時間）、即ちＰＥＢ温度設定時間（例えば４０秒）とを比較する（図６のステップＳ１３）。
そして、レジスト塗布現像装置５０の制御部３０は、ステップＳ１３での比較の結果、より長いセッティング時間を、露光機６０に対するプロセスジョブＡとプロセスジョブＢの基板搬出時間間隔Ｔ２として設定する（図６のステップＳ１４）。即ち、この例ではＰＥＢ温度設定時間が基板搬出時間間隔Ｔ２となされる。
そして、レジスト塗布現像装置５０では、プロセスジョブＡのウエハを全て露光機６０に搬出すると、前記基板搬出時間間隔Ｔ２である４０秒間、プロセスジョブＢのウエハ搬出を待機する。
一方、露光機６０では、レジスト塗布現像装置５０が露光機６０に対するプロセスジョブＢのウエハ搬出を待機している間、プロセスジョブＢのための露光機プリアライメントを例えば３０秒間実施する（図６のステップＳ１５）。
レジスト塗布現像装置５０は、前記基板搬出時間間隔Ｔ２の経過後、プロセスジョブＢの先頭ウエハを露光機６０に搬出する（図６のステップＳ１６）。ここで、露光機６０におけるプロセスジョブＡの最後のウエハとプロセスジョブＢの最初のウエハとの間の処理時間間隔は基板搬出時間間隔Ｔ２である４０秒となる。
このように、図５に示した制御方法だけではなく、図６に示した制御方法によっても、露光機６０におけるプロセスジョブＡとプロセスジョブＢとの間の基板処理時間間隔が、約４０秒間となり、約７０秒を要していた従来に比べ、インライン処理のスループットを向上することができる。
続いて、図７は、同じ処理条件のウエハを順に処理する場合における、レジスト塗布現像装置５０と露光機６０との間の搬送制御を示したフロー図である。
このフロー図に基づいて説明すると、先ず、レジスト塗布現像装置５０の制御部３０は、露光機６０の制御部４０に対し、第三の処理工程Ｐ３でのポストエクスポージャベーク（ＰＥＢ）で一枚のウエハ処理に要する時間である第一の処理サイクル時間（例えば６０秒）を通知する（図７のステップＳ２１）。
露光機６０の制御部４０は、通知された第一の処理サイクル時間と露光機６０において１枚のウエハを処理するのに要する時間である第二の処理サイクル時間（例えば４０秒）とを比較する（図７のステップＳ２２）。
そして、露光機６０の制御部４０は、比較の結果、より長い処理サイクル時間をレジスト塗布現像装置５０に対するウエハの搬出時間間隔Ｔ３に設定する（図７のステップＳ２３）。即ち、この例では、第一の処理サイクル時間（６０秒）が基板搬出時間間隔Ｔ３に設定されることになる。
露光機６０では、ステップＳ２３において設定された基板搬出時間間隔Ｔ３に従い、露光処理後のウエハをレジスト塗布現像装置５０に搬出する。即ち、この例では６０秒間隔でウエハをレジスト塗布現像装置５０に搬出する制御がなされる（図７のステップＳ２４）。
このように、図７に示すフローに従えば、露光機６０において処理されたウエハは、より長い（ＰＥＢ）での処理サイクル時間に合わせて搬出されるため、ポストエクスポージャベーク前におけるウエハの滞留を抑制することができる。
尚、同じ処理条件のウエハを順に処理する場合において、図８に示すフローに基づいて搬送制御がなされてもよい。
このフロー図に基づいて説明すると、先ず、露光機６０の制御部４０は、レジスト塗布現像装置５０の制御部３０に対し露光機６０において１枚のウエハを処理するのに要する時間である第二の処理サイクル時間（例えば４０秒）を通知する（図８のステップＳ３１）。
レジスト塗布現像装置５０の制御部３０は、通知された第二の処理サイクル時間と、第三の処理工程Ｐ３でのポストエクスポージャベーク（ＰＥＢ）で一枚のウエハ処理に要する時間である第一の処理サイクル時間（例えば６０秒）とを比較する（図８のステップＳ３２）。
そして、レジスト塗布現像装置５０の制御部３０は、比較の結果、より長い処理サイクル時間を露光機６０に対するウエハの搬出時間間隔Ｔ４に設定する（図８のステップＳ３３）。即ち、この例では、第一の処理サイクル時間（６０秒）が基板搬出時間間隔Ｔ４に設定されることになる。
レジスト塗布現像装置５０では、ステップＳ３３において設定された基板搬出時間間隔Ｔ４に従い、第一の処理工程Ｐ１においてプリベークされたウエハを露光機６０に搬出する。即ち、この例では６０秒間隔でウエハを露光機６０に搬出する制御がなされる（図８のステップＳ３４）。
このように、図８に示すフローに従っても、露光機６０において処理されたウエハは、より長い（ＰＥＢ）での処理サイクル時間に合わせてレジスト塗布現像装置５０に搬出されるため、ポストエクスポージャベーク前におけるウエハの滞留を抑制することができる。
以上のように、本発明にかかる実施の形態によれば、例えば、レジスト塗布現像装置５０と露光機６０とにおいて処理条件の異なるプロセスジョブＡとプロセスジョブＢとを順に処理する場合に、一方の装置が他方の装置での処理時間に係る情報を取得することにより、それらプロセスジョブ間の基板処理時間間隔として必要最低限の時間が設定することができる。これにより、従来はレジスト塗布現像装置５０と露光機６０の夫々において設けていた待機時間を無くすことができ、一方の装置において必要最低限の時間、待機すればよい。その結果、従来よりもインライン処理のスループットを向上することができる。
また、露光機６０における第二の処理工程Ｐ２での処理サイクル時間と、露光後の第三の処理工程Ｐ３での処理サイクル時間が異なる場合には、長いほうの処理サイクル時間間隔で露光機６０からレジスト塗布現像装置５０に搬出される。
これにより、レジスト塗布現像装置５０における露光後の処理においてウエハの滞留を抑制することができる。したがって、従来のようにアウトバッファのようなハードウエアを設ける必要がなく、搬送アームによる工程が増加しないため、コストやフットプリントの増大及び、インライン処理としてのスループット低下を抑制することができる。
また、これにより露光後のポストエクスポージャベーク（ＰＥＢ）までの時間、即ちポストエクスポージャディレイ（ＰＥＤ）を一定とすることができ、レジストの酸反応の進行をウエハ間で略均一にすることができ、歩留まり低下を抑制することができる。
尚、前記実施の形態においては、レジスト塗布現像装置５０と露光機６０とは、互いに他の装置での処理時間に係る情報をやり取りするようにしたが、その形態のみに限定せず、ホストコンピュータ（全体制御手段）９０により各装置での処理時間に係る情報をレジスト塗布装置５０の制御部３０及び露光機６０の制御部４０に通知するようにしてもよい。
即ち、その情報を取得したレジスト塗布現像装置５０の制御部３０と露光機６０の制御部４０とは、その取得した情報に基づいて前記基板搬出時間間隔Ｔ１〜Ｔ４を決定することができる。
また、前記実施の形態においては、被処理基板として半導体ウエハを例としたが、本発明における基板は、半導体ウエハに限らず、ＬＣＤ基板、ＣＤ基板、ガラス基板、フォトマスク、プリント基板等も可能である。
本発明は、半導体ウエハ等の基板を処理するレジストパターン形成装置等に適用でき、半導体製造業界、電子デバイス製造業界等において好適に用いることができる。
図１は、本発明に係る基板処理装置が適用されるパターン形成装置の全体を示す斜視図である。 図２は、図１のパターン形成装置における処理工程のフローを模式的に示したブロック図である。 図３は、図１のパターン形成装置の全体制御を行うホストコンピュータとの関係を示すブロック図である。 図４は、レジスト塗布現像装置及び露光機の内部の制御系構成を示すブロック図である。 図５は、処理条件の異なるプロセスジョブを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御を示したフロー図である。 図６は、処理条件の異なるプロセスジョブを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御の他の形態を示したフロー図である。 図７は、同じ処理条件のウエハを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御を示したフロー図である。 図８は、同じ処理条件のウエハを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御の他の形態を示したフロー図である。 図９は、従来のレジスト塗布現像装置と露光機とのインライン処理を説明するためのブロック図である。 図１０は、従来において、処理条件の異なるプロセスジョブを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御を示したフロー図である。 図１１は、従来において、処理条件の異なるプロセスジョブを順に処理する場合に、レジスト塗布現像装置と露光機との搬送制御の他の形態を示したフロー図である。
符号の説明
１ キャリアステーションブロック（ＣＳＢ）
２ プロセスブロック（ＰＲＢ）
３ インタフェイスブロックメイン（ＩＦＢＭ）
４ インタフェイスブロックサブ（ＩＦＢＳ）
３０ 制御部（第一の制御手段）
３４，３５ 通信インタフェイス（第一の通信手段）
４０ 制御部（第二の制御手段）
４３，４４ 通信インタフェイス（第二の通信手段）
５０ レジスト塗布現像装置（第一の装置）
６０ 露光機（第二の装置）
１００ パターン形成装置（基板処理システム）
Ｐ１ 第一の処理工程
Ｐ２ 第二の処理工程
Ｐ３ 第三の処理工程
Ｔ１〜Ｔ４ 基板搬出時間間隔

Claims (8)

  1. 処理内容が異なる第一の基板群と第二の基板群の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、
    前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、
    前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、
    前記第一の制御手段は、第一の通信手段により、前記第三の処理工程において第二の基板群の処理準備に要する第一のセッティング時間を前記第二の制御手段に通知し、
    前記第二の制御手段は、前記第二の通信手段により前記第一の制御手段から通知された第一のセッティング時間を取得し、前記第一のセッティング時間と、前記第二の処理工程において第二の基板群の処理準備に要する第二のセッティング時間とを比較し、より長いセッティング時間を前記第一の装置に対する前記第一の基板群と第二の基板群の基板搬出時間間隔に設定し、前記第二の装置から前記第一の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるように制御することを特徴とする基板処理システム。
  2. 処理内容が異なる第一の基板群と第二の基板群の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、
    前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、
    前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、
    前記第二の制御手段は、第二の通信手段により、前記第二の処理工程において前記第二の基板群の処理準備に要する第二のセッティング時間を前記第一の制御手段に通知し、
    前記第一の制御手段は、前記第一の通信手段により前記第二の制御手段から通知された第二のセッティング時間を取得し、前記第二のセッティング時間と、前記第三の処理工程において第二の基板群の処理準備に要する第一のセッティング時間とを比較し、より長いセッティング時間を前記第二の装置に対する前記第一の基板群と第二の基板群の基板搬出時間間隔に設定し、前記第一の装置から前記第二の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるように制御することを特徴とする基板処理システム。
  3. 複数の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、
    前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、
    前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、
    前記第一の制御手段は、第一の通信手段により、前記第三の処理工程で１枚の基板処理に要する第一のサイクル時間を前記第二の制御手段に通知し、
    前記第二の制御手段は、前記第二の通信手段により前記第一の制御手段から通知された第一の処理サイクル時間を取得し、前記第一の処理サイクル時間と、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間とを比較し、より長い処理サイクル時間を、連続する複数の基板の前記第一の装置への基板搬出時間間隔に設定し、前記第二の装置から前記第一の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるように制御することを特徴とする基板処理システム。
  4. 複数の基板を枚葉処理する第一の装置と第二の装置とを備え、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理システムであって、
    前記第一の装置は、基板搬送の制御を行う第一の制御手段と、外部との通信を行うための第一の通信手段とを有し、
    前記第二の装置は、基板搬送の制御を行う第二の制御手段と、外部との通信を行うための第二の通信手段とを有し、
    前記第二の制御手段は、第二の通信手段により、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間を前記第一の制御手段に通知し、
    前記第一の制御手段は、前記第一の通信手段により前記第二の制御手段から通知された第二の処理サイクル時間を取得し、第二の処理サイクル時間と、前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間とを比較し、より長い処理サイクル時間を、連続する複数の基板の前記第二の装置への基板搬出時間間隔に設定し、前記第一の装置から前記第二の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるように制御することを特徴とする基板処理システム。
  5. 第一の基板群を枚葉処理し、続いて前記第一の基板群と処理内容が異なる第二の基板群の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、
    前記第一の装置における第三の処理工程のために、第二の基板群の処理準備に要する第一のセッティング時間を、前記第一の装置から前記第二の装置に通知するステップと、
    前記第二の装置において、前記第一の装置から通知された前記第一のセッティング時間と、前記第二の装置における第二の処理工程のために、前記第二の基板群の処理準備に要する第二のセッティング時間とを比較するステップと、
    前記第二の装置において、比較の結果、より長いセッティング時間を、前記第一の装置に対する前記第一の基板群と第二の基板群との間の基板搬出時間間隔に設定するステップと、
    前記第二の装置から前記第一の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるステップと、
    を実行することを特徴とする基板処理方法。
  6. 第一の基板群を枚葉処理し、続いて前記第一の基板群と処理内容が異なる第二の基板群の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、
    前記第二の装置における第二の処理工程のために、第二の基板群の処理準備に要する第二のセッティング時間を、前記第二の装置から前記第一の装置に通知するステップと、
    前記第一の装置において、前記第二の装置から通知された前記第二のセッティング時間と、前記第一の装置における第三の処理工程のために、前記第二の基板群の処理準備に要する第一のセッティング時間とを比較するステップと、
    前記第一の装置において、比較の結果、より長いセッティング時間を、前記第二の装置に対する前記第一の基板群と第二の基板群との間の基板搬出時間間隔に設定するステップと、
    前記第一の装置から前記第二の装置に対して、前記第一の基板群の最後の基板搬出から前記基板搬出時間間隔をおいて第二の基板群の最初の基板が搬出されるステップと、
    を実行することを特徴とする基板処理方法。
  7. 複数の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、
    前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間を前記第一の装置から前記第二の装置に通知するステップと、
    前記第二の装置において、前記第一の装置から通知された前記第一の処理サイクル時間と、前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間とを比較するステップと、
    前記第二の装置において、比較の結果、より長い処理サイクル時間を、連続する複数の基板の前記第一の装置への基板搬出時間間隔に設定するステップと、
    前記第二の装置から前記第一の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるステップと、
    を実行することを特徴とする基板処理方法。
  8. 複数の基板を枚葉処理する、第一の装置と第二の装置とが連携され、前記第一の装置による第一の処理工程後に前記第二の装置による第二の処理工程が実行され、前記第二の処理工程後に、前記第一の装置による第三の処理工程が実行される基板処理方法であって、
    前記第二の処理工程で１枚の基板処理に要する第二の処理サイクル時間を前記第二の装置から前記第一の装置に通知するステップと、
    前記第一の装置において、前記第二の装置から通知された前記第二の処理サイクル時間と、前記第三の処理工程で１枚の基板処理に要する第一の処理サイクル時間とを比較するステップと、
    前記第一の装置において、比較の結果、より長い処理サイクル時間を、連続する複数の基板の前記第二の装置への基板搬出時間間隔に設定するステップと、
    前記第一の装置から前記第二の装置に対して、前記基板搬出時間間隔をおいて基板が搬出されるステップと、
    を実行することを特徴とする基板処理方法。
JP2005180089A 2005-06-21 2005-06-21 基板処理システム及び基板処理方法 Active JP4492875B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005180089A JP4492875B2 (ja) 2005-06-21 2005-06-21 基板処理システム及び基板処理方法
KR1020060035216A KR101010157B1 (ko) 2005-06-21 2006-04-19 기판 처리 시스템 및 기판 처리 방법
TW095115655A TWI305003B (en) 2005-06-21 2006-05-02 Substrate processing system and method
US11/436,700 US20060287200A1 (en) 2005-06-21 2006-05-19 Substrate processing system and substrate processing method
DE602006000340T DE602006000340T2 (de) 2005-06-21 2006-05-31 Ein Substratverarbeitungssystem und ein Substratverarbeitungsverfahren
EP06011214A EP1737022B1 (en) 2005-06-21 2006-05-31 Substrate processing system and substrate processing method
CN200610094574.5A CN100474121C (zh) 2005-06-21 2006-06-21 基板处理系统以及基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180089A JP4492875B2 (ja) 2005-06-21 2005-06-21 基板処理システム及び基板処理方法

Publications (2)

Publication Number Publication Date
JP2007005334A JP2007005334A (ja) 2007-01-11
JP4492875B2 true JP4492875B2 (ja) 2010-06-30

Family

ID=37102408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180089A Active JP4492875B2 (ja) 2005-06-21 2005-06-21 基板処理システム及び基板処理方法

Country Status (7)

Country Link
US (1) US20060287200A1 (ja)
EP (1) EP1737022B1 (ja)
JP (1) JP4492875B2 (ja)
KR (1) KR101010157B1 (ja)
CN (1) CN100474121C (ja)
DE (1) DE602006000340T2 (ja)
TW (1) TWI305003B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064079B2 (ja) * 2007-03-30 2012-10-31 富士フイルム株式会社 描画方法および描画システム
JP2010093125A (ja) * 2008-10-09 2010-04-22 Toray Eng Co Ltd 基板処理システムおよび基板処理方法
JP5867473B2 (ja) * 2013-09-19 2016-02-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031241A (ja) * 1998-07-15 2000-01-28 Yaskawa Electric Corp 搬送装置の制御方法
JP2002043208A (ja) * 2000-07-24 2002-02-08 Tokyo Electron Ltd 塗布現像処理方法
JP2002100549A (ja) * 1993-07-15 2002-04-05 Hitachi Ltd 半導体装置の製造システム
JP2003502877A (ja) * 1999-06-23 2003-01-21 シリコン ヴァレイ グループ インコーポレイテッド ウェーハ処理システムにおけるロボットの事前配置
JP2003059824A (ja) * 2001-06-07 2003-02-28 Tokyo Electron Ltd 現像処理装置
JP2004266215A (ja) * 2003-03-04 2004-09-24 Tokyo Electron Ltd 基板処理方法及び基板処理装置及び現像処理方法及び現像処理装置
JP2005259767A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 半導体製造システム
JP2006278531A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 工程管理システム、工程管理方法及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237854B2 (ja) * 1996-06-07 2001-12-10 東京エレクトロン株式会社 処理ステーションの管理装置
US6275744B1 (en) * 1997-08-01 2001-08-14 Kokusai Electric Co., Ltd. Substrate feed control
KR100616293B1 (ko) * 1999-11-11 2006-08-28 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
US20010005837A1 (en) * 1999-12-28 2001-06-28 Takashi Kojo Terminal apparatus, server apparatus, and recording medium
US6772029B2 (en) * 2000-01-17 2004-08-03 Ebara Corporation Wafer transfer control apparatus and method for transferring wafer
KR100337600B1 (ko) * 2000-04-06 2002-05-22 윤종용 노광 시간 조절 시스템
JP2001345241A (ja) * 2000-05-31 2001-12-14 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2002184671A (ja) * 2000-12-14 2002-06-28 Tokyo Electron Ltd 基板処理システム及び基板処理方法
US7277769B2 (en) * 2001-10-01 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Production system and method for a composite product
JP4001559B2 (ja) 2003-03-04 2007-10-31 東京エレクトロン株式会社 インライン接続設定方法および装置
JP4080405B2 (ja) * 2003-09-22 2008-04-23 大日本スクリーン製造株式会社 基板処理装置
JP3833209B2 (ja) * 2003-10-24 2006-10-11 キヤノン株式会社 露光装置及びデバイス製造方法
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100549A (ja) * 1993-07-15 2002-04-05 Hitachi Ltd 半導体装置の製造システム
JP2000031241A (ja) * 1998-07-15 2000-01-28 Yaskawa Electric Corp 搬送装置の制御方法
JP2003502877A (ja) * 1999-06-23 2003-01-21 シリコン ヴァレイ グループ インコーポレイテッド ウェーハ処理システムにおけるロボットの事前配置
JP2002043208A (ja) * 2000-07-24 2002-02-08 Tokyo Electron Ltd 塗布現像処理方法
JP2003059824A (ja) * 2001-06-07 2003-02-28 Tokyo Electron Ltd 現像処理装置
JP2004266215A (ja) * 2003-03-04 2004-09-24 Tokyo Electron Ltd 基板処理方法及び基板処理装置及び現像処理方法及び現像処理装置
JP2005259767A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 半導体製造システム
JP2006278531A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 工程管理システム、工程管理方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101010157B1 (ko) 2011-01-24
CN100474121C (zh) 2009-04-01
US20060287200A1 (en) 2006-12-21
EP1737022A1 (en) 2006-12-27
JP2007005334A (ja) 2007-01-11
TWI305003B (en) 2009-01-01
DE602006000340T2 (de) 2008-12-04
DE602006000340D1 (de) 2008-01-31
TW200709275A (en) 2007-03-01
CN1885170A (zh) 2006-12-27
KR20060133888A (ko) 2006-12-27
EP1737022B1 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
US7899568B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US8236132B2 (en) Substrate processing system and substrate transfer method
JP4087328B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法
US7678417B2 (en) Coating method and coating apparatus
JP2006222398A (ja) 塗布、現像装置及び塗布、現像方法
JP4279102B2 (ja) 基板処理装置及び基板処理方法
US8746171B2 (en) Substrate treating system
JP2009094461A (ja) 基板の処理方法及び基板の処理システム
US8046095B2 (en) Substrate processing system and substrate transfer method
JP2005294460A (ja) 塗布、現像装置
KR101010157B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP5258082B2 (ja) 基板処理装置及び基板処理方法
JP2005101077A (ja) 基板処理装置及び基板処理方法
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
TWI804574B (zh) 基板處理裝置
TWI865139B (zh) 基板處理裝置及基板處理方法
JP2000133577A (ja) 露光システム
TW202449864A (zh) 基板處理裝置及基板處理方法
TW202312239A (zh) 處理裝置、搬送方法及物品之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4492875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160416

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250