[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4484035B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4484035B2
JP4484035B2 JP2004112045A JP2004112045A JP4484035B2 JP 4484035 B2 JP4484035 B2 JP 4484035B2 JP 2004112045 A JP2004112045 A JP 2004112045A JP 2004112045 A JP2004112045 A JP 2004112045A JP 4484035 B2 JP4484035 B2 JP 4484035B2
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor device
semiconductor
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004112045A
Other languages
English (en)
Other versions
JP2005302765A (ja
Inventor
弘文 黒沢
義知 萩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004112045A priority Critical patent/JP4484035B2/ja
Publication of JP2005302765A publication Critical patent/JP2005302765A/ja
Application granted granted Critical
Publication of JP4484035B2 publication Critical patent/JP4484035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24105Connecting bonding areas at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998Reinforcing structures, e.g. ramp-like support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法並びに電子機器に関する。
半導体チップが搭載された基板を積層して、複数の半導体チップを有する半導体装置を製造する方法が知られている。基板を利用することなく半導体チップを積層することができれば、半導体装置の製造効率を高めることができる。
本発明の目的は、半導体装置及び、製造効率の高い半導体装置の製造方法、並びに電子機器を提供することにある。
特開平7−176684号公報
(1)本発明に係る半導体装置の製造方法は、ベース基板と、複数の第1のパッドを有し前記ベース基板に搭載された第1の半導体チップと、前記第1のパッドと電気的に接続された第1の配線パターンと、前記第1の半導体チップの側方に形成された絶縁部とを有する半導体モジュールを用意すること、
前記半導体モジュールに、複数の電気的接続部を有する第2の配線パターンを、前記絶縁部上を通るように形成すること、及び、その後、
複数の第2のパッドを有する第2の半導体チップを、それぞれの前記第2のパッドがいずれかの前記電気的接続部と対向するように配置して、前記第2のパッドと前記第2の配線パターンとを電気的に接続することを含む。本発明によると、インターポーザ等の積層用基板を利用することなく半導体チップを積層することができる。そのため、半導体装置を効率よく製造することができる。
(2)この半導体装置の製造方法において、
前記第1の半導体チップは、前記第1のパッドが形成された面とは反対側の面が前記ベース基板と対向するように搭載されていてもよい。
(3)この半導体装置の製造方法において、
前記第1の半導体チップは、前記第1のパッドが形成された面が前記ベース基板に対向するように搭載されていてもよい。
(4)この半導体装置の製造方法において、
前記第2の配線パターンを、前記第1の配線パターンと電気的に接続するように形成してもよい。
(5)この半導体装置の製造方法において、
前記第2の配線パターンを、前記第1の配線パターンと電気的に接続しないように形成してもよい。
(6)本発明に係る半導体装置の製造方法は、(a)ベース基板と、複数の第1のパッドを有し前記ベース基板に搭載された第1の半導体チップと、前記第1のパッドと電気的に接続された第1の配線パターンと、を有する半導体モジュールを用意すること、
(b)前記半導体モジュールに、複数の第2のパッドを有する第2の半導体チップを搭載すること、
(c)前記第1及び第2の半導体チップの少なくとも一方の側方に絶縁部を形成すること、
(d)第2の配線パターンを、前記絶縁部上を通るように形成すること、及び、
(e)前記第2のパッドと前記第2の配線パターンとを電気的に接続すること、
を含み、
前記(b)及び(d)工程を別々に行う。本発明によると、インターポーザ等の積層用基板を利用することなく半導体チップを積層することができる。そのため、半導体装置を効率よく製造することができる。
(7)この半導体装置の製造方法において、
前記第2の配線パターンを、導電性微粒子を含有する溶剤を利用して形成してもよい。
(8)本発明に係る半導体装置は、ベース基板と、複数の第1のパッドを有し前記ベース基板に搭載された第1の半導体チップと、前記第1のパッドと電気的に接続された第1の配線パターンと、前記第1の半導体チップの側方に形成された絶縁部とを有する半導体モジュールと、
複数の電気的接続部を有し、前記絶縁部上を通るように形成された第2の配線パターンと、
複数の第2のパッドを有し、それぞれの前記第2のパッドがいずれかの前記電気的接続部と対向して電気的に接続されてなる第2の半導体チップと、
を含む。本発明によると、半導体チップは、インターポーザ等の積層用基板を利用することなく積層されている。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。
(9)本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
(第1の実施の形態)
図1〜図3は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。本実施の形態に係る半導体装置の製造方法は、図1に示す、半導体モジュール100を用意することを含む。半導体モジュール100は、ベース基板10を有する。ベース基板10の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板10は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板10は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板10は、内部に、図示しない配線パターンを有していてもよい。また、ベース基板10の外形も特に限定されるものではない。
半導体モジュール100は、第1の配線パターン20を有する。第1の配線パターン20は、ベース基板10上に設けられていてもよい。第1の配線パターン20の構造や材料は、特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、第1の配線パターン20は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。なお、第1の配線パターン20は、後述する第1の半導体チップ30の第1のパッド34と電気的に接続されてなる。
半導体モジュール100は、第1の半導体チップ30を有する。第1の半導体チップ30は、ベース基板10に搭載されてなる。第1の半導体チップ30には、図1に示すように、集積回路32が形成されていてもよい。集積回路32の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第1の半導体チップ30は、複数の第1のパッド34を有する。第1のパッド34は、第1の半導体チップ30の内部と電気的に接続されていてもよい。あるいは、第1の半導体チップ30の内部と電気的に接続されていないパッドを含めて、第1のパッド34と称してもよい。第1の半導体チップ30の第1のパッド34が形成された面を、第1の面36と称してもよい。第1の面36の外形は矩形(正方形を含む)であってもよい。第1のパッド34は、第1の面36の周縁部(端部)のみに形成されていてもよい。例えば、第1のパッド34は、第1の面36の4辺に沿って配列されていてもよいし、2辺に沿って配列されていてもよい。あるいは、第1のパッド34は、第1の面36にエリアアレイ状に配置されていてもよい。すなわち、少なくとも1つの第1のパッド34が、第1の面36の中央部に配置されていてもよい。第1のパッド34は、例えばAu又はAlによって、薄く平らに形成されていてもよい。第1のパッド34の平面形状は、矩形をなしていてもよく、あるいは円形をなしていてもよい。第1の半導体チップ30は、図1に示すように、ベース基板10に搭載されてなる。第1の半導体チップ30は、ベース基板10に、第1のパッド34が形成された面(第1の面36)がベース基板10と対向するように搭載されてなる。すなわち、第1の半導体チップ30は、ベース基板10に、フェースダウン実装されていると言える。第1の半導体チップ30は、第1のパッド34が第1の配線パターン20と電気的に接続されるように搭載されてなる。第1の半導体チップ30は、絶縁性の接着剤によって、ベース基板10に固着されていてもよい。なお、第1の半導体チップ30の第1の面36には、図示しない保護膜が形成されていてもよい。保護膜は、電気的な絶縁膜であってもよい。保護膜を、パッシベーション膜と称してもよい。
半導体モジュール100は、絶縁部40を有する。絶縁部40は、第1の半導体チップ30の側方に形成されてなる。絶縁部40を形成する方法は特に限定されない。例えば、ディスペンサを利用して絶縁性のペーストを滴下して、これを硬化させることで絶縁部40を形成してもよい。あるいは型を利用して成型することで、絶縁部40を形成してもよい。絶縁部40は、図1に示すように、第1の半導体チップ30の第1のパッド34が形成された面(第1の面36)とは反対側の面(第2の面38)上に至るように形成されていてもよい。そして、絶縁部40は、図1に示すように、第1の半導体チップ30をすべて覆うように形成されていてもよい。また、絶縁部40は、図1に示すように、第1の配線パターン20をすべて覆うように形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図2に示すように、半導体モジュール100に、複数の電気的接続部52を有する第2の配線パターン50を形成することを含む。第2の配線パターン50は、絶縁部40上を通るように形成する。絶縁部40上を通るように形成するため、第2の配線パターン50を、下方へ向かって(ベース基板10へ向かって)引き出すことが容易となる。第2の配線パターン50を、第1の配線パターン20と電気的に接続しないように形成してもよい。絶縁部40が、第1の配線パターン20のすべてを覆うように形成されている場合、第1の配線パターン20と第2の配線パターン50との絶縁を確保することができるため、信頼性の高い半導体装置を効率よく製造することができる。ただし、第2の配線パターン50を、第1の配線パターン20と電気的に接続するように形成してもよい。本実施の形態に係る半導体装置の製造方法では、第2の配線パターン50を、導電性微粒子を含有する溶剤を利用して形成してもよい。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤中に均一に分散していてもよい。第2の配線パターン50を形成する工程は、溶剤を吐出することを含んでもよい。導電性微粒子を含有する溶剤の吐出は、インクジェット法やバブルジェット(登録商標)法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷あるいはディスペンサによって、溶剤を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。これらの工程によって、あるいはこれらの工程を繰り返すことによって、第2の配線パターン50を形成してもよい。なお、本実施の形態に係る半導体装置の製造方法では、第2の配線パターン50を、複数の電気的接続部52を有するように形成する。電気的接続部52は、後述する第2の半導体チップ60の第2のパッド64との電気的な接続に利用される部分である。図2に示すように、電気的接続部52が第1の半導体チップ30とオーバーラップするように、第2の配線パターン50を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、半導体モジュール100に、第2の半導体チップ60を搭載することを含んでもよい(図3参照)。第2の半導体チップ60の構成は特に限定されないが、第1の半導体チップ30と同じ構成をなしていてもよい。第2の半導体チップ60は、集積回路62を有してもよい。そして、第2の半導体チップ60は、複数の第2のパッド64を有する。本工程では、第2の半導体チップ60を、第2のパッド64が電気的接続部52と対向するように配置して、第2のパッド64と第2の配線パターン50とを電気的に接続する。第2の半導体チップ60の第2のパッド64が形成された面が半導体モジュール100に対向することから、第2の半導体チップ60は、半導体モジュール100にフェースダウン実装されると言える。図3に示すように、電気的接続部52と第2のパッド64とを接触させて、両者を電気的に接続してもよい。あるいは、電気的接続部52と第2のパッド64とを、図示しないバンプを利用して電気的に接続してもよい。なお、本工程は、第2の配線パターン50を形成する工程の後に行う。
以上の方法によって、図3に示す半導体装置1を製造してもよい。ここに説明した方法によれば、積層用の基板を利用しないで第2の半導体チップ60を搭載することが可能となる。そのため、薄型の積層型半導体装置を、効率よく製造することができる。なお、半導体装置1上(第2の半導体チップ60上)に、さらに別の半導体チップを搭載して、3段以上に積層された半導体チップを有する半導体装置を製造してもよい(図示せず)。半導体装置1は、半導体モジュール100を含む。半導体モジュール100は、ベース基板10と、複数の第1のパッド34を有しベース基板10に搭載された第1の半導体チップ30と、第1のパッド34と電気的に接続された第1の配線パターン20と、第1の半導体チップ30の側方に形成された絶縁部40とを有する。半導体装置1は、第2の配線パターン50を含む。第2の配線パターン50は、複数の電気的接続部52を有する。第2の配線パターン50は、絶縁部40上を通るように形成されてなる。半導体装置1は、第2の半導体チップ60を含む。第2の半導体チップ60は、複数の第2のパッド64を有する。第2のパッド64は、電気的接続部52と対向して電気的に接続されてなる。すなわち、第2の半導体チップ60は、第2のパッド64が、電気的接続部52と対向するように配置されてなる。半導体装置1では、インターポーザ等の積層用の基板を利用することなく半導体チップが積層されてなる。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。なお、半導体装置1を有する電子機器として、図4にはノート型パーソナルコンピュータ1000を、図5には携帯電話2000を、それぞれ示す。
(第2の実施の形態)
以下、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図6〜図8は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図6に示す、半導体モジュール200を用意することを含む。半導体モジュール200は、ベース基板10を有する。半導体モジュール200は、複数の第1のパッド34を有し、ベース基板10に搭載された第1の半導体チップ30を有する。図6に示すように、第1の半導体チップ30は、第1のパッド34が形成された面(第1の面36)とは反対側の面(第2の面38)がベース基板10に対向するように搭載されてなる。すなわち、第1の半導体チップ30は、ベース基板10に、フェースアップ実装されていると言える。半導体モジュール200は、第1の半導体チップ30の側方に配置された絶縁部80を有する。絶縁部80は、第1の絶縁部82と、第2の絶縁部84とを有してもよい。第1の絶縁部82は、第1の半導体チップ30の側方に形成されていてもよい。第2の絶縁部84は、第1の絶縁部82を覆うように形成されていてもよい。第2の絶縁部84は、また、第1の半導体チップ30を覆うように形成されていてもよい。半導体モジュール200は、第1のパッド34に電気的に接続された第1の配線パターン90を有する。第1の配線パターン90は、第1の絶縁部82上を通るように形成されていてもよい。第1の配線パターン90は、第2の絶縁部84に覆われていてもよい。第1の配線パターン90は、例えば、導電性微粒子を含有する溶剤を利用して形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図7に示すように、半導体モジュール200に、複数の電気的接続部96を有する第2の配線パターン95を形成することを含む。第2の配線パターン95は、絶縁部80上を通るように形成する。第2の配線パターン95は、第1の配線パターン90と電気的に接続されないように形成してもよい。
本実施の形態に係る半導体装置の製造方法は、複数の第2のパッド64を有する第2の半導体チップ60を、第2のパッド64が電気的接続部96と対向するように配置して、第2のパッド64と電気的接続部96とを電気的に接続することを含む(図8参照)。第2の半導体チップ60を、第2のパッド64が形成された面が半導体モジュール200に対向するように搭載することから、第2の半導体チップ60を、半導体モジュール200にフェースダウン実装するといえる。以上の工程によって、図8に示す半導体装置2を形成してもよい。
(変形例)
図9〜図11は、本発明を適用した第2の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。本変形例に係る半導体装置の製造方法は、半導体モジュール300を用意することを含む。半導体モジュール300は、絶縁部85を有する。絶縁部85は、第1の半導体チップ30の側方に形成されてなる。絶縁部85は、第1の絶縁部82と第2の絶縁部86とを含んでいてもよい。図9に示すように、第2の絶縁部86は、第1の配線パターン90の一部を露出させるように形成されていてもよい。
本変形例に係る半導体装置の製造方法は、半導体モジュール300に、複数の電気的接続部99を有する第2の配線パターン97を形成することを含む。第2の配線パターン97を、第1の配線パターン90と電気的に接続するように形成する。例えば図10に示すように、第2の配線パターン97を、第1の配線パターン90と接触するように形成してもよい。
本変形例に係る半導体装置の製造方法は、第2の半導体チップ60を、第2のパッド64が電気的接続部99と対向するように配置して、第2のパッド64と電気的接続部99とを電気的に接続することを含む。これらの工程によって、図11に示す、半導体装置3を製造してもよい。
(第3の実施の形態)
以下、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図12〜図15は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体モジュール400を用意することを含む。半導体モジュール400は、ベース基板10を有する。半導体モジュール400は、複数の第1のパッド34を有しベース基板10に搭載された第1の半導体チップ30を有する。半導体モジュール400は、第1のパッド34と電気的に接続された第1の配線パターン20を有する。
本実施の形態に係る半導体装置の製造方法は、半導体モジュール400に、複数の第2のパッド64を有する第2の半導体チップ60を搭載することを含む。第2の半導体チップ60は、図13に示すように、第2のパッド64が形成された面とは反対側の面が半導体モジュール400と対向するように搭載してもよい。すなわち、第2の半導体チップ60を、半導体モジュール400にフェースアップ実装してもよい。
本実施の形態に係る半導体装置の製造方法は、第1及び第2の半導体チップ30,60の少なくとも一方の側方に絶縁部410を形成することを含む。図14に示すように、絶縁部410を、第1及び第2の半導体チップ30,60の両方の側方に形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図15に示すように、第2の配線パターン420を、絶縁部410上を通るように形成することを含む。本実施の形態に係る半導体装置の製造方法では、本工程と、第2の半導体チップ60を搭載する工程とを別々に行う。
本実施の形態に係る半導体装置の製造方法は、第2のパッド64と第2の配線パターン420とを電気的に接続することを含む。図15に示すように、第2のパッド64を、第2の配線パターン420と電気的に接続しないように形成してもよい。以上の工程によって、半導体装置4を形成してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図2は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図3は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図4は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図5は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図6は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明するための図である。 図7は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明するための図である。 図8は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を説明するための図である。 図9は、本発明を適用した第2の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図10は、本発明を適用した第2の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図11は、本発明を適用した第2の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図12は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明するための図である。 図13は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明するための図である。 図14は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明するための図である。 図15は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
10 ベース基板、 20 第1の配線パターン、 30 第1の半導体チップ、 34 第1のパッド、 40 絶縁部、 50 第2の配線パターン、 52 電気的接続部、 60 第2の半導体チップ、 64 第2のパッド、 100 半導体モジュール

Claims (3)

  1. ベース基板と、前記ベース基板と反対側の面に第1のパッドが配置されるように前記ベース基板に搭載された第1の半導体チップと、を有する半導体モジュールを用意すること、
    前記第1の半導体チップの側方に第1の絶縁部を形成すること、
    前記第1のパッドと電気的に接続する第1の配線パターンを、前記第1の絶縁部上に、導電性微粒子を含有する溶剤を利用して形成すること、
    前記第1の配線パターンを覆うように第2の絶縁部を形成すること、
    電気的接続部を有する第2の配線パターンを、前記第2の絶縁部上に、導電性微粒子を含有する溶剤を利用して形成すること、
    第2のパッドを有する第2の半導体チップを、前記第2のパッドが前記電気的接続部と対向するように搭載すること、
    を含み、
    前記第1の絶縁部、第2の絶縁部、前記第1の配線パターン、及び前記第2の配線パターンを形成することは、別々に行われる、半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記第2の配線パターンを、前記第1の配線パターンと電気的に接続するように形成する半導体装置の製造方法。
  3. 請求項1または請求項2に記載の半導体装置の製造方法において、
    前記第2の配線パターンを、前記第1の配線パターンと電気的に接続しないように形成する半導体装置の製造方法。
JP2004112045A 2004-04-06 2004-04-06 半導体装置の製造方法 Expired - Fee Related JP4484035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004112045A JP4484035B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004112045A JP4484035B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005302765A JP2005302765A (ja) 2005-10-27
JP4484035B2 true JP4484035B2 (ja) 2010-06-16

Family

ID=35333946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004112045A Expired - Fee Related JP4484035B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4484035B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2009094434A (ja) * 2007-10-12 2009-04-30 Elpida Memory Inc 半導体装置およびその製造方法
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6199094B2 (ja) * 2013-06-28 2017-09-20 富士機械製造株式会社 回路機器製造方法および、成形用の型
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Also Published As

Publication number Publication date
JP2005302765A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4484035B2 (ja) 半導体装置の製造方法
US8314499B2 (en) Flexible and stackable semiconductor die packages having thin patterned conductive layers
TWI379394B (en) Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2006060128A (ja) 半導体装置
JP2004063569A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004119473A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006203079A (ja) 半導体装置および半導体装置の製造方法
US7651886B2 (en) Semiconductor device and manufacturing process thereof
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004055965A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2004079951A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP4273346B2 (ja) 半導体装置の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2005302763A (ja) 半導体装置及びその製造方法並びに電子機器
JP2005101170A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200525656A (en) Stacked semiconductor device
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
JP2005294720A (ja) 半導体装置及びその製造方法並びに電子機器
JP2004119472A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3800910B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees