[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4481854B2 - ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 - Google Patents

ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 Download PDF

Info

Publication number
JP4481854B2
JP4481854B2 JP2005081647A JP2005081647A JP4481854B2 JP 4481854 B2 JP4481854 B2 JP 4481854B2 JP 2005081647 A JP2005081647 A JP 2005081647A JP 2005081647 A JP2005081647 A JP 2005081647A JP 4481854 B2 JP4481854 B2 JP 4481854B2
Authority
JP
Japan
Prior art keywords
layer
window
pattern
grid array
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005081647A
Other languages
English (en)
Other versions
JP2006173554A (ja
Inventor
イ、ゾン−ジン
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2006173554A publication Critical patent/JP2006173554A/ja
Application granted granted Critical
Publication of JP4481854B2 publication Critical patent/JP4481854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明はウィンドウを備えたボールグリッドアレイ基板およびその製造方法に係り、より詳しくは薄板のコア材を使用せず、コア材にウィンドウを形成し、その中に半導体チップを内蔵してパッケージの厚さを減らした、ウィンドウを備えたボールグリッドアレイ基板およびその製造方法に関するものである。
最近、半導体チップ用パッケージの軽薄短小化に従い、半導体チップ用パッケージの厚さが段々薄くなっている。半導体チップの厚さの減少だけでなく、半導体チップを実装するボールグリッドアレイ基板の厚さ減少も要求されている。
また、ボールグリッドアレイパッケージは、高集積度の半導体チップおよび多ピン化の要求などを受容するために開発されたもので、メインボードへの実装のため、底面に一定の形態に配列された複数の導電性ボール、例えばソルダボールを有する表面実装型（ＳＭＴ）パッケージの一種である。
このようなボールグリッドアレイは、実装のため、ボールグリッドアレイ基板上のソルダボールがプリント基板の導電性接続パターンに対応して電気的に接合される。ボールグリッドアレイは、半導体実装技術において、プリント配線基板の背面に球形の半田をアレイ状に配列してリードの役割をする表面実装型パッケージの一種である。ボールグリッドアレイはプリント基板の表面に高集積回路（ＬＳＩ）チップを搭載しモールド樹脂またはポッティング（potting）で封止した半導体チップであって、一般に２００ピン以上の多ピン用ＬＳＩ用パッケージに活用され、ＰＡＣ（Pad Array Carrier）とも言われ、パッケージ本体のサイズにおいては、４側辺からＬ字状のリードピンが出ているＱＦＰ（Quad Flat Package）よりも小さくし得る利点を有する。
したがって、最近、ＭＣＭ（Multi-Chip Package）、ＳＩＰ（System In Package）の如く半導体チップを積層するパッケージ製品に対し、薄板のコア材を使用してボールグリッドアレイ基板の厚さを薄く対応している。
図１ａないし図１ｊは従来のボールグリッドアレイ基板の製造方法の流れを示す断面図である。
図１ａに示すように、絶縁樹脂層１０１の両面に銅箔１０２ａ、１０２ｂを含む銅張積層板（ＣＣＬ）である原板１００を用意する。
図１ｂに示すように、原板１００の上下銅箔１０２ａ、１０２ｂの回路接続のためにビアホールＡを形成する。
図１ｃに示すように、前記ビアホールＡの電気的接続のため、原板１００の上下銅箔１０２ａ、１０２ｂおよびビアホールＡの側壁に銅メッキ層１０３ａ、１０３ｂを形成する。
図１ｄに示すように、原板１００の上下銅メッキ層１０３ａ、１０３ｂ上にドライフィルム１０４ａ、１０４ｂをそれぞれ成膜する。
図１ｅに示すように、所定のパターンが形成されたドライフィルム１０４ａ、１０４ｂに対して露光および現像を行う。ここで、所定のパターンは、回路パターン、ビアホールＡのランド、ワイヤボンディングパッドパターン、ソルダボールパッドパターンを含む。
図１ｆに示すように、所定のパターンが形成されたドライフィルム１０４ａ、１０４ｂをエッチングレジストとして使用し、原板１００をエッチング液に浸漬することにより、ドライフィルム１０４ａ、１０４ｂの所定のパターンに対応する部分を除いた残りの部分の上下銅箔１０２ａ、１０２ｂおよび銅メッキ層１０３ａ、１０３ｂをエッチングして除去する。
図１ｇに示すように、原板１００の上下両面に塗布されたドライフィルム１０４ａ、１０４ｂを剥離して除去する。
図１ｈに示すように、原板１００のソルダレジスト１０５ａ、１０５ｂを塗布した後、仮乾燥させる。
図１ｉに示すように、所定のパターンが印刷された上下ソルダレジスト１０５ａ、１０５ｂを露光および現像することにより、ソルダレジスト１０５ａ、１０５ｂのパターンに対応する部分を硬化させる。ついで、硬化していない部分のソルダレジストを除去してソルダレジスト１０５ａ、１０５ｂのパターンを形成する。
図１ｊに示すように、原板１００の上部ソルダレジスト１０５ａのパターンの開口部Ｂのワイヤボンディングパッドに金メッキ層１０６ａを形成し、原板１００の下部ソルダレジスト１０５ｂのパターンの開口部Ｃのソルダボールパッドに金メッキ層１０６ｂを形成する。
つぎに、図２は図１ａないし図１ｊに示す方法で製作されたボールグリッドアレイ基板に半導体チップを実装した製品の断面図である。
図２に示すように、接着剤２１０で半導体チップ２２０を実装し、ワイヤボンディング２３０およびソルダボール２４０の付着を行った後、モールディング２５０を形成すると、ボールグリッドアレイパッケージ基板に半導体チップが実装された製品が出来上がる。
前記ボールグリッドアレイ基板の製作方法については、本出願人が１９９９年１２月１５日付で出願した特許文献１に開示されている。
前記特許文献１に開示された従来の方式によると、パッケージの厚さが厚くなる問題点があった。
また、薄板コア材を使用するため、薄板コア材移動させるための投資が必要となるという問題がある。
また、パッケージアセンブリ工程において、薄板ハンドリングのために付着しなければならないキャリアが要求されるという問題がる。
つぎに、図３は従来のほかの例によるボールグリッドアレイ基板に半導体チップが実装された製品の完成状態を示す断面図である。
図３に示すように、絶縁体３０１の両面に回路パターン３０４を含む原板３００に空洞を形成した後、空洞の内部に半導体チップ３０５を実装する。ついで、ワイヤボンディングパッドと半導体チップをワイヤボンディング３０３で接続し、ソルダボールパッドにソルダボール３０２を実装する。最後に、ボールグリッドアレイ基板をパッケージ化するとできあがる。
前述したボールグリッドアレイ基板の製作方法は特許文献２に開示されている。
前記特許文献２に開示された従来の方式によると、半導体チップ３０５から発生する熱はワイヤボンディング３０３を介してだけ放出可能であり、熱伝導性のない絶縁体３０１では熱を放出することができないため、放熱性に劣るという問題がある。
大韓民国特許第３４４，６１８号明細書 米国特許第５，６９６，６６６号明細書
したがって、前記のような従来の問題点を解決するための本発明の技術的課題は、薄板のコア材を使用せず、コア材にウィンドウ（window）を形成し、その中に半導体チップを内蔵してパッケージの厚さを減らした、ウィンドウを備えたボールグリッドアレイ基板およびその製造方法を提供することにある。
上記課題を解決するため、本発明は、回路パターンおよびワイヤボンディングパッドパターンを含み、実装されるチップの大きさに相応するウィンドウを有し、前記チップがワイヤボンディングパッドにワイヤボンディングで接続されている第１外層回路層と、
回路パターン、前記第１外層回路層のウィンドウ領域に該当するウィンドウ底部およびソルダボールパッドパターンを有し、ボールパッド上にソルダボールが実装されている第２外層回路層と、前記第１外層回路層と前記第２外層回路層間に形成され、前記第１外層回路層のウィンドウに相当する部分にウィンドウが形成された絶縁層と、前記第１外層回路層および第２外層回路層上に形成され、前記ワイヤボンディングパッドパターン、ソルダボールパッドパターンを含む外部部品との接続のための接続端子およびウィンドウ領域が開放されたソルダレジストパターンと、前記ソルダレジストパターンを通じて露出された接続端子と、前記ウィンドウ底部を含むウィンドウ内壁上に形成された金メッキ層とを含むールグリッドアレイ基板を提供する。
また、前記課題を解決するため、本発明は、（Ａ）絶縁層、前記絶縁層の上部に形成された第１外層回路層と、前記絶縁層の下部に形成された第２外層回路層を含む原板を提供する段階と、（Ｂ）前記第１外層回路層および前記絶縁層を貫通するウィンドウを形成する段階と、（Ｃ）前記第１外層回路層にパターンおよびワイヤボンディングパッドを含むパターンを形成し、前記第２外層回路層にウィンドウ底部、回路パターンおよびソルダボールパッドパターンを含むパターンを形成する段階と、（Ｄ）前記第１外層回路層および前記第２外層回路層にソルダレジストを塗布した後、前記ワイヤボンディングパッドパターンおよび前記ソルダボールパッドパターンを含む外部部品との接続のための接続端子およびウィンドウ領域が開放されたソルダレジストパターンを形成する段階と、（Ｅ）前記ソルダレジストパターンを通じて開放された接続端子と、前記ウィンドウ底部を含むウィンドウ内壁に金メッキ層を形成する段階とを含む、ボールグリッドアレイ基板の製作方法を提供する。
以上のような本発明によるウィンドウを備えたボールグリッドアレイ基板は、ウィンドウを形成して半導体チップを内蔵することにより、パッケージの厚さを減らすことができる効果がある。
また、本発明によるウィンドウを備えたボールグリッドアレイ基板は、薄板コア材を使用しなくてもよいので、薄板コア材の駆動のための新規の設備投資が不要である効果がある。
また、本発明によるウィンドウを備えたボールグリッドアレイ基板は、パッケージの組立工程においても、薄板のハンドリングのために付着するキャリアなしでも組立工程の進行が可能な効果がある。
また、本発明によるウィンドウを備えたボールグリッドアレイ基板は、側壁メッキにより金属の放熱面積が増加する効果がある。
以下に添付図面に基づいて本発明の好適な実施形態を詳細に説明する。
図４ａないし図４ｃは本発明の一実施形態によるボールグリッドアレイ基板の断面図である。
図４ａに示すように、本発明の実施形態によるボールグリッドアレイ基板は、絶縁層５０１と前記絶縁層の上下面を電気的に接続するビアホールからなる。絶縁層５０１の上面は回路パターン５０３ａおよびワイヤボンディングパッドパターンを含み、絶縁層５０１の下面は回路パターン５０３ｂおよびソルダボールパッドパターンを含む。
そして、前記絶縁層５０１の上下面にそれぞれ形成され、前記ワイヤボンディングパッドパターンおよび前記ソルダボールパッドパターンに対応する部分が開いているソルダレジスト層５０５ａ、５０５ｂを含み、前記絶縁層５０１および絶縁層５０１の上面にウィンドウパターンＤを有することを特徴とする。
ここで、絶縁層５０１は内層回路層のない原板５００からなっているが、内層回路層が２、４、６、８層などの多層構造に形成された原板を使用することができ、ウィンドウＤはパンチ、ドリルビットなどを使用して形成する。
また、ウィンドウＤの側壁の金メッキ層５０６ａは無電解金メッキおよび電解金メッキで形成し、半導体チップ６１０は直接ウィンドウＤの金メッキ層５０６ａ上に実装し、絶縁層５０１の下面には金メッキ層５０６ｂを積層する。
そして、側壁の金メッキ層５０６ｂは無電解金メッキおよび電解金メッキにより形成し、ウィンドウＤを形成し、これに半導体チップ６１０を内蔵することにより、パッケージの厚さを減らすことができる。このような構造的特徴により、パッケージの厚さが減少し、放熱効果が向上される。
図４ｂは、従来の基板と本発明によるウィンドウを備えたボールグリッドアレイ基板のマルチチップスタックを示す。
本発明の実施形態によるボールグリッドアレイ基板は、絶縁層１５０１および絶縁層の上下面を電気的に接続するビアホールＨからなる。また、絶縁層１５０１の上面は回路パターン１５０３ａおよびワイヤボンディングパッドパターンを含み、絶縁層１５０１の下面は回路パターン１５０３ｂおよびソルダボールパッドパターンを含む。
そして、前記絶縁層１５０１の上下面にそれぞれ形成され、前記ワイヤボンディングパッドパターンおよび前記ソルダボールパッドパターンに対応する部分が開いているソルダレジスト層１５０５ａ、１５０５ｂを含み、前記絶縁層１５０１および絶縁層１５０１の上面にウィンドウパターンＦを備えたことを特徴とする。
また、ウィンドウＦ上に複数の半導体チップ１６１０を積層して実装したことを特徴とする。
ここで、マルチチップスタックを形成するため、まずボールグリッドアレイ基板を形成した後、ウィンドウＦパターンに形成された金メッキ層１５０６ａ上に、接着剤により半導体チップ１６１０を多層に実装する。それぞれの半導体チップ１６０１はワイヤボンディング１６２０でワイヤボンディングパッドに接続する。
半導体チップ１６１０から発生する熱は、ワイヤボンディング１６２０、ウィンドウパターンＦ上の金メッキ層１５０６ａ、および絶縁樹脂層１５０１の下面上の金メッキ層１５０６ｂを介して放出される。
これにより、パッケージの厚さが減少し、放熱効果が向上する特徴がある。
図４ｃは、従来の基板と本発明によるウィンドウＧを備えたボールグリッドアレイ基板のマルチパッケージスタックを示す。
本発明の実施形態によるボールグリッドアレイ基板は、絶縁層２５０１および絶縁層の上面を電気的に接続するビアホールＩからなる。また、絶縁層２５０１の上面は回路パターン２５０３ａおよびワイヤボンディングパッドパターンを含み、絶縁層２５０１の下面は回路パターン２５０３ｂおよびソルダボールパッドパターンを含む。
そして、前記絶縁層２５０１の上下面にそれぞれ形成され、前記ワイヤボンディングパッドパターンおよび前記ソルダボールパッドパターンに対応する部分が開いているソルダレジスト層２５０５ａ、２５０５ｂを含み、前記絶縁層２５０１および絶縁層２５０１の上面にウィンドウパターンＧを備えたことを特徴とする。
また、ウィンドウＧ上に複数の半導体チップ２６１０を積層して実装したことを特徴とする。
ここで、三つのボールグリッドアレイ基板を形成した後、それぞれを積層して形成する。第１層の基板は複数のソルダボール２６３０を含み、第２層および第３層の基板はそれぞれソルダボール２６３０および絶縁層２５０１の上部の所定の回路２５０３ａのパターン上に形成された金メッキ層２５０６ａに接続される。これにより、パッケージの厚さが減少し、放熱効果が向上する。
また、基板をパッケージングしたとき、モールディング２６４０部分の厚さがソルダボール２６３０の直径より小さい特徴がある。このように、マルチパッケージスタックを形成して高密度のＣＳＰ製品を形成することができる。
図５ａないし図５ｍは本発明の一実施形態によるウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。
まず、図５ａに示すように、絶縁樹脂層５０１の上面に銅箔５０２を積層し、下面に接着剤１０を介して保護フィルム２０を積層した銅張積層板の原板５００を用意する。
ここで、銅張積層板の種類としては、その用途に応じて、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板（ポリイミドフィルム）、複合銅張積層板などがあるが、両面プリント基板および多層プリント基板の製造には、主にガラス／エポキシ銅張積層板を使用する。
この実施形態においては、内層回路層のない原板５００を使用したが、使用目的または用途に応じて、内層回路層が２層、４層、６層である多層構造の原板を使用することができる。
ついで、図５ｂに示すように、ウィンドウＤを形成する。
ここで、ウィンドウＤはパンチングまたはドリルビットで加工する。
図５ｃに示すように、接着剤１０を保護している保護フィルム２０を除去する。
図５ｄに示すように、接着剤１０上に銅箔５０２ｂを付着する。
ついで、図５ｄに示すように、接着剤１０上に銅箔５０２ｂを付着する。
以下、接着剤は図面に示さない。
図５ｅに示すように、内層回路層コア資材である銅張積層板の上下面を電気的に接続するためのビアホールＥを加工する。
ここで、ビアホールＥを形成する過程は、ＣＮＣドリル（Computer Numerical Control Drill）またはレーザドリルにより、予め設定した位置にビアホールＥを形成することが好ましい。
ＣＮＣドリルを用いる方式は、両面プリント基板のビアホールＥまたは多層プリント基板の通孔の形成時に好適である。このようなＣＮＣドリルでビアホールＥまたは通孔を加工した後、ドリリング時に発生する銅箔５０２ａ、５０２ｂのバー（burr）、ビアホールEの側壁の埃、銅箔５０２ａ、５０２ｂの表面の埃などを除去するデバリング（deburring）を行うことが好ましい。この場合、銅箔５０２ａ、５０２ｂの表面に粗さが付与されるので、後続の銅メッキ工程において銅との密着力が向上する利点がある。
レーザを用いる方式は、多層プリント基板のマイクロビアホールの形成時に好適である。このようなレーザを用いる方式として、ＹＡＧレーザで銅箔５０２ａ、５０２ｂおよび絶縁層５０１を同時に加工することもでき、ビアホールＥの形成部分の銅箔５０２ａ、５０２ｂを食刻した後、二酸化炭素レーザ（ＣＯ2 laser）で絶縁層５０１を加工することもできる。
一方、ビアホールＥを形成した後、、このビアホールの形成時に発生する熱により絶縁層５０１などが溶けてビアホールＥの側壁で発生するスミア（smear）を除去するデスミア（desmear）工程を行うことが好ましい。
その後、図５ｆに示すように、原板５００の表面、ビアホールＥの内壁およびウィンドウＤの内壁に無電解メッキおよび電解メッキを施してこれらを電気的に導通させる銅メッキ層５０３ａ、５０３ｂを形成する。
ここで、原板５００のビアホールＥの側壁が絶縁樹脂層５０１であるので、ビアホールＥの形成後にすぐ電解銅メッキを行うことができない。
したがって、形成されたビアホールＥの電気的接続および電解銅メッキのため、無電解銅メッキを施す。無電解銅メッキは絶縁体に対するメッキであるので、電気を呈するイオンによる反応は期待することができない。このような無電解銅メッキは析出反応によりなされ、析出反応は触媒により促進される。メッキ液から銅を析出させるためには、メッキしようとする材料の表面に触媒を付着しなければならない。これは、無電解銅メッキが多くの前処理を必要とすることを示す。
一例として、無電解銅メッキ工程は、脱脂（cleanet）過程、ソフト腐食（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化過程、無電解銅メッキ過程、および酸化防止処理過程を含む。
脱脂過程において、上下銅箔５０２ａ、５０２ｂの表面に存在する酸化物または異物、特に油脂分などを酸またはアルカリ界面活性剤の含まれた薬品で除去した後、界面活性剤を完全に水洗する。
ソフト腐食過程において、上下銅箔５０２ａ、５０２ｂの表面に微細な粗さ（例えば、およそ１〜２μｍ）を与えて、メッキ段階で銅粒子が均一に密着するようにし、脱脂過程で処理されていない汚染物を除去する。
予備触媒過程において、低濃度の触媒薬品に原板５００を浸漬することにより、触媒処理段階で使用される薬品が汚染するかまたは濃度が変化することを防止する。さらに、同種成分の薬品槽に原板５００を浸漬するので、触媒処理がより活性化される効果がある。このような予備触媒処理過程には、１〜３％に希釈された触媒薬品を使用することが好ましい。
触媒処理過程において、原板５００の銅箔５０２ａ、５０２ｂおよび絶縁樹脂層５０１の面（すなわち、ビアホールＥの側壁）に触媒粒子を被せる。触媒粒子としてはＰｄ−Ｓｎ化合物を使用することが好ましく、このＰｄ−Ｓｎ化合物はメッキされる粒子のＣｕ2+とＰｄ2-が結合してメッキを促進する役割をする。
無電解銅メッキ過程において、メッキ液は、ＣｕＳＯ4、ＨＣＨＯ、ＮａＯＨおよびそのほかの安定剤からなることが好ましい。メッキ反応を持続させるためには、化学反応が均衡をとらなければならなく、このため、メッキ液の組成を制御することが重要である。組成を維持するためには、不足した成分の適切な供給、機械的撹拌、メッキ液の純化システムをうまく運営しなければならない。このような反応の結果として発生する副産物のための濾過装置が必要であり、これを活用することによりメッキ液の使用時間を延長することができる。
酸化防止処理過程において、無電解銅メッキ後に残存するアルカリ成分によりメッキ膜が酸化することを防止するため、酸化防止膜を全面にコートする。
しかし、前述した無電解銅メッキ工程は、一般に電解銅メッキに比べて物理的特性に劣るので、薄く形成する。
ほかの実施形態として、無電解銅メッキ層の形成工程は、プラズマなどにより発生する気体のイオン粒子（例えば、Ａｒ+）を銅ターゲットに衝突させることで、絶縁層５０１、ビアホールＥの内壁およびランドに無電解銅メッキ層を形成するスパッタリング方式を用いることができる。
無電解銅メッキが完了した後、原板５００を銅メッキ作業槽に浸漬した後、直流整流器により電解銅メッキを行う。このような電解銅メッキは、メッキしようとする面積を計算し、直流整流器に適した電流で銅を析出する方式を用いることが好ましい。
電解銅メッキは、無電解銅メッキ層より銅メッキ層の物理的特性に優れており、厚い銅メッキ層を形成し易い利点がある。
ついで、図５ｇに示すように、原板５００の上下メッキ層５０３ａ、５０３ｂにドライフィルム５０４ａ、５０４ｂをそれぞれ塗布する。
ここで、ドライフィルム５０４ａ、５０４ｂは、カバーフィルム、フォトレジストフィルムおよびマイラーフィルムの３層からなるが、実質的にレジストの役割をする層はフォトレジストフィルムである。
ついで、所定のパターンが印刷されたドライフィルム５０４ａ、５０４ｂを露光および現像することにより、ドライフィルム５０４ａ、５０４ｂに所定のパターンを形成する。
ここで、所定のパターンとしては、回路パターン、ビアホールＥのランド、ワイヤボンディングパッドパターン、ソルダボールパッドパターン、およびウィンドウパターンを含む。
ドライフィルム５０４ａ、５０４ｂの露光および現像工程は、所定のパターンがプリントされたアートワークフィルムをドライフィルム５０４ａ、５０４ｂ上に密着させた後紫外線を照射する。この際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過せず、印刷されていない部分は紫外線が透過してアートワークフィルムの下のドライフィルムを硬化させる。このようにドライフィルム５０４ａ、５０４ｂが硬化した原板５００を現像液に浸漬すると、硬化していないドライフィルム５０４ａ、５０４ｂ部分が現像液によって除去され、硬化したドライフィルム５０４ａ、５０４ｂ部分のみが残ってレジストパターンを形成する。ここで、現像液としては炭酸ナトリウム（Ｎａ2ＣＯ3）または炭酸カリウム（Ｋ2ＣＯ3）の水溶液などを使用する。
そして、図５ｈに示すように、所定のパターンが形成されたドライフィルム５０４ａ、５０４ｂをエッチングレジストとして使用し、原板５００にエッチング液を噴霧することにより、ドライフィルムの所定のパターンに対応する部分を除いた残りの部分の上下銅箔５０２ａ、５０２ｂおよび銅メッキ層５０３ａ、５０３ｂをエッチングして除去する。
図５ｉに示すように、原板５００の上下面に塗布されたドライフィルム５０４ａ、５０４ｂを剥離して除去する。
ここで、ドライフィルム５０４ａ、５０４ｂは、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液を使用して除去する。
図５ｇないし図５ｉに示す過程ではエッチングレジストとしてドライフィルム５０４ａ、５０４ｂを使用したが、液状の感光材をエッチングレジストとして使用することができる。
この場合、紫外線に感光される液状の感光材を原板５００の銅メッキ層５０３ａ、５０３ｂに塗布した後、乾燥させる。ついで、所定のパターンが形成されたアートワークフィルムで感光材を露光および現像することにより、感光材に所定のパターンを形成する。その後、所定のパターンが形成された感光材をエッチングレジストとして使用し、原板５００にエッチング液を噴霧することにより、感光材の所定のパターンに対応する部分を除いた残りの部分の上下銅箔５０２ａ、５０２ｂおよび銅メッキ層５０３ａ、５０３ｂをエッチングして除去する。その後、感光材を除去する。ここで、液状の感光材をコートする方式としては、ディップコーティング（dip coating）方式、ロールコーティング（roll coating）方式、電気蒸着（electro-deposition）方式などがある。
このような液状の感光材を用いる方式は、ドライフィルム５０４ａ、５０４ｂより薄く塗布することができるので、より微細な回路パターンを形成することができる利点がある。また、原板５００の表面に凹凸がある場合、その凹部を満たすことで均一な表面を形成することができる利点もある。
その後、図５ｊに示すように、ソルダレジスト５０５ａ、５０５ｂを塗布した後、仮乾燥させる。
ここで、銅箔５０２ａ、５０２ｂおよび銅メッキ層５０３ａ、５０３ｂに回路パターンが形成された原板５００に指紋、油分、埃などが付いている場合、後続の工程で形成されるソルダレジスト５０５ａ、５０５ｂと原板５００が全く密着しない問題が発生し得る。したがって、ソルダレジスト５０５ａ、５０５ｂを塗布する前、ソルダレジスト５０５ａ、５０５ｂと原板５００間の密着力を向上させるため、基板の表面を洗浄し、基板の表面に粗さを付与する前処理を行うことが好ましい。
ソルダレジスト５０５ａ、５０５ｂを塗布する方式としては、スクリーン印刷（screen printing）方式、ローラコーティング（roller coating）方式、カーテンコーティング（curtain coating）方式、スプレーコーティング（spray coating）方式などが使用可能である。
ここで、スクリーン印刷方式は、ソルダレジストパターンを直接印刷する方式であり、ローラコーティング方式は、スクリーン印刷法に使用されるものより粘度が低いソルダレジストインクをゴムローラで薄く塗って基板にコーティングする方式である。
前記カーテンコーティング方式は、ローラコーティングに使用されるものより粘度が低いソルダレジストインクを使用する方式であり、スプレーコーティング方式は、レジストインクを噴霧してコーティングする方式である。
ついで、原板５００の上下ソルダレジスト５０５ａ、５０５ｂにソルダレジストパターンが印刷されたアートワークフィルムを密着させた後、ソルダレジスト５０５ａ、５０５ｂを露光および現像することにより、ソルダレジストパターンに対応するソルダレジスト５０５ａ、５０５ｂを硬化させる。
ここで、アートワークフィルムのパターンが印刷された黒い部分は露光工程により紫外線が透過せず、印刷されていない部分は紫外線が透過してソルダレジスト５０５ａ、５０５ｂを硬化させる。
図５ｋに示すように、アートワークフィルムを除去した後、硬化していない部分のソルダレジスト５０５ａ、５０５ｂを現像工程で除去してソルダレジストパターンを形成する。ついで、紫外線を照射して硬化させ、乾燥機（図示せず）でソルダレジスト５０５ａ、５０５ｂを全く硬化させる。
ここで、原板５００のソルダレジスト５０５ａ、５０５ｂが除去された部分に残存するソルダレジスト５０５ａ、５０５ｂの残渣、異物などをプラズマなどで除去する工程をさらに行うことが好ましい。
図５ｌに示すように、ソルダボールパッドパターン、ワイヤボンディングパッドパターン、ウィンドウパターンおよび原板５００の下部パターンに金メッキ層５０６ａ、５０６ｂを形成する。
ここで、前記原板５００の一部が絶縁樹脂層５０１であるため、すぐ電解金メッキを行うことができない。
したがって、絶縁樹脂層５０１の電気的接続および電解金メッキを行うために、無電解金メッキを施す。無電解金メッキは絶縁体に対するメッキであるので、電気を呈するイオンによる反応を期待することができない。
一実施形態として、無電解金メッキ層の形成工程は、プラズマなどにより発生する気体のイオン粒子（例えば、Ａｒ+）を金ターゲットに衝突させることにより、絶縁層５０１、ウィンドウに無電解金メッキ層を形成するスパッタリング方式を用いることができる。
無電解金メッキの後、原板５００を金メッキ作業槽に浸漬した後、直流整流器で電解金メッキを施して金メッキ層５０６ａ、５０６ｂを形成する。この際、メッキ面積を計算し、直流整流器に適した電流を加えて金を析出する方式を用いることがより好ましい。
また、加熱との接着性を高めるため、ニッケルを薄くメッキした後、金メッキ層５０６ａ、５０６ｂを形成することが好ましい。
図５ｍに示すように、ルータ（router）またはパワープレスなどにより原板の外郭を形成する。
ついで、半導体チップ６１０を実装し、ワイヤボンディング６２０およびソルダボール６３０を形成した後、モールディング６４０を形成すると、ウィンドウを備えたボールグリッドアレイ基板が出来上がる。
以上、本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 従来の第１実施形態によるボールグリッドアレイ基板の製造方法の流れを示す断面図である。 図１ａないし図１ｊの方法で製作されたボールグリッドアレイ基板に半導体チップを実装した製品の断面図である。 従来の第２実施形態によるボールグリッドアレイ基板に半導体チップを実装して完成した製品の断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。 本発明の実施形態による、ウィンドウを備えたボールグリッドアレイ基板の製造方法の流れを示す断面図である。
符号の説明
１００ 原板
１０１ 絶縁層
１０２ａ、１０２ｂ 銅箔
１０３ａ、１０３ｂ 銅メッキ層
１０４ａ、１０４ｂ ドライフィルム
１０５ａ、１０５ｂ ソルダレジスト
１０６ａ、１０６ｂ 金メッキ層
２１０ 接着剤
２２０ 半導体チップ
２３０ ワイヤボンディング
２４０ ソルダボール

Claims (11)

  1. 回路パターンおよびワイヤボンディングパッドパターンを含み、実装されるチップの大きさに相応するウィンドウを有し、前記チップがワイヤボンディングパッドにワイヤボンディングで接続されている第１外層回路層と、
    回路パターン、前記第１外層回路層のウィンドウ領域に相当するウィンドウ底部およびソルダボールパッドパターンを有し、ボールパッド上にソルダボールが実装されている第２外層回路層と、
    前記第１外層回路層と前記第２外層回路層間に形成され、前記第１外層回路層のウィンドウに該当する部分にウィンドウが形成された絶縁層と、
    前記第１外層回路層および第２外層回路層上に形成され、前記ワイヤボンディングパッドパターン、ソルダボールパッドパターンを含む外部部品との接続のための接続端子およびウィンドウ領域が開放されたソルダレジストパターンと、
    前記ソルダレジストパターンを通じて露出された接続端子と、
    前記ウィンドウ底部を含むウィンドウ内壁上に形成された金メッキ層とを含むことを特徴とするボールグリッドアレイ基板。
  2. 前記ウィンドウ上に複数の半導体チップが積層されて実装されることを特徴とする請求項１記載のボールグリッドアレイ基板。
  3. 前記基板上に複数の基板が積層されることを特徴とする請求項１記載のボールグリッドアレイ基板。
  4. 前記接続端子と金メッキ層との間、および前記ウィンドウ内壁と金メッキ層との間にニッケル層をさらに含むことを特徴とする請求項１記載のボールグリッドアレイ基板。
  5. （Ａ）絶縁層、前記絶縁層の上部に形成された第１外層回路層と、前記絶縁層の下部に形成された第２外層回路層を含む原板を提供する段階と、
    （Ｂ）前記第１外層回路層および前記絶縁層を貫通するウィンドウを形成する段階と、
    （Ｃ）前記第１外層回路層にパターンおよびワイヤボンディングパッドを含むパターンを形成し、前記第２外層回路層にウィンドウ底部、回路パターンおよびソルダボールパッドパターンを含むパターンを形成する段階と、
    （Ｄ）前記第１外層回路層および前記第２外層回路層にソルダレジストを塗布した後、前記ワイヤボンディングパッドパターンおよび前記ソルダボールパッドパターンを含む外部部品との接続のための接続端子およびウィンドウ領域が開放されたソルダレジストパターンを形成する段階と、
    （Ｅ）前記ソルダレジストパターンを通じて開放された接続端子と、前記ウィンドウ底部を含むウィンドウ内壁に金メッキ層を形成する段階とを含むことを特徴とするボールグリッドアレイ基板の製作方法。
  6. 前記（Ａ）段階の後、
    （Ｆ）前記原板にビアホールを形成する段階と、
    （Ｇ）前記原板の表面およびビアホールの内壁に銅メッキ層を形成する段階とをさらに含むことを特徴とする請求項５記載のボールグリッドアレイ基板の製作方法。
  7. 前記（Ｄ）段階の後、
    （Ｅ）前記ソルダレジストパターンを通じて開放された接続端子と、前記ウィンドウ底部を含むウィンドウ内壁にニッケルメッキ層を形成する段階と、
    （Ｆ）前記ニッケルメッキ層上に金メッキ層を形成する段階と、
    （Ｇ）前記ソルダボールパッドパターンの金メッキ層上にソルダボールを形成し、前記ワイヤボンディングパッドパターンの金メッキ層上にワイヤボンディングを形成する段階とをさらに含むことを特徴とする請求項５記載のボールグリッドアレイ基板の製作方法。
  8. 前記（Ｄ）段階は、
    （Ｄ−１）前記第１外層回路層および前記第２外層回路層のソルダレジスト上にエッチングレジストを塗布した後、前記エッチングレジストを露光および現像して前記接続端子およびウィンドウ領域に対応する部分が開放されたエッチングレジストパターンを形成する過程と、
    （Ｄ−２）前記エッチングレジストを除去する過程とを含むことを特徴とする請求項５記載のボールグリッドアレイ基板の製作方法。
  9. 前記エッチングレジストは感光性物質からなることを特徴とする請求項８記載のボールグリッドアレイ基板の製作方法。
  10. 前記絶縁層は多数の内層回路層を含むことを特徴とする請求項５記載のボールグリッドアレイ基板の製作方法。
  11. 前記（Ａ）段階において、前記原板は、絶縁層の上面に銅箔が形成され、下面に接着剤を介して保護フィルムが形成されることを特徴とする請求項５記載のボールグリッドアレイ基板の製作方法。
JP2005081647A 2004-12-17 2005-03-22 ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 Active JP4481854B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108179A KR100688857B1 (ko) 2004-12-17 2004-12-17 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2006173554A JP2006173554A (ja) 2006-06-29
JP4481854B2 true JP4481854B2 (ja) 2010-06-16

Family

ID=36594638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081647A Active JP4481854B2 (ja) 2004-12-17 2005-03-22 ウィンドウを備えたボールグリッドアレイ基板およびその製造方法

Country Status (4)

Country Link
US (2) US7227250B2 (ja)
JP (1) JP4481854B2 (ja)
KR (1) KR100688857B1 (ja)
CN (1) CN100386869C (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744138B1 (ko) * 2006-06-22 2007-08-01 삼성전자주식회사 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
DE102007005862A1 (de) * 2007-02-06 2008-08-14 Siemens Audiologische Technik Gmbh Schaltungsvorrichtung mit bebondetem SMD-Bauteil
TW200839996A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Stacked packing module
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US20090032946A1 (en) * 2007-08-01 2009-02-05 Soo Gil Park Integrated circuit
SG156550A1 (en) * 2008-05-06 2009-11-26 Gautham Viswanadam Wafer level integration module with interconnects
KR20090119187A (ko) * 2008-05-15 2009-11-19 삼성전자주식회사 연료전지를 포함하는 패키지, 그 제조 방법, 및 패키지를포함하는 카드 및 시스템
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
CN101662894B (zh) * 2008-08-27 2011-09-21 富葵精密组件(深圳)有限公司 封装基板以及封装结构
JPWO2010038489A1 (ja) 2008-09-30 2012-03-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR20100059487A (ko) * 2008-11-26 2010-06-04 삼성전자주식회사 패키지 구조물
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
KR101692441B1 (ko) * 2010-08-25 2017-01-03 삼성전자주식회사 반도체 패키지
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR20130066397A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103413802B (zh) * 2013-06-26 2016-04-27 力成科技（苏州）有限公司 一种大功耗芯片封装结构
CN104418286A (zh) * 2013-09-04 2015-03-18 苏州霞光电子科技有限公司 一种低应力mems传感器芯片的基板结构及制造方法
JP2015095472A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品モジュール
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
TW201614345A (en) * 2014-10-15 2016-04-16 Taiwan Green Point Entpr Co A method for manufacturing a light emitting assembly, the light emitting assembly and a backlight module comprising the light emitting assembly
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US10827617B2 (en) * 2019-01-29 2020-11-03 Avago Technologies International Sales Pte. Limited Printed circuit board with cavity

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837378A (ja) * 1994-07-21 1996-02-06 Hitachi Chem Co Ltd キャビティ付多層配線板の製造法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP2844558B2 (ja) * 1995-06-29 1999-01-06 信越ポリマー株式会社 チップ状半導体素子装着用の配線回路基板およびその製造方法
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
WO1998003047A1 (en) * 1996-07-15 1998-01-22 Hitachi Chemical Company, Ltd. Film-like adhesive for connecting circuit and circuit board
JPH10173320A (ja) 1996-12-13 1998-06-26 Teikoku Tsushin Kogyo Co Ltd プリント基板に設けたプレス破断面の被覆方法
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP2000012734A (ja) * 1998-06-25 2000-01-14 Ricoh Co Ltd ボールグリッドアレイ半導体装置
JP2000031323A (ja) * 1998-07-10 2000-01-28 Hitachi Cable Ltd 放熱板及び補強板付きｂｇａの製造方法
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2001189403A (ja) * 1999-10-22 2001-07-10 Ibi Tech Co Ltd 配線基板
JP4840628B2 (ja) 2000-07-24 2011-12-21 日立化成工業株式会社 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
JP2002134655A (ja) 2000-10-23 2002-05-10 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法と半導体パッケージとその製造方法
JP2002343899A (ja) 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
JP2003037244A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 半導体装置用テープキャリア及びそれを用いた半導体装置
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
JP2005011837A (ja) * 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置

Also Published As

Publication number Publication date
CN1790684A (zh) 2006-06-21
US20070207607A1 (en) 2007-09-06
KR100688857B1 (ko) 2007-03-02
US7462555B2 (en) 2008-12-09
CN100386869C (zh) 2008-05-07
JP2006173554A (ja) 2006-06-29
US20060131729A1 (en) 2006-06-22
KR20060069086A (ko) 2006-06-21
US7227250B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US7802361B2 (en) Method for manufacturing the BGA package board
KR100601493B1 (ko) 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP4658974B2 (ja) キャビティの形成された基板製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
KR20040033070A (ko) 다층 회로배선판, ｉｃ 패키지, 및 다층 회로배선판의 제조 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP4022405B2 (ja) 半導体チップ実装用回路基板
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
JP4376891B2 (ja) 半導体モジュール
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
JP4376890B2 (ja) 半導体チップ実装用回路基板
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
JP4180192B2 (ja) 多層プリント配線基板の製造方法
JP4482841B2 (ja) 半導体パッケージ
KR20060098759A (ko) 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150