JP4479775B2 - 車両制御装置およびプログラム - Google Patents

Description

本発明は、所定の制御装置が制御対象の動作を制御する過程で、この制御対象に発生したイベントに対応するダイアグコードを記憶させるための追記可能な不揮発性メモリについて、このメモリに異常が発生しているか否かを判定する車両制御装置に関する。

従来、上述したような車両制御装置としては、上記不揮発性メモリ（ＥＥＰＲＯＭ）へのデータの書き込みに際し、このデータを揮発性メモリ（ＲＡＭ）にも書き込み、不揮発性メモリに書き込んだデータが、こうして揮発性メモリに書き込んだデータと一致しない場合に、不揮発性メモリに異常が発生していると判定する、といった技術が提案されている（特許文献１参照）。
特開平０５−７９３９７号

しかし、上述した技術では、揮発性メモリへのデータの書き込みが正常に行われることが前提となっているため、この書き込みが正常に行われなかった場合や、揮発性メモリのデータが変化してしまった（いわゆる「化けた」）場合に、不揮発性メモリに異常が発生しているか否かを適切に判定することができない。

本発明は、このような課題を解決するためになされたものであり、その目的は、従来よりも不揮発性メモリに異常が発生しているか否かを適切に判定することができるようにすることである。

上記課題を解決するためには、車両制御装置を、第２メモリ記憶手段，第１一致判定手段および第２メモリ異常判定手段を備えた下記に示す第１の構成とするとよい。

この構成において、第２メモリ記憶手段は、所定の制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、不揮発性メモリである第１メモリに記憶されている複数種類のダイアグコードのうち、その発生した異常に対応するダイアグコードを、消去または書込可能な不揮発性メモリである第２メモリに記憶させる。

また、第１一致判定手段は、第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第１メモリに記憶されているいずれのダイアグコードとも一致しないものがあるか否かを判定する。

そして、第２メモリ異常判定手段は、第１一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第１メモリに記憶されているダイアグコードと一致しないものがあると判定されたことをもって、前記第２メモリに異常が発生していると判定する。

このように構成された車両制御装置であれば、消去または書込可能な不揮発性メモリである第２メモリに異常が発生しているか否かは、ここに記憶されたダイアグコードと、複数種類のダイアグコードを記憶している第１メモリの記憶内容との対比により判定される。

この第１メモリは、あらかじめ想定される複数種類のダイアグコードを記憶したものとして構成した不揮発性メモリ（例えば、ＦｌａｓｈＲＯＭなど）であるため、ダイアグコードが適切に記憶されているものを採用すれば、以降、ダイアグコードが正常に記憶されているか否かを考慮する必要はない。

そして、この第１メモリは、消去または書込可能な不揮発性メモリ（つまり第２メモリ）や揮発性メモリのように情報の書き換えが行われないことから、これらメモリと比べて、記憶された情報が変化するなど異常の発生する可能性が低い。

以上より、ダイアグコードが正常に記憶されているか否かを考慮する必要がなく、かつ、ダイアグコードが変化する可能性が極めて低い第１メモリの記憶内容との対比をするという点で、従来よりも適切に第２メモリに異常が発生しているか否かを判定することができるようになる。

また、上記構成については、第３メモリ記憶手段および第２一致判定手段を備えた下記第２の構成、または、第３一致手段を備えた下記第３の構成としてもよい。

第２の構成において、第３メモリ記憶手段は、前記制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、前記第１メモリに記憶されている複数種類のダイアグコードのうち、その発生したイベントに対応するダイアグコードを、電源供給を受けて記憶内容を保持可能な揮発性メモリ（例えば、バックアップＲＡＭなど）である第３メモリに記憶させる。

また、第２一致判定手段は、前記第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第３メモリ記憶手段が第３メモリに記憶させたいずれのダイアグコードとも一致しないものがあるか否かを判定する。

そして、前記第１一致判定手段は、前記第２一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第３メモリに記憶されているいずれかのダイアグコードとも一致しないものがあると判定された場合に、前記ダイアグコードについての一致の判定を実施する。

また、第３の構成において、前記第２メモリ記憶手段は、制御対象または制御装置において発生した異常に対応するダイアグコードを、前記第２メモリ，および，電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリそれぞれにおいて対応する記憶領域に記憶させる。

また、第３一致判定手段は、前記第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、該ダイアグコードが、該ダイアグコードに対応する前記第３メモリの記憶領域に記憶されたダイアグコードと一致しないものがあるか否かを判定する。

そして、前記第１一致判定手段は、前記第３一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第３メモリにおける該当ダイアグコードと一致しないものがあると判定された場合に、前記ダイアグコードについての一致の判定を実施する。

これら第２，第３の構成では、第１一致判定手段による判定を、第２メモリに記憶されたダイアグコードと、第３メモリに記憶されているダイアグコードとが一致しないことを条件に行う。

これは、このように一致しないものがある状況が、第２メモリ，第３メモリのいずれか一方に異常が発生した状況であると推測できるのに対し、一致しないものがない状況が、第２メモリ，第３メモリのいずれにも異常が発生していない状況であると推測できるからであり、この後者のように推定される場合には、更に、第１一致判定手段による判定を行うまでもないからである。

このように、あらかじめ第２メモリに記憶されたダイアグコードと、第３メモリに記憶されているダイアグコードとが一致するか否かの判定を行うことは、第２メモリに異常が発生しているか否かについての処理負担を軽減することに寄与する。

第３メモリには、第３メモリ記憶手段が記憶させたダイアグコードのみが記憶されるため、第１メモリに記憶されているダイアグコードの数が多いほど、ここに記憶されているダイアグコードよりも、第２メモリに記憶されているダイアグコードは少なくなる。

そうすると、第２メモリに記憶されたダイアグコードと第３メモリに記憶されているダイアグコードとが一致するか否かの判定は、第１メモリに記憶されているダイアグコードとの関係で対比する（第１一致判定手段による）場合と比べて、その対比対象となるダイアグコードの母数が少ない分だけ、その処理が迅速に行える。

そして、この判定で一致しないものがないと判定された場合には、第１一致判定手段による判定に伴う処理を行わなくて済むため、この場合、第２メモリに異常が発生しているか否かについての処理負担を軽減することができる。

ところで、上述した第１一致判定手段による判定は、どのようなタイミングで実施されるようにしてもよいが、消去または書込可能な不揮発性メモリは、一般的にアクセスに時間を要するため、車両制御装置としての処理の負荷を考慮して特定のタイミングでのみ行うこととしてもよい。

具体的なタイミングとしては、例えば、第２メモリに記憶されたダイアグコードを前記第３メモリへと複製するべきタイミングが考えられる。
このためには、上記各構成を以下に示す第４の構成とするとよい。

この構成においては、前記制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、前記第１メモリに記憶されている複数種類のダイアグコードのうち、その発生したイベントに対応するダイアグコードを、電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリに記憶させる第３メモリ記憶手段，を備えている。そして、前記第１一致判定手段は、前記第２メモリに記憶されたダイアグコードを前記第３メモリへと複製するべきタイミングとなる毎に、前記ダイアグコードについての一致の判定を実施する。

このように構成すれば、第２メモリに記憶されたダイアグコードを第３メモリへと複製するべきタイミングとなる毎に、第２メモリに異常が発生しているか否かを判定することができる。

この構成において「第２メモリに記憶されたダイアグコードを第３メモリへと複製するべきタイミング」とは、例えば、下記情報複製手段を備えている場合であれば、この情報複製手段による情報の複製が行われるタイミングが考えられる。

ここで、情報複製手段とは、第２メモリ記憶手段，第３メモリ記憶手段によるダイアグコードの記憶が行われた以降、第３メモリに対する電源供給が一時的に中断されるなど何らかの要因により、第３メモリに記憶されたダイアグコードが異常値（消去された場合を含む）になったことを検出した際に、第２メモリに記憶されたダイアグコードを第３メモリへと複製する、といった手段である。

また、上述した第１一致判定手段による判定が行われるタイミングとしては、制御装置が起動してから停止するまでにおけるいずれかのタイミング、ダイアグコードを外部ツールにて読み出すタイミング、一定周期で到来するタイミングなどを採用することができ、このためには、以下に示す第５〜第８の構成とすることが考えられる。

例えば、第５の構成において、前記第１一致判定手段は、当該車両制御装置外部からの要求を受けて、前記第３メモリにおける前記ダイアグコードへのアクセスが発生するタイミングで、前記ダイアグコードについての一致の判定を実施する。

この構成によれば、当該車両制御装置外部からの要求を受けて第３メモリにおけるダイアグコードへのアクセスが発生するタイミングで、第２メモリに異常が発生しているか否かを判定することができる。

また、第６の構成において、前記第１一致判定手段は、前記制御装置が起動してから停止する１周期毎に、前記ダイアグコードについての一致の判定を実施する。
このように構成すれば、制御装置が起動してから停止する１周期毎に、第２メモリに異常が発生しているか否かを判定することができる。

なお、この構成における第１一致判定手段による判定は、制御装置が起動したタイミング，その起動後に所定時間が経過したタイミング，その停止前の所定時間だけ前のタイミングなどで行われることとすればよい。

また、第７の構成において、前記第１一致判定手段は、当該車両制御装置外部からの要求を受けて、前記第２メモリにおける前記ダイアグコードへのアクセスが発生するタイミングで、前記ダイアグコードについての一致の判定を実施する。

この構成によれば、当該車両制御装置外部からの要求を受けて第２メモリにおけるダイアグコードへのアクセスが発生するタイミングで、第２メモリに異常が発生しているか否かを判定することができる。

また、第８の構成において、前記第１一致判定手段は、定期的に到来するタイミングで、前記ダイアグコードについての一致の判定を実施する。
この構成によれば、定期的に第２メモリに異常が発生しているか否かを判定することができる。

なお、上述した第２一致判定手段，第３一致判定手段による判定は、どのようなタイミングで実施されるようにしてもよく、例えば、上述した第１一致判定手段と同様のタイミングで実施されるようにすればよい。

また、上記課題を解決するための構成としては、上記第１〜第８のいずれかの構成における車両制御装置が備える全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラムとしてもよい。

この構成であれば、上記第１〜第８のいずれかの構成における車両制御装置として機能させることができるからである。
なお、上述したプログラムは、コンピュータシステムによる処理に適した命令の順番付けられた列からなるものであって、各種記録媒体や通信回線を介して各車両制御装置や、これを利用するユーザに提供されるものである。

以下に本発明の実施形態を図面と共に説明する。
（１）全体構成および基本動作
車両制御装置は、各種センサやアクチュエータを介して所定の制御対象の動作を制御する制御装置（ＥＣＵ；Electronic Control Unit ）１の一部として実装されたものであり、図１に示すように、制御装置１全体の動作を制御するマイコン１０，各種情報を記憶するための追記（情報の書込および消去）可能な不揮発性メモリ（本実施形態ではＥＥＰＲＯＭ；Electrically Erasable Programmable ROM）２０，入出力インタフェース３０などを備えている。

なお、本実施形態においては、制御対象として車両の動作を、各種センサからの検出結果に基づいて各種アクチュエータを動作させることで制御する構成について例示する。
マイコン１０は、各種処理を実行する制御部１２，後述する複数のダイアグコードや各種プログラムを記憶している不揮発性メモリ（本実施形態ではＲＯＭ）１４，バッテリ１００からの電源供給を受けてその記憶内容を保持可能な揮発性メモリ（本実施形態ではＲＡＭ）１６が内蔵されたものである。

入出力インタフェース３０は、マイコン１０を介して不揮発性メモリ２０または揮発性メモリ１６に記憶されたダイアグコードを読み出すための外部ツールを接続するためのインタフェースである。

なお、以降の説明においては、便宜上、本発明における第１メモリであるマイコン１０の不揮発性メモリ１４をＲＯＭ１４といい、本発明における第２メモリである追記可能な不揮発性メモリ２０をＥＥＰＲＯＭ２０といい、本発明における第３メモリであるマイコン１０の揮発性メモリ１６をＲＡＭ１６という。
（２）マイコン１０による処理
以下に、マイコン１０の制御部１２がＲＯＭ１４に記憶されたプログラムに従って実行する各種処理手順を説明する。
（２−１）ダイアグコード記憶処理
はじめに、各種センサによる検出結果に基づき、制御対象またはＥＣＵ１に所定の異常が発生したと判定される状況となった際に起動されるダイアグコード記憶処理の処理手順を図２に基づいて説明する。

このダイアグコード記憶処理が起動されると、まず、その起動に先立って発生した異常に対応するダイアグコードがＲＯＭ１４に記憶されたダイアグテーブルに基づいて特定される（ｓ１１０）。ここでは、図３に示されるように、制御対象またはＥＣＵ１において発生することが想定される異常と、その異常に対応するダイアグコードとが対応づけて登録されたダイアグテーブルに基づいて、ダイアグコード記憶処理の起動に先立って発生した異常に対応するダイアグコードが特定される。なお、上記実施例では、ダイアグテーブルに複数のダイアグコードをまとめているが、各ダイアグコードはダイアグテーブルにまとまっていなくても良く、例えば、複数のダイアグコードそれぞれを、制御対象またはＥＣＵ１において発生することが想定される異常に対応づけて１以上のメモリそれぞれに記憶しておき、そうして記憶されたダイアグコードの中から特定するといった構成を採用してもよい。

次に、上記ｓ１１０にて特定されたダイアグコードが、ＲＡＭ１６におけるダイアグコード用の記憶領域に記憶される（ｓ１２０）。
そして、上記ｓ１１０にて特定されたダイアグコードが、ＥＥＰＲＯＭ２０におけるダイアグコード用の記憶領域に記憶される（ｓ１３０）。
（２−２）異常判定処理
続いて、マイコン１０の起動後、所定のタイミングで起動される異常判定処理の処理手順を図４に基づいて説明する。この異常判定処理は、下記（ａ）〜（ｅ）のいずれか１以上のタイミングにて起動されるものである。これらタイミングについては、ＥＥＰＲＯＭ２０が一般的にアクセスに時間を要するものであることを考慮し、車両制御装置としての処理の負荷が過度なものとならない程度のものを１以上採用すればよい。

（ａ）ＥＥＰＲＯＭ２０に記憶されたダイアグコードをＲＡＭ１６へと複製するべきタイミング
（ｂ）外部ツールからのアクセスを受けてＥＥＰＲＯＭ２０またはＲＡＭ１６のダイアグコードを読み出すタイミング
（ｃ）制御装置１が起動したタイミング
（ｄ）制御装置１が起動してから所定時間経過したタイミング
（ｅ）制御装置１が停止または停止する所定時間前のタイミング
なお、上記（ａ）のタイミングとは、例えば、ＲＡＭ１６，ＥＥＰＲＯＭ２０それぞれへのダイアグコードの記憶が行われた以降、ＲＡＭ１６に対する電源供給が一時的に中断されるなど何らかの要因（例えばバッテリ１００の取り外しなど）により、このＲＡＭ１６に記憶されたダイアグコードが異常値（消去された場合を含む）になったことが検出された際に、ＥＥＰＲＯＭ２０に記憶されたダイアグコードがＲＡＭ１６へと複製されるように構成した場合などにおける、この複製が行われるタイミングのことである。

この異常判定処理が起動されると、まず、ＥＥＰＲＯＭ２０から、以降の処理において参照されていない未処理のダイアグコードが読み出される（ｓ２１０）。
次に、このｓ２１０にて読み出されたダイアグコードが、ＲＯＭ１４におけるダイアグテーブルに登録されているいずれかのダイアグコードと一致するか否かがチェックされる（ｓ２２０）。

このｓ２２０によるチェックの結果、ｓ２１０にて読み出されたダイアグコードが、ダイアグテーブルに登録されているいずれかのダイアグコードと一致すると判定された場合（ｓ２３０：ＹＥＳ）、この時点でＥＥＰＲＯＭ２０に未処理のダイアグコードが残っているか否かがチェックされる（ｓ２４０）。

このｓ２４０で、ＥＥＰＲＯＭ２０に未処理のダイアグコードが残っていると判定された場合（ｓ２４０：ＹＥＳ）、プロセスがｓ２１０へ戻る。
一方、ＥＥＰＲＯＭ２０に未処理のダイアグコードが残っていないと判定された場合（ｓ２４０：ＮＯ）、ＥＥＰＲＯＭ２０が正常であると判定された後（ｓ２５０）、本異常判定処理が終了する。

また、上記ｓ２２０によるチェックの結果、ｓ２１０にて読み出されたダイアグコードが、ダイアグテーブルに登録されているいずれのダイアグコードとも一致しないと判定された場合（ｓ２３０：ＮＯ）、ＥＥＰＲＯＭ２０に異常が発生していると判定された後（ｓ２６０）、本異常判定処理が終了する。

なお、この異常判定処理は、図５に示すように、上記ｓ２１０の前に以下に示すｓ３１０〜ｓ３５０を行うと共に、一部処理内容を以下に示すようにしてもよい。
この場合、異常判定処理が起動されると、まず、上記ｓ２１０と同様、ＥＥＰＲＯＭ２０から、以降の処理（ｓ３１０〜ｓ３５０）において参照されていない未処理のダイアグコードが読み出される（ｓ３１０）。

次に、このｓ３１０にて読み出されたダイアグコードが、ＲＡＭ１６におけるダイアグコード用の記憶領域に記憶されているいずれかのダイアグコードと一致するか否かがチェックされる（ｓ３２０）。

このｓ３２０によるチェックの結果、ｓ３１０にて読み出されたダイアグコードが、ＲＡＭ１６におけるダイアグコード用の記憶領域に記憶されているいずれかのダイアグコードと一致すると判定された場合（ｓ３３０：ＹＥＳ）、この時点でＥＥＰＲＯＭ２０に未処理のダイアグコードが残っているか否かがチェックされる（ｓ３４０）。

このｓ３４０で、ＥＥＰＲＯＭ２０に未処理のダイアグコードが残っていると判定された場合（ｓ３４０：ＹＥＳ）、プロセスがｓ３１０へ戻る。
一方、ＥＥＰＲＯＭ２０に未処理のダイアグコードが残っていないと判定された場合（ｓ３４０：ＮＯ）、ＥＥＰＲＯＭ２０，ＲＡＭ１６が正常であると判定された後（ｓ３５０）、本異常判定処理が終了する。

また、上記ｓ３２０によるチェックの結果、ｓ３１０にて読み出されたダイアグコードが、ＲＡＭ１６におけるダイアグコード用の記憶領域に記憶されているいずれのダイアグコードとも一致しないと判定された場合（ｓ３３０：ＮＯ）、上記ｓ２１０へと移行する。

これ以降は、上記と同様に、ｓ２１０〜ｓ２６０が行われることとなるが、ｓ２５０では、ＲＡＭ１６に異常が発生している可能性があると判定されることとなる。
（３）作用，効果
このように構成された車両制御装置であれば、追記可能な不揮発性メモリであるＥＥＰＲＯＭ２０に異常が発生しているか否かは、ここに記憶されたダイアグコードと、複数種類のダイアグコードをダイアグテーブルとして記憶しているＲＯＭ１４の記憶内容との対比により判定される。

このＲＯＭ１４は、あらかじめダイアグテーブルを記憶したものとして構成した不揮発性メモリであるため、ダイアグコードが適切に登録されているものを採用すれば、以降、ダイアグコードが正常に記憶されているか否かを考慮する必要はない。

そして、このＲＯＭ１４は、追記可能な不揮発性メモリ（つまりＥＥＰＲＯＭ２０）や揮発性メモリ（つまりＲＡＭ１６）のように情報の書き換えが行われないことから、これらメモリと比べて、記憶された情報が変化するなど異常の発生する可能性が低い。

以上より、ダイアグコードが正常に記憶されているか否かを考慮する必要がなく、かつ、ダイアグコードが変化する可能性が極めて低いＲＯＭ１４の記憶内容との対比をするという点で、従来よりも適切にＥＥＰＲＯＭ２０に異常が発生しているか否かを判定することができるようになる。

また、上記異常判定処理において、その起動直後に上記ｓ３１０〜ｓ３５０が行われるように構成した場合には、ＥＥＰＲＯＭ２０に異常が発生しているか否かを、ＥＥＰＲＯＭ２０に記憶されたダイアグコードの中に、ＲＡＭ１６に記憶されているダイアグコードと一致しないものがあると判定されたことを条件に行うことができる。

また、上記実施形態では、図５のｓ２１０〜ｓ２６０による判定を、ＥＥＰＲＯＭ２０に記憶されたダイアグコードの中に、ＲＡＭ１６に記憶されているダイアグコードと一致しないものがあると判定されたことを条件に行う（同図ｓ３３０「ＮＯ」）。つまり、ＥＥＰＲＯＭ２０に記憶されたダイアグコードの中に、ＲＡＭ１６に記憶されているダイアグコードと一致しないものがあると判定された場合にのみ、同図ｓ２１０〜ｓ２６０による判定が行われる。

これは、このように一致しないものがある状況が、ＥＥＰＲＯＭ２０，ＲＡＭ１６のいずれかに異常が発生した状況であると推測できるのに対し、一致しないものがない状況が、ＥＥＰＲＯＭ２０，ＲＡＭ１６のいずれにも異常が発生していない状況であると推測できるからであり、この後者のように推定される場合には、更に、同図ｓ２１０〜ｓ２６０による判定を行うまでもないからである。

このように、あらかじめＥＥＰＲＯＭ２０に記憶されたダイアグコードの中に、ＲＡＭ１６に記憶されているダイアグコードと一致しないものがあるか否かの判定を行うことは、ＥＥＰＲＯＭ２０に異常が発生しているか否かについての処理負担を軽減することに寄与する。

ＲＡＭ１６には、ダイアグコード記憶処理にて記憶させたダイアグコードのみが記憶されるため、ＲＯＭ１４に記憶されているダイアグコードの数が多いほど、ここに記憶されているダイアグコードよりも、ＲＡＭ１６に記憶されているダイアグコードは少なくなる。

そうすると、ＥＥＰＲＯＭ２０に記憶されたダイアグコードの中にＲＡＭ１６に記憶されているダイアグコードと一致しないものがあるか否かの判定は、ＲＯＭ１４に記憶されているダイアグコードとの関係で対比する場合（図５のｓ２１０〜ｓ２６０）と比べて、その対比対象となるダイアグコードの母数が少ない分だけ、その処理が迅速に行える。

そして、この判定で一致しないものがないと判定された場合には、図５のｓ２１０〜ｓ２６０による判定に伴う処理を行わなくて済むため、この場合、ＥＥＰＲＯＭ２０に異常が発生しているか否かについての処理負担を軽減することができる。

また、上記実施形態においては、ＲＡＭ１６へのアクセスが発生する毎、制御装置１が起動してから停止する１周期毎、制御装置１外部から外部ツールからのアクセスを受けたタイミング、または、定期的に到来するタイミングで、異常判定処理を起動してＥＥＰＲＯＭ２０に異常が発生しているか否かを判定することができる。
（４）変形例
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。

例えば、上記実施形態においては、異常に対応するダイアグコードをメモリに記憶し、このダイアグコードに基づいて異常判定処理が行われるように構成されたものを例示した。しかし、異常の発生時には、その異常を示す情報であれば、どのような情報をダイアグコードとしてメモリに記憶することとしてもよく、この場合、こうして記憶した情報に基づいて異常判定処理が行われるように構成すればよい。

また、上記実施形態では、ダイアグコード記憶処理において、ダイアグコードをＥＥＰＲＯＭ２０，ＲＡＭ１６に記憶させるにあたり、それぞれ対応する記憶領域（例えば、同じアドレスで規定される記憶領域や、それぞれのメモリにおいて対応づけられたアドレスで規定される記憶領域など）に記憶させると共に、異常判定処理のｓ３２０において、同ｓ３１０にて読み出したダイアグコードと、このダイアグコードに対応するＲＡＭ１６の記憶領域に記憶されているダイアグコードと、の一致のみを確認するように構成してもよい。

この構成であれば、ＥＥＰＲＯＭ２０に異常が発生しているか否かを、ＥＥＰＲＯＭ２０に記憶されたダイアグコードと、そのダイアグコードに係る異常の発生時にＲＡＭ１６に記憶されたダイアグコードと、が一致しないと判定されたことを条件に行うことができる。
（５）本発明との対応関係
以上説明した実施形態において、図２のｓ１３０が本発明における第２メモリ記憶手段であり、図４，図５のｓ２１０〜ｓ２４０が本発明における第１一致判定手段であり、同図ｓ２３０，ｓ２６０，図５のｓ３５０が本発明における第２メモリ異常判定手段であり、図２のｓ１２０が本発明における第３メモリ記憶手段であり、図５のｓ３１０〜ｓ３４０が本発明における第２一致判定手段であり、マイコン１０の不揮発性メモリ（ＲＯＭ）１４が本発明における第１メモリであり、追記可能な不揮発性メモリ（ＥＥＰＲＯＭ）２０が本発明における第２メモリであり、マイコン１０の揮発性メモリ（ＲＡＭ）１６が本発明における第３メモリであり、ダイアグコードが本発明におけるダイアグコードである。

制御装置の全体構成を示すブロック図 ダイアグコード記憶処理を示すフローチャート ダイアグテーブルのデータ構造を示す図 異常判定処理を示すフローチャート（その１） 異常判定処理を示すフローチャート（その２）

符号の説明

１・・・制御装置、１０・・・マイコン、１２・・・制御部、１４・・・不揮発性メモリ（ＲＯＭ）、１６・・・揮発性メモリ（ＲＡＭ）、２０・・・不揮発性メモリ（ＥＥＰＲＯＭ）、３０・・・入出力インタフェース、１００・・・バッテリ。

Claims (9)

1. 所定の制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、不揮発性メモリである第１メモリに記憶されている複数種類のダイアグコードのうち、その発生した異常に対応するダイアグコードを、消去または書込可能な不揮発性メモリである第２メモリに記憶させる第２メモリ記憶手段と、
   該第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第１メモリに記憶されているいずれのダイアグコードとも一致しないものがあるか否かを判定する第１一致判定手段と、
   該第１一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第１メモリに記憶されているダイアグコードと一致しないものがあると判定されたことをもって、前記第２メモリに異常が発生していると判定する第２メモリ異常判定手段と、を備えており、
   さらに、
   前記制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、前記第１メモリに記憶されている複数種類のダイアグコードのうち、その発生したイベントに対応するダイアグコードを、電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリに記憶させる第３メモリ記憶手段と、
   前記第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第３メモリ記憶手段が第３メモリに記憶させたいずれのダイアグコードとも一致しないものがあるか否かを判定する第２一致判定手段と、を備えており、
   前記第１一致判定手段は、前記第２一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第３メモリに記憶されているいずれかのダイアグコードとも一致しないものがあると判定された場合に、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする車両制御装置。
2. 所定の制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、不揮発性メモリである第１メモリに記憶されている複数種類のダイアグコードのうち、その発生した異常に対応するダイアグコードを、消去または書込可能な不揮発性メモリである第２メモリに記憶させる第２メモリ記憶手段と、
   該第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第１メモリに記憶されているいずれのダイアグコードとも一致しないものがあるか否かを判定する第１一致判定手段と、
   該第１一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第１メモリに記憶されているダイアグコードと一致しないものがあると判定されたことをもって、前記第２メモリに異常が発生していると判定する第２メモリ異常判定手段と、を備えており、
   さらに、
   前記第２メモリ記憶手段は、制御対象または制御装置において発生した異常に対応するダイアグコードを、前記第２メモリ，および，電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリそれぞれにおいて対応する記憶領域に記憶させて、
   さらに、
   前記第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、該ダイアグコードが、該ダイアグコードに対応する前記第３メモリの記憶領域に記憶されたダイアグコードと一致しないものがあるか否かを判定する第３一致判定手段，を備えており、
   前記第１一致判定手段は、前記第３一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第３メモリにおける該当ダイアグコードと一致しないものがあると判定された場合に、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする車両制御装置。
3. 前記制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、前記第１メモリに記憶されている複数種類のダイアグコードのうち、その発生したイベントに対応するダイアグコードを、電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリに記憶させる第３メモリ記憶手段，を備え、
   前記第１一致判定手段は、前記第２メモリに記憶されたダイアグコードを前記第３メモリへと複製するべきタイミングとなる毎に、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする請求項１または請求項２に記載の車両制御装置。
4. 所定の制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、不揮発性メモリである第１メモリに記憶されている複数種類のダイアグコードのうち、その発生した異常に対応するダイアグコードを、消去または書込可能な不揮発性メモリである第２メモリに記憶させる第２メモリ記憶手段と、
   該第２メモリ記憶手段が第２メモリに記憶させたダイアグコードの中に、前記第１メモリに記憶されているいずれのダイアグコードとも一致しないものがあるか否かを判定する第１一致判定手段と、
   該第１一致判定手段により、前記第２メモリにおけるダイアグコードの中に、前記第１メモリに記憶されているダイアグコードと一致しないものがあると判定されたことをもって、前記第２メモリに異常が発生していると判定する第２メモリ異常判定手段と、を備えており、
   さらに、
   前記制御装置が制御対象の動作を制御する過程において、該制御対象または該制御装置に異常が発生した際に、前記第１メモリに記憶されている複数種類のダイアグコードのうち、その発生したイベントに対応するダイアグコードを、電源供給を受けて記憶内容を保持可能な揮発性メモリである第３メモリに記憶させる第３メモリ記憶手段，を備え、
   前記第１一致判定手段は、前記第２メモリに記憶されたダイアグコードを前記第３メモリへと複製するべきタイミングとなる毎に、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする車両制御装置。
5. 前記第１一致判定手段は、当該車両制御装置外部からの要求を受けて、前記第３メモリ
   における前記ダイアグコードへのアクセスが発生するタイミングで、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする請求項１から４のいずれかに記載の車両制御装置。
6. 前記第１一致判定手段は、前記制御装置が起動してから停止する１周期毎に、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする請求項１から５のいずれかに記載の車両制御装置。
7. 前記第１一致判定手段は、当該車両制御装置外部からの要求を受けて、前記第２メモリにおける前記ダイアグコードへのアクセスが発生するタイミングで、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする請求項１から６のいずれかに記載の車両制御装置。
8. 前記第１一致判定手段は、定期的に到来するタイミングで、前記ダイアグコードについての一致の判定を実施する
   ことを特徴とする請求項１から７のいずれかに記載の車両制御装置。
9. 請求項１から８のいずれかに記載の車両制御装置が備える全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラム。

Images