[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4468115B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4468115B2
JP4468115B2 JP2004250474A JP2004250474A JP4468115B2 JP 4468115 B2 JP4468115 B2 JP 4468115B2 JP 2004250474 A JP2004250474 A JP 2004250474A JP 2004250474 A JP2004250474 A JP 2004250474A JP 4468115 B2 JP4468115 B2 JP 4468115B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
conductive member
semiconductor device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004250474A
Other languages
English (en)
Other versions
JP2006066813A5 (ja
JP2006066813A (ja
Inventor
喜章 芦田
晃 武藤
一男 清水
俊幸 波多
賢哉 河野
直敬 田中
奈柄 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004250474A priority Critical patent/JP4468115B2/ja
Priority to US11/173,740 priority patent/US7432594B2/en
Publication of JP2006066813A publication Critical patent/JP2006066813A/ja
Publication of JP2006066813A5 publication Critical patent/JP2006066813A5/ja
Application granted granted Critical
Publication of JP4468115B2 publication Critical patent/JP4468115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワートランジスタなどの高出力で高発熱の半導体装置に係わり、特に、放熱性を向上させ、かつ、半導体チップの破損防止や導電部材（リード，ヘッダ）と半導体チップを接合する接続材の破壊抑制を実現する技術に関する。
携帯型電子機器、自動車電装品、家電機器、ＯＡ機器などの電源として用いられるパワートランジスタやパワー集積回路装置等の半導体装置は、近年、急速に需要が拡大している。このような高出力で高発熱の半導体装置では、放熱性を向上させ、半導体装置の抵抗値を低減させることが、製品の性能向上にとって重要な因子となっている。例えば、特開２００３−８６７３７号公報では、熱の放熱性にも優れ、且つ小型、薄型で、信頼性にも優れた半導体装置として、導電部材（リードフレーム）を介して引き出された電極端子の先端面と、半導体チップに設けられた２以上の電極の表面とが、平面状に露出してなることを特徴とする半導体装置を提案している。
特開２００３−８６７３７号公報
しかしながら、前記公報（特開２００３−８６７３７号）に開示された半導体装置では、半導体チップの電極を、直接、基板に実装する構造となるため、はんだ塗布量が少なくなり、接続不良が発生しやすい。また、はんだ材が半導体装置の直下に存在するため、はんだの濡れ性を確認することが困難となり、実装信頼性が低下する。
また、本構造は、放熱性を向上させるために、半導体チップ上の電極が露出する構造となっており、半導体チップの下側に存在する封止樹脂量は僅かである。このような半導体装置の温度サイクル試験を行うと、導電部材（リードフレーム）および半導体チップの熱変形が抑制されにくいため、リードフレームと半導体チップを接合する接続材に大きなひずみが発生する。よって、本構造は、温度サイクル試験時の寿命低下が懸念される。また、放熱性を重視する半導体装置では、一般に、導電部材（リードフレーム）に線膨張係数の大きい銅合金を用いることが多い。銅合金の線膨張係数αは約１７×１０−６（１／℃）であり、半導体チップのαは約３×１０−６（１／℃）と差が大きいため、半導体装置を高温に加熱した場合、半導体チップに大きな応力が発生し、チップクラックの発生が懸念される。
また、半導体チップの電極を、直接、基板に実装する半導体装置の放熱特性は、基板仕様の影響を受けやすい。放熱特性を向上させるには、熱伝導率の大きい基板を用いる、などの工夫が必要となる。
そこで、本発明では、ドレイン用導電部材とソース用導電部材で半導体チップの表裏面を概ね覆い隠すようにはさんで電気的に接合し、これらを樹脂封止する一方、半導体チップ投影面内にあるドレイン用導電部材とソース用リードフレームの一部分を樹脂封止体から露出させる半導体装置を提供する。
このように構成することにより、半導体装置の表裏面から、導電部材を介して効率よく放熱を行うことが可能となる。また、導電部材を基板に実装する構造となるため、はんだの塗布量が増加して実装信頼性が向上し、はんだの外観検査も可能となる。
さらに、ドレイン用導電部材とソース用導電部材の幅をそろえることで、半導体チップに発生する熱応力が低減できる。また、半導体チップの厚さを導電部材の厚さよりも薄くすることによって、半導体チップを導電部材に接合する接続材に発生する応力を低減できる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体チップを挟んだ導電部材を半導体装置の両面から露出できるため、放熱性を向上させることが可能となる。また、チップ電極ではなく、導電部材を基板に実装する構造となるため、はんだの塗布量が増加して実装信頼性が向上し、はんだの外観検査も可能となる。さらに、半導体チップクラック、半導体チップとの導電部材とを接合する接続材の疲労破壊を抑制し、信頼性向上を可能とした半導体装置を提供することができる。
（実施例１）
図１は、本発明の第１の実施例である半導体装置の平面透視図である。図２は、図１中のＡ−Ａ’線に沿う断面図である。図４は、半導体装置に用いる半導体チップ１の概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。
まず、図４を用いて半導体チップ１について説明する。図４（ａ）に示すように、半導体チップ１の主面（素子形成面，回路形成面）１０１には、絶縁性の保護膜１０３、ゲート用電極１０４、ソース用電極１０５が形成されている。ゲート用電極１０４及びソース用電極１０５は、半導体チップ１の周縁（辺）から離間して設けられ、保護膜１０３は、半導体チップ１の周縁とゲート用電極１０４及びソース用電極１０５との間、並びにゲート用電極１０４とソース用電極１０５との間に設けられている。図４（ｂ）に示すように、半導体チップの主面１０１と反対側の裏面１０２の全域には、ドレイン用電極１０６が形成されている。保護膜１０３を設けてソース用電極１０５を半導体チップ１の端部（周縁）より内側に制限する理由は、半導体チップ１と導電部材（リード，ヘッダ）の組立の際に、後で説明するドレイン用接続材６とソース用接続材４が半導体チップ１の側面を伝わることによる電気的なショートを防止するためである。
半導体チップ１は、例えば、単結晶シリコンからなる半導体基板を主体に構成されている。半導体基板の主面には、トランジスタ素子として、例えばＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）が形成されている。このＭＩＳＦＥＴは、大電力化を図るため、複数の微細なトランジスタセルを並列に接続した構成になっている。
半導体チップ１は、厚さ方向と交差する平面形状が方形状になっており、本実施例では、例えば長方形になっている。
次に、図１および図２を用いて、半導体装置全体の構成を説明する。
本実施例の半導体装置は、図１及び図２に示すように、半導体チップ１、樹脂封止体８、ドレイン用リード（導電部材）７、ゲート用リード（導電部材）３、及びソース用ヘッダ（導電部材）５等を有する構成になっている。半導体チップ１、ドレイン用リード７、ゲート用リード３、及びソース用ヘッダ５は、樹脂封止体８によって封止されている。
樹脂封止体８は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂で形成されている。また、樹脂封止体８は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
ドレイン用リード７は、図２に示すように、半導体チップ１の裏面１０２よりも上に位置する第１の部分７ａと、第１の部分７ａと一体に形成され、第１の部分７ａから半導体チップ１の主面側に延びる第２の部分７ｂと、第２の部分７ｂと一体に形成され、半導体チップ１の主面１０１よりも下に位置する第３の部分７ｃとを有する構成になっている。ドレイン用リード７は、例えば折り曲げ成形によって形成されている。
ドレイン用リード７において、第１の部分７ａは、ドレイン用接続材６を介して半導体チップのドレイン用電極１０６（図４参照）に電気的にかつ機械的に接合され、更に樹脂封止体８から露出している。第２の部分７ｂは、樹脂封止体８の内部に位置している。第３の部分７ｃは、樹脂封止体８から露出している。この第３の部分７ｃは、半導体チップ１の周囲において、平面的に半導体チップ１から遠ざかる方向に延びている。第１の部分７ａは、図１に示すように、半導体チップ１の平面サイズよりも大きい平面サイズで形成されている。ドレイン用接続材６は、例えば複数の導電性バンプ（はんだバンプ，スタッドバンプ等）を点在させた場合と異なり、ドレイン用電極１０６の全域をほぼ覆うようにして設けられている。
ソース用ヘッダ５は、図２に示すように、半導体チップ１の主面１０１よりも下側に位置し、ソース用接続材４を介して半導体チップ１のソース用電極１０５（図４参照）と電気的にかつ機械的に接合され、更に樹脂封止体８から露出している。ソース用ヘッダ５は、半導体チップ１のソース用電極１０５よりも大きい外形サイズで形成されている。ソース用接続材４は、例えば複数の導電性バンプ（はんだバンプ，スタッドバンプ等）を点在させた場合と異なり、ソース用電極１０５のほぼ全域を覆うようにして設けられている。
ゲート用リード３は、詳細に図示していないが、半導体チップ１の主面１０１よりも下側に位置し、ゲート用接続材（２）を介して半導体チップ１のゲート用電極１０４と電気的にかつ機械的に接合されている。ゲート用リード３は、半導体チップ１のゲート用電極１０４よりも大きい外形サイズで形成されている。また、ゲート用リード３は、半導体チップ１の一辺を横切り、半導体チップ１の内外に亘って延在している。ゲート用接着材（２）は、例えば複数の導電性バンプ（はんだバンプ，スタッドバンプ等）を点在させた場合と異なり、ゲート用電極１０４のほぼ全域を覆うようにして設けられている。
ここで、各接続材（ゲート用接続材，ソース用接続材４，ドレイン用接続材６）は、例えば、接着強度の高い高温はんだ材（Ｐｂ５Ｓｎ）である。半導体チップ１、各導電部材（ドレイン用リード７，ソース用ヘッダ５，ゲート用リード３）および各接続材は、樹脂封止体８で封止されているが、樹脂表面４１よりソース用ヘッダ５が露出し、樹脂表面４２よりドレイン用リード７が露出している。各導電部材（ドレイン用リード，ソース用ヘッダ，ゲート用リード）の材質は、放熱性を向上させるために、熱伝導率の大きい銅合金を用いている。本実施例の半導体装置は、ソース用ヘッダ５が露出している面４１を、図示しない実装基板のランド部に接続する構造である。また、各導電部材と樹脂封止体８の密着性を向上させるために、各導電部材（ドレイン用リード，ゲート用ヘッダ，ドレイン用リード）の端部に段差３２を設けている。また、図３に示すように、ソース用ヘッダ５と樹脂封止体８の密着性をさらに向上させるために、両材質が接するソース用ヘッダ部に穴部３１を設けてもよい。
本実施例の半導体装置では、半導体チップ１を挟んだ導電部材（ドレイン用リード，ソース用ヘッダ，ゲート用リード）が半導体装置（樹脂封止体８）の両面（上下面）から露出するため、半導体装置の表裏面（上下面，互いに反対側に位置する２つの面）から、導電部材を介して効率よく放熱を行うことが可能となる。また、半導体チップ１の電極ではなくソース用ヘッダ５を基板に実装するため、はんだの塗布量が増加して実装信頼性が向上し、はんだの外観検査も可能となる。
本実施例１の半導体装置において、ドレイン用リード７の第１の部分７ａの投影面は、半導体チップ１の投影面を完全に含み、更に、ソース用ヘッダ５の影面内に、半導体チップ１の投影面の互いに接する少なくとも２辺が完全に含まれている。また、ドレイン用リード７の第１の部分７ａの投影面は、半導体チップ１のドレイン用電極１０６の投影面を完全に含み、更に、ソース用ヘッダ５の投影面内に、半導体チップ１のソース用電極１０５の投影面の互いに接する少なくとも２辺が完全に含まれている。
次に、図１のＣ−Ｃ’線に沿う断面を図５に示す。Ｃ−Ｃ’断面では、ソース用ヘッダ５の幅（半導体チップ１の長辺方向に沿う幅）が最大となる。ここで、半導体チップ１の幅（半導体チップ１の長辺方向に沿う幅）をｃ、ドレイン用リード７の第１の部分７ａの幅（半導体チップ１の長辺方向に沿う幅）をａ、ソース用ヘッダ５の幅（半導体チップ１の長辺方向に沿う幅）をｂとする。本発明では、図５に示すように、ドレイン用リード７の第１の部分７ａの幅ａとソース用ヘッダ５の幅ｂのどちらもチップ幅ｃよりも大きくする。これは、高温加熱時のチップクラックを防止するためである。
チップクラックが発生するメカニズムを説明する。シリコンで形成される半導体チップ１の線膨張係数は、約３×１０−６（１／℃）と小さく、銅合金である導電部材（ドレイン用リード，ソース用ヘッダ，ゲート用リード）の線膨張係数は、約１７×１０−６（１／℃）と大きい。図５において、幅ａが幅ｃよりも大きいという前提で、幅ｂが幅ｃよりも小さい場合、半導体装置を高温に加熱すると、線膨張係数の大きいドレイン用リード７（第１の部分７ａ）の伸長量が大きいため、図６に示すように上に凸の変形が生じる。したがって、半導体チップ１の中央付近である○印部１２において、曲げ応力が集中して最大応力が発生するため、チップクラックの発生が懸念される。チップに大きな応力が発生する主原因は、ドレイン用リードの第１の部分７ａの幅ａとソース用ヘッダの幅ｂが大きく異なることである。また、同様の考えで、ドレイン用リード７（第１の部分７ａ）とソース用ヘッダ５の厚さが異なると、半導体チップに曲げ応力が発生するため、チップクラック発生の原因となり得る。
本発明では、ドレイン用リード７（第１の部分７ａ）の幅ａとソース用ヘッダ５の幅ｂのどちらもチップ幅ｃよりも大きいので、本半導体装置の高温加熱時に、チップに発生する応力が低減され、チップクラックを防止できる。
また、ドレイン用リード７（第１の部分７ａ）の幅ａとソース用ヘッダ５の幅ｂを、図４に示す半導体チップ１のソース用電極１０５の幅（半導体チップ１の長辺方向に沿う幅）ｅよりも大きくする。
上記構造を採用すれば、高温加熱時のチップの曲げ変形量を低減でき、チップ発生応力が抑制される。
また、図５に示すドレイン用リード７（第１の部分７ａ）幅ａとソース用ヘッダ５幅ｂの差を、幅ａと半導体チップ１の幅ｃとの差および幅ｂと幅ｃとの差よりも小さくしてもよい。本構造によって、ドレイン用リード７（第１の部分７ａ）幅ａとソース用ヘッダ５の幅ｂをほぼ同一にすることができるため、チップ発生応力をさらに低減できる。
図７にソース用ヘッダ５幅ｂと半導体チップ幅ｃの比ｂ／ｃとチップ発生応力との関係図を示す。横軸がｂ／ｃ、縦軸がｂ／ｃ＝０．５の場合にチップに発生する応力を１とした時の発生応力相対値である。ｂ／ｃが０．７５より大きい場合に、チップ発生応力は大幅に低減できることから、ｂ／ｃ＞０．７５としてもよい。
また、本発明では、ドレイン用リード７（第１の部分７ａ）の厚さｆとソース用ヘッダ５の厚さｈの差を、厚さｆと半導体チップ１の厚さｇとの差よりも小さくする。本構造を採用することによって、ドレイン用リード７（第１の部分７ａ）とソース用ヘッダ５の厚さをほぼ同一にすることができ、チップ発生応力を低減できる。
次に、本発明では、チップ厚さｇは、ドレイン用リード７（第１の部分７ａ）の厚さｆおよびソース用ヘッダ５の厚さｈよりも薄くする。これは、温度サイクル試験時のソース用接続材４およびドレイン用接続材６の疲労破壊を防止するためである。温度サイクル試験時にソース用接続材４およびドレイン用接続材６に発生するひずみ量は、チップ厚さｇの増減に伴って増減することが、われわれの研究により明らかとなっている。なお、チップ厚さｇを薄くすると、高温加熱時に半導体チップ１に発生する応力は増加傾向にあるが、その感度は小さく、チップクラックが発生するレベルに到達しないことを確認済である。
（実施例２）
図８は、本発明の第２の実施例である半導体装置の平面透視図である。図２は、図８中のＡ−Ａ’線に沿う断面図である。図９は、半導体装置に用いる半導体チップ１の概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。なお、第２の実施例である半導体装置の基本的構造は、第１の実施例の構造と同一であるため、相違点のみを以下に記載する。
まず、図９を用いて半導体チップ１について説明する。図９（ａ）に示すように、半導体チップ１の主面（素子形成面，回路形成面）１０１には、絶縁性の保護膜１０３、ゲート用電極１０４、ソース用電極１０５が形成されている。ゲート用電極１０４及びソース用電極１０５は、半導体チップ１の周縁（辺）から離間して設けられ、保護膜１０３は、半導体チップ１の周縁とゲート用電極１０４及びソース用電極１０５との間、並びにゲート用電極１０４とソース用電極１０５との間に設けられている。ソース用電極１０５は、ゲート電極１０４の三方を取り囲むようにして形成されている。図９（ｂ）に示すように、半導体チップの主面１０１と反対側の裏面１０２の全域には、ドレイン用電極１０６が形成されている。
次に、図８および図２を用いて、半導体装置の全体の構成を説明する。半導体チップ１の各電極（ゲート用電極１０４，ソース用電極１０５，ドレイン用電極１０６）には、ゲート用リード３、ソース用ヘッダ５、ドレイン用リード７が、それぞれ、ゲート用接続材（図示せず）、ソース用接続材４、ドレイン用接続材６を介して電気的、機械的に接続されている。図８に示すように、ゲート用リード３は、ドレイン用リード７の端子３４およびソース用ヘッダ５の端子３３が設けられている辺とは、異なる一辺に設けられている。ソース用ヘッダ５は、半導体装置中央付近に切欠３６を有し、ゲート用リード３を三方から取り囲むような形状となっている。本実施例の半導体装置では、ソース用ヘッダ５の端子３３の幅をドレイン用リード７の端子部の幅と同程度まで拡大でき、放熱性の向上および半導体装置の抵抗値の低減が図れる。また、図９に示すように、ゲート用電極１０４を半導体チップ１のほぼ対称軸上に設けることにより、半導体チップ１のサイズが変動しても、半導体チップ１を半導体装置のほぼ中央に配置できるため、リードフレームが共用化でき、低コスト化できる。
（実施例３）
図１０は、本発明の第３の実施例である半導体装置の平面透視図である。図２は、図１０中のＡ−Ａ’線に沿う断面図である。なお、第３の実施例である半導体装置の基本的構造は、第１の実施例の構造と同一であるため、相違点のみを以下に記載する。
図１０に示すように、ゲート用リード３は、ドレイン用リード７の端子３４およびソース用ヘッダ５の端子３３が設けられている辺とは、異なる一辺に設ける。本構造では、ソース用ヘッダ５の端子の幅をドレイン用リード７の端子の幅と同程度まで拡大でき、放熱性の向上および半導体装置の抵抗値の低減が図れる。
（実施例４）
実施例１、２および３で示した半導体装置の製造プロセスの一例を図１１に示す。なお、本製造プロセスの図は、図１のＡ−Ａ’線に沿う断面を図示している。図１１（ａ）の工程では、ドレイン用リード７に、ドレイン用接続材６を塗布し、その上に半導体チップ１をその裏面１０２が下側となるように設置し、その上にソース用接続材４およびゲート用接続材２を塗布し、その上にゲート用リード３およびソース用ヘッダ５を設置する。ここで、各接続材（２，４，６）は、例えば、高温はんだ材（Ｐｂ５Ｓｎ）である。各導電部材（ドレイン用リード７，ソース用ヘッダ５，ゲート用リード３）と半導体チップ１の組立が完成した後、一括リフローし、半導体チップ１と各導電部材を固定する。
図１１（ｂ）の工程では、リフロー後の半導体装置を、下金型２１の上に、緩衝材２２を介して設置する。その上に、緩衝材２３を装着した上金型２４を覆い、クランプ圧力２５を印加する。樹脂を図示しない注入口より流し込み、樹脂封止を行う。
図１１（ｃ）の工程では、金型を取り除いて、各導電部材の切断を行う。
図１２に、本半導体装置断面図を示す。半導体チップ１の端部からソース用接続材４までの距離をｉ、半導体チップ１の端部からドレイン用接続材６までの距離をｊとする。本発明では、幅ｉと幅ｊの差を幅ｉおよび幅ｊと同じまたは幅ｉおよび幅ｊより小さくする。
これは、本半導体装置の製造プロセスでのチップクラックを防止するためである。チップクラックが発生するメカニズムを説明する。本実施例の半導体装置は、ドレイン用リード７（第１の部分７ａ）およびソース用ヘッダ５を樹脂封止体８から露出させる必要がある。そのため、緩衝材が直接ドレイン用リード７およびソース用ヘッダ５に接することになる。この状態で、クランプ圧力２５が印加されると、緩衝材と導電部材の間に流体である封止樹脂体が存在する場合と比較して、導電部材に直接大きな力が加わる。よって、図１２に示すように、距離ｉが距離ｊよりも長い場合、接続材４の端部２６を支点とした曲げ応力が半導体チップ１の○印部２７に発生し、チップクラックに至ることも考えられる。よって、本発明では、樹脂モールド工程でのクランプ圧力によるチップクラックを防止するために、幅ｉと幅ｊの差を幅ｉおよび幅ｊと同じまたは幅ｉおよび幅ｊより小さくする。こうすることにより、幅ｉと幅ｊは、ほぼ同じ値となるので、クランプ圧力が印加された場合に、半導体チップ１に発生する曲げ応力が抑制される。
また、以下のような実施例が挙げられる。図１３は、半導体チップ１の概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。図１３（ａ）に示すように、半導体チップ１の主面１０１の構成は、図４と同様である。図１３（ｂ）に示すように、半導体チップ１の裏面１０２には、絶縁性の保護膜１０３、ドレイン用電極１０６が形成されている。保護膜１０３は、半導体チップ１の周縁（辺）とドレイン用電極１０６との間に設けられている。
図１３（（ａ），（ｂ））に示すように、半導体チップ１の端部からソース用電極１０５までの距離をｌ、半導体チップ１の端部からドレイン用電極１０６までの距離をｍとした時、幅ｌと幅ｍの差を幅lおよび幅ｍと同じまたは幅ｌおよび幅mより小さくする。こうすることにより、接続材が塗布されない領域の幅ｌと幅mは、ほぼ同じ値となるので、クランプ圧力が印加された場合に、半導体チップ１に発生する曲げ応力が抑制される。
また、以下のような実施例が挙げられる。図１４に示すように、ドレイン用リード７の、半導体チップ１と接合する面の一部（第１の部分７ａ）に半導体チップ１側に突出する突起部２８を設ける。ドレイン用リード７と半導体チップ１は、突起部２８で接続する。半導体チップ１の端部から突起部２８までの距離をnとした時、幅ｉと幅ｎの差を幅ｉおよび幅ｎと同じまたは幅ｉおよび幅ｎより小さくする。こうすることにより、接続材が塗布されない領域の幅ｉと幅ｎは、ほぼ同じ値となるので、クランプ圧力が印加された場合に、半導体チップ１に発生する曲げ応力が抑制される。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前述の実施例では、半導体チップ１のソース用電極１０５及びゲート用電極１０４が下側に位置する（半導体装置の実装面側に位置する）例について説明したが、本発明は、半導体チップ１のドレイン電極１０６が下側に位置する（半導体装置の実装面側に位置する）場合においても適用することができる。
本発明の第一の実施例である半導体装置の平面透視図である。 図１のＡ−Ａ’線に沿う断面図である。 本発明の第一の実施例の変形例である半導体装置の断面図である。 本発明の第一の実施例である半導体装置に用いる半導体チップの概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。 図１のＣ−Ｃ’線に沿う断面図である。 半導体装置の高温加熱時の変形図である。 比ｂ／ｃ（ヘッダの幅／半導体チップの幅）とチップ発生応力との関係を示す図である。 本発明の第二の実施例である半導体装置の平面透視図である。 本発明の第二の実施例である半導体装置に用いる半導体チップの概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。 本発明の第三の実施例である半導体装置の平面透視図である。 本発明における半導体装置の製造工程を示す図である。 本発明の第四の実施例である半導体装置の内部構造を示す断面図である。 本発明の第四の実施例である半導体装置に用いる半導体チップの概略構成を示す図（（ａ）は平面図，（ｂ）は底面図）である。 本発明の第四の実施例である半導体装置の断面図である。
符号の説明
１…半導体チップ、２…ゲート用接続材、３…ゲート用リード、４…ソース用接続材、５…ソース用ヘッダ、６…ドレイン用接続材、７…ドレイン用リード、８…樹脂封止体、１２…高温加熱時のチップに発生する応力集中箇所、２１…下金型、２２…緩衝材、２３…緩衝材、２４…上金型、２５…クランプ圧力、２６…ソース用接続材の端部、２７…クランプ時のチップに発生する応力集中箇所、２８…ドレイン用リードに設けられた突起部、３１…ソース用リードに設けられた穴部、３２…段差、３３…ソース用ヘッダの端子、３４…ドレイン用リードの端子、３６…ソース用ヘッダの切欠部、４１…ソース用ヘッダの露出面、４２…ドレイン用リードの露出面、１０１…半導体チップの主面、１０２…半導体チップの裏面、１０３…保護膜、１０４…ゲート用電極、１０５…ソース用電極、１０６…ドレイン用電極。

Claims (7)

  1. 第１の面に第１の電極を有し、前記第１の面と反対側の第２の面に第２の電極を有する半導体チップと、
    前記半導体チップの第１の面よりも上に位置する第１の部分と、前記第１の部分から前記半導体チップの第２の面側に延びる第２の部分と、前記第２の部分と一体に形成され、前記半導体チップの第２の面よりも下に位置する第３の部分とを有する第１の導電部材と、
    前記半導体チップの第２の面よりも下に位置する第２の導電部材と、
    前記半導体チップ、前記第１及び第２の導電部材を封止する樹脂封止体とを有し、
    前記第１の導電部材の第１の部分は、前記半導体チップの第１の電極を覆う第１の接続材を介して前記半導体チップの第１の電極に接合され、更に樹脂封止体から露出し、
    前記第１の導電部材の第２の部分は、前記樹脂封止体の内部に位置し、
    前記第１の導電部材の第３の部分は、前記樹脂封止体から露出し、
    前記第２の導電部材は、前記半導体チップの第２の電極を覆う第２の接続材を介して前記半導体チップの第２の電極に接合され、更に、前記樹脂封止体から露出し、
    前記半導体チップの任意の一辺から前記第２の接続材までの距離と、前記一辺から前記第１の接続材までの距離との差が、前記一辺から前記第２の接続材までの距離と同じか、または、その距離より小さいことを特徴とする半導体装置。
  2. 第１の面に第１の電極を有し、前記第１の面と反対側の第２の面に第２の電極を有する半導体チップと、
    前記半導体チップの第１の面よりも上に位置する第１の部分と、前記第１の部分から前記半導体チップの第２の面側に延びる第２の部分と、前記第２の部分と一体に形成され、前記半導体チップの第２の面よりも下に位置する第３の部分とを有する第１の導電部材と、
    前記半導体チップの第２の面よりも下に位置する第２の導電部材と、
    前記半導体チップ、前記第１及び第２の導電部材を封止する樹脂封止体とを有し、
    前記第１の導電部材の第１の部分は、前記半導体チップの第１の電極を覆う第１の接続材を介して前記半導体チップの第１の電極に接合され、更に樹脂封止体から露出し、
    前記第１の導電部材の第２の部分は、前記樹脂封止体の内部に位置し、
    前記第１の導電部材の第３の部分は、前記樹脂封止体から露出し、
    前記第２の導電部材は、前記半導体チップの第２の電極を覆う第２の接続材を介して前記半導体チップの第２の電極に接合され、更に、前記樹脂封止体から露出し、
    前記半導体チップの任意の一辺から前記第２の電極までの距離と、前記一辺から前記第１の電極までの距離との差が、前記一辺から前記第２の電極までの距離と同じか、または、その距離より小さいことを特徴とする半導体装置。
  3. 請求項１又は請求項２に記載の半導体装置において、
    前記半導体チップは、平面が方形状で形成され、
    前記第１の導電部材の第１の部分の投影面は、前記半導体チップの投影面を完全に含み、更に、前記第２の導電部材の投影面内に、前記半導体チップの投影面の互いに接する少なくとも２辺が完全に含まれることを特徴とする半導体装置。
  4. 請求項１又は請求項２に記載の半導体装置において、
    前記第１の導電部材の第１の部分の投影面は、前記半導体チップの第１の電極の投影面を完全に含み、更に、前記第２の導電部材の投影面内に、前記半導体チップの第２の電極の投影面の互いに接する少なくとも２辺が完全に含まれることを特徴とする半導体装置。
  5. 請求項１又は請求項２に記載の半導体装置において、
    前記半導体チップの厚さが、前記第１及び第２の導電部材の厚さよりも薄いことを特徴とする半導体装置。
  6. 請求項１又は請求項２に記載の半導体装置において、
    前記半導体チップの第１の電極は、ドレイン電極であり、
    前記半導体チップの第２の電極は、ソース電極であることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記半導体チップは、前記第２の面にゲート電極を有し、
    前記ゲート電極には、第３の接続材を介して第３の導電部材が接合されていることを特徴とする半導体装置。
JP2004250474A 2004-08-30 2004-08-30 半導体装置 Expired - Fee Related JP4468115B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004250474A JP4468115B2 (ja) 2004-08-30 2004-08-30 半導体装置
US11/173,740 US7432594B2 (en) 2004-08-30 2005-06-30 Semiconductor chip, electrically connections therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250474A JP4468115B2 (ja) 2004-08-30 2004-08-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2006066813A JP2006066813A (ja) 2006-03-09
JP2006066813A5 JP2006066813A5 (ja) 2006-11-24
JP4468115B2 true JP4468115B2 (ja) 2010-05-26

Family

ID=35941953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250474A Expired - Fee Related JP4468115B2 (ja) 2004-08-30 2004-08-30 半導体装置

Country Status (2)

Country Link
US (1) US7432594B2 (ja)
JP (1) JP4468115B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
JP4615506B2 (ja) * 2006-12-18 2011-01-19 三菱電機株式会社 樹脂封止型半導体装置
JP4840165B2 (ja) * 2007-01-29 2011-12-21 株式会社デンソー 半導体装置
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP5075890B2 (ja) 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
KR100888236B1 (ko) * 2008-11-18 2009-03-12 서울반도체 주식회사 발광 장치
JP5126278B2 (ja) 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
WO2012010942A2 (en) 2010-07-22 2012-01-26 Lupin Limited Novel pharmaceutical composition(s) of hiv protease inhibitor(s)
DE102011011861A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Halbleiterchipgehäuseanordnung und Herstellungsverfahren
ITMI20112300A1 (it) 2011-12-19 2013-06-20 St Microelectronics Srl Realizzazione di dispositivi elettronici di tipo dsc tramite inserto distanziatore
US20140001480A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Lead Frame Packages and Methods of Formation Thereof
US9478484B2 (en) * 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
JP6385234B2 (ja) * 2014-10-16 2018-09-05 三菱電機株式会社 半導体装置
JP6620037B2 (ja) * 2016-02-29 2019-12-11 新日本無線株式会社 半導体パッケージ及びその製造方法
JP6967335B2 (ja) * 2016-03-15 2021-11-17 ローム株式会社 半導体装置
JP2018056356A (ja) * 2016-09-29 2018-04-05 株式会社東芝 半導体装置
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
US11075154B2 (en) * 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
JP6995674B2 (ja) * 2018-03-23 2022-01-14 株式会社東芝 半導体装置
WO2024029385A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置
JP2024118861A (ja) * 2023-02-21 2024-09-02 株式会社日立製作所 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3868777B2 (ja) 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置

Also Published As

Publication number Publication date
US7432594B2 (en) 2008-10-07
US20060043618A1 (en) 2006-03-02
JP2006066813A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4468115B2 (ja) 半導体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP5272768B2 (ja) 電力用半導体装置とその製造方法
US7239016B2 (en) Semiconductor device having heat radiation plate and bonding member
JP4254527B2 (ja) 半導体装置
JP5071719B2 (ja) 電力用半導体装置
US20110156274A1 (en) Semiconductor device
JP2016018866A (ja) パワーモジュール
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
JP6230238B2 (ja) 半導体装置及びその製造方法
JP4967701B2 (ja) 電力半導体装置
JP2014157927A (ja) 半導体装置及びその製造方法
JP7266508B2 (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
TW200908271A (en) Semiconductor package structure and leadframe thereof
CN112331632B (zh) 半导体装置
US20130256920A1 (en) Semiconductor device
JP4339660B2 (ja) 半導体装置
JP7183551B2 (ja) 半導体装置
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2007073782A (ja) 大電力用半導体装置
JP2005116963A (ja) 半導体装置
WO2017077729A1 (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100224

R150 Certificate of patent or registration of utility model

Ref document number: 4468115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees