JP4461641B2

JP4461641B2 - Multilayer chip thermistor and manufacturing method thereof

Info

Publication number: JP4461641B2
Application number: JP2001163057A
Authority: JP
Inventors: 由浩樋口; 孝二四元; 彰宏吉田; 保隆前田
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2010-05-12
Anticipated expiration: 2021-05-30
Also published as: JP2002359102A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器やプリント回路基板などに実装される積層型チップサーミスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
この種の積層型チップサーミスタの従来例にあっては、例えば図７（ａ）に示すように、サーミスタ素体１の内部に、一組の電極層（第１電極層２，第２電極層３）がその先端部同士をサーミスタ素体１の厚さ方向で互いに対向させて設けられ、各電極層２，３がサーミスタ素体１の両端部側に位置する端子電極４，４にそれぞれ接続された構成となっている。この積層型チップサーミスタは、サーミスタ素体１となる複数枚のグリーンシートに各電極層をスクリーン印刷によって形成し、これらを積層して焼結することにより製造される。
この場合、約１０ｃｍ角のグリーンシート上に１万個ほどのサーミスタを形成するので、スクリーンマスクの寸法誤差等の影響を受けないように、１枚のスクリーンマスクを用いて、これを各グリーンシートの層ごとにずらしながら（いわゆる版ずらししながら）各層の電極層を印刷するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、スクリーン印刷により第１電極層２，第２電極層３をそれぞれ形成する場合、第１電極層２を一旦形成した後、その第１電極層２と同一のスクリーンマスクをずらすことによって第２電極層３を形成していると、そのスクリーンマスクの位置決めに微妙な誤差が生じる結果、図７（ｂ）に示すように、第１電極層２と第２電極層３とがサーミスタ素体１の厚さ方向で互い対向するように重なる長さ、すなわち、第１電極層２と第２電極層３との重なり寸法Ｌにばらつきが発生し、その結果、電気的特性がばらついて、製品の歩留まりが低下してしまうという問題があった。
【０００４】
本発明は、上記課題に鑑みてなされたもので、電気的特性にばらつきが生じることを防止できる積層型チップサーミスタ及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、サーミスタ素体の内部に、少なくとも一組の電極層を設けるとともに、前記サーミスタ素体の両端部側に、各電極層に接続された端子電極を設けてなる積層型チップサーミスタにおいて、前記各電極層はそれぞれ、前記サーミスタ素体内でその厚さ方向に互いに対向するとともに、前記サーミスタ素体の長さ方向にずれないで同位置に形成された重なり部と、該重なり部とは別体に形成され、これら重なり部を各端子電極に接続する接続部とから構成されており、前記端子電極から離間していて前記電極層の先端側部分をなす前記重なり部と、前記端子電極と接続される前記電極層の基端側部分をなす接続部とは、相互に重なって形成されていることを特徴とする。
このように、各電極層を接続部と重なり部とからなる構成とすると、各電極層の重なり部をスクリーンマスクをずらすことなく形成できるので、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができ、電気的特性のばらつきを低減させることができる。
また、グリーンシートの積層数を増やすことがなく、製造工程の簡略化を図ることができる。
【０００８】
また、本発明による積層型チップサーミスタの製造方法は、接続部用スクリーンマスクを用いて、版ずらししながら前記電極層の接続部を印刷形成する接続部形成工程と、接続部用スクリーンマスクとは異なる重なり部用スクリーンマスクを用いて、版ずらしすることなく前記電極層の重なり部を印刷形成する重なり部形成工程とを有することを特徴とする。
このような製造方法では、接続部形成工程と重なり部形成工程とを有するので、重なり部用スクリーンマスクをずらすことなく各電極層の重なり部を形成でき、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができて、その結果、電気的特性のばらつきを低減させることができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図６に基づいて説明する。
まず、本発明の第一実施形態による積層型チップサーミスタを図１及び図２に基づいて説明する。
本第一実施形態による積層型チップサーミスタ１０は、図１に示すように、サーミスタ素体１１内にその厚さ方向（上下方向）で互い違いに形成された第１電極層１２及び第２電極層１３からなる一組の電極層を有していて、サーミスタ素体１１の長さ方向の両端部側には、それぞれサーミスタ素体１１の上下面及び側面に達する回り込み部１４Ａ，１４Ａを有する端子電極１４，１４が形成されている。
【００１０】
第１電極層１２及び第２電極層１３は、それぞれの基端側部分が各端子電極１４，１４と接続される接続部１２Ａ，１３Ａとされるとともに、先端側部分が各端子電極１４，１４から離間していて、サーミスタ素体１１の厚さ方向で互いに対向するように重なる重なり部１２Ｂ，１３Ｂとされている。そして、第１電極層１２の接続部１２Ａと重なり部１２Ｂとが相互に重なるようにして形成され、同じく、第２電極層１３も接続部１３Ａと重なり部１３Ｂとが相互に重なるように形成されている。
【００１１】
このような積層型チップサーミスタ１０を製作するには、図２（ａ）に示すように、グリーンシート１５の上面に、接続部用スクリーンマスク（図示せず）を用いて、第１電極層１２の基端側部分をなす接続部１２Ａを形成した後、図２（ｂ）に示すように、接続部用スクリーンマスクとは異なる重なり部用スクリーンマスク（図示せず）を用いて、接続部１２Ａに相互に重なるように第１電極層１２の先端側部分をなす重なり部１２Ｂを形成し、これによって接続部１２Ａと重なり部１２Ｂとから構成された第１電極層１２が形成される。
【００１２】
このようにして第１電極層１２が形成された後、図２（ｃ）に示すように、グリーンシート１５上に、さらにグリーンシート１６を積層した後、そのグリーンシート１６の上面に第１電極層１２の重なり部１２Ｂとサーミスタ素体１１の厚さ方向で互いに対向するように重なる第２電極層１３の重なり部１３Ｂを形成する。この場合、第２電極層１３の重なり部１３Ｂは、第１電極層１２の重なり部１２Ｂを形成した重なり部用スクリーンマスクを用い、この重なり部用スクリーンマスクをサーミスタ素体１１の長さ方向（左右方向）にずらさないで（版ずらししないで）、例えば図示しない昇降手段等によって絶縁層１６の上で昇降してスクリーン印刷することにより、第１電極層１２の重なり部１２Ｂに対し、サーミスタ素体１１の厚さ方向に所定ギャップを隔てて互いに対向するように重なる第２電極層１３の重なり部１３Ｂが形成される。
【００１３】
そして、第２電極層１３の重なり部１３Ｂが形成された後、今度は図２（ｄ）に示すように、重なり部１３Ｂに相互に重なるようにして第２電極層１３の基端側部分をなす接続部１３Ａが形成される。この場合、接続部１３Ａは、第１電極層１２の接続部１２Ａを形成する接続部用スクリーンマスクを用いて、第１電極層１２の接続部１２Ａを印刷した位置から、サーミスタ素体１１の長さ方向にずらして（版ずらしして）印刷することにより形成される。
【００１４】
その後、グリーンシート１６上に、さらに第２電極層１３を覆うようにグリーンシート１７を積層してサーミスタ素体１１を形成し、このサーミスタ素体１１を熱圧着等してから焼成した後、図２（ｄ）に示すように、切断線ａ，ｂより切断してチップを形成し、そのチップの両端部に端子電極１４，１４を形成することにより、図１に示すような積層型チップサーミスタ１０が形成される。なお、この端子電極１４，１４は、下地電極と、Ｎｉメッキと、ＳｎＰｂメッキあるいはＳｎメッキとの３層構造からなり、この積層型チップサーミスタをプリント基板等にはんだ付けする際に、はんだ耐熱性、はんだ付け性等の実装性を確実に確保できるようにしている。
【００１５】
したがって、この積層型チップサーミスタ１０の製造方法は、接続部用スクリーンマスクを用いて第１電極層１２の接続部１２Ａと第２電極層１３の接続部１１３Ａとを版ずらしして形成する接続部形成工程と、重なり部用スクリーンマスクを用いて第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを版ずらししないで形成する重なり部形成工程とを有している。
【００１６】
本第一実施形態によれば、第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを、同一の重なり部用スクリーンマスクを用いて、その高さ位置を変えることによって印刷形成することができるので、長さのある第１，第２電極層をスクリーンマスクの版ずらしによって形成する従来技術に比較すると、第１電極層１２と第２電極層１３との重なり寸法Ｌを正確に設定することができ、その結果、電気特性にばらつきが生じることを防止でき、ひいては製造される積層型チップサーミスタ１０の歩留まりの低下を抑えることができる。
【００１７】
また、第１電極層１２，第２電極層１３の接続部１２Ａ，１３Ａに相互に重ねられるように重なり部１２Ｂ、１３Ｂが形成されているので、積層されるグリーンシートの数が従来のものと同一のままで、電気的特性のばらつきが少ない積層型チップサーミスタ１０を得ることができる。
【００１８】
次に、本発明の第二実施形態による積層型チップサーミスタ２０を図３及び図４に基づいて説明するが、上述した第一実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本第二実施形態による積層型チップサーミスタ２０は、図３に示すように、第１電極層１２の接続部１２Ａと重なり部１２Ｂとが、サーミスタ素体１１の厚さ方向で互いに離間するとともに、この厚さ方向に沿うビアホール部２１を介して接続され、同じく第２電極層１３の接続部１３Ａと重なり部１３Ｂとが、サーミスタ素体１１の厚さ方向で互いに離間するとともに、この厚さ方向に沿うビアホール２１部を介して接続されているものである。
【００１９】
このような積層型チップサーミスタ２０を製作するには、図４（ａ）に示すように、グリーンシート２２の上面に第１電極層１２の接続部１２Ａを形成し、次いで、その上に図４（ｂ）に示すように、ビアホール部２１を有するマイラシート２３が積層される。ビアホール部２１は、予め、マイラシート２３に設けられたビアホールに電極材が充填されることによって形成されている。
【００２０】
そして、図４（ｃ）に示すように、マイラシート２３上に第１電極層１２の重なり部１２Ｂを設けることによって、第１電極層１２の重なり部１２Ｂがビアホール部２１を介し第１電極層１２の接続部１２Ａと電気的に接続されて、下積層体２０Ａが形成される。
【００２１】
さらに、図４（ｄ）に示すように、マイラシート２３上にグリーンシート２４を積層した後、上述と逆の工程を順次経ることにより、図３に示すような、サーミスタ素体１１の厚さ方向に互いに離間しあう接続部１３Ａと重なり部１３Ｂとが、サーミスタ素体１１の厚さ方向に沿うビアホール部２１を介して電気的に接続された第２電極層１３が形成されて、サーミスタ素体１１が形成される。なお、本第二実施形態においても、上述の第一実施形態と同様に、第１電極１２の重なり部１２と第２電極１３の重なり部１３とは同一の重なり部用スクリーンマスクを用いて版ずらしせずに形成するものである。
【００２２】
ただし、上述のようにして下積層体２０Ａが形成された後、図示していないが、グリーンシートに図４（ａ）〜（ｄ）の順で第２電極層１３の接続部１３Ａ，ビアホール部２１，重なり部１３Ｂを順次設けて上積層体を形成し、この上積層体をグリーンシート２４を介して下積層体２１Ａに積層することによってサーミスタ素体１１を形成してもよい。
【００２３】
本第二実施形態によれば、第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを、同一の重なり部用スクリーンマスクを用いて版ずらしせずに形成できるので、第１電極層１２と第２電極層１３同士の重なり寸法がばらつくことがなくなり、上述した第一実施形態と同様の効果を奏することができる。
【００２４】
さらに、本第二実施形態によれば、第１電極層１２と第２電極層１３との重なり寸法を正確に設定することができるのに加え、第１電極層１２の接続部１２Ａと重なり部１２Ｂとがサーミスタ素体１１の厚さ方向で互いに離間し、かつ、第２電極層１３の接続部１３Ａと重なり部１３Ｂとがサーミスタ素体１１の厚さ方向で互いに離間しているので、第１電極層１２の接続部１２Ａと第２電極層１３の重なり部１３Ｂの先端との間の距離と、第２電極層１３の接続部１３Ａと第１電極層１２の重なり部１２Ｂの先端との間との距離を大きく確保できるので、これらの間で電圧が発生おそれを減少させ、電気的特性のばらつきをより確実に低減させることができる。
【００２５】
次に、本発明の第三及び第四実施形態を図５及び図６に基づいて説明するが、上述の第一及び第二実施形態と同様の部分には同一の符号を用いてその説明を省略する。
図５に示す本発明の第三実施形態による積層型チップサーミスタ３０は、上述の第二実施形態による積層型チップサーミスタ２０の構成に加えて、第１電極層１２及び第２電極層１３の重なり部１２Ｂ，１３Ｂの先端部と端子電極１４の回り込み部１４Ａ，１４Ａとの間にガード電極３１，３２がそれぞれ形成されたものである。
【００２６】
すなわち、ガード電極３１は、図５において、サーミスタ素体１１内で、第１電極層１２の接続部１２Ａと同一層の上面の右側に設けられることによって第１電極層１２の重なり部１２Ｂの先端側まで張り出して形成され、重なり部１２Ｂの先端部と、端子電極１４（第２電極層１３が接続されている端子電極１４）の回り込み部１４Ａとの間で短絡することを防止する。また、ガード電極３２は、図５において、サーミスタ素体１１内で、第２電極層１３の接続部１３Ａと同一層の上面の左側に設けられることによって第２電極層１３の重なり部１３Ｂの先端側まで張り出して形成され、その重なり部１３Ｂの先端部と、端子電極１４（第１電極層１２が接続されている端子電極１４）の回り込み部１４Ａとの間で短絡することを防止する。
したがって、第三実施形態による積層型チップサーミスタ３０は、第１電極層１２と第２電極層１３との重なり寸法を正確に設定できることに加え、ガード電極３１，３２によって第１電極層１２，第２電極層１３と端子電極１４，１４との間で短絡防止効果が得られ、電気的特性上の悪影響を除去できるので、より電気的特性の向上を図ることができる。
【００２７】
図６に示す本発明の第四実施形態による積層型チップサーミスタ４０は、上述の第二実施形態による積層型チップサーミスタ２０の構成に加えて、サーミスタ素体１１の厚さ方向で互いに離間しあう接続部４１Ａ，４２Ａと重なり部４１Ｂ，４２Ｂとがサーミスタ素体１１の厚さ方向に沿うビアホール部２１，２１を介して接続された第３電極層４１及び第４電極層４２とからなるもう一組の電極層を備えているものである。
【００２８】
ここで、第２電極層１２の接続部１２Ａには、第２電極層１２の重なり部１２Ｂがサーミスタ素体１１の厚さ方向で接続部１２Ａの下方に離間してビアホール部２１を介して接続されているのに対し、第４電極層４２の重なり部４２Ｂがサーミスタ素体１１の厚さ方向で接続部１２Ａの上方に離間してビアホール部２１を介して接続されている。すなわち、第２電極層１２の接続部１２Ａが、第４電極層４２の接続部４２Ａを兼ねていることになる。
そして、サーミスタ素体１１内には、この第４電極層４２の重なり部４２Ｂに対して、サーミスタ素体１１の厚さ方向に対向するように重なる第３電極層４１の重なり部４１Ｂが位置しているとともに、第３電極層４１の重なり部４１Ｂには、端子電極１４（第１電極層１２と接続されている端子電極１４）と接続された第３電極層の接続部４１Ａが、ビアホール部２１を介して接続されている。
なお、これら各電極層１２，１３，４１，４２の重なり部１２Ｂ，１３Ｂ，４１Ｂ，４２Ｂは、サーミスタ素体１１の長さ方向にずれないで同位置に形成されており、同一の重なり部用スクリーンマスクを用いて版ずらしすることなく印刷形成できるものである。
【００２９】
したがって、第四実施形態による積層型チップサーミスタ４０は、第１電極層１２及び第２電極層１３の互いに対向する重なり部１２Ｂ，１３Ｂと、第３電極層４１及び第４電極層４２の互いに対向する重なり部４１Ｂ，４２Ｂとを有しているので、サーミスタとしての高い性能を発揮でき、さらに、各電極層１２，１３，４１，４２の重なり部１２Ｂ，１３Ｂ，４１Ｂ，４２Ｂ全てを同一の重なり部用スクリーンマスクによって版ずらしせずに形成することができるので、各電極層の重なり寸法を正確に設定できる。しかも、互いに影響しあう一の電極層の接続部と他の電極層の重なり部との間の距離を大きくできて、電気特性が影響される要因を取り除くことができ、電気的特性の安定化をよりいっそう図ることができる。
【００３０】
なお、以上の各実施形態では、サーミスタ素体１１の内部に設けられる電極層として、２〜４枚の電極層を設けた例を示したが、これらの数に限定されるものではない。
【００３１】
【発明の効果】
本発明によれば、各電極層をそれぞれ、サーミスタ素体内で厚さ方向に互いに対向するとともに、長さ方向にずれないで同位置に形成された重なり部と、該重なり部とは別体に形成され、これら重なり部を各端子電極に接続する接続部とから構成したから、各電極層の重なり部をスクリーンマスクをずらすことなく形成でき、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができて電気的特性のばらつきをなくし、製造される製品の歩留まりの向上が可能になる。
【図面の簡単な説明】
【図１】本発明の第一実施形態による積層型チップサーミスタを示す断面図である。
【図２】図１の積層型チップサーミスタの製造工程を示す説明図である。
【図３】本発明の第二実施形態による積層型チップサーミスタを示す断面図である。
【図４】図３の積層型チップサーミスタの製造工程を示す説明図である。
【図５】本発明の第三実施形態による積層型チップサーミスタを示す断面図である。
【図６】本発明の第四実施形態による積層型チップサーミスタを示す断面図である。
【図７】（ａ）は、従来の積層型チップサーミスタを示す断面図、（ｂ）は、同積層型チップサーミスタの製造工程を示す説明図である。
【符号の説明】
１０，２０，３０，４０積層型チップサーミスタ
１１サーミスタ素体
１２第１電極層
１３第２電極層
１２Ａ，１３Ａ接続部
１２Ｂ，１３Ｂ重なり部
１４端子電極
３１，３２ガード電極
４１第３電極層
４２第４電極層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer chip thermistor mounted on an electronic device, a printed circuit board, and the like, and a method for manufacturing the same.
[0002]
[Prior art]
In a conventional example of this type of laminated chip thermistor, as shown in FIG. 7A, for example, a pair of electrode layers (first electrode layer 2 and second electrode layer) are provided inside the thermistor body 1. 3) are provided with their tip portions facing each other in the thickness direction of the thermistor body 1, and the electrode layers 2 and 3 are connected to the terminal electrodes 4 and 4 located on both ends of the thermistor body 1, respectively. It has been configured. This multilayer chip thermistor is manufactured by forming each electrode layer on a plurality of green sheets to be the thermistor body 1 by screen printing, laminating them and sintering.
In this case, since about 10,000 thermistors are formed on a green sheet of about 10 cm square, a single screen mask is used for each green sheet so as not to be affected by the dimensional error of the screen mask. Each electrode layer is printed while shifting each layer (so-called plate shifting).
[0003]
[Problems to be solved by the invention]
However, when the first electrode layer 2 and the second electrode layer 3 are formed by screen printing, after the first electrode layer 2 is once formed, the second electrode layer 2 is shifted by shifting the same screen mask as the first electrode layer 2. When the electrode layer 3 is formed, a slight error occurs in the positioning of the screen mask. As a result, as shown in FIG. 7B, the first electrode layer 2 and the second electrode layer 3 are composed of the thermistor body 1. The lengths of the first electrode layer 2 and the second electrode layer 3 that overlap each other in the thickness direction, i.e., the overlap dimension L of the first electrode layer 2 and the second electrode layer 3 vary. As a result, the electrical characteristics vary, There was a problem that the yield was lowered.
[0004]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a multilayer chip thermistor that can prevent variation in electrical characteristics and a method of manufacturing the same.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides at least one pair of electrode layers inside a thermistor element body, and provides terminal electrodes connected to each electrode layer on both end sides of the thermistor element body. In the multilayer chip thermistor, the electrode layers are opposed to each other in the thickness direction in the thermistor body and are overlapped at the same position without being displaced in the length direction of the thermistor body. And the overlapping portion is formed separately from the overlapping portion, and the overlapping portion is connected to each terminal electrode, and is separated from the terminal electrode and forms the tip side portion of the electrode layer. The overlapping portion and the connecting portion forming the proximal end portion of the electrode layer connected to the terminal electrode are formed so as to overlap each other .
As described above, when each electrode layer is composed of a connection portion and an overlap portion, the overlap portion of each electrode layer can be formed without shifting the screen mask, so that the electrode layer connected to one terminal electrode and the other The overlapping dimension with the electrode layer connected to the terminal electrode can be set accurately, and variations in electrical characteristics can be reduced.
Further, the manufacturing process can be simplified without increasing the number of stacked green sheets.
[0008]
Further, in the method for manufacturing a multilayer chip thermistor according to the present invention, the connection portion forming step of printing and forming the connection portion of the electrode layer while shifting the plate using the connection portion screen mask, and the connection portion screen mask are: And an overlapping portion forming step of printing and forming the overlapping portions of the electrode layers without shifting the plates using different overlapping portion screen masks.
In such a manufacturing method, since it has a connection part formation process and an overlap part formation process, the overlap part of each electrode layer can be formed without shifting the screen mask for overlap parts, and the electrode layer connected to one terminal electrode And the electrode layer connected to the other terminal electrode can be accurately set, and as a result, variation in electrical characteristics can be reduced.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
First, the multilayer chip thermistor according to the first embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 1, the multilayer chip thermistor 10 according to the first embodiment includes a first electrode layer 12 and a second electrode layer that are alternately formed in the thermistor body 11 in the thickness direction (vertical direction). 13 is a terminal electrode having a pair of electrode layers and wrap-around portions 14A and 14A that reach the upper and lower surfaces and side surfaces of the thermistor element body 11 at both ends in the longitudinal direction of the thermistor element body 11, respectively. 14 and 14 are formed.
[0010]
Each of the first electrode layer 12 and the second electrode layer 13 has connection portions 12A and 13A connected to the terminal electrodes 14 and 14 at the base end portions thereof, and the terminal electrode portions 14 and 14 at the tip end portions thereof. And the overlapping portions 12B and 13B that overlap with each other so as to face each other in the thickness direction of the thermistor element body 11. The connecting portion 12A and the overlapping portion 12B of the first electrode layer 12 are formed so as to overlap each other, and similarly, the second electrode layer 13 is also formed so that the connecting portion 13A and the overlapping portion 13B overlap each other. ing.
[0011]
In order to manufacture such a multilayer chip thermistor 10, as shown in FIG. 2A, the first electrode layer 12 is formed on the upper surface of the green sheet 15 using a screen mask for connection portion (not shown). After forming the connecting portion 12A forming the base end portion of the connecting portion, as shown in FIG. 2B, the connecting portion 12A is used by using an overlapping portion screen mask (not shown) different from the connecting portion screen mask. The overlapping portion 12B forming the tip side portion of the first electrode layer 12 is formed so as to overlap with each other, thereby forming the first electrode layer 12 composed of the connecting portion 12A and the overlapping portion 12B.
[0012]
After the first electrode layer 12 is formed in this manner, as shown in FIG. 2C, a green sheet 16 is further laminated on the green sheet 15, and then the first electrode is formed on the upper surface of the green sheet 16. An overlapping portion 13B of the second electrode layer 13 that overlaps the overlapping portion 12B of the layer 12 and the thermistor element body 11 in the thickness direction is formed. In this case, the overlapping portion 13B of the second electrode layer 13 uses an overlapping portion screen mask in which the overlapping portion 12B of the first electrode layer 12 is formed, and this overlapping portion screen mask is used in the length direction of the thermistor body 11 ( Left and right (without shifting the plate), for example, by raising and lowering on the insulating layer 16 by an elevating means (not shown) and screen printing, the thermistor element is applied to the overlapping portion 12B of the first electrode layer 12. An overlapping portion 13B of the second electrode layer 13 is formed so as to be opposed to each other with a predetermined gap in the thickness direction of the body 11.
[0013]
Then, after the overlapping portion 13B of the second electrode layer 13 is formed, this time, as shown in FIG. 2D, the base end side portion of the second electrode layer 13 is overlapped with the overlapping portion 13B. A connecting portion 13A is formed. In this case, the connecting portion 13A is the length of the thermistor body 11 from the position where the connecting portion 12A of the first electrode layer 12 is printed using the connecting portion screen mask that forms the connecting portion 12A of the first electrode layer 12. It is formed by shifting in the vertical direction (shifting the plate) and printing.
[0014]
Thereafter, a green sheet 17 is further laminated on the green sheet 16 so as to cover the second electrode layer 13 to form the thermistor element body 11, and the thermistor element body 11 is baked after thermocompression bonding or the like. As shown in FIG. 2 (d), a chip is formed by cutting along cutting lines a and b, and terminal electrodes 14 and 14 are formed at both ends of the chip, whereby a multilayer chip thermistor as shown in FIG. 10 is formed. The terminal electrodes 14 and 14 have a three-layer structure of a base electrode, Ni plating, SnPb plating, or Sn plating. When the multilayer chip thermistor is soldered to a printed circuit board or the like, solder heat resistance is achieved. In addition, mounting properties such as solderability are ensured.
[0015]
Therefore, in the manufacturing method of the multilayer chip thermistor 10, the connecting portion formed by shifting the connecting portion 12A of the first electrode layer 12 and the connecting portion 113A of the second electrode layer 13 by using the screen mask for connecting portion. A forming step and an overlapping portion forming step of forming the overlapping portion 12B of the first electrode layer 12 and the overlapping portion 13B of the second electrode layer 13 without shifting the plate using the overlapping portion screen mask.
[0016]
According to the first embodiment, by changing the height position of the overlapping portion 12B of the first electrode layer 12 and the overlapping portion 13B of the second electrode layer 13 by using the same overlapping portion screen mask. Since the first and second electrode layers having a long length can be formed by printing, the overlap dimension L between the first electrode layer 12 and the second electrode layer 13 can be compared with the conventional technique in which the first and second electrode layers having a long length are formed by shifting the screen mask. As a result, it is possible to prevent variation in electrical characteristics, and thus suppress a decrease in yield of the manufactured multilayer chip thermistor 10.
[0017]
In addition, since the overlapping portions 12B and 13B are formed so as to overlap each other on the connecting portions 12A and 13A of the first electrode layer 12 and the second electrode layer 13, the number of green sheets to be stacked is the same as the conventional one. The stacked chip thermistor 10 with little variation in electrical characteristics can be obtained while remaining the same.
[0018]
Next, the multilayer chip thermistor 20 according to the second embodiment of the present invention will be described with reference to FIGS. 3 and 4. The same reference numerals are used for the same parts as those in the first embodiment described above, and the description will be made. Omitted.
In the multilayer chip thermistor 20 according to the second embodiment, as shown in FIG. 3, the connecting portion 12A and the overlapping portion 12B of the first electrode layer 12 are separated from each other in the thickness direction of the thermistor body 11, Similarly, the connecting portion 13A and the overlapping portion 13B of the second electrode layer 13 are connected to each other in the thickness direction of the thermistor body 11, and are connected via the via hole portion 21 along the thickness direction. Are connected via via holes 21 along the line.
[0019]
In order to manufacture such a multilayer chip thermistor 20, as shown in FIG. 4A, the connection portion 12A of the first electrode layer 12 is formed on the upper surface of the green sheet 22, and then the connection portion 12A is formed thereon. As shown to (b), the mylar sheet 23 which has the via-hole part 21 is laminated | stacked. The via hole portion 21 is formed in advance by filling the via hole provided in the mylar sheet 23 with an electrode material.
[0020]
Then, as shown in FIG. 4C, by providing the overlapping portion 12B of the first electrode layer 12 on the mylar sheet 23, the overlapping portion 12B of the first electrode layer 12 passes through the via hole portion 21 to form the first electrode layer. The lower laminated body 20A is formed by being electrically connected to the twelve connecting portions 12A.
[0021]
Further, as shown in FIG. 4D, after the green sheet 24 is laminated on the mylar sheet 23, the thickness of the thermistor body 11 as shown in FIG. The second electrode layer 13 in which the connecting portion 13A and the overlapping portion 13B, which are separated from each other in the direction, are electrically connected via the via hole portion 21 along the thickness direction of the thermistor element body 11 is formed. A body 11 is formed. In the second embodiment, as in the first embodiment described above, the overlapping portion 12 of the first electrode 12 and the overlapping portion 13 of the second electrode 13 are formed using the same overlapping portion screen mask. It is formed without shifting.
[0022]
However, after the lower stacked body 20A is formed as described above, although not shown, the connection portion 13A and the via hole portion of the second electrode layer 13 are formed on the green sheet in the order of FIGS. 4 (a) to (d). 21 and the overlapping portion 13B may be sequentially provided to form an upper laminate, and the upper laminate may be laminated on the lower laminate 21A via the green sheet 24 to form the thermistor body 11.
[0023]
According to the second embodiment, the overlapping portion 12B of the first electrode layer 12 and the overlapping portion 13B of the second electrode layer 13 can be formed without shifting the plate using the same overlapping portion screen mask. The overlapping dimension between the first electrode layer 12 and the second electrode layer 13 does not vary, and the same effect as in the first embodiment described above can be achieved.
[0024]
Furthermore, according to the second embodiment, the overlapping dimension between the first electrode layer 12 and the second electrode layer 13 can be set accurately, and in addition, the connecting part 12A and the overlapping part of the first electrode layer 12 can be set. 12B is separated from each other in the thickness direction of the thermistor element body 11, and the connecting portion 13A and the overlapping portion 13B of the second electrode layer 13 are separated from each other in the thickness direction of the thermistor element body 11. The distance between the connecting portion 12A of the first electrode layer 12 and the tip of the overlapping portion 13B of the second electrode layer 13, and the connecting portion 13A of the second electrode layer 13 and the tip of the overlapping portion 12B of the first electrode layer 12 Since a large distance can be secured, the possibility of voltage generation between them can be reduced, and variations in electrical characteristics can be more reliably reduced.
[0025]
Next, the third and fourth embodiments of the present invention will be described with reference to FIGS. 5 and 6. The same reference numerals are used for the same parts as those in the first and second embodiments described above, and the description will be made. Omitted.
The multilayer chip thermistor 30 according to the third embodiment of the present invention shown in FIG. 5 includes an overlap of the first electrode layer 12 and the second electrode layer 13 in addition to the configuration of the multilayer chip thermistor 20 according to the second embodiment described above. Guard electrodes 31 and 32 are formed between the tip portions of the portions 12B and 13B and the wraparound portions 14A and 14A of the terminal electrode 14, respectively.
[0026]
That is, the guard electrode 31 is provided on the right side of the upper surface of the same layer as the connection portion 12A of the first electrode layer 12 in the thermistor body 11 in FIG. It is formed to project to the side and prevents a short circuit between the tip of the overlapping portion 12B and the wraparound portion 14A of the terminal electrode 14 (terminal electrode 14 to which the second electrode layer 13 is connected). Further, in FIG. 5, the guard electrode 32 is provided on the left side of the upper surface of the same layer as the connection portion 13 </ b> A of the second electrode layer 13 in the thermistor body 11, thereby leading the tip of the overlapping portion 13 </ b> B of the second electrode layer 13. It is formed so as to project to the side, and a short circuit is prevented between the tip of the overlapping portion 13B and the wraparound portion 14A of the terminal electrode 14 (terminal electrode 14 to which the first electrode layer 12 is connected).
Therefore, the multilayer chip thermistor 30 according to the third embodiment can accurately set the overlapping dimension of the first electrode layer 12 and the second electrode layer 13, and can also set the first electrode layer 12 and the first electrode by the guard electrodes 31 and 32. A short-circuit prevention effect is obtained between the two-electrode layer 13 and the terminal electrodes 14 and 14, and adverse effects on the electrical characteristics can be removed, so that the electrical characteristics can be further improved.
[0027]
The multilayer chip thermistor 40 according to the fourth embodiment of the present invention shown in FIG. 6 is separated from each other in the thickness direction of the thermistor body 11 in addition to the configuration of the multilayer chip thermistor 20 according to the second embodiment described above. Another connection consisting of the third electrode layer 41 and the fourth electrode layer 42 in which the connecting portions 41A, 42A and the overlapping portions 41B, 42B are connected via via hole portions 21, 21 along the thickness direction of the thermistor element body 11. A set of electrode layers is provided.
[0028]
Here, the overlapping portion 12B of the second electrode layer 12 is connected to the connecting portion 12A of the second electrode layer 12 via the via hole portion 21 while being spaced apart below the connecting portion 12A in the thickness direction of the thermistor element body 11. On the other hand, the overlapping part 42B of the fourth electrode layer 42 is connected to the upper part of the connecting part 12A in the thickness direction of the thermistor body 11 via the via hole part 21. That is, the connecting portion 12A of the second electrode layer 12 also serves as the connecting portion 42A of the fourth electrode layer 42.
In the thermistor body 11, an overlapping portion 41B of the third electrode layer 41 is positioned so as to be opposed to the overlapping portion 42B of the fourth electrode layer 42 in the thickness direction of the thermistor body 11. In addition, in the overlapping portion 41B of the third electrode layer 41, the connection portion 41A of the third electrode layer connected to the terminal electrode 14 (terminal electrode 14 connected to the first electrode layer 12) is a via hole portion. 21 is connected.
The overlapping portions 12B, 13B, 41B, and 42B of the electrode layers 12, 13, 41, and 42 are formed at the same position without being displaced in the length direction of the thermistor body 11, and are used for the same overlapping portion. Printing can be performed using a screen mask without shifting the plate.
[0029]
Accordingly, in the multilayer chip thermistor 40 according to the fourth embodiment, the overlapping portions 12B and 13B of the first electrode layer 12 and the second electrode layer 13 that face each other, and the third electrode layer 41 and the fourth electrode layer 42 that face each other. The overlapping portions 41B and 42B are capable of exhibiting high performance as a thermistor, and the overlapping portions 12B, 13B, 41B and 42B of the electrode layers 12, 13, 41 and 42 are all overlapped with each other. Since it can be formed without shifting the plate by the partial screen mask, the overlapping dimension of each electrode layer can be set accurately. In addition, the distance between the connecting part of one electrode layer that affects each other and the overlapping part of the other electrode layer can be increased, the factors that affect the electrical characteristics can be removed, and the electrical characteristics can be stabilized. Can be further improved.
[0030]
In each of the above embodiments, an example in which 2 to 4 electrode layers are provided as the electrode layers provided in the thermistor element body 11 has been described. However, the number of electrode layers is not limited thereto.
[0031]
【The invention's effect】
According to the present invention, each electrode layer is opposed to each other in the thickness direction in the thermistor body, and the overlapping portion formed at the same position without shifting in the length direction is separated from the overlapping portion. Since the overlapping portions are formed from the connecting portions connected to the terminal electrodes, the overlapping portions of the electrode layers can be formed without shifting the screen mask, and the electrode layers connected to one terminal electrode and the other The overlapping dimension with the electrode layer connected to the terminal electrode can be set accurately, so that variations in electrical characteristics can be eliminated and the yield of manufactured products can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a multilayer chip thermistor according to a first embodiment of the present invention.
2 is an explanatory view showing a manufacturing process of the multilayer chip thermistor of FIG. 1; FIG.
FIG. 3 is a cross-sectional view showing a multilayer chip thermistor according to a second embodiment of the present invention.
4 is an explanatory view showing a manufacturing process of the multilayer chip thermistor of FIG. 3; FIG.
FIG. 5 is a sectional view showing a multilayer chip thermistor according to a third embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a multilayer chip thermistor according to a fourth embodiment of the present invention.
7A is a cross-sectional view illustrating a conventional multilayer chip thermistor, and FIG. 7B is an explanatory diagram illustrating a manufacturing process of the multilayer chip thermistor.
[Explanation of symbols]
10, 20, 30, 40 Multilayer chip thermistor 11 Thermistor element body 12 First electrode layer 13 Second electrode layer 12A, 13A Connection portion 12B, 13B Overlapping portion 14 Terminal electrode 31, 32 Guard electrode 41 Third electrode layer 42 First 4 electrode layers

Claims

In the multilayer chip thermistor, in which at least one set of electrode layers is provided inside the thermistor body, and terminal electrodes connected to each electrode layer are provided on both end sides of the thermistor body.
The electrode layers are opposed to each other in the thickness direction in the thermistor body, and overlapped portions formed at the same position without shifting in the length direction of the thermistor body,
It is formed separately from the overlapping portion, and is composed of a connecting portion that connects these overlapping portions to each terminal electrode,
The overlapping portion that is separated from the terminal electrode and forms the distal end portion of the electrode layer, and the connecting portion that forms the proximal end portion of the electrode layer connected to the terminal electrode are formed to overlap each other. and multilayer chip thermistor, characterized in that it is.

A method for manufacturing the multilayer chip thermistor according to claim 1 ,
A connecting portion forming step of printing and forming the connecting portion of the electrode layer while shifting the plate using the connecting portion screen mask, and a plate shifting using the overlapping portion screen mask different from the connecting portion screen mask. And an overlapping portion forming step of printing and forming the overlapping portion of the electrode layers.