JP4329702B2

JP4329702B2 - 高周波デバイス装置

Info

Publication number: JP4329702B2
Application number: JP2005026593A
Authority: JP
Inventors: 卓男森本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-02-02
Filing date: 2005-02-02
Publication date: 2009-09-09
Anticipated expiration: 2025-02-02
Also published as: JP2006216686A

Description

この発明は、高周波用パッケージに高周波帯で用いられる高周波半導体素子や高周波回路等の高周波デバイスを搭載した高周波デバイス装置に関するものである。

従来、高周波デバイス装置には、誘電体基板の底面部に、接地パターンと信号パターンとを形成して、誘電体基板の底面部上に外部コプレーナ線路を構成し、スルーホールにより信号パターンを高周波用パッケージ内部の信号パターンと電気的に接続し、接地用スルーホールにより外部コプレーナ線路の接地パターンを高周波用パッケージ内部の接地パターンと電気的に接続して内部コプレーナ線路を構成した高周波用パッケージに高周波デバイスを搭載したものがあった（例えば、特許文献１参照）。また、各接地パターン間の経路が長いためにインダクタンス成分の増大による不整合や、外部コプレーナ線路の信号パターンと内部コプレーナ線路の接地導体パターンとの間、及び外部コプレーナ線路の信号パターンと高周波用パッケージ内部の高周波デバイスが装着された誘電体層の下面の導体層との間に存在する浮遊キャパシタンス成分による不整合を減じるために、各接地パターン間の経路の短経路化や導体の非形成部の設置などにより、不整合を抑制したものがあった（例えば、特許文献２参照）。

特許第２６０５５０２号公報（第１図）

特開２００４−２１４５８４号公報（第１図）

しかし、内部及び外部コプレーナ線路の接地パターンや信号パターンが近接しているために、各接地パターン間の経路の短経路化や導体の非形成部の設置などによる不整合の抑制には、限界があるという課題があった。また、コプレーナ線路のような同一面に信号パターンと接地パターンが存在する共平面型線路は、マイクロストリップ線路やトリプレート線路などの高周波線路よりも波長短縮効果が少なく、回路全体の小形化に限界があるという課題もあった。

この発明は、上記のような課題を解消するためになされたもので、信号パターンと接地パターンとの間などに生じる浮遊キャパシタンス成分が引き起こす不整合による高周波入力信号の損失が少なく、装置全体が従来よりも小型である高周波デバイス装置を提供することを目的とする。

請求項１の発明に係る高周波デバイス装置は、誘電体基板と、この誘電体基板の中央表面部及び裏面部に設けられた第１接地パターンと、前記誘電体基板の一端部に設けられた第１入力信号パターンと、前記誘電体基板の他端部に設けられた第１出力信号パターンと、前記誘電体基板の中央表面部に設けられた前記第１接地パターン上に形成され、前記誘電体基板と反対側に凹部を有する第１誘電体層と、前記凹部に装着された高周波デバイスと、前記第１誘電体層上の第１入力信号パターン側に設けられ、前記高周波デバイスと電気的に接続された第２入力信号パターンと、前記第１誘電体層上の第１出力信号パターン側に設けられ、前記高周波デバイスと電気的に接続された第２出力信号パターンと、前記高周波デバイスの両側における前記第１誘電体層にそれぞれスルーホールを形成し、これらのスルーホールを介して、前記第１及び第２入力信号パターン同士及び前記第１及び第２出力信号パターン同士をそれぞれ電気的に接続する接続手段と、前記第２入力信号パターン及び前記第２出力信号パターン並びに前記第１誘電体層上に設けられ、前記高周波デバイスの表面部を開口する第２誘電体層と、この第２誘電体層上に設けられ、前記第１及び第２入力信号パターン上、並びに前記第１及び第２出力信号パターン上に配置した第２接地パターンとを備えたことを特徴とするものである。

請求項２の発明に係る高周波デバイス装置は、前記第１誘電体層は２層から構成され、少なくとも前記スルーホールの周辺部を除き、その間に第３接地パターンを設けた請求項１に記載のものである。

請求項３の発明に係る高周波デバイス装置は、前記誘電体基板の裏面部に設けられた前記第１接地パターンと前記第３接地パターンとを、前記誘電体基板及び前記第１誘電体層に形成したスルーホールを介して電気的に接続した請求項２に記載のものである。

請求項４の発明に係る高周波デバイス装置は、前記誘電体基板の中央表面部に設けられた前記第１接地パターンと前記第２接地パターンとを、前記第２入出力信号パターンの両側であって、前記第１及び第２誘電体層に形成したスルーホールを介して電気的に接続した請求項１〜３のいずれかに記載のものである。

以上のように、この発明によれば、第１入力信号パターン，第２入力信号パターン，第１出力信号パターン，第２出力信号パターンの線路幅・線路長や誘電体基板，第１誘電体層，第２誘電体層の比誘電率を変更することにより整合を容易に取ることができ、装着する高周波デバイスとの整合も容易な高周波デバイス装置を得ることができる。また、第１入力信号パターン，第２入力信号パターン，第１出力信号パターン，第２出力信号パターン及び第１接地パターン，第２接地パターンからトリプレート線路が構成されるので、波長短縮効果によりコプレーナ線路に比べて線路幅・線路長が短くなり小型化した高周波デバイス装置を得ることができる。

実施の形態１．
以下、この発明の実施の形態１について図１〜７を用いて説明する。図１は、高周波デバイス装置の回路構成図（斜視図），図２は、高周波デバイス装置の回路構成図（横方向の断面図）であり、図１及び２において、１は高周波半導体素子や高周波回路等の高周デバイス、２は高周波デバイスを装着する孔部が形成された第１誘電体層、３は第１誘電体層２の下部に設けられた誘電体基板、４は誘電体基板３の表面部に設けられた第１信号パターン、５は誘電体基板３の裏面に設けられた第１接地パターン（裏面部）、６は第１誘電体層２に設けられ、第１信号パターン４と電気的に接続されたスルーホール（信号用）、７は第１誘電体層２の表面部に設けられ、スルーホール（信号用）６と電気的に接続された第２信号パターン、８は第２信号パターン７と高周波デバイス１とを電気的に接続するワイヤボンディング等の導電性接続手段、９は第１誘電体層２上及び前記第２信号パターン７上に設けられ、高周波デバイス１の表面部を開口する第２誘電体層、１０は第２誘電体層９上に設けられ、第１信号パターン４と第２信号パターン７上に配置した第２接地パターン、１１は第１誘電体層２及び第２誘電体層９に設けられ、第１接地パターン５と第２接地パターン１０とを電気的に接続するスルーホール（接地用）、１２は高周波回路１に制御信号を送る制御信号線路、１３は高周波デバイス装置の蓋部である。図中、同一符号は、同一又は相当部分を示しそれらについての詳細な説明は省略する。

図３は、高周波デバイス装置の回路構成図であり、図３において、図３（ａ）は図２と同一であり、図３（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、それぞれ図３（ａ）におけるＢ…Ｂ’，Ｃ…Ｃ’，Ｄ…Ｄ’，Ｅ…Ｅ’，Ｆ…Ｆ’の点線部分の断面を上方からみた高周波デバイス装置の回路構成図である。また、図４は高周波デバイス装置のトリプレート回路構成図（第１信号パターン及び第２信号パターン付近断面図）である。図４（ａ）は、高周波デバイス装置の回路構成図（縦方向の断面図）の一部で、図４（ｂ）,図４（ｃ）は、それぞれ図４（ａ）におけるＢ…Ｂ’，Ｃ…Ｃ’の点線から図４（ａ）の断面と直角方向の断面から見た高周波デバイス装置の回路構成図であり、図４において、４（ａ）は誘電体基板３の表面部に設けられた第１信号パターン、４（ｂ）は第１誘電体層２の裏面部に設けられた第１信号パターン、７（ａ）は第１誘電体層２の表面部に設けられた第２信号パターン、７（ｂ）は第２誘電体層９の裏面部に設けられた第２信号パターンはである。図中、同一符号は、同一又は相当部分を示しそれらについての詳細な説明は省略する。

図５は、高周波デバイス装置の反射特性図，図６は、高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（信号用のスルーホールの断面図），図７は、高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（接地用のスルーホールの断面図）であり、図５において、横軸は周波数、縦軸は反射係数のデシベル表示である。図６及び７において、１４は誘電体基板３の表面部に設けられた第１入出力信号パターン、１５は第１誘電体層２の表面部に設けられ、スルーホール（信号用）６と電気的に接続された第２入出力信号パターン、１６は誘電体基板の中央表面部に設けられた第１接地パターン（中央表面部）である。図中、同一符号は、同一又は相当部分を示しそれらについての詳細な説明は省略する。

次に動作について説明する。入力信号は、第１信号パターン４（ａ）と第１接地パターン５からなるマイクロストリップ線路から給電され、このマイクロストリップ線路は、第１信号パターン４、第１接地パターン５及び第２接地パターン１０とで構成されるトリプレート線路に接続される。マイクロストリップ線路−トリプレート線路間のインピーダンス整合の方法は、誘電体基板３の比誘電率と第１誘電体層２の比誘電率とが決定している場合、第１信号パターン４（ａ）と第１信号パターン４（ｂ）との線路（導体）幅を調整し、第１信号パターン４（ａ）と第１信号パターン４（ｂ）との線路（導体）幅が決定している場合、誘電体基板３の比誘電率と第１誘電体層２の比誘電率とを調整して行う。なお、導体の幅と誘電率との両方を調整してもよい。

そして、トリプレート線路は、第１誘電体層２に設けられたスルーホール（信号用）６に電気的に接続され、そのスルーホール（信号用）６は、第２信号パターン７に電気的に接続される。第２信号パターン７は、第１接地パターン５と第２接地パターン１０とからトリプレート線路を構成し、第２信号パターン７（ａ）と第１接地パターン５からなるマイクロストリップ線路に変換され、ワイヤボンディング等の導電性接続手段８により高周波デバイス１に電気的に接続される。ここで、トリプレート線路−マイクロストリップ線路間のインピーダンス整合の方法は、上記のマイクロストリップ線路−トリプレート線路間のインピーダンス整合の方法と同様である。高周波デバイス１は、入力信号と制御信号線路１２からの制御信号により、所定の出力信号を出力する。この出力信号は、入力信号の経路と反対側の信号パターンを経由して高周波デバイス装置から出力される。また、出力信号側のインピーダンス整合も入力信号側と同様に行われている。このような構造をとることにより、図５に示すように、広帯域に渡って−２５ｄＢ以下の反射特性が得られる。

図４（ｂ）に示すトリプレート線路は、第１誘電体層２と第２誘電体層９の間に設けられ、第２信号パターン７と絶縁された接地パターン（図示せず）と第１接地パターン（裏面部）とにより構成しても良い。同じく、図４（ｃ）に示すトリプレート線路でも、図６又は７に示す誘電体基板３と第１誘電体層２との間に設けられた第１接地パターン（中央表面部）１６と第２接地パターン１０とにより構成しても良い。また、上記のトリプレート線路にインダクタやキャパシタ等の受動素子（図示せず）を装荷することにより、フィルタ等の回路をトリプレート線路内に形成して、多機能化を図ってもよい。

実施の形態２．
この発明の実施の形態２について図８〜１１を用いて説明する。図８は、高周波デバイス装置の誘電体基板の回路構成図（信号用のスルーホールの断面図），図９は、高周波デバイス装置の誘電体基板の回路構成図（接地用のスルーホールの断面図），図１０は、高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（信号用のスルーホールの断面図），図１１は、高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（接地用のスルーホールの断面図）であり、図８〜１１において、１７は２層から構成された第１誘電体層２の間に設けられ、少なくともスルーホール（信号用）６の周辺部を除いたパターンの第３接地パターンである。図中、同一符号は、同一又は相当部分を示しそれらについての詳細な説明は省略する。図８〜１１に示すように実施の形態１の高周波デバイス装置（図１〜７）における第１誘電体層を２層で形成し、その２層の間にスルーホール（信号用）６と絶縁された第３接地パターンを設けた構造でも、実施の形態１と同等の効果を示す。

実施の形態３．
この発明の実施の形態３について図１２を用いて説明する。図１２は、高周波デバイス装置の誘電体基板の回路構成図（スルーホールの周辺図）である。図中、同一符号は、同一又は相当部分を示しそれらについての詳細な説明は省略する。実施の形態１及び２における高周波デバイス装置のスルーホール（接地用）１１を第１信号パターン４，第２信号パターン７又は第１入出力信号パターン１４，第２入出力信号パターンなどの信号パターンに沿って複数設けることにより、シールド構造が形成されて信号パターンからの不要な放射を抑えることができ、損失を小さくすることが可能である。また、他の線路との結合も抑えることができる。さらに、スルーホール（信号用）６の周辺にスルーホール（接地用）１１を集中的に設けることにより、擬似的な同軸構造（図示せず）とすることで、スルーホール（信号用）６からの不要な放射を抑えることができ、損失を小さくすることも可能である。

この発明の実施の形態１による高周波デバイス装置の回路構成図（斜視図）である。この発明の実施の形態１による高周波デバイス装置の回路構成図（横方向の断面図）である。この発明の実施の形態１による断面を上方からみた高周波デバイス装置の回路構成図である。この発明の実施の形態１による高周波デバイス装置のトリプレート回路構成図（第１信号パターン及び第２信号パターン付近断面図）である。この発明の実施の形態１による高周波デバイス装置の反射特性図である。この発明の実施の形態１による高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（信号用のスルーホールの断面図）である。この発明の実施の形態１による高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（接地用のスルーホールの断面図）である。この発明の実施の形態２による高周波デバイス装置の誘電体基板の回路構成図（信号用のスルーホールの断面図）である。この発明の実施の形態２による高周波デバイス装置の誘電体基板の回路構成図（接地用のスルーホールの断面図）である。この発明の実施の形態２による高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（信号用のスルーホールの断面図）である。この発明の実施の形態２による高周波デバイス装置の誘電体基板の中央表面部に接地導体が設けられた回路構成図（接地用のスルーホールの断面図）である。この発明の実施の形態３による高周波デバイス装置の誘電体基板の回路構成図（スルーホールの周辺図）である。

符号の説明

１…高周デバイス、２…第１誘電体層、３…誘電体基板、４…第１信号パターン
５…第１接地パターン（裏面部）、６…スルーホール（信号用）、７…第２信号パターン
８…導電性接続手段、９…第２誘電体層、１０…第２接地パターン
１１…スルーホール（接地用）、１２…制御信号線路、１３…蓋部
１４…第１入出力信号パターン、１５…第２入出力信号パターン
１６…第１接地パターン（中央表面部）、１７…第３接地パターン

Claims

誘電体基板と、この誘電体基板の中央表面部及び裏面部に設けられた第１接地パターンと、前記誘電体基板の一端部に設けられた第１入力信号パターンと、前記誘電体基板の他端部に設けられた第１出力信号パターンと、前記誘電体基板の中央表面部に設けられた前記第１接地パターン上に形成され、前記誘電体基板と反対側に凹部を有する第１誘電体層と、前記凹部に装着された高周波デバイスと、前記第１誘電体層上の第１入力信号パターン側に設けられ、前記高周波デバイスと電気的に接続された第２入力信号パターンと、前記第１誘電体層上の第１出力信号パターン側に設けられ、前記高周波デバイスと電気的に接続された第２出力信号パターンと、前記高周波デバイスの両側における前記第１誘電体層にそれぞれスルーホールを形成し、これらのスルーホールを介して、前記第１及び第２入力信号パターン同士及び前記第１及び第２出力信号パターン同士をそれぞれ電気的に接続する接続手段と、前記第２入力信号パターン及び前記第２出力信号パターン並びに前記第１誘電体層上に設けられ、前記高周波デバイスの表面部を開口する第２誘電体層と、この第２誘電体層上に設けられ、前記第１及び第２入力信号パターン上、並びに前記第１及び第２出力信号パターン上に配置した第２接地パターンとを備えた高周波デバイス装置。
前記第１誘電体層は２層から構成され、少なくとも前記スルーホールの周辺部を除き、その間に第３接地パターンを設けた請求項１に記載の高周波デバイス装置。
前記誘電体基板の裏面部に設けられた前記第１接地パターンと前記第３接地パターンとを、前記誘電体基板及び前記第１誘電体層に形成したスルーホールを介して電気的に接続した請求項２に記載の高周波デバイス装置。
前記誘電体基板の中央表面部に設けられた前記第１接地パターンと前記第２接地パターンとを、前記第２入出力信号パターンの両側であって、前記第１及び第２誘電体層に形成したスルーホールを介して電気的に接続した請求項１〜３のいずれかに記載の高周波デバイス装置。