JP4324886B2 - フレーム同期装置および方法、並びに、復調装置 - Google Patents

Description

本発明は、フレーム同期装置および方法、並びに、復調装置に関し、特に、複数の種類のフレーム長を取る可能性のある信号に対して処理を行うフレーム同期装置および方法、並びに、復調装置に関する。

伝送する信号が複数の種類のフレーム長を取る可能性のある伝送方式の１つに、デジタル衛星放送の規格の１つであるDVB-S.2規格がある。図１は、DVB-S.2規格における伝送信号のフレームの構成を示している。

各フレームの先頭には９０シンボルのヘッダが配置され、ヘッダの後ろに、１つあたり９０シンボルの複数のスロットからなる主信号が配置される。また、設定に応じて、１６スロットごとに同期用のパイロット信号が主信号に挿入される場合がある。

図２は、DVB-S.2規格における伝送信号のヘッダの構成を示している。ヘッダは、２６シンボルのSOF（Start Of Frame）および６４シンボルのPLSC（Physical Layer Signaling Code）から構成される。

SOFは、フレームの先頭を表す２６ビットの固定値（以下、固定系列とも称する）により構成される。

PLSCは、信号の伝送に関わる伝送パラメータを示す７ビットの情報を、（64，7）Reed-Muller符号（RM符号）に符号化した６４ビットの符号語により構成される。７ビットの伝送パラメータは、５ビットのMODCOD情報および２ビットのTYPE情報からなる。

MODCOD情報は、フレームの変調方式および誤り訂正符号の符号化率を示す。

TYPE情報のMSB（Most Significant Bit）（以下、フレーム長パラメータとも称する）は、フレーム長（単位はビット）を示し、０（normal）または１（short）が設定される。ただし、説明を簡単にするために、以下の説明では、フレーム長パラメータは、仮に０以外の値を取らないものとして説明する。また、TYPE情報のLSB（Least Significant Bit）（以下、パイロット信号パラメータとも称する）は、パイロット信号の挿入の有無を示し、０（パイロット信号の挿入なし）または１（パイロット信号の挿入あり）が設定される。

ヘッダの変調方式には、π/2シフトBPSK（Binary Phase Shift Keying）が採用される。図３は、ヘッダの各シンボルの複素平面上でのマッピングパターンを示している。図３の左側は、ヘッダの奇数番目のシンボルのマッピングパターンを示しており、右側は、ヘッダの偶数番目のシンボルのマッピングパターンを示している。すなわち、複素平面上において、奇数番目のシンボルは、値が０の場合、偏角がπ／４の点にマッピングされ、値が１の場合、偏角が５π／４の点にマッピングされ、偶数番目のシンボルは、値が０の場合、偏角が３π／４の点にマッピングされ、値が１の場合、偏角が７π／４の点にマッピングされる。従って、隣接するシンボル間の位相差は、±π/２の範囲内に限定される。

また、主信号の変調方式には、QPSK（Quaternary Phase Shift Keying）または8PSK（8-ary Phase Shift Keying）のいずれかが採用される。

さらに、パイロット信号は、QPSKの無変調シンボルとされる。すなわち、パイロット信号の各シンボルは、複素平面上において、偏角がπ／４の（1/√2，1/√2）の点にマッピングされる。

図４は、DVB-S.2規格における伝送信号のフレーム長の種類を示している。上述したように、TYPE情報のフレーム長パラメータが０に固定されている場合、フレーム長は、主信号の変調方式（MOD）およびパイロット信号の挿入の有無の違いにより、４種類の値をとる。すなわち、フレーム長Ｌは、主信号がQPSKにより変調され、パイロット信号が挿入されている場合、Ｌ＝33282シンボルとなり、主信号がQPSKにより変調され、パイロット信号が挿入されていない場合、Ｌ＝32490シンボルとなり、主信号が8PSKにより変調され、パイロット信号が挿入されている場合、Ｌ＝22194シンボルとなり、主信号が8PSKにより変調され、パイロット信号が挿入されていない場合、Ｌ＝21690シンボルとなる。

ここで、従来のDVB-S.2規格に準拠した信号を復調する復調回路におけるフレーム同期の処理について説明する。なお、ここで、フレーム同期とは、ノイズや搬送波周波数のオフセットなどの外乱の影響下で、複素シンボル列を含む信号（以下、入力信号とも称する）を受信して、各フレームの先頭を検出し、フレームに同期した同期信号を出力する一連の処理のことをいう。なお、ヘッダ内のPLSCのRM符号を復号し、MODCOD情報およびTYPE情報を得る処理がフレーム同期に含まれる場合もある。

図５は、特許文献１に記載されている、従来のDVB-S.2規格に準拠した信号を復調する復調回路におけるフレーム同期回路の構成の例を示している。図５のフレーム同期回路１１は、差動相関検出器２１およびピーク検索検出器２２を含むように構成される。

差動相関検出器２１は、差動演算処理部３１、PLSC相関演算処理部３２、SOF相関演算処理部３３、加算器３４−１，３４−２、絶対値演算器３５−１，３５−２、および、選択器３６により構成される。

差動演算処理部３１は、複素共役演算器４１、遅延器４２、および、乗算器４３により構成され、入力信号の差動検波を行い、差動検波により得られた差動値をPLSC相関演算処理部３２に供給する。

PLSC相関演算処理部３２は、遅延器５１−１乃至５１−６４、乗算器５２−１乃至５２−３２、および、加算器５３により構成され、入力信号の差動値のシンボル列（以下、受信差動系列とも称する）と、PLSCの正しい差動値のシンボル列（以下、PLSC差動系列とも称する）との各シンボル間の相関を示す相関値を１シンボル置きに算出し、算出した相関値を加算し、加算した値（以下、PLSC相関値と称する）を加算器３４−１および３４−２に供給する。

ところで、上述したように、PLSCは（64，7）RM符号に符号化されている。RM符号の符号語は、先頭から２ビットずつのペアに区切った場合、全てのペアにおいて、各ペアの要素の値が一致するか、または、ビット反転するかのいずれかになるという性質を有する。また、各ペアの要素の値が一致するか、または、ビット反転するかは、符号化前のデータの特定の１ビットの値に依存する。

PLSCの場合、PLSCに符号化されている７ビットの伝送パラメータのうち、TYPE情報のLSBのパイロット信号パラメータの値が０である場合、各ペアの要素の値が一致し、各ペアの値は００または１１のいずれかとなり、パイロット信号パラメータの値が１である場合、各ペアの要素の値がビット反転し、各ペアの値は０１または１０のいずれかとなる。従って、PLSC差動系列の先頭から１シンボル置きの差動値は、パイロット信号パラメータの値が０である場合、全て−j（＝e^-jπ/2）となり、パイロット信号パラメータの値が１である場合、全てj（＝e^jπ/2）となり、互いに反転した値となる。

PLSC相関演算処理部３２は、パイロット信号パラメータの値が１である場合、すなわち、入力信号にパイロット信号が挿入されている場合のPLSC差動系列と、受信差動系列との相関を示すPLSC相関値を算出する。従って、PLSC相関値は、理想的には、差動相関検出器２１に入力信号のヘッダの部分が入力され、入力信号のPLSCの部分に対応する受信差動系列がPLSC相関演算処理部３２に入力された場合、入力信号に挿入されているパイロット信号パラメータの値が１であるとき、正の最大値となり、パイロット信号パラメータの値が０であるとき、負の最小値となる。

SOF相関演算処理部３３は、遅延器６１−１乃至６１−２５、乗算器６２−１乃至６２−２５、および、加算器６３を含むように構成され、受信差動系列と、SOFの正しい差動値のシンボル列（以下、SOF差動系列とも称する）との各シンボル間の相関を示す相関値を算出し、算出した相関値を加算し、加算した値（以下、SOF相関値と称する）を加算器３４−１および３４−２に供給する。

従って、SOF相関値は、理想的には、差動相関検出器２１に入力信号のヘッダの部分が入力され、入力信号のSOFの部分に対応する受信差動系列がSOF相関演算処理部３３に入力された場合、正の最大値となる。

加算器３４−１は、PLSC相関値とSOF相関値を加算し、絶対値演算器３５−１に供給する。

加算器３４−２は、PLSC相関値と、SOF相関値の符号を反転した値を加算し、絶対値演算器３５−２に供給する。

絶対値演算器３５−１は、加算器３４−１からの加算値の絶対値を算出し、選択器３６に供給する。

絶対値演算器３５−２は、加算器３４−２からの加算値の絶対値を算出し、選択器３６に供給する。

選択器３６は、絶対値演算器３５−１からの絶対値、および、絶対値演算器３５−２からの絶対値のうち大きい方を選択して、ピーク検索検出器２２に供給する。

従って、理想的には、入力信号に挿入されているパイロット信号パラメータの値が１である場合、差動相関検出器２１に入力信号のヘッダの部分が入力されたとき、絶対値演算器３５−１により算出される絶対値が最大となり、選択器３６から出力される値が最大となり、入力信号に挿入されているパイロット信号パラメータの値が０である場合、差動相関検出器２１に入力信号のヘッダの部分が入力されたとき、絶対値演算器３５−２により算出される絶対値が最大となり、選択器３６から出力される値が最大となる。

ここで、図６のフローチャートを参照して、ピーク検索検出器２２によるピーク検索処理について説明する。

ステップＳ１において、ピーク検索検出器２２は、変調方式が既知か否かを判定する。変調方式が既知であると判定された場合、処理はステップＳ２に進む。

ステップＳ２において、ピーク検索検出器２２は、検索ウインドウのサイズＬを既知の変調方式に対応したフレーム長に設定する。その後、処理はステップＳ４に進む。

一方、ステップＳ１において、変調方式が既知でないと判定された場合、処理はステップＳ３に進む。

ステップＳ３において、ピーク検索検出器２２は、検索ウインドウのサイズLを最大サイズに設定する。

ステップＳ４において、ピーク検索検出器２２は、検索ウインドウ内で選択器３６から出力される相関値がピークとなる位置を発見する。

ステップＳ５において、ピーク検索検出器２２は、発見したピーク位置を候補として指定する。

ステップＳ６において、ピーク検索検出器２２は、MODCODE情報（MODCOD，TYPE情報）をデコードする。

ステップＳ７において、ピーク検索検出器２２は、変調方式とエンコーディング方式に基づいて、次のユニークワードの位置を導出する。

ステップＳ８において、ピーク検索検出器２２は、ステップＳ７において導出した位置が実際にユニークワードとMODCODE情報であるかを検証する。

ステップＳ９において、ピーク検索検出器２２は、導出されたユニークワードの位置が所定の回数連続してユニークワードとMODCODE情報として検証できた場合、フレーム同期が獲得されたことを宣言する。

特開２００５−６３３８号公報

しかしながら、特許文献１に記載の発明では、ステップＳ６において、RM符号の復号し、MODCODE，TYPE情報をデコードすることができないと、その後の処理を行えず、フレーム同期の確立が困難になる。例えば、PLSCの６４シンボルの区間でπ／２以上位相回転するような周波数オフセットが存在する場合、より具体的には、シンボルレートが30Mspsの場合に、約117kMHzの周波数オフセットが存在するとき、RM復号に失敗し、フレーム同期の確立が困難になる。

本発明は、このような状況に鑑みてなされたものであり、複数のフレーム長を取る可能性がある入力信号に対して、より確実にフレーム同期を確立できるようにするものである。

本発明の第１の側面のフレーム同期装置は、所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段とを備え、前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する。

前記フレーム同期手段には、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータをさらに出力させることができる。

前記同期信号に基づいて、前記入力信号に挿入されている前記伝送パラメータを抽出する抽出手段と、前記フレーム同期手段から出力された前記伝送パラメータと前記抽出手段により抽出された前記伝送パラメータの値を比較することにより、抽出された前記伝送パラメータの信頼度を判定する判定手段とをさらに設けることができる。

前記フレーム同期手段から出力された前記伝送パラメータの一部を用いて、符号化されて前記入力信号に挿入されている前記伝送パラメータの復号を簡略化して行う復号手段をさらに設けることができる。

前記相関検出手段には、前記入力信号のフレーム長を確定する伝送パラメータの値により前記既知系列が複数の値を取る場合、前記複数の値の既知系列に対応した相関値をそれぞれ算出させ、前記フレーム同期手段には、対応するフレーム長に応じた前記既知系列の値に対応する相関値のピークの間隔と、対応するフレーム長とを比較させることができる。

複数の前記フレーム同期手段から前記同期信号が出力された場合、対応するフレーム長が最も短い前記フレーム同期手段から出力された前記同期信号を選択して出力する選択手段をさらに設けることができる。

本発明の第１の側面のフレーム同期方法は、所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置のフレーム同期方法において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段が、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力するステップを含む。

本発明の第２の側面の復調装置は、所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号を復調する復調装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段とを含み、前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する。

前記フレーム同期手段には、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータをさらに出力させ、フレームに挿入されている前記既知系列の量を規定するパラメータが前記伝送パラメータに含まれる場合、前記フレーム同期手段から出力される前記伝送パラメータにより求められる前記既知系列の量によって前記入力信号に対する処理を適応的に切り替える信号処理手段をさらに設けることができる。

本発明の第１の側面においては、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値が算出され、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段により、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号が出力される。

本発明の第２の側面においては、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値が算出され、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段により、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号が出力される。

本発明の第１の側面または第２の側面によれば、複数のフレーム長の入力信号に対して同期を確立することができる。特に、本発明の第１の側面または第２の側面によれば、複数のフレーム長を取る可能性がある入力信号に対して、より確実にフレーム同期を確立することができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の第１の側面のフレーム同期装置（例えば、図７のフレーム同期回路１１４）は、第１に、所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段（例えば、図８、図１３、図１５、または、図１７の差動相関検出器１５１）と、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段（例えば、図８のフレーム周期確認カウンタ１５２−１乃至１５２−４、または、図１３、図１５、もしくは、図１７のフレーム周期確認カウンタ３０１−１乃至３０１−４）とを備え、前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号（例えば、フレームスタートフラグ）を出力する。

本発明の第１の側面のフレーム同期装置においては、第２に、前記フレーム同期手段は、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータ（例えば、MOD情報およびTYPE情報）をさらに出力するようにすることができる。

本発明の第１の側面のフレーム同期装置は、第３に、前記同期信号に基づいて、前記入力信号に挿入されている前記伝送パラメータを抽出する抽出手段（例えば、図１５のRM符号復号処理部３２１、または、図１７のRM符号復号処理部３４１）と、前記フレーム同期手段から出力された前記伝送パラメータと前記抽出手段により抽出された前記伝送パラメータの値を比較することにより、抽出された前記伝送パラメータの信頼度を判定する判定手段（例えば、図１５または図１７のPLSCロック判定部３２２）とをさらに備えることができる。

本発明の第１の側面のフレーム同期装置は、第４に、前記フレーム同期手段から出力された前記伝送パラメータの一部を用いて、符号化されて前記入力信号に挿入されている前記伝送パラメータの復号を簡略化して行う復号手段（例えば、図１７のRM符号復号処理部３４１）をさらに備えることができる。

本発明の第１の側面のフレーム同期装置は、第５に、複数の前記フレーム同期手段から前記同期信号が出力された場合、対応するフレーム長が最も短い前記フレーム同期手段から出力された前記同期信号を選択して出力する選択手段（例えば、図８の選択器１５３、または、図１３、図１５、もしくは、図１７の選択器３０２）をさらに備えることができる。

所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置（例えば、図７のフレーム同期回路１１４）のフレーム同期方法において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し（例えば、図１０のステップＳ１０１乃至Ｓ１０３）、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段が、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する（例えば、図１１のステップＳ１２１乃至Ｓ１２７）ステップを含む。

本発明の第２の側面の復調装置（例えば、図７の復調装置１０１）は、第１に、所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号を復調する復調装置において、前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段（例えば、図８、図１３、図１５、または、図１７の差動相関検出器１５１）と、前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段（例えば、図８のフレーム周期確認カウンタ１５２−１乃至１５２−４、または、図１３、図１５、もしくは、図１７のフレーム周期確認カウンタ３０１−１乃至３０１−４）とを備え、前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号（例えば、フレームスタートフラグ）を出力する。

本発明の第２の側面の復調装置は、第２に、前記フレーム同期手段は、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータをさらに出力し、フレームに挿入されている前記既知系列の量を規定するパラメータが前記伝送パラメータに含まれる場合、前記フレーム同期手段から出力される前記伝送パラメータにより求められる前記既知系列の量によって前記入力信号に対する処理を適応的に切り替える信号処理手段（例えば、CSI算出回路）をさらに備えることができる。

以下、図面を参照して本発明を適用した実施の形態について説明する。

図７は、本発明を適用した復調装置の一実施の形態を示すブロック図である。図７の復調装置１０１は、例えば、DVB-S.2規格に準拠した放送信号（以下、入力信号とも称する）を受信し、復調する装置である。

復調装置１０１は、チューナ１１１、A/D変換回路１１２、位相同期回路１１３、フレーム同期回路１１４、および、誤り訂正復号回路１１５を含むように構成される。

チューナ１１１は、DVB-S.2規格に準拠した入力信号を受信し、受信した入力信号をA/D変換回路１１２に供給する。

A/D変換回路１１２は、入力信号をアナログの信号からデジタルの信号にA/D変換し、位相同期回路１１３に供給する。

位相同期回路１１３は、入力信号の各シンボルの位相誤差を補正し、フレーム同期回路１１４に供給する。

フレーム同期回路１１４は、入力信号に対してフレーム単位の同期制御を行い、フレーム同期の状態等を示す情報を、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。また、フレーム同期回路１１４は、位相同期回路１１３から供給された入力信号を、そのまま誤り訂正復号回路１１５に供給する。

誤り訂正復号回路１１５は、入力信号に対して、LDPC符号の復号、および、BCH符号の復号等の誤り訂正処理（FEC（Forward Error Correction））等を施し、その結果得られるTS（トランスポートストリーム）パケットを後段の装置に出力する。

図８は、図７のフレーム同期回路１１４の第１の実施の形態を示すブロック図である。フレーム同期回路１１４は、差動相関検出器１５１、フレーム周期確認カウンタ１５２−１乃至１５２−４、および、選択器１５３を含むように構成される。

差動相関検出器１５１は、図９を参照して後述するように、入力信号の各シンボルについて、そのシンボルと１つ前のシンボルとの差動値を算出し、入力信号の差動系列（受信差動系列）と、PLSC差動系列およびSOF差動系列との相関を示す差動相関値を算出する。なお、差動相関検出器１５１は、入力信号にパイロット信号が挿入されていない場合に対応する差動相関値（以下、パイロットなし差動相関値とも称する）、および、入力信号にパイロット信号が挿入されている場合に対応する差動相関値（以下、パイロットあり差動相関値とも称する）の２種類の差動相関値を算出し、パイロットなし差動相関値をフレーム周期確認カウンタ１５２−１および１５２−３に供給し、パイロットあり差動相関値をフレーム周期確認カウンタ１５２−２および１５２−４に供給する。

フレーム周期確認カウンタ１５２−１は、図１１を参照して後述するように、パイロット信号なしに対応する差動相関値に基づいて、入力信号の各フレームのフレーム長がＬ＝21690シンボルである場合、すなわち、入力信号の主信号が8PSKにより変調され、かつ、パイロット信号が挿入されていない場合に対応したフレーム同期制御を行う。フレーム周期確認カウンタ１５２−１は、フレーム同期の確立の有無を示す信号であるフレーム同期フラグ、および、フレームの先頭タイミングを示し、フレームに同期した同期信号であるフレームスタートフラグを選択器１５３に供給する。

フレーム周期確認カウンタ１５２−２は、図１１を参照して後述するように、パイロット信号ありに対応する差動相関値に基づいて、入力信号の各フレームのフレーム長がＬ＝22194シンボルである場合、すなわち、入力信号の主信号が8PSKにより変調され、かつ、パイロット信号が挿入されている場合に対応したフレーム同期制御を行う。フレーム周期確認カウンタ１５２−２は、フレーム同期の確立の有無を示すフレーム同期フラグ、および、フレームの先頭タイミングを示すフレームスタートフラグを選択器１５３に供給する。

フレーム周期確認カウンタ１５２−３は、図１１を参照して後述するように、パイロット信号なしに対応する差動相関値に基づいて、入力信号の各フレームのフレーム長がＬ＝32490シンボルである場合、すなわち、入力信号の主信号がQPSKにより変調され、かつ、パイロット信号が挿入されていない場合に対応したフレーム同期制御を行う。フレーム周期確認カウンタ１５２−３は、フレーム同期の確立の有無を示すフレーム同期フラグ、および、フレームの先頭タイミングを示すフレームスタートフラグを選択器１５３に供給する。

フレーム周期確認カウンタ１５２−４は、図１１を参照して後述するように、パイロット信号ありに対応する差動相関値に基づいて、入力信号の各フレームのフレーム長がＬ＝33282シンボルである場合、すなわち、入力信号の主信号がQPSKにより変調され、かつ、パイロット信号が挿入されている場合に対応したフレーム同期制御を行う。フレーム周期確認カウンタ１５２−４は、フレーム同期の確立の有無を示すフレーム同期フラグ、および、フレームの先頭タイミングを示すフレームスタートフラグを選択器１５３に供給する。

なお、以下、フレーム周期確認カウンタ１５２−１乃至１５２−４を個々に区別する必要がない場合、単にフレーム周期確認カウンタ１５２と称する。

また、以下、各フレーム周期確認カウンタから出力されるフレーム同期フラグの値は、フレーム同期が確立したことを示す１、または、フレーム同期が確立していないことを示す０のいずれかに設定され、フレームスタートフラグの値は、フレームの開始タイミングを示す１、または、それ以外のタイミングを示す０のいずれかに設定されるものとする。

選択器１５３は、図１２を参照して後述するように、所定の優先順位に基づいて、フレーム周期確認カウンタ１５２−１乃至１５２−４から入力される４組のフレーム同期フラグおよびフレームスタートフラグの中から１組を選択して、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

図９は、差動相関検出器１５１の構成の例を示すブロック図である。差動相関検出器１５１は、差動演算処理部２３１、PLSC相関演算処理部２３２、SOF相関演算処理部２３３、および、加算器２３４−１，２３４−２により構成される。なお、図中、図５と対応する部分については、同じ符号を付してある。

差動演算処理部２３１は、入力信号の差動検波を行い、差動検波により得られた差動値をPLSC相関演算処理部２３２に供給する。差動演算処理部２３１は、複素共役演算器２４１、遅延器２４２、および、乗算器２４３により構成される。

複素共役演算器２４１は、入力信号の各シンボルの複素共役を算出し、乗算器２４３に供給する。

遅延器２４２は、入力信号の各シンボルを１シンボルずつ遅延させて乗算器２４３に供給する。

乗算器２４３は、複素共役演算器２４１からのシンボルの複素共役と、遅延器２４２からの１つ前のシンボルとの乗算を行うことにより、入力信号の隣接するシンボル間の差動値を算出する。乗算器４３は、算出した差動値をPLSC相関演算処理部２３２の遅延器２５１−１に供給する。

PLSC相関演算処理部２３２は、遅延器２５１−１乃至２５１−６４、乗算器２５２−１乃至２５２−３２、および、加算器２５３により構成される。なお、以下、遅延器２５１−１乃至２５１−６４、および、乗算器２５２−１乃至２５２−３２を、それぞれ特に区別する必要がない場合、単に遅延器２５１、および、乗算器２５２と称する。

遅延器２５１−１は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２５１−２および乗算器２５２−１に供給する。

遅延器２５１−２は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２５１−３に供給する。

遅延器２５１−３は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２５１−４および乗算器２５２−２に供給する。

以下、同様に、PLSC相関演算処理部２３２の先頭から奇数番目の遅延器２５１は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２５１および乗算器２５２に供給する。また、遅延器２５１−６４を除くPLSC相関演算処理部２３２の先頭から偶数番目の遅延器２５１は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２５１に供給する。さらに、遅延器２５１−６４は、入力された差動値を１シンボルずつ遅延させて、SOF相関演算処理部２３３の遅延器２６１−１に供給する。

乗算器２５２−１乃至２５２−３２は、入力信号の差動系列、すなわち、受信差動系列と、PLSC差動系列との各シンボル間の相関を示す相関値を１シンボル置きに算出する。より具体的には、乗算器２５２−３２は、遅延器２５１−６３から入力される受信差動系列の差動値に、PLSC差動系列の１シンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとPLSC差動系列の１シンボル目との相関を示す相関値を算出する。乗算器２５２−３１は、遅延器２５１−６１から入力される受信差動系列の差動値に、PLSC差動系列の３シンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとPLSC差動系列の３シンボル目との相関を示す相関値を算出する。以下、同様にして、乗算器２５２−ｎは、遅延器２５１−（２ｎ−１）から入力される受信差動系列の差動値に、PLSC差動系列の６５−２ｎシンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとPLSC差動系列の６５−２ｎシンボル目との相関を示す相関値を算出する。乗算器２５２−１乃至２５２−３２は、算出した相関値を加算器５３に供給する。

加算器２５３は、乗算器２５２−１乃至２５２−３２により算出された相関値を加算し、加算した値、すなわち、PLSC相関値を加算器２３４−１および加算器２３４−２に供給する。

なお、PLSC相関演算処理部２３２は、TYPE情報のパイロット信号パラメータの値が１である場合、すなわち、入力信号にパイロット信号が挿入されている場合のPLSC差動系列と、受信差動系列との相関を示すPLSC相関値を算出する。上述したように、PLSC差動系列の先頭から１シンボル置きの差動値は、パイロット信号パラメータの値が０である場合、全て−j（＝e^-jπ/2）となり、パイロット信号パラメータの値が１である場合、全てj（＝e^jπ/2）となり、互いに反転した値となる。従って、PLSC相関値は、理想的には、差動相関検出器１５１に入力信号のヘッダの部分が入力され、入力信号のPLSCの部分に対応する受信差動系列がPLSC相関演算処理部２３２に入力された場合、入力信号に挿入されているパイロット信号パラメータの値が１であるとき、正の最大値となり、パイロット信号パラメータの値が０であるとき、負の最小値となる。

SOF相関演算処理部２３３は、遅延器２６１−１乃至２６１−２５、乗算器２６２−１乃至２６２−２５、および、加算器２６３を含むように構成される。なお、以下、遅延器２６１−１乃至２６１−２５、および、乗算器２６２−１乃至２６２−２５を、それぞれ特に区別する必要がない場合、単に遅延器２６１、および、乗算器２６２と称する。

遅延器２６１−１は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２６１−２および乗算器２６２−１に供給する。

以下、同様に、遅延器２６１−２５を除く遅延器２６１は、入力された差動値を１シンボルずつ遅延させて後段の遅延器２６１および乗算器２６２に供給する。また、遅延器２６１−２５は、入力された差動値を１シンボルずつ遅延させて、乗算器２６２−２５に供給する。

乗算器２６２−１乃至２６２−２５は、入力信号の差動系列、すなわち、受信差動系列と、SOF差動系列との各シンボル間の相関を示す相関値を算出する。より具体的には、乗算器２６２−２５は、遅延器２６１−２５から入力される受信差動系列の差動値に、SOF差動系列の１シンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとSOF差動系列の１シンボル目との相関を示す相関値を算出する。乗算器２６２−２４は、遅延器２６１−２４から入力される受信差動系列の差動値に、SOF差動系列の２シンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとSOF差動系列の２シンボル目との相関を示す相関値を算出する。以下、同様にして、乗算器２６２−ｍは、遅延器２６１−ｍから入力される受信差動系列の差動値に、SOF差動系列の２６−ｍシンボル目の差動値に対応する所定の値を掛けることにより、受信差動系列の各シンボルとSOF差動系列の２６−ｍシンボル目との相関を示す相関値を算出する。乗算器２６２−１乃至２６２−２５は、算出した相関値を加算器２６３に供給する。

加算器２６３は、乗算器２６２−１乃至２６２−２５により算出された相関値を加算し、加算した値、すなわち、SOF相関値を加算器２３４−１および加算器２３４−２に供給する。

従って、SOF相関値は、理想的には、差動相関検出器１５１に入力信号のヘッダの部分が入力され、入力信号のSOFの部分に対応する受信差動系列がSOF相関演算処理部２３３に入力された場合、正の最大値となる。

加算器２３４−１は、PLSC相関値とSOF相関値とを加算し、加算値をパイロットあり差動相関値としてフレーム周期確認カウンタ１５２−２および１５２−４に供給する。従って、パイロットあり差動相関値は、パイロット信号パラメータの値が１である場合、すなわち、入力信号にパイロット信号が挿入されている場合のPLSC差動系列およびSOF差動系列からなる既知の値のシンボル列である既知系列と、入力信号を差動検波することにより得られた受信差動系列との相関を示し、理想的には、差動相関検出器１５１に入力信号のヘッダの部分が入力され、かつ、パイロット信号パラメータの値が１である場合、正の最大値となる。

加算器２３４−２は、PLSC相関値の符号を反転した値とSOF相関値とを加算し、加算値をパイロットなし差動相関値としてフレーム周期確認カウンタ１５２−１および１５２−３に供給する。従って、パイロットなし差動相関値は、パイロット信号パラメータの値が０である場合、すなわち、入力信号にパイロット信号が挿入されていない場合のPLSC差動系列およびSOF差動系列からなる既知系列と、入力信号を差動検波することにより得られた受信差動系列との相関を示し、理想的には、差動相関検出器１５１に入力信号のヘッダの部分が入力され、かつ、パイロット信号パラメータの値が０である場合、正の最大値となる。

次に、図１０乃至図１２を参照して、フレーム同期回路１１４の処理について説明する。

まず、図１０のフローチャートを参照して、フレーム同期回路１１４の差動相関検出器１５１により実行される差動相関検出処理について説明する。

ステップＳ１０１において、差動演算処理部２３１は、差動演算を行う。すなわち、差動演算処理部２３１は、図９を参照して上述したように、位相同期回路１１３から入力された入力信号の各シンボルの差動値を算出し、算出した差動値をPLSC相関演算処理部２３２の遅延器２５１−１に供給する。

ステップＳ１０２において、PLSC相関演算処理部２３２およびSOF相関演算処理部２３３は、相関値を算出する。すなわち、図９を参照して上述したように、PLSC相関演算処理部２３２は、PLSC相関値を算出し、加算器２３４−１および２３４−２に供給し、SOF相関演算処理部２３３は、SOF相関値を算出し、加算器２３４−１および２３４−２に供給する。

ステップＳ１０３において、加算器２３４−１，２３４−２は、差動相関値を算出する。すなわち、図９を参照して上述したように、加算器２３４−１は、PLSC相関値とSOF相関値とを加算し、加算値をパイロットあり差動相関値としてフレーム周期確認カウンタ１５２−２および１５２−４に供給し、加算器２３４−２は、PLSC相関値の符号を反転した値とSOF相関値とを加算し、加算値をパイロットなし差動相関値としてフレーム周期確認カウンタ１５２−１および１５２−３に供給する。

その後、処理はステップＳ１０１に戻り、ステップＳ１０１乃至Ｓ１０３の処理が繰り返し実行される。

次に、図１１のフローチャートを参照して、図１０の差動相関検出器１５１の差動相関検出処理に対応して、フレーム周期確認カウンタ１５２−１乃至１５２−４により実行されるフレーム同期確立処理について説明する。なお、図１１のフローチャートは、１つのフレーム周期確認カウンタにより実行される処理を示しており、フレーム周期確認カウンタ１５２−１乃至１５２−４は、それぞれ、図１１の処理を並行して実行する。また、この処理は、例えば、差動相関検出器１５１から差動相関値の供給が開始されたとき開始される。

ステップＳ１２１において、フレーム周期確認カウンタ１５２は、差動相関検出器１５１から入力された差動相関値を保持する。

ステップＳ１２２において、フレーム周期確認カウンタ１５２は、前回差動相関値を保持してからＬシンボル目の差動相関値が入力されたかを判定する。前回差動相関値を保持してからＬシンボル目の差動相関値が入力されていないと判定された場合、処理はステップＳ１２３に進む。

ステップＳ１２３において、フレーム周期確認カウンタ１５２は、保持している値より大きい差動相関値が入力されたかを判定する。保持している値より大きい差動相関値が入力されていないと判定された場合、処理はステップＳ１２２に戻り、ステップＳ１２２において、前回差動相関値を保持してからＬシンボル目の差動相関値が入力されたと判定されるか、ステップＳ１２３において、保持している値より大きい差動相関値が入力されたと判定されるまで、ステップＳ１２２およびＳ１２３の処理が繰り返し実行される。

一方、ステップＳ１２３において、保持している値より大きい差動相関値が入力されたと判定された場合、すなわち、前回差動相関値を保持してから、フレーム周期確認カウンタ１５２が対応するフレーム長Ｌの間に、保持している値より大きな差動相関値が入力された場合、処理はステップＳ１２４に進む。

ステップＳ１２４において、フレーム周期確認カウンタ１５２は、同期カウンタをデクリメントする。その後、処理はステップＳ１２１に戻り、ステップＳ１２１において、保持している値より大きいと判定された差動相関値が新たに保持され、その後、ステップＳ１２２以降の処理が行われる。

一方、ステップＳ１２３において、前回差動相関値を保持してからＬシンボル目の差動相関値が入力されたと判定された場合、すなわち、前回差動相関値を保持してから、フレーム周期確認カウンタ１５２が対応するフレーム長Ｌの間に、保持している値より大きい差動相関値が入力されなかった場合、処理はステップＳ１２５に進む。

ステップＳ１２５において、フレーム周期確認カウンタ１５２は、同期カウンタをインクリメントする。

ステップＳ１２６において、フレーム周期確認カウンタ１５２は、同期カウンタが閾値を超えたかを判定する。同期カウンタが閾値を超えていないと判定された場合、処理はステップＳ１２１に戻り、ステップＳ１２１において、前回差動相関値を保持してからＬシンボル目の差動相関値が新たに保持され、その後、ステップＳ１２２以降の処理が行われる。

一方、ステップＳ１２６において、同期カウンタが閾値を超えたと判定された場合、すなわち、フレーム長Ｌと相関値のピークの間隔が一致する状態がある程度継続した場合、処理はステップＳ１２７に進む。

ステップＳ１２７において、フレーム周期確認カウンタ１５２は、フレーム同期の確立を通知し、フレーム同期確立処理は終了する。具体的には、フレーム周期確認カウンタ１５２は、フレーム同期フラグの値をフレーム同期が確立したことを示す１に設定する。また、フレーム周期確認カウンタ１５２は、１シンボルの間フレームスタートフラグの値を１に設定し、その後、Ｌシンボルが経過するごとに１シンボルの間フレームスタートフラグの値を１に設定する。すなわち、フレームスタートフラグは、差動相関検出器１５１にちょうどフレームのヘッダ部分が入力されるごとに１に設定される。

次に、図１２のフローチャートを参照して、図１１のフレーム周期確認カウンタ１５２のフレーム同期確立処理に対応して、選択器１５３により実行される出力選択処理を説明する。

ステップＳ１４１において、選択器１５３は、出力する情報を選択する。具体的には、選択器１５３は、フレーム同期フラグの値が１であるフレーム周期確認カウンタ１５２が１つのみの場合、そのフレーム周期確認カウンタ１５２から出力されるフレーム同期フラグ、および、フレームスタートフラグを選択し、選択後フレーム同期フラグ、および、選択後フレームスタートフラグとして、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に出力する。

また、選択器１５３は、フレーム同期フラグの値が１であるフレーム周期確認カウンタ１５２が複数ある場合、同期状態管理テーブルに基づいて、それらのフレーム周期確認カウンタ１５２の中から１つを選択し、選択したフレーム周期確認カウンタ１５２から出力されるフレーム同期フラグ、および、フレームスタートフラグを選択し、選択後フレーム同期フラグ、および、選択後フレームスタートフラグとして、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に出力する。

ここで、同期状態管理テーブルとは、４つのフレーム周期確認カウンタ１５２から出力されるフラグを選択して、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に出力するための優先順位を規定したテーブルである。

例えば、同期状態管理テーブルは、フレーム長が短いフレームに対応するフレーム周期確認カウンタ１５２からのフラグを優先して出力するように定義されている。すなわち、フレーム周期確認カウンタ１５２−１，フレーム周期確認カウンタ１５２−２，フレーム周期確認カウンタ１５２−３，フレーム周期確認カウンタ１５２−４の順に優先順位が設定されている。これは、フレーム同期フラグの値が１となるフレーム周期確認カウンタ１５２は１つになるのが通常であるが、換言すれば、フレーム同期を確立するフレーム同期確認カウンタ１５２は１つになるのが通常であるが、入力信号のノイズなどの影響により、誤って複数のフレーム同期確認カウンタ１５２からのフレーム同期フラグの値が１となってしまう場合がある。そのような場合、フレーム長が短いフレームに対応するフレーム周期確認カウンタ１５２の方が、フレームの同期状態を更新する周期が短く、同期状態の信頼度が高いと考えられるためである。

なお、選択器１５３は、フレーム同期フラグの値が１であるフレーム周期確認カウンタ１５２がない場合、選択後フレーム同期フラグ、および、選択後フレームスタートフラグの値を０に設定して出力する。

選択器１５３は、ステップＳ１４１の処理を繰り返し実行する

このように、パイロットなし差動相関値およびパイロットあり差動相関値の２系統の差動相関値を用いてフレーム同期制御を行うので、図５の従来のフレーム同期回路１１のように、PLSC相関値とSOF相関値の和と差のうち絶対値の大きい方を単純に選択して用いる場合と比較して、フレーム同期の精度を高めることができ、より確実にフレーム同期を確立することができる。

また、フレーム同期を確立するために、事前にMODCOD情報およびTYPE情報を復号する必要がないので、より確実かつ高速にフレーム同期を確立することができる。

さらに、４つのフレーム周期確認カウンタ１５２により、各フレーム長に対応するフレーム同期確立処理を並行して実行するので、より高速にフレーム同期を確立することができる。

また、回路の規模が大きい差動相関検出器１５１の数を１つに抑え、回路の規模が小さいフレーム周期確認カウンタ１５２を４つ用いることにより、全体の回路規模を小さく抑えることができる。

さらに、位相同期回路１１３は、フレームスタートフラグを利用して入力信号のフレームの先頭位置を知ることができ、SOFを既知系列として扱うことができるので、位相誤差の検出精度を向上することができる。そして、位相誤差の検出精度の向上により、位相同期回路１１３の搬送波周波数同期処理において、周波数誤差を高速かつ正確に除去することができる。

次に、図７のフレーム同期回路１１４の第２の実施の形態について説明する。

図１３は、図７のフレーム同期回路１１４の第２の実施の形態を示すブロック図である。図１３のフレーム同期回路１１４は、差動相関検出器１５１、フレーム周期確認カウンタ３０１−１乃至３０１−４、および、選択器３０２を含むように構成される。なお、図中、図８と対応する部分については、同じ符号を付してあり、処理が同じ部分に関しては、その説明は繰り返しになるので省略する。

フレーム周期確認カウンタ３０１−１乃至３０１−４は、図８のフレーム周期確認カウンタ１５２−１乃至１５２−４と比較して、フレーム同期フラグおよびフレームスタートフラグに加えて、MOD情報およびTYPE情報を選択器３０２に供給する点が異なる。

図４を参照して上述したように、入力信号の主信号の変調方式（MOD）およびパイロット信号の挿入の有無により、入力信号のフレーム長は確定する。逆に、フレーム同期が確立し入力信号のフレーム長が確定できれば、入力信号に挿入されているMODCOD情報のうち変調方式に関する情報（以下、MOD情報と称する）およびTYPE情報の値を確定することができる。

フレーム周期確認カウンタ３０１−１乃至３０１−４は、フレーム同期を確立した場合、対応するフレーム長Ｌに応じたMOD情報およびTYPE情報を選択器３０２に供給する。すなわち、フレーム周期確認カウンタ３０１−１は、主信号の変調方式が8PSKであることを示すMOD情報、および、パイロット信号が挿入されていないことを示すTYPE情報を選択器３０２に供給し、フレーム周期確認カウンタ３０１−２は、主信号の変調方式が8PSKであることを示すMOD情報、および、パイロット信号が挿入されていることを示すTYPE情報を選択器３０２に供給し、フレーム周期確認カウンタ３０１−３は、主信号の変調方式がQPSKであることを示すMOD情報、および、パイロット信号が挿入されていないことを示すTYPE情報を選択器３０２に供給し、フレーム周期確認カウンタ３０１−４は、主信号の変調方式がQPSKであることを示すMOD情報、および、パイロット信号が挿入されていることを示すTYPE情報を選択器３０２に供給する。

なお、以下、フレーム周期確認カウンタ３０１−１乃至３０１−４を個々に区別する必要がない場合、単にフレーム周期確認カウンタ３０１と称する。

選択器３０２は、同期状態管理テーブルに基づいて、フレーム周期確認カウンタ３０１−１乃至３０１−４から入力される４組のフレーム同期フラグ、フレームスタートフラグ、MOD情報、および、TYPE情報の中から１組を選択し、選択後フレーム同期フラグ、選択後フレームスタートフラグ、選択後MOD情報、および、選択後TYPE情報として、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に出力する。

次に、図１３のフレーム同期回路１１４の処理について説明する。

図１３の差動相関検出器１５１により実行される差動相関検出処理は、図１０を参照して上述した図８の差動相関検出器１５１の処理と同様であり、その説明は繰り返しになるので省略する。

図１３のフレーム周期確認カウンタ３０１により実行されるフレーム同期確立処理は、図８のフレーム周期確認カウンタ１５２と同様に、図１１のフローチャートに基づいて実行される。

なお、フレーム周期確認カウンタ３０１により実行されるフレーム同期確立処理と、フレーム周期確認カウンタ１５２により実行されるフレーム同期処理とでは、ステップＳ１２７の処理が異なる。

すなわち、ステップＳ１２７において、フレーム周期確認カウンタ３０１は、フレーム同期フラグの値を１に設定し、フレーム同期フラグの値をフレーム同期が確立したことを示す１に設定し、１シンボルの間フレームスタートフラグの値を１に設定し、その後、Ｌシンボルが経過するごとに１シンボルの間フレームスタートフラグの値を１に設定するとともに、対応するフレーム長Ｌに応じたMOD情報およびTYPE情報の供給を開始する。

また、図１３の選択器３０２により実行される出力選択処理は、図８の選択器１５３と同様に、図１２のフローチャートに基づいて実行される。

すなわち、ステップＳ１４１において、選択器３０２は、同期状態管理テーブルに基づいて、選択したフレーム周期確認カウンタ１５２から出力されるフレーム同期フラグ、フレームスタートフラグ、MOD情報、および、TYPE情報を、選択後フレーム同期フラグ、選択後フレームスタートフラグ、選択後MOD情報、および、選択後TYPE情報として、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に出力する。

このようして、例えば、PLSCのRM符号を復号できないほど周波数オフセットが大きい場合でも、フレーム同期を確立するとともに、入力信号のMOD情報およびTYPE情報を取得することができる。

また、位相同期回路１１３は、TYPE情報に基づいて、パイロット信号の挿入の有無を知ることができ、パイロット信号が挿入されている場合、パイロット信号を既知系列として扱うことができ、位相誤差の検出精度を向上させることができる。さらに、位相同期回路１１３は、主信号をMOD情報に示される変調方式のPSKシンボルとして扱うことができ、位相誤差の検出精度をさらに向上させることができる。そして、位相誤差の検出精度の向上により、位相同期回路１１３の搬送波周波数同期処理において、周波数誤差を高速かつ正確に除去することができる。また、他にも、MOD情報およびTYPE情報に応じて、位相同期回路１１３の各種のパラメータを最適な値に調整することにより、位相同期を高速化することができる。

また、MOD情報およびTYPE情報に基づいて、図１４に示されるように、１フレーム中の既知シンボル数を決定することができる。すなわち、１フレーム中の既知シンボル数は、主信号がQPSKにより変調され、パイロット信号が挿入されている場合、2070シンボルとなり、主信号がQPSKにより変調され、パイロット信号が挿入されていない場合、90シンボルとなり、主信号が8PSKにより変調され、パイロット信号が挿入されている場合、1350シンボルとなり、主信号が8PSKにより変調され、パイロット信号が挿入されていない場合、90シンボルとなる。

そして、既知シンボルを用いて入力信号に対する処理を行う場合、各フレームに挿入されている既知シンボルの量（既知シンボル数）を決定できることにより、その既知シンボルの量によって入力信号に対する処理を適応的に切り替えることができるときがある。例えば、一定量以上の既知シンボルを使用して演算するような処理を行う場合、その処理を何フレームにわたって継続して行うかを適応的に切り替えることができ、処理量を必要最小限に抑えることができる。

より具体的には、例えば、復調装置１０１の図示せぬCSI（Channel State Information）算出回路において、精度の良いCSIを算出するには、一定量以上の既知シンボルを使用してノイズ量を計算する必要がある。例えば、10000シンボルの既知シンボルを使用すれば十分に精度の良いCSIが算出できると仮定した場合、MOD情報およびTYPE情報に基づいて、１フレーム中の既知シンボル数を知ることにより、十分に精度の良いCSIを得るために、何フレームにわたってCSI処理を継続すれば良いかを正確に判断することができる。例えば、主信号がQPSKにより変調され、パイロット信号が挿入されている場合、１フレーム中の既知シンボル数は2070シンボルなので、5フレームにわたってCSI処理を継続すれば良いと判断することができる。

一方、１フレーム中の既知シンボル数が未知である場合、十分に精度の良いCSIを確実に得るために、１フレーム中の既知シンボル数が最も少ない場合を想定してCSI算出処理を行う必要が生じ、具体的には、１フレーム中の既知シンボル数が90シンボルであると想定して、112フレームにわたってCSI算出処理を継続する必要が生じる。

次に、図７のフレーム同期回路１１４の第３の実施の形態について説明する。

図１５は、図７のフレーム同期回路１１４の第３の実施の形態を示すブロック図である。図１５のフレーム同期回路１１４は、差動相関検出器１５１、フレーム周期確認カウンタ３０１−１乃至３０１−４、選択器３０２、RM符号復号処理部３２１、および、PLSCロック判定部３２２を含むように構成される。なお、図中、図１３と対応する部分については、同じ符号を付してあり、処理が同じ部分に関しては、その説明は繰り返しになるので省略する。

RM符号復号処理部３２１は、入力信号が入力されるとともに、選択後フレーム同期フラグ、および、選択後フレームスタートフラグを選択器３０２から取得する。RM符号復号処理部３２１は、選択後フレームスタートフラグに基づいて、入力信号の各フレームの先頭を検出し、入力信号の各フレームの先頭に配置されているヘッダに含まれるPLSCを(64,7)RM復号することにより、入力信号からMODCOD情報およびTYPE情報を抽出する。RM符号復号処理部３２１は、抽出したMODCOD情報およびTYPE情報を、PLSCロック判定部３２２、並びに、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

PLSCロック判定部３２２は、選択器３０２からの選択後MOD情報および選択後TYPE情報、並びに、RM符号復号処理部３２１からのMODCOD情報およびTYPE情報に基づいて、RM符号復号処理部３２１から出力されるMODCOD情報およびTYPE情報の信頼度を判定し、判定結果を示すPLSCロックフラグを位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

なお、以下、PLSCロックフラグの値は、MODCOD情報およびTYPE情報の信頼度が十分であることを示す１、または、MODCOD情報およびTYPE情報の信頼度が不十分であることを示す０のいずれかに設定されるものとする。また、以下、MODCOD情報およびTYPE情報の信頼度が十分であると判定され、PLSCフラグの値が１に設定された状態を、PLSCロックが確立した状態とも称する。

次に、図１５のフレーム同期回路１１４の処理について説明する。なお、図１５のフレーム同期回路１１４においては、図１３のフレーム同期回路１１４と比較して、上述した差動相関検出処理（図１０）、フレーム同期確立処理（図１１）、および、出力選択処理（図１２）に加えて、PLSCロック判定処理が実行される。

ここで、図１６のフローチャートを参照して、選択器３０２による図１２の出力選択処理に対応して、図１５のRM符号復号処理部３２１およびPLSCロック判定部３２２により実行されるPLSCロック判定処理について説明する。

ステップＳ１６１において、RM符号復号処理部３２１は、フレームスタートフラグが入力されたかを判定する。RM符号復号処理部３２１は、選択器３０２からの選択後フレームスタートフラグの値が０である場合、フレームスタートフラグが入力されていないと判定し、ステップＳ１の処理を繰り返し実行する。

一方、ステップＳ１６１において、RM符号復号処理部３２１は、選択器３０２からの選択後フレームスタートフラグの値が１になった場合、フレームスタートフラグが入力されたと判定し、処理はステップＳ１６２に進む。

ステップＳ１６２において、RM符号復号処理部３２１は、MODCOD，TYPE情報を抽出する。具体的には、RM符号復号処理部３２１は、選択器３０２からの選択後フレームスタートフラグに基づいて、入力信号のフレームの先頭を検出する。RM符号復号処理部３２１は、入力信号のフレームの先頭のヘッダに含まれるPLSCを(64,7)RM復号することにより、入力信号からMODCOD情報およびTYPE情報を抽出する。RM符号復号処理部３２１は、抽出したMODCOD情報およびTYPE情報を、PLSCロック判定部３２２、並びに、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

ステップＳ１６３において、PLSCロック判定部３２２は、選択後MOD，TYPE情報と抽出されたMODCOD，TYPE情報が整合しているかを判定する。PLSCロック判定部３２２は、選択後MOD情報および選択後TYPE情報に示される入力信号の変調方式およびパイロット信号の挿入の有無と、入力信号から抽出されたMODCOD情報およびTYPE情報に示される入力信号の変調方式およびパイロット信号の挿入の有無とが一致していない場合、選択後MOD，TYPE情報と抽出されたMODCOD，TYPE情報が整合していないと判定し、処理はステップＳ１６４に進む。

ステップＳ１６４において、PLSCロック判定部３２２は、同期カウンタをデクリメントする。

その後、処理はステップＳ１６１に戻り、ステップＳ１６１以降の処理が実行される。

一方、ステップＳ１６３において、PLSCロック判定部３２２は、選択後MOD情報および選択後TYPE情報に示される入力信号の変調方式およびパイロット信号の挿入の有無と、抽出されたMODCOD情報およびTYPE情報に示される入力信号の変調方式およびパイロット信号の挿入の有無とが一致している場合、選択後MOD，TYPE情報と抽出されたMODCOD，TYPE情報が整合していると判定し、処理はステップＳ１６５に進む。

ステップＳ１６５において、PLSCロック判定部３２２は、同期カウンタをインリメントする。

ステップＳ１６６において、PLSCロック判定部３２２は、同期カウンタが閾値を超えたかを判定する。同期カウンタが閾値を超えていないと判定された場合、処理はステップＳ１６１に戻り、ステップＳ１６６において、同期カウンタが閾値を超えたと判定されるまで、ステップＳ１６１乃至Ｓ１６６の処理が繰り返し実行される。

一方、ステップＳ１６６において、同期カウンタが閾値を超えたと判定された場合、すなわち、選択後MOD情報およびTYPE情報と入力信号から抽出されたMODCOD情報およびTYPE情報が整合している状態がある程度継続した場合、処理はステップＳ１６７に進む。

ステップＳ１６７において、PLSCロック判定部３２２は、PLSCロックの確立を通知し、PLSCロック判定処理は終了する。すなわち、PLSCロック判定部３２２は、PLSCロックフラグの値を０から１に変更し、PLSCロックが確立したことを、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に通知する。

位相同期回路１１３および誤り訂正復号回路１１５など復調装置１０１の他の回路は、PLSCロックが確立した場合、RM符号復号処理部３２１から出力されるMODCOD情報およびTYPE情報を、十分信頼できる情報として、搬送波同期、CSI算出、チャネル等化などの処理に利用する。

例えば、PLSCロックが確立された場合、MODCOD情報およびTYPE情報が信頼に足るものとし、MODCOD情報およびTYPE情報を(64,7)RM符号に再エンコードし、π／2シフトBPSKにより変調することにより、入力信号のPLSCを既知系列として利用することができる。また、PLSCロックが確立されていない場合、入力信号のPLSCを既知系列として扱わないことで、誤ったMODCOD情報およびTYPE情報を用いて、復調処理が誤動作することを回避することができる。

次に、図７のフレーム同期回路１１４の第４の実施の形態について説明する。

図１７は、図７のフレーム同期回路１１４の第４の実施の形態を示すブロック図である。図１７のフレーム同期回路１１４は、差動相関検出器１５１、フレーム周期確認カウンタ３０１−１乃至３０１−４、選択器３０２、PLSCロック判定部３２２、および、RM符号復号処理部３４１を含むように構成される。なお、図中、図１５と対応する部分については、同じ符号を付してあり、処理が同じ部分に関しては、その説明は繰り返しになるので省略する。

RM符号復号処理部３４１は、入力信号が入力されるとともに、選択後フレーム同期フラグ、選択後フレームスタートフラグ、選択後MOD情報、および、選択後TYPE情報を選択器３０２から取得する。

ところで、入力信号のPLSCは、７ビットの伝送パラメータのうち、TYPE情報のLSB（パイロット信号パラメータ）の１ビットを除く上位６ビットが(32,6)RM符号化された構造になっている。RM符号復号処理部３４１は、選択後フレームスタートフラグに基づいて、入力信号の各フレームの先頭を検出し、選択後TYPE情報のパイロット信号パラメータの値を用いて、入力信号の各フレームの先頭に配置されているヘッダに含まれるPLSCを(32,6)RM復号することにより、入力信号からMODCOD情報、および、TYPE情報のMSBのフレーム長パラメータを抽出する。RM符号復号処理部３４１は、抽出したMDOCOD情報、および、抽出したTYPE情報のフレーム長パラメータと選択後TYPE情報のパイロット信号パラメータとを組み合わせたTYPE情報を、PLSCロック判定部３２２、並びに、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

次に、図１７のフレーム同期回路１１４の処理について説明する。なお、図１７のフレーム同期回路１１４の処理は、図１５のフレーム同期回路１１４の処理と比較して、差動相関検出処理（図１０）、フレーム同期確立処理（図１１）、および、出力選択処理（図１２）は上述した処理と同様であり、PLSCロック判定処理のみが異なる。

図１７のRM符号復号処理部３４１およびPLSCロック判定部３２２により実行されるPLSCロック判定処理は、図１５のRM符号復号処理部３２１およびPLSCロック判定部３２２により実行されるPLSCロック判定処理と同様に、図１６のフローチャートに基づいて実行される。

なお、図１７のRM符号復号処理部３４１およびPLSCロック判定部３２２により実行されるPLSCロック判定処理と、図１５のRM符号復号処理部３２１およびPLSCロック判定部３２２により実行されるPLSCロック判定処理とでは、ステップＳ１６２の処理が異なる。

すなわち、ステップＳ１６２において、RM符号復号処理部３４１は、選択器３０２からの選択後フレームスタートフラグに基づいて、入力信号のフレームの先頭を検出する。RM符号復号処理部３２１は、選択器３０２からの選択後TYPE情報のパイロット信号パラメータの値を用いて、入力信号のフレームの先頭のヘッダに含まれるPLSCを(32,6)RM復号することにより、入力信号からMODCOD情報、および、TYPE情報のフレーム長パラメータを抽出する。RM符号復号処理部３４１は、抽出したMDOCOD情報、および、抽出したTYPE情報のフレーム長パラメータと選択後TYPE情報のパイロット信号パラメータとを組み合わせたTYPE情報を、PLSCロック判定部３２２、並びに、位相同期回路１１３、誤り訂正復号回路１１５、および、図示せぬ復調装置１０１のその他の回路に供給する。

このように、MODCOD情報およびTYPE情報の復号を簡略化して行うことができる。また、一般的に、(64,7)RM符号を復号する回路よりも、(32,6)RM符号を復号する回路の方が回路規模を小さくすることができるため、フレーム同期回路１１４の第４の実施の形態においては、RM符号を復号する回路の規模を削減することができる。また、選択後MOD情報および選択後TYPE情報を利用することにより、入力信号に挿入されているMODCOD情報およびTYPE情報が取り得る値の範囲を限定することができる。従って、符号語の探索範囲を限定することができ、復号処理の処理量を削減することができる。

なお、以上の説明では、差動検波した値に基づいて算出した相関値をフレーム同期に用いる例を示したが、同期検波したシンボル列（受信系列）と既知系列との相関を示す相関値をフレーム同期に用いるようにしてもよい。

本発明は、例えば、DVB-S.2規格により変調された信号を復調する復調装置、および、その復調装置を備える装置（例えば、衛星放送受信装置）に適用することができる。

また、本発明は、DVB-S.2規格以外にも、伝送信号が複数の種類のフレーム長を取る可能性のある規格に基づく信号を復調する復調装置、および、その復調装置を備える装置に適用することができる。

上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図１８は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

コンピュータにおいて、CPU（Central Processing Unit）４０１，ROM（Read Only Memory）４０２，RAM（Random Access Memory）４０３は、バス４０４により相互に接続されている。

バス４０４には、さらに、入出力インタフェース４０５が接続されている。入出力インタフェース４０５には、キーボード、マウス、マイクロホンなどよりなる入力部４０６、ディスプレイ、スピーカなどよりなる出力部４０７、ハードディスクや不揮発性のメモリなどよりなる記憶部４０８、ネットワークインタフェースなどよりなる通信部４０９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア４１１を駆動するドライブ４１０が接続されている。

以上のように構成されるコンピュータでは、CPU４０１が、例えば、記憶部４０８に記憶されているプログラムを、入出力インタフェース４０５及びバス４０４を介して、RAM４０３にロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（CPU４０１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア４１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

そして、プログラムは、リムーバブルメディア４１１をドライブ４１０に装着することにより、入出力インタフェース４０５を介して、記憶部４０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部４０９で受信し、記憶部４０８にインストールすることができる。その他、プログラムは、ROM４０２や記憶部４０８に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

DVB-S.2規格における伝送信号のフレームの構成を示す図である。 DVB-S.2規格における伝送信号のフレームのヘッダの構成を示す図である。 ヘッダの各シンボルの複素平面上でのマッピングパターンを示す図である。 DVB-S.2規格におけるフレーム長の種類を示す図である。 従来のDVB-S.2規格に準拠した信号を復調する復調回路におけるフレーム同期回路の構成の例を示すブロック図である。 従来のフレーム同期回路のピーク検索検出処理を説明するためのフローチャートである。 本発明を適用した復調装置の一実施の形態を示すブロック図である。 図７のフレーム同期回路の第１の実施の形態を示すブロック図である。 図８の差動相関検出器の構成の例を示すブロック図である。 差動相関検出器により実行される差動相関検出処理を説明するためのフローチャートである。 フレーム周期確認カウンタにより実行されるフレーム同期確立処理を説明するためのフローチャートである。 選択器により実行される出力選択処理を説明するためのフローチャートである。 図７のフレーム同期回路の第２の実施の形態を示すブロック図である。 DVB-S.2規格における１フレーム中の既知シンボル数の種類を示す図である。 図７のフレーム同期回路の第３の実施の形態を示すブロック図である。 図１５のフレーム同期回路により実行されるPLSCロック判定処理を説明するためのフローチャートである。 図７のフレーム同期回路の第４の実施の形態を示すブロック図である。 パーソナルコンピュータの構成の例を示すブロック図である。

符号の説明

１０１ 復調装置， １１３ 位相同期回路， １１４ フレーム同期回路， １１５ 誤り訂正復号回路， １５１ 差動相関検出器， １５２ フレーム周期確認カウンタ， １５３ 選択器， ２３１ 差動演算処理部， ２３２ PLSC相関演算処理部， ２３３ SOF相関演算処理部， ２３４ 加算器， ２４１ 複素共役演算器， ２４２ 遅延器， ２４３ 乗算器， ２５１ 遅延器， ２５２ 乗算器， ２５３ 加算器， ２６１ 遅延器， ２６２ 乗算器， ２６３ 加算器， ３０１ フレーム周期確認カウンタ， ３０２ 選択器， ３２１ RM符号復号処理部， ３２２ PLSCロック判定部， ３４１ RM符号復号処理部

Claims (9)

1. 所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置において、
   前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、
   前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段と
   を含み、
   前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する
   フレーム同期装置。
2. 前記フレーム同期手段は、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータをさらに出力する
   請求項１に記載のフレーム同期装置。
3. 前記同期信号に基づいて、前記入力信号に挿入されている前記伝送パラメータを抽出する抽出手段と、
   前記フレーム同期手段から出力された前記伝送パラメータと前記抽出手段により抽出された前記伝送パラメータの値を比較することにより、抽出された前記伝送パラメータの信頼度を判定する判定手段と
   をさらに含む請求項２に記載のフレーム同期装置。
4. 前記フレーム同期手段から出力された前記伝送パラメータの一部を用いて、符号化されて前記入力信号に挿入されている前記伝送パラメータの復号を簡略化して行う復号手段
   をさらに含む請求項２に記載のフレーム同期装置。
5. 前記相関検出手段は、前記入力信号のフレーム長を確定する伝送パラメータの値により前記既知系列が複数の値を取る場合、前記複数の値の既知系列に対応した相関値をそれぞれ算出し、
   前記フレーム同期手段は、対応するフレーム長に応じた前記既知系列の値に対応する相関値のピークの間隔と、対応するフレーム長とを比較する
   請求項１に記載のフレーム同期装置。
6. 複数の前記フレーム同期手段から前記同期信号が出力された場合、対応するフレーム長が最も短い前記フレーム同期手段から出力された前記同期信号を選択して出力する選択手段を
   さらに含む請求項１に記載のフレーム同期装置。
7. 所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号に対してフレーム同期を行うフレーム同期装置のフレーム同期方法において、
   前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出し、
   前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段が、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する
   ステップを含むフレーム同期方法。
8. 所定の複数の種類のフレーム長のうちいずれかのフレーム長で送信されてくる入力信号を復調する復調装置において、
   前記入力信号に挿入されている既知の値のシンボル列である既知系列と、前記入力信号を検波することにより得られたシンボル列である受信系列との相関を示す相関値を算出する相関検出手段と、
   前記複数の種類のフレーム長にそれぞれ１つずつ対応する、前記フレーム長の種類の数のフレーム同期手段と
   を含み、
   前記フレーム同期手段は、それぞれ、対応するフレーム長と前記相関値のピークの間隔とを比較し、対応するフレーム長と前記相関値のピークの間隔が一致する場合、対応するフレーム長のフレームに同期した同期信号を出力する
   復調装置。
9. 前記フレーム同期手段は、前記同期信号とともに、前記入力信号のフレーム長を確定する伝送パラメータであって、対応するフレーム長に応じた前記伝送パラメータをさらに出力し、
   フレームに挿入されている前記既知系列の量を規定するパラメータが前記伝送パラメータに含まれる場合、前記フレーム同期手段から出力される前記伝送パラメータにより求められる前記既知系列の量によって前記入力信号に対する処理を適応的に切り替える信号処理手段を
   さらに含む請求項８に記載の復調装置。

Images