[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4323303B2 - Substrate manufacturing method - Google Patents

Substrate manufacturing method Download PDF

Info

Publication number
JP4323303B2
JP4323303B2 JP2003419970A JP2003419970A JP4323303B2 JP 4323303 B2 JP4323303 B2 JP 4323303B2 JP 2003419970 A JP2003419970 A JP 2003419970A JP 2003419970 A JP2003419970 A JP 2003419970A JP 4323303 B2 JP4323303 B2 JP 4323303B2
Authority
JP
Japan
Prior art keywords
substrate
hole
etching
insulating layer
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003419970A
Other languages
Japanese (ja)
Other versions
JP2005183548A (en
Inventor
英之 和田
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2003419970A priority Critical patent/JP4323303B2/en
Publication of JP2005183548A publication Critical patent/JP2005183548A/en
Application granted granted Critical
Publication of JP4323303B2 publication Critical patent/JP4323303B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、シリコンICチップなどを積層する高密度3次元実装あるいは配線に用いて好適な、基板の製造方法に関する。より詳しくは、配線を形成した基板の表裏面を電気的に接続するため当該基板の表裏を貫通して電気的に接続する配線を有するような基板(貫通配線基板)において、その表裏面を貫通する孔に充填された導電性材料(金属)が、この孔すなわち貫通配線部から脱落することを有利に防止し、よって貫通配線基板の耐久性を向上させ得る基板の製造方法に関する。 The present invention relates to a substrate manufacturing method suitable for high-density three-dimensional mounting or wiring in which silicon IC chips or the like are stacked. More specifically, in order to electrically connect the front and back surfaces of the substrate on which the wiring is formed, a substrate (through wiring substrate) having a wiring that penetrates and electrically connects the front and back surfaces of the substrate passes through the front and back surfaces. The present invention relates to a method of manufacturing a substrate that can advantageously prevent the conductive material (metal) filled in the hole to be dropped from the hole, that is, the through wiring portion, and thereby improve the durability of the through wiring substrate.

近年、CPUやメモリ、センサなど半導体デバイスのさらなる高速・高機能化、小型・軽量化を目指し、シリコン基板などを3次元方向に積層した3次元積層素子によるシステムの高密度実装が検討されている。かかる高密度実装を具現化する一つの手段として、シリコン基板をその厚み方向に貫通して電気的に接続すること、すなわち貫通配線を形成することが提案されている。貫通配線による高密度実装による利点としては次のことが挙げられる。まず、シリコン基板は機能素子と同材質であるから、かようなシリコン基板を3次元配線の基板材料に用いることは、熱収縮による歪を小さくすることができるだけでなく、優れた熱伝導性により、発熱の激しい素子(例えばCPUやレーザダイオードなど)の実装にも優位である。また、単一の積層しないシリコンデバイス、例えばイメージセンサのように検出部の有効面積をできるだけ大きくしたい場合にも、貫通配線によりチップの裏面に端子を取り出すことでパッケージサイズを大幅に縮小できるという利点がある。   In recent years, high-density mounting of a system using a three-dimensional stacked element in which silicon substrates are stacked in a three-dimensional direction is being studied with the aim of further increasing the speed, function, size, and weight of semiconductor devices such as CPUs, memories, and sensors. . As one means for realizing such high-density mounting, it has been proposed to penetrate the silicon substrate in the thickness direction and to be electrically connected, that is, to form a through wiring. The advantages of high-density mounting using through wiring are as follows. First, since the silicon substrate is made of the same material as the functional element, the use of such a silicon substrate as a substrate material for three-dimensional wiring not only can reduce distortion due to thermal shrinkage, but also has excellent thermal conductivity. Also, it is advantageous for mounting elements (for example, CPU, laser diode, etc.) that generate intense heat. In addition, even when it is desired to increase the effective area of the detection unit as much as possible, such as a single non-stacked silicon device, such as an image sensor, the package size can be greatly reduced by taking out the terminal on the back surface of the chip through the through wiring There is.

以上のような貫通配線を形成させたシリコン基板に関して、例えば、特許文献1に記載がある。この特許文献1には、シリコン、ガリウム砒素(GaAs)などの基板に、Deep−RIE(ディープ反応性イオンエッチング、以下、単に「DRIE」という。)法、ウェットエッチング法、マイクロドリル機械加工法などにより貫通孔または非貫通孔を形成し、次いで、この貫通孔または非貫通孔を形成した基板を、減圧状態で溶融金属槽に浸漬させて溶融金属をこの貫通孔または非貫通孔内に充填させた後、冷却固化することで貫通配線を形成させた基板が開示されている。   For example, Patent Document 1 discloses a silicon substrate on which the through wiring as described above is formed. In this patent document 1, a deep-reactive ion etching (hereinafter simply referred to as “DRIE”) method, a wet etching method, a micro drill machining method, or the like is applied to a substrate such as silicon or gallium arsenide (GaAs). A through hole or a non-through hole is formed by the following, and then the substrate on which the through hole or the non-through hole is formed is immersed in a molten metal tank under reduced pressure so that the molten metal is filled in the through hole or the non-through hole. After that, a substrate on which through wiring is formed by cooling and solidifying is disclosed.

このような貫通配線基板を図3に断面図で示す。図3(a)において貫通孔近傍の要部を示すように、DRIE法により貫通孔が形成されたシリコン基板31には、このシリコン基板の表裏面及び貫通孔に熱酸化法により電気絶縁層32が形成されており、この電気絶縁層32が形成された貫通孔に金属が充填されて貫通配線33が形成されている。このシリコン基板の裏面には、同図(b)に示すように、必要に応じて貫通配線と接続する外部配線34が、ガラスなどによる固定基板35とともに設けられる。
特開2003−168859号公報
Such a through wiring substrate is shown in a sectional view in FIG. As shown in FIG. 3 (a), the silicon substrate 31 having through holes formed by the DRIE method, as shown in the vicinity of the through holes, has an electrical insulating layer 32 formed on the front and back surfaces and through holes of the silicon substrate by a thermal oxidation method. The through-hole 33 is formed by filling the through-hole in which the electrical insulating layer 32 is formed with metal. On the back surface of the silicon substrate, as shown in FIG. 4B, external wiring 34 connected to the through wiring is provided with a fixed substrate 35 made of glass or the like as necessary.
JP 2003-168859 A

特許文献1に開示されているように、従来の貫通配線基板においては、基板の一方の面から他方の面まで貫通して形成された孔は、基板の厚み方向と垂直な面における径が、基板の厚み方向にわたって基板の表面における孔の開口径とほぼ同一の、円柱状をしている。すなわち、基板の厚み方向断面においては、貫通孔は表面部近傍における径と厚み方向中央部近傍における径が、ほぼ同じになっている。   As disclosed in Patent Document 1, in a conventional through wiring substrate, a hole formed so as to penetrate from one surface of the substrate to the other surface has a diameter in a plane perpendicular to the thickness direction of the substrate, It has a cylindrical shape that is substantially the same as the opening diameter of the hole in the surface of the substrate over the thickness direction of the substrate. That is, in the cross section in the thickness direction of the substrate, the diameter of the through hole in the vicinity of the surface portion and the diameter in the vicinity of the central portion in the thickness direction are substantially the same.

このような貫通孔形状を有する基板に導電性材料を充填することにより、基板の表裏面を導通する貫通配線が形成されるのであるが、この貫通孔に充填された金属は、基板に用いられる材料であるシリコンやガラスなどと濡れ性が悪く、充填した後に固化した状態において、基板とは化学的にも引力的(分子間力、クーロン力)にも結合していない。したがって、基板と充填金属とは熱膨張係数が大きく異なることも要因となって、基板の使用時などにおける温度変化によっては、貫通孔に充填された配線金属が、その金属の融点以下であっても貫通孔から外部へ脱落しようとする場合があった。その結果、貫通配線が導通不良を来たすおそれがあった。   By filling the substrate having such a through-hole shape with a conductive material, a through wiring that conducts the front and back surfaces of the substrate is formed. The metal filled in the through-hole is used for the substrate. It has poor wettability with materials such as silicon and glass, and it is not chemically or attractively coupled (intermolecular force, Coulomb force) to the substrate in a solidified state after filling. Therefore, due to the large difference in thermal expansion coefficient between the substrate and the filling metal, depending on the temperature change during use of the substrate, etc., the wiring metal filled in the through hole is below the melting point of the metal. There was also a case of trying to drop out from the through hole. As a result, there is a risk that the through wiring may have poor conduction.

図4に、基板に設けた貫通孔の従来例を断面図で示す。同図(a)は、貫通孔hが基板31aで円柱形状になる例である。同図(b)は貫通孔hが基板31bの表面で孔径が小さい部分を有する形状の例であって、このような形状の貫通孔は、DRIE法により深堀エッチングを行う際に、エッチングにより形成された孔が一方の面から他方の面に到達した時点でエッチングを終了した場合に形成される。同図(c)は、貫通孔hが基板31cにおける一方の表面から他方の表面にかけて、孔径が直線的に減少する形状の例であり、例えばDRIE法により深堀エッチングを行う際に、圧力条件を変動させた場合に形成される。同図(d)は、貫通孔hが、その中央部近傍に段差を有する形状の例であり、小さな径のエッチングマスクを用いてエッチングし貫通孔を形成した後、大きな径のエッチングマスクを用いてこの貫通孔に深堀エッチングを基板31dの厚み方向中央部まで行った場合に形成される。これら図4に示した従来の貫通孔では、金属を充填させた後においては、図5(a)〜(d)に示すように、矩形断面の貫通孔形状(図5(a))では、基板の両面から充填金属が脱落するおそれがあり、また、図5(b)〜(d)に示した貫通孔形状では、充填金属が基板の一方の面から脱落するおそれがあった。   FIG. 4 is a sectional view showing a conventional example of a through hole provided in a substrate. FIG. 5A shows an example in which the through hole h is formed in a cylindrical shape on the substrate 31a. FIG. 4B shows an example of a shape in which the through hole h has a portion having a small hole diameter on the surface of the substrate 31b. The through hole having such a shape is formed by etching when performing deep etching by the DRIE method. It is formed when the etching is finished when the formed hole reaches the other surface from one surface. FIG. 6C shows an example in which the through hole h has a shape in which the hole diameter decreases linearly from one surface to the other surface of the substrate 31c. For example, when deep etching is performed by the DRIE method, the pressure condition is changed. Formed when fluctuated. FIG. 4D shows an example in which the through hole h has a step in the vicinity of the center thereof. After forming a through hole by etching using a small diameter etching mask, the large diameter etching mask is used. This is formed when deep etching is performed in the through hole up to the center in the thickness direction of the substrate 31d. In the conventional through holes shown in FIG. 4, after filling with metal, as shown in FIGS. 5A to 5D, in the through hole shape of a rectangular cross section (FIG. 5A), There is a possibility that the filled metal may fall off from both sides of the substrate, and in the through hole shape shown in FIGS. 5B to 5D, the filled metal may fall off from one side of the substrate.

貫通配線基板は、自動車などの温度変化の激しい環境で用いられる可能性があり、また、パワー素子など発熱量の高いデバイスの高集積度化に活用される可能性があることから、環境温度が変動する場合においても、貫通孔から配線金属が脱落しないことが要求される。   Penetration wiring boards are likely to be used in environments where the temperature changes drastically, such as automobiles, and because they may be used for higher integration of devices with high heat generation such as power elements, Even when it fluctuates, it is required that the wiring metal does not fall out of the through hole.

そこで、この発明は、上記の問題を有利に解決するものであり、基板に設けた貫通孔の形状に工夫を加えることにより、貫通孔に充填された配線金属が、この貫通孔から脱落することを防止することのできる基板の製造方法を提案することを目的とする Therefore, the present invention advantageously solves the above-mentioned problem, and by adding a device to the shape of the through hole provided in the substrate, the wiring metal filled in the through hole is dropped from the through hole. The purpose of the present invention is to propose a method of manufacturing a substrate that can prevent

この発明の基板の製造方法においては、導電性材料を充填すべき貫通孔を形成する基板の製造方法において、基板の表面に絶縁層を形成する工程と、前記絶縁層の一方の面に開口を形成する工程と、前記開口に対しDRIE法により他方の絶縁層に到達する貫通孔を形成する工程と、貫通孔形成後、継続してエッチングを行い、前記他方の絶縁層の近傍に基板表面の孔径に比べてこの孔径が拡大している部分をこの基板に形成する工程とを備えることを特徴とする。 According to the substrate manufacturing method of the present invention, in the substrate manufacturing method for forming a through hole to be filled with a conductive material , an insulating layer is formed on the surface of the substrate, and an opening is formed on one surface of the insulating layer. A step of forming a through hole reaching the other insulating layer by a DRIE method with respect to the opening, and etching is continuously performed after the through hole is formed, and a substrate surface is formed in the vicinity of the other insulating layer . compared to a pore size of the portion where the pore diameter is expanded, characterized in that it comprises a step of forming on the substrate.

この発明により得られる基板は、基板に形成された貫通孔は、基板表面を除く厚み方向において、両面の孔径に比べて孔径が拡大している。このように配線用として基板に形成された孔について、基板表面の孔径に比べて拡大している部分を、基板の厚み方向に有することにより、この基板表裏面における孔径とは異なる径になる部分が、孔に充填された導電性材料の係止部となり、この導電性材料の移動を規制するから、環境の温度変化が生じても、貫通配線を形成する導電性材料が孔から脱落することを防止できる。 In the substrate obtained by the present invention, the through-hole formed in the substrate has a larger hole diameter than the hole diameter on both sides in the thickness direction excluding the substrate surface . For the holes formed in the substrate for wiring in this way, a portion that has a diameter that is different from the hole diameter on the front and back surfaces of the substrate by having a portion that is larger than the hole diameter on the substrate surface in the thickness direction of the substrate. Becomes a locking part of the conductive material filled in the hole and restricts the movement of the conductive material, so that the conductive material forming the through-wiring falls out of the hole even if the environmental temperature changes Can be prevented.

更に、上記形状になる孔を有する基板に導電性材料を充填して、基板の厚み方向に配線を形成した基板は、充填された導電性材料が環境温度の変動によらず脱落することを防止できるから、配線の信頼性の高い基板を得ることができる。 In addition, a conductive material filled into a substrate with holes that have the above-mentioned shape, and a substrate in which wiring is formed in the thickness direction of the substrate, prevents the filled conductive material from falling off regardless of fluctuations in the environmental temperature. Therefore, a substrate with high wiring reliability can be obtained.

また、この発明は、導電性材料を充填すべき貫通孔を形成するに際して、基板の表面に絶縁層を形成する工程と、前記絶縁層の一方の面に開口を形成する工程と、前記開口に対しDRIE法により他方の絶縁層に到達する貫通孔を形成する工程と、貫通孔形成後、継続してエッチングを行い、前記他方の絶縁層の近傍に基板表面の孔径に比べてこの孔径が拡大している部分をこの基板に形成する工程とを備えることにより、この発明の、基板の厚み方向断面の孔径が基板表面の孔径に比べて拡大している部分を一箇所以上で有する孔形状になる基板を、容易に製造することができる。 Further, the present invention is a conductive material on the occasion for forming a through hole to be filled, a step of forming a step of forming an insulating layer on the surface of the substrate, an opening on one surface of the insulating layer, A step of forming a through hole reaching the other insulating layer by the DRIE method with respect to the opening, and etching is continuously performed after the formation of the through hole, and this is compared with the hole diameter of the substrate surface in the vicinity of the other insulating layer. Forming a portion having an enlarged hole diameter on the substrate, thereby providing at least one portion where the hole diameter in the cross section in the thickness direction of the substrate is larger than the hole diameter on the substrate surface. The board | substrate used as the hole shape which has can be manufactured easily.

図1に、この発明に従って得られる基板の一例を要部断面図で示す。図1(a)に示した基板においては、シリコンよりなる基板11の表面にSiO2の絶縁層12が形成されている。そして、この基板の一方の表面から他方の表面に向かう貫通孔が形成され、この貫通孔に導電性材料(金属)を充填することより貫通配線13が形成されている。また、この基板11の一方の面には、貫通配線13と接続するように、外部配線となるI/Oパッド14が、ガラスなどによる固定基板15とともに設けてある。そして、この図1(a)に示した基板における貫通孔の形状は、図示したように基板の厚み方向断面において、I/Oパッド14と接する部分より内側の領域において、貫通孔の径方向に拡大する部分を有している。 1 shows an example of a substrate thus obtained in this invention in a main part cross-sectional view. In the substrate shown in FIG. 1 (a), an insulating layer 12 of SiO2 is formed on the surface of a substrate 11 made of silicon. And the through-hole which goes to the other surface from one surface of this board | substrate is formed, and the penetration wiring 13 is formed by filling this through-hole with a conductive material (metal). Further, on one surface of the substrate 11, an I / O pad 14 serving as an external wiring is provided together with a fixed substrate 15 made of glass or the like so as to be connected to the through wiring 13. The shape of the through hole in the substrate shown in FIG. 1A is as shown in the radial direction of the through hole in a region inside the portion in contact with the I / O pad 14 in the cross section in the thickness direction of the substrate. It has an enlarged part.

このように貫通孔が、基板の表面部以外の部分にて、その径方向に拡大する部分、換言すれば基板表面の孔開口径(孔径)よりも大きい部分を有していることにより、この孔に導電性材料を充填して固化してなる貫通配線13は、この径方向に拡大した部分が、貫通孔と貫通配線13との係止部となる。よって、貫通配線13を構成すべく孔に空隙なく充填され、固化した金属は、たとえ基板と金属とに化学的、引力的な結合力がなくても、この係止部がストッパーの役割を果たすから、基板両面のいずれの方向に向けても移動することが抑止される。その結果、この充填された金属が脱落することを効果的に防止できる。   In this way, the through-hole has a portion that expands in the radial direction at a portion other than the surface portion of the substrate, in other words, a portion larger than the hole opening diameter (hole diameter) of the substrate surface. In the through wiring 13 formed by filling the hole with a conductive material and solidified, a portion enlarged in the radial direction becomes a locking portion between the through hole and the through wiring 13. Therefore, the metal that has been filled and solidified in the hole to form the through-wiring 13 without any gaps acts as a stopper even if there is no chemical or attractive bonding force between the substrate and the metal. Therefore, movement in any direction on both sides of the substrate is suppressed. As a result, it is possible to effectively prevent the filled metal from falling off.

固定基板15の材料は、シリコン、ガラス、金属板、樹脂、プラスチックスなど、用途に応じて適宜選択することができる。   The material of the fixed substrate 15 can be appropriately selected depending on the application, such as silicon, glass, metal plate, resin, plastics, and the like.

また、I/Oパッド14の材料には、典型元素金属、遷移金属など、電極に用いることができる公知の材料を用いることができる。   As the material of the I / O pad 14, a known material that can be used for an electrode, such as a typical element metal or a transition metal, can be used.

同図(b)には、この発明に従って得られる基板の他の例を要部断面図で示す。同図の例は基板の一方の面(下面)に外部配線や固定基板を設けてない場合の例である。 In FIG. (B) shows another example of the substrate thus obtained to the invention in a principal part cross-sectional view. The example in the figure is an example in the case where external wiring or a fixed substrate is not provided on one surface (lower surface) of the substrate.

同図(b)の例では、シリコンよりなる基板16の表面にSiOからなる絶縁層17が形成されている。また基板16の厚み方向中央部にSiOからなる絶縁層18が形成されている。そして、この基板の一方の表面から他方の表面に向かう貫通孔が形成され、この貫通孔に導電性材料(金属)を充填することより貫通配線19が形成されている。そして、この貫通孔は、基板の厚み方向中央部近傍において、表面の開口径よりも拡大している孔径の部分を有している。そして、このような形状になる貫通孔に導電性材料(金属)を充填することにより、貫通配線18を形成すると、この孔の径拡大部分が係止部となって、図1(a)に示した例と同様に、孔に充填され、固化した導電性材料(金属)が基板の両面いずれかから脱落するのを防止することができる。 In the example of FIG. 2B, an insulating layer 17 made of SiO 2 is formed on the surface of a substrate 16 made of silicon. In addition, an insulating layer 18 made of SiO 2 is formed at the center of the substrate 16 in the thickness direction. And the through-hole which goes to the other surface from one surface of this board | substrate is formed, and the penetration wiring 19 is formed by filling this through-hole with an electroconductive material (metal). And this through-hole has the part of the hole diameter expanded rather than the opening diameter of the surface in the thickness direction center part vicinity of a board | substrate. Then, when the through wiring 18 is formed by filling the through hole having such a shape with a conductive material (metal), the enlarged diameter portion of the hole becomes a locking portion, and FIG. Similarly to the example shown, it is possible to prevent the conductive material (metal) filled in the hole and solidified from dropping off from either side of the substrate.

図1(a)及び(b)に示した実施例において、基板の厚み方向において孔径が拡大する部分のサイズと、基板表面における孔の開口径との関係は、図2に示すようになる。図2(a)、(b)は、それぞれ図1(a)、(b)に示した基板に対応し、金属を充填する前段階における基板を示している。   In the embodiment shown in FIGS. 1A and 1B, the relationship between the size of the portion where the hole diameter increases in the thickness direction of the substrate and the opening diameter of the holes on the substrate surface is as shown in FIG. 2 (a) and 2 (b) correspond to the substrates shown in FIGS. 1 (a) and 1 (b), respectively, and show the substrates in the previous stage of filling with metal.

図2(a)の基板における基板表面における開口径をa、孔径が拡大する部分の径をb、I/Oパッドの幅をcすると、不等式a<b<cの関係を満たすように、この孔径が拡大する部分を形成する。また、図2(b)の基板における一方の基板表面における開口径をd、孔径が拡大する部分の径をe、他方の基板表面における開口径をfとすると、d≦f<e又はf≦d<eの関係を満たすように、この孔径が拡大する部分を形成する。   When the opening diameter on the substrate surface of the substrate in FIG. 2A is a, the diameter of the portion where the hole diameter is enlarged is b, and the width of the I / O pad is c, this relationship is satisfied so that the inequality a <b <c is satisfied. A portion where the hole diameter is enlarged is formed. 2 (b), where d is the opening diameter on one substrate surface, e is the diameter of the portion where the hole diameter is enlarged, and f is the opening diameter on the other substrate surface, d ≦ f <e or f ≦. A portion where the hole diameter is enlarged is formed so as to satisfy the relationship of d <e.

図1(a)及び(b)に示した形状になる基板は、次のようにして形成することができる。まず、図1(a)に示した基板について説明する。   The substrate having the shape shown in FIGS. 1A and 1B can be formed as follows. First, the substrate shown in FIG.

まず、シリコン基板11を用意し、このシリコン基板11に熱酸化法などにより表面にSiOの絶縁層12を形成する。次いで、シリコン基板11の一方の面に、I/Oパッド14及び固定基板15を設ける。この固定基板15には、例えば、ガラス、シリコン基板、金属板などを用いることができる。次いで、シリコン基板11の他方の面において、フォトリソグラフィー法によりSiO絶縁層12に、貫通孔を形成するため開口を選択的に形成する。次いで、SiO絶縁層12をエッチングマスクとして用い、形成した開口に対し深堀エッチングを行って、シリコン基板11に貫通孔を形成する。この深堀エッチングには、既に述べたDRIE法を用いることができる。なお、DRIE法は、エッチングガスに六フッ化硫黄(SF)を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜とを交互に行うことにより(Boschプロセス)、シリコン基板を深堀エッチングすることができるものである。 First, a silicon substrate 11 is prepared, and an insulating layer 12 of SiO 2 is formed on the surface of the silicon substrate 11 by a thermal oxidation method or the like. Next, the I / O pad 14 and the fixed substrate 15 are provided on one surface of the silicon substrate 11. For example, glass, a silicon substrate, a metal plate, or the like can be used for the fixed substrate 15. Next, an opening is selectively formed in the other surface of the silicon substrate 11 to form a through hole in the SiO 2 insulating layer 12 by photolithography. Next, deep etching is performed on the formed opening using the SiO 2 insulating layer 12 as an etching mask to form a through hole in the silicon substrate 11. The DRIE method already described can be used for this deep etching. The DRIE method uses sulfur hexafluoride (SF 6 ) as an etching gas, and alternately etches with high-density plasma and forms a passivation film on the sidewall (Bosch process), thereby deep-etching the silicon substrate. Is something that can be done.

このDRIE法による深堀エッチングの際、シリコン基板をその厚み方向にエッチングしていくと、孔は、開口が形成された面から他方の面のSiO絶縁層まで達する。ここにおいて、従来法における貫通孔の形成の場合は、この他方の面のSiO絶縁層と接する部分の孔径が、一方の面の孔開口径とほぼ同じになった時点でエッチングを終了していた(これを「ジャストエッチング」という。)。これに対して、この発明に従い基板を製造する場合は、ジャストエッチングになってもエッチングを終了せず、さらにエッチングを続ける(これを「オーバーエッチング」という。)。そうすると、SiO保護膜により厚み方向のエッチングが抑制されるため、このSiO保護膜よりも内側のシリコン基板部分が、貫通孔の径を拡大するようにエッチングされる。このようにして、深堀エッチング法を用いたオーバーエッチングにより、基板両面の孔開口径に比べて大きな径になる部分を形成することができる。 When the silicon substrate is etched in the thickness direction during the deep etching by the DRIE method, the hole reaches from the surface where the opening is formed to the SiO 2 insulating layer on the other surface. Here, in the case of forming the through hole in the conventional method, the etching is finished when the hole diameter of the portion in contact with the SiO 2 insulating layer on the other surface becomes substantially the same as the hole opening diameter on one surface. (This is called "just etching"). On the other hand, when the substrate is manufactured according to the present invention, the etching is not completed even if the just etching is performed, and the etching is further continued (this is referred to as “over-etching”). Then, the etching in the thickness direction is suppressed by the SiO 2 protective film, the inner silicon substrate portion than the SiO 2 protective film is etched so as to enlarge the diameter of the through-hole. In this way, a portion having a diameter larger than the hole opening diameter on both surfaces of the substrate can be formed by overetching using the deep etching method.

オーバーエッチングの後は、孔底に相当する部分のSiO絶縁層を除去して孔を貫通させ、次いで、熱酸化法などにより貫通孔側面及び基板表面にSiO絶縁層を形成してから、貫通孔に金属を充填する。以上のような工程により、図1(a)に示した基板が得られる。 After over-etching, the portion of the SiO 2 insulating layer corresponding to the bottom of the hole is removed to penetrate the hole, and then the SiO 2 insulating layer is formed on the side surface of the through hole and the substrate surface by a thermal oxidation method or the like. Fill the through hole with metal. Through the steps as described above, the substrate shown in FIG. 1A is obtained.

次に、図1(b)に示した形状になる基板は、次のようにして形成することができる。まず、シリコン基板16を2枚用意し、このシリコン基板16のそれぞれについて、熱酸化法などにより表面(両面)にSiOの絶縁層17を形成する。次いで、これらの2枚のシリコン基板16を厚み方向に接合する。この接合法には、例えば、陽極接合法を用いることができる。次いで、シリコン基板16の両面それぞれにおいて、フォトリソグラフィー法によりSiO絶縁層17に開口を選択的に形成する。この開口は、貫通孔を形成するためのものであるから、両面の開口は貫通孔を形成する位置に位置合わせしてある。次いで、シリコン基板表面のSiO絶縁層17をエッチングマスクとして用い、上記開口から、厚み方向中央部に向けた深堀エッチングを行う。この深堀エッチングは、DRIE法を用いることができる。 Next, the substrate having the shape shown in FIG. 1B can be formed as follows. First, two silicon substrates 16 are prepared, and an insulating layer 17 of SiO 2 is formed on the surface (both surfaces) of each of the silicon substrates 16 by a thermal oxidation method or the like. Next, these two silicon substrates 16 are bonded in the thickness direction. As this bonding method, for example, an anodic bonding method can be used. Next, openings are selectively formed in the SiO 2 insulating layer 17 on both surfaces of the silicon substrate 16 by photolithography. Since this opening is for forming a through-hole, the openings on both sides are aligned with the position where the through-hole is formed. Next, using the SiO 2 insulating layer 17 on the surface of the silicon substrate as an etching mask, deep etching is performed from the opening toward the center in the thickness direction. This deep etching can use the DRIE method.

エッチングを行う基板は、上述のようにSiO絶縁層を表面に被成したシリコン基板2枚を接合して形成されているから、厚み方向中央部には、接合したときのSiO絶縁層18が存在している。したがって、このDRIE法により基板の厚み方向にエッチングを行って、孔がこの厚み方向中央部のSiO絶縁層に達すると、このSiO絶縁層18の存在により、これより先へは厚み方向へ孔が形成されない。この状態でエッチングを継続すると(オーバーエッチング)、厚み方向中央部のSiO絶縁層18近傍のシリコン基板16部分が、貫通孔の径を拡大するようにエッチングされる。このようなオーバーエッチングを、両面の表面から厚み方向中央部までそれぞれ行うことにより、厚み方向中央部に、基板両面の孔開口径に比べて大きな径になる部分を形成することができる。 Since the substrate to be etched is formed by bonding two silicon substrates having the SiO 2 insulating layer formed on the surface as described above, the SiO 2 insulating layer 18 when bonded is formed at the center in the thickness direction. Is present. Therefore, when etching is performed in the thickness direction of the substrate by this DRIE method and the hole reaches the SiO 2 insulating layer in the central portion in the thickness direction, the presence of the SiO 2 insulating layer 18 leads to the thickness direction beyond this. No holes are formed. If etching is continued in this state (overetching), the silicon substrate 16 portion in the vicinity of the SiO 2 insulating layer 18 in the center in the thickness direction is etched so as to increase the diameter of the through hole. By performing such over-etching from the surface of both surfaces to the central portion in the thickness direction, a portion having a diameter larger than the hole opening diameter on both surfaces of the substrate can be formed in the central portion in the thickness direction.

オーバーエッチングの後は、孔における厚み方向中央部のSiO絶縁層を除去して孔を貫通させ、次いで、熱酸化法などにより貫通孔側面及び基板表面にSiO絶縁層を形成してから、貫通孔に金属を充填する。以上のような工程により、図1(b)に示した基板が得られる。 After over-etching, the SiO 2 insulating layer at the center in the thickness direction of the hole is removed to penetrate the hole, and then the SiO 2 insulating layer is formed on the side surface of the through hole and the substrate surface by a thermal oxidation method or the like. Fill the through hole with metal. Through the steps as described above, the substrate shown in FIG. 1B is obtained.

なお、図1(b)に示した例では、2枚の基板を貼り合わせているが、3枚以上の基板を厚み方向に貼り合わせて、この発明に従基板を得ることもできる。 In the example shown in FIG. 1 (b), although bonding two substrates, by bonding three or more substrates in the thickness direction, can also be obtained substrate follow the present invention.

また、図1(b)に示した形状になる基板を製造する別の方法としては、次のものがある。この方法は、要するに2枚のシリコン基板を用意し、各シリコン基板にオーバーエッチングを行って貫通孔を形成した後に、この2枚のシリコン基板を接合する方法である。   Another method for manufacturing a substrate having the shape shown in FIG. 1B is as follows. In short, this method is a method in which two silicon substrates are prepared, each silicon substrate is over-etched to form a through hole, and then the two silicon substrates are bonded.

まず、シリコン基板16を2枚用意し、このシリコン基板16のそれぞれについて、熱酸化法などにより表面(両面)にSiOの絶縁層17を形成する。次いで、それぞれのシリコン基板16について、フォトリソグラフィー法によりSiO絶縁層17に開口を選択的に形成する。この開口は、貫通孔を形成するためのものである。次いで、各シリコン基板表面のSiO絶縁層17をエッチングマスクとして用い、上記開口から、厚み方向に深堀エッチングを、例えば、DRIE法により行う。 First, two silicon substrates 16 are prepared, and an insulating layer 17 of SiO 2 is formed on the surface (both surfaces) of each of the silicon substrates 16 by a thermal oxidation method or the like. Next, an opening is selectively formed in the SiO 2 insulating layer 17 for each silicon substrate 16 by photolithography. This opening is for forming a through hole. Next, using the SiO 2 insulating layer 17 on the surface of each silicon substrate as an etching mask, deep etching is performed in the thickness direction from the opening by, for example, the DRIE method.

深堀エッチングを行うことにより孔が他方の表面に形成されているSiO絶縁層に達してもエッチングを継続する(オーバーエッチング)。かくして、このSiO保護膜よりも内側のシリコン基板部分が、貫通孔の径を拡大するようにエッチングされ、換言すれば、深堀エッチング法を用いたオーバーエッチングにより、基板両面の孔開口径に比べて大きな径になる部分が形成される。 Etching is continued even if the hole reaches the SiO 2 insulating layer formed on the other surface by deep etching (over-etching). Thus, the silicon substrate portion inside the SiO 2 protective film is etched so as to enlarge the diameter of the through-hole, in other words, compared to the hole opening diameter on both sides of the substrate by overetching using the deep etching method. A portion having a large diameter is formed.

オーバーエッチングの後は、孔底に相当する部分のSiO絶縁層を除去して孔を貫通させ、次いで、熱酸化法などにより貫通孔側面及び基板表面にSiO絶縁層を形成する。 After over-etching, the portion of the SiO 2 insulating layer corresponding to the bottom of the hole is removed to penetrate the hole, and then the SiO 2 insulating layer is formed on the side surface of the through hole and the substrate surface by a thermal oxidation method or the like.

このような工程を経た2枚のシリコン基板を、貫通孔の位置を合わせて接合する。この接合法には、例えば、陽極接合法を用いることができる。次いで、貫通孔に金属を充填することにより、図1(b)に示した基板が得られる。   The two silicon substrates that have undergone such a process are joined with the positions of the through holes aligned. As this bonding method, for example, an anodic bonding method can be used. Next, the substrate shown in FIG. 1B is obtained by filling the through holes with metal.

DRIE法による深堀エッチングを行って、図1に示したような、基板の厚み方向断面の孔径が基板表面の孔径に比べて拡大している部分を有する孔形状の貫通孔を形成するのに活用できる、オーバーエッチングの好適な条件について説明する。   Utilizing deep etching by the DRIE method to form a hole-shaped through-hole having a portion where the hole diameter in the cross section in the thickness direction of the substrate is larger than the hole diameter on the substrate surface as shown in FIG. The preferable conditions for overetching that can be performed will be described.

図6(a)〜(c)は、図1(a)に示した形状になる基板を製造する過程を時系列的に示す断面図である。既に説明したように、シリコン基板11の表面にSiOの絶縁層12を形成し、このSiO絶縁層12に開口を選択的に形成する(図6(a))。このシリコン基板の厚みをtとする。次いで、SiO絶縁層12をエッチングマスクとして用い、形成した開口に対しDRIE法により深堀エッチングを行って、シリコン基板11に貫通孔を形成する((図6(b))。この貫通孔の開口径をaとする。ジャストエッチングになってもエッチングを終了せず、さらにエッチングを継続し(オーバーエッチング)、SiO保護膜よりも内側のシリコン基板部分に、基板両面の孔開口径に比べて大きな径になる部分を形成する((図6(c))。この拡口部の径をbとし、I/Oパッドの幅をcとする。 FIGS. 6A to 6C are cross-sectional views showing the process of manufacturing the substrate having the shape shown in FIG. As already described, the SiO 2 insulating layer 12 is formed on the surface of the silicon substrate 11, and openings are selectively formed in the SiO 2 insulating layer 12 (FIG. 6A). Let the thickness of this silicon substrate be t. Next, using the SiO 2 insulating layer 12 as an etching mask, deep etching is performed on the formed opening by the DRIE method to form a through hole in the silicon substrate 11 (FIG. 6B). The diameter is a.Even if it is just etching, the etching is not finished, and further etching is continued (over etching), and the silicon substrate portion inside the SiO 2 protective film is compared with the hole opening diameters on both sides of the substrate. A portion having a large diameter is formed (FIG. 6C), where the diameter of the widened portion is b and the width of the I / O pad is c.

DRIE法による基板厚み方向のエッチングレートをEとし、エッチングにより孔底部の孔径が、開口部の孔径aと同じになるまでのエッチング時間(ジャストエッチング時間)をyとすると、t=Eの関係が成り立つ。 The substrate thickness direction of the etching rate by DRIE method and E 1, the hole diameter of the hole bottom by etching, the etching time until the same as the hole diameter a of the opening (just etching time) and y 1, t = E 1 the relationship of y 1 is satisfied.

このエッチングを継続すると、孔底部にはSiO絶縁層12を有することにより、厚み方向のエッチングがストップし、孔底部近傍の孔側壁部がエッチングされるようになる。この側壁方向へのエッチングレートをEとし、エッチングの開始から拡口部の径がbとなるまでのエッチング時間(全エッチング時間)をyとすると、b=E(y−y)>0となる。よって、拡口部の径がbとなる基板を得るためには、y>yすなわち、ジャストエッチングよりも長時間エッチングを行う必要があり、かつ、b=E(y−y)>0を満たす条件でエッチングを行う必要がある。 If this etching is continued, since the SiO 2 insulating layer 12 is provided at the bottom of the hole, the etching in the thickness direction is stopped, and the hole side wall near the hole bottom is etched. Assuming that the etching rate in the side wall direction is E 2 and the etching time (total etching time) from the start of etching to the diameter of the widened portion is b is y 2 , b = E 2 (y 2 −y 1 )> 0. Therefore, in order to obtain a substrate in which the diameter of the opening is b, y 2 > y 1, that is, it is necessary to perform etching for a longer time than just etching, and b = E 2 (y 2 −y 1 It is necessary to perform etching under conditions that satisfy>) 0.

また、I/Oパッド14を、貫通孔に充填した金属と接続する場合には、上記した拡口部の径bは、I/Oパッド14の幅cよりも小さくなければならない。したがって、c>b=E(y−y)>0の条件を満足する必要がある。この不等式から、全エッチング時間の上限が定まる。すなわち、y<c/E−t/Eとなる条件でエッチングを行うことが肝要である。なお、E、Eは、装置、エッチング条件で決まる値である。 Further, when the I / O pad 14 is connected to the metal filled in the through hole, the diameter b of the above-described widened portion must be smaller than the width c of the I / O pad 14. Therefore, it is necessary to satisfy the condition of c> b = E 2 (y 2 −y 1 )> 0. From this inequality, the upper limit of the total etching time is determined. That is, it is important to perform the etching under conditions that satisfy y 2 <c / E 2 −t / E 1 . E 1 and E 2 are values determined by the apparatus and etching conditions.

この発明は、上述した実施例に限定されず、幾多の変形が可能である。   The present invention is not limited to the above-described embodiments, and many variations are possible.

例えば、貫通孔の開口形状、すなわち、基板の平面図における孔の開口形状は、楕円形を含む円形ばかりでなく、三角形、四角形あるいはそれ以上の多角形など、形状は問わない。   For example, the opening shape of the through-hole, that is, the opening shape of the hole in the plan view of the substrate is not limited to a circle including an ellipse, but may be any shape such as a triangle, a quadrangle, or more polygons.

また、貫通孔を設ける基板は、シリコン以外にも、ガラス、セラミックス、金属など、基板として用いられるものであれば材料を問わない。   Moreover, the board | substrate which provides a through-hole does not ask | require material if it is used as board | substrates, such as glass, ceramics, and a metal besides silicon | silicone.

また、貫通孔は、基板表面に対して垂直方向に設けられた孔ばかりでなく、インターポーザー等の用途として、基板表面に対して0〜90°の角度をなす、いずれの方向に形成された孔についてこの発明に従う孔形状を適用することができる。   Moreover, the through hole was formed not only in a direction perpendicular to the substrate surface, but also in any direction forming an angle of 0 to 90 ° with respect to the substrate surface for use as an interposer or the like. The hole shape according to the invention can be applied to the holes.

また、貫通孔に金属を充填する方法は、溶融金属吸引法やめっき法が代表的な方法であり、この発明の基板を製造する際には、上記の方法のいずれを用いても良い。また、従来公知の他の方法を用いることもできる。   Moreover, as a method for filling the metal into the through hole, a molten metal suction method or a plating method is a typical method, and any of the above methods may be used when manufacturing the substrate of the present invention. Further, other conventionally known methods can also be used.

また、シリコン基板の表面に形成させる絶縁層は、SiO絶縁層に限定されず、例えば、SiN層など、誘電率が高いものを用いることもできる。 Further, the insulating layer formed on the surface of the silicon substrate is not limited to the SiO 2 insulating layer, and for example, an insulating layer having a high dielectric constant such as a SiN layer can be used.

この発明に従って得られる基板の一例を示す要部断面図である。Is a fragmentary cross-sectional view showing an example of a substrate thus obtained to the present invention. この発明に従って得られる基板に設けられた貫通孔のサイズを説明する図である。Is a diagram illustrating the size of the through hole provided in the substrate thus obtained to the present invention. 従来の貫通配線基板の要部を示す断面図である。It is sectional drawing which shows the principal part of the conventional penetration wiring board. 従来の貫通孔の形状例を示す断面図である。It is sectional drawing which shows the example of a shape of the conventional through-hole. 従来の貫通孔に充填された金属の脱落例を説明する断面図である。It is sectional drawing explaining the drop-off example of the metal with which the conventional through-hole was filled. この発明に従う基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the board | substrate according to this invention.

符号の説明Explanation of symbols

11 基板
12 絶縁層
13 貫通配線
14 I/Oパッド
15 固定基板
11 Substrate 12 Insulating layer 13 Through wiring 14 I / O pad 15 Fixed substrate

Claims (1)

導電性材料を充填すべき貫通孔を形成する基板の製造方法において、
基板の表面に絶縁層を形成する工程と、前記絶縁層の一方の面に開口を形成する工程と、前記開口に対しDRIE法により他方の絶縁層に到達する貫通孔を形成する工程と、貫通孔形成後、継続してエッチングを行い、前記他方の絶縁層の近傍に基板表面の孔径に比べてこの孔径が拡大している部分をこの基板に形成する工程とを備えることを特徴とする基板の製造方法。
In a method for manufacturing a substrate for forming a through hole to be filled with a conductive material,
Forming an insulating layer on the surface of the substrate; forming an opening in one surface of the insulating layer; forming a through hole reaching the other insulating layer by DRIE method in the opening; after hole formation, etching is carried out continuously, the portion where the pore size than the pore size of the substrate surface in the vicinity of the other insulating layer is expanded, characterized in that it comprises a step of forming on the substrate A method for manufacturing a substrate.
JP2003419970A 2003-12-17 2003-12-17 Substrate manufacturing method Expired - Fee Related JP4323303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003419970A JP4323303B2 (en) 2003-12-17 2003-12-17 Substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003419970A JP4323303B2 (en) 2003-12-17 2003-12-17 Substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2005183548A JP2005183548A (en) 2005-07-07
JP4323303B2 true JP4323303B2 (en) 2009-09-02

Family

ID=34781685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003419970A Expired - Fee Related JP4323303B2 (en) 2003-12-17 2003-12-17 Substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP4323303B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850392B2 (en) * 2004-02-17 2012-01-11 三洋電機株式会社 Manufacturing method of semiconductor device
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (en) 2004-10-26 2010-03-31 三洋電機株式会社 Manufacturing method of semiconductor device
JP4873517B2 (en) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド Semiconductor device and manufacturing method thereof
US7485967B2 (en) 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP4726221B2 (en) * 2005-03-10 2011-07-20 三洋電機株式会社 Semiconductor device and manufacturing method thereof
JP2007067216A (en) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof, and circuit board and manufacturing method thereof
US7633167B2 (en) 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP5021992B2 (en) * 2005-09-29 2012-09-12 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2008053568A (en) 2006-08-25 2008-03-06 Nec Electronics Corp Semiconductor device and method for manufacturing the same
JP5078509B2 (en) * 2007-09-04 2012-11-21 三洋電機株式会社 Solar cell
JP5289830B2 (en) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 Semiconductor device
JP5264333B2 (en) * 2008-07-09 2013-08-14 株式会社フジクラ Through wiring board
JP5127622B2 (en) * 2008-07-29 2013-01-23 京セラ株式会社 Wiring board, mounting structure, and manufacturing method of wiring board
JP2010129646A (en) * 2008-11-26 2010-06-10 Seiko Instruments Inc Package member and electronic component package
JP4278007B1 (en) 2008-11-26 2009-06-10 有限会社ナプラ Method for filling metal into fine space
JP5423020B2 (en) * 2009-02-03 2014-02-19 セイコーエプソン株式会社 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5584986B2 (en) * 2009-03-25 2014-09-10 富士通株式会社 Interposer
JP5697898B2 (en) 2009-10-09 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. Semiconductor device and manufacturing method thereof
JP5228094B2 (en) * 2011-08-29 2013-07-03 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2013115340A (en) * 2011-11-30 2013-06-10 Napura:Kk Vertical conductor packed structure
JP5865771B2 (en) * 2012-04-26 2016-02-17 日本特殊陶業株式会社 Multilayer wiring board
JP6244130B2 (en) * 2013-07-26 2017-12-06 新光電気工業株式会社 Light emitting element mounting package and light emitting element package
JPWO2019049899A1 (en) 2017-09-11 2020-10-29 株式会社ライジングテクノロジーズ Electronic circuit equipment and manufacturing method of electronic circuit equipment
JP6881409B2 (en) * 2018-09-27 2021-06-02 日亜化学工業株式会社 Lighting equipment and its manufacturing method
JP7371882B2 (en) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ Electronic circuit device and method for manufacturing electronic circuit device
CN112335036A (en) * 2019-05-16 2021-02-05 莱新科技股份有限公司 Electronic circuit device and method for manufacturing electronic circuit device
WO2020250795A1 (en) 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ Electronic circuit device
TWI780668B (en) * 2020-05-28 2022-10-11 日商村田製作所股份有限公司 Modules for semiconductor compound devices

Also Published As

Publication number Publication date
JP2005183548A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4323303B2 (en) Substrate manufacturing method
US7473577B2 (en) Integrated chip carrier with compliant interconnect
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
JP4955935B2 (en) Through-hole forming method and semiconductor device manufacturing method
CN101785103B (en) Low resistance through-wafer via
US7928579B2 (en) Devices including sloped vias in a substrate and devices including spring-like deflecting contacts
US7795140B2 (en) Method of manufacturing substrate
US5528080A (en) Electrically conductive interconnection through a body of semiconductor material
JP4919984B2 (en) Electronic device package and method for forming the same
TWI511248B (en) Vias in porous substrates
JP3918935B2 (en) Manufacturing method of semiconductor device
JP4789836B2 (en) Cap wafer manufacturing method and semiconductor chip manufacturing method including the same
TWI571428B (en) Ic and method for manufacturing ic of sensor device
JP5330697B2 (en) Functional element package and manufacturing method thereof
WO2011048862A1 (en) Device-mounting structure and device-mounting method
JP2009176926A (en) Through wiring substrate and manufacturing method thereof
JP2622038B2 (en) Semiconductor device and manufacturing method thereof
JP4285604B2 (en) Substrate with through electrode, method for manufacturing the same, and electronic device
JP4708009B2 (en) Wiring board manufacturing method
CN114455536A (en) Wafer-level three-dimensional packaging method and structure of MEMS gas sensor
JP6571446B2 (en) Semiconductor device
JP2007329156A (en) Semiconductor device, manufacturing method thereof, and electronic component
JPH0992675A (en) Semiconductor device and its manufacturing method
JP2010016255A (en) Semiconductor device
CN117038576A (en) High-density simple silicon-based vertical interconnection packaging method, device and substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090604

R151 Written notification of patent or utility model registration

Ref document number: 4323303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees