JP4319868B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4319868B2 JP4319868B2 JP2003189972A JP2003189972A JP4319868B2 JP 4319868 B2 JP4319868 B2 JP 4319868B2 JP 2003189972 A JP2003189972 A JP 2003189972A JP 2003189972 A JP2003189972 A JP 2003189972A JP 4319868 B2 JP4319868 B2 JP 4319868B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- current
- adder
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
この発明は、フィルタを有する電力変換装置に関するものであり、特に電流制御器の簡略化を実現する手段に関するものである。
【0002】
【従来の技術】
このような電力変換装置において、その制御回路は、電圧制御装置および電流制御装置により構成される(例えば、特許文献1参照)。
特許文献1における電力変換装置では、電力変換装置を構成するインバータ1の出力主回路には、コンデンサ103および他のインバータ2による逆起電力があるので、インバータが出力電流を制御するには、この起電力を補償すべき電圧とリアクトル102へ印加すべき電圧との和を電圧指令として発生する必要がある。したがって、この電圧指令に相当する信号を電流制御装置121の出力に加算している。
【0003】
【特許文献1】
特許第2528992号公報(第3−5頁、第1−2図)
【0004】
【発明が解決しようとする課題】
従来の電力変換装置はこのように構成され、電流制御装置121で電圧補償を行っており、また、電流制御装置121における制御器は、負荷が非線形負荷となる場合にも対応できるよう高応答となるように設計されるため、アナログ制御で構成される。
しかしながら、前記電圧補償信号を電流制御装置121で足しこむ必要があり、アナログ回路の複雑化を招くといった問題がある。
【0005】
この発明は、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0006】
【課題を解決するための手段】
この発明に係る電力変換装置では、電力変換主回路の出力に接続されたリアクトルおよびコンデンサからなるフィルタ回路と、前記リアクトルに流れる電流を検出する第1の電流検出器と、前記コンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第2の電流検出器とを有するものにおいて、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および、前記リアクトルの電流を所望の値に制御する電流制御装置からなる制御回路とを備え、前記電流制御装置は前記電圧制御装置が発生する前記リアクトルの電流指令値と前記第1の電流検出器の出力との差分を演算する第1の減算器と、前記第1の減算器の出力が入力される電流制御器からなり、前記電流制御器の出力が前記電力変換主回路の電圧指令として前記電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器からなり、前記第2の加算器の出力が前記電圧制御装置から前記電流制御装置に与えられる前記リアクトルの電流指令値となるようにしたものである。
【0007】
【発明の実施の形態】
実施の形態1.
この発明による実施の形態1を図1ないし図3について説明する。図1は実施の形態1における電力変換装置の制御回路の構成を示すブロック図である。図2は実施の形態1における電力変換装置の全体構成を示すブロック図である。図3実施の形態1における電力変換装置の主回路構成を示すブロック図である。
【0008】
図2において、電力変換主回路を構成に直流を交流に変換するインバータ1には、その出力主回路にリアクトル2およびコンデンサ3からなるフィルタ回路を介して負荷4が接続されている。また、電流検出器10および11、電圧検出器12、制御回路20が設けられている。
【0009】
図3は、前記インバータ1の詳細構成を示す図である。
直流電源150および151に接続され、ダイオード154および155が逆並列に接続されたスイッチング素子152および153を交互にオンオフ動作することにより、出力電流IAを前記制御回路20で制御する。
前記リアクトル2および前記コンデンサ3は、前記インバータ1が前記オンオフ動作により発生する高調波電流を負荷4に流れないようにするフィルタの役割を果たす。
【0010】
制御回路20の詳細を図1に示す。
図1において、電圧制御装置100には、減算器101、電圧制御器102、加算器103、104およびゲイン演算器105が設けられている。
電流制御装置110には、減算器111、および、電流制御器112が設けられている。
電圧制御装置100においてVL* は前記コンデンサ3の電圧指令であり、前記減算器101は電圧検出器12の出力VLとの差を演算する。減算器101の出力は電圧制御器102に入力される。
電圧制御器102の出力は加算器103に入力され、前記制御器102の出力と前記電流検出器11の出力信号ILとの和を演算する。
ゲイン演算器105では、電流制御器112のゲインG2の逆数が電圧検出器12の出力VLに掛けられる。
加算器104は加算器103の出力とゲイン演算器105の出力とを加算し、加算器の出力を前記リアクトル2の電流指令IA* とする。
前記電流制御装置110は前記電流指令IA* と電流検出器10で検出された値IAとの差を減算器111で演算する。減算器111の出力は電流制御器112に入力される。
電流制御器112の出力は電圧指令値Vinv* として導出される。電圧指令値Vinv* とインバータ1の出力電圧が等しくなるように、図3におけるスイッチング素子152および153をオンオフ動作させる。
【0011】
前記構成により、電圧制御装置100における処理によって、等価的にVLが電流制御装置110に加算されたことになる。これにより、従来技術では電流制御装置112で実行されていた電圧検出器12の出力VLを加算する項に関する処理が省略される。
また、電圧制御装置100の制御器102は、電流制御装置110の制御器112と比較して低応答の設計でよく、前記電圧制御装置100は例えばデジタル制御で構成され、ソフトウェアによる演算が容易である。
【0012】
このように、前記電流制御器110でのアナログ演算数が低減され、回路が簡略化でき、低コスト化が実現できるという効果がある。
また、前記電流制御器110に入力される信号はIA* とIAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器105での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
【0013】
この発明による実施の形態1によれば、複数のスイッチング素子で構成されたインバータ1からなる電力変換主回路と、前記インバータ1からなる電力変換主回路の出力に接続されたリアクトル2およびコンデンサ3からなるフィルタ回路と、前記コンデンサ3に並列に接続された負荷4と、前記リアクトル2に流れる電流を検出する第1の電流検出器10と、前記コンデンサ3の電圧を検出する電圧検出器12と、前記負荷4に流れる電流を検出する第2の電流検出器11と、前記コンデンサ3の電圧を所望の値に制御する電圧制御装置100、および、前記リアクトル2の電流を所望の値に制御する電流制御装置110からなる制御回路とを備え、前記電流制御装置110は前記電圧制御装置100が発生する前記リアクトル2の電流指令値IA* と前記第1の電流検出器10の出力IAとの差分を演算する第1の減算器111と、前記第1の減算器111の出力が入力される電流制御器112からなり、前記電流制御器112の出力が前記インバータ1からなる電力変換主回路の電圧指令Vinv* として前記インバータ1からなる電力変換主回路に与えられるとともに、前記電圧制御装置100は前記電圧検出器12の出力VLと前記コンデンサ3の電圧指令VL* との差分を演算する第2の減算器101と、前記第2の減算器101の出力が入力される電圧制御器102と、前記電圧制御器102の出力と前記第2の電流検出器11の出力ILを加算する第1の加算器103と、前記電圧検出器12の出力VLが入力される前記電流制御器112の逆応答となるゲイン演算器105からなる逆応答制御器と、前記ゲイン演算器105からなる逆応答制御器の出力と前記第1の加算器103の出力を加算する第2の加算器104からなり、前記第2の加算器104の出力が前記電圧制御装置100から前記電流制御装置110に与えられる前記リアクトル2の電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0014】
また、この発明による実施の形態1によれば、前項の構成において、前記電圧制御装置100はデジタル演算されるマイコン等を用いたデジタル回路で構成し、前記電流制御装置110はアナログ回路で演算されるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、アナログ回路で構成された電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0015】
実施の形態2.
この発明による実施の形態2を図4および図5について説明する。図4は実施の形態2における電力変換装置の制御回路の構成を示すブロック図である。図5は実施の形態2における電力変換装置の全体構成を示すブロック図である。
この実施の形態2において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1と同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0016】
図5は、電力変換主回路を構成するインバータが複数台あるときの電力変換装置の構成を示すものである。
インバータ1、5はそれぞれはリアクトル2、6およびコンデンサ3、7からなるフィルタ回路を介して負荷4に接続されている。電流検出器10、13および制御回路21が設けられ、インバータ1および5が並列に運転される。
【0017】
図4は、図5の電力変換装置における制御回路21を示す図であり、図5に示したような複数台N=2台のインバータを並列運転する場合のこの発明による一実施形態を示すものである。
図において、電圧制御装置120には、減算器121、電圧制御器122、加算器123、ゲイン演算器124、加算器125およびゲイン演算器126が設けられている。
電流制御装置130には、減算器131および電流制御器132が設けられている。電流制御装置140には、減算器141および電流制御器142が設けられている。
負荷電流ILを、前記インバータ1および5にそれそれ分配するために、ここでは0.5のゲインがゲイン演算器124で掛けられる。すなわち、電流ILを複数台N=2で前記ゲイン演算器124にて除算する。
【0018】
前記ゲイン演算器12は前記制御器132および142の逆数1/G2につき、前記信号VLにゲインを掛ける。従って等価的にVLが前記電流制御器130および140に加算されたことになる。これにより従来の電流制御器にてVLを加算する項が省略される。
また、前記制御器122は前記制御器132や142と比較して低応答の設計でよく、前記電圧制御器120は例えばデジタル制御で構成され、ソフトウェアによる演算が容易である。
このように、2台などの複数のインバータを並列運転する場合においても、前記電流制御器130および14・0でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、前記電流制御器130および140にそれぞれ入力される信号はIAl*とIAlおよびIA2のみであり、信号機の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器128での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
【0019】
この発明による実施の形態2によれば、複数のスイッチング素子で構成されたN台のインバータ1,5からなる電力変換主回路と、前記N台のインバータ1,5からなる電力変換主図路の各々の出力に接続されたリアクトル2,6およびコンデンサ3,7からなるN台のフィルタ回路と、前記コンデンサ3,7が各々並列に接続され、前記コンデンサ3,7に並列に接続された負荷4と、前記N台のリアクトル2,6に流れる電流を検出するN台の第1および第2の電流検出器10,13と、前記コンデンサ3,7のうち少なくとも1つのコンデンサ3の電圧を検出する電圧検出器12と、前記負荷4に流れる電流ILを検出する第3の電流検出器11と、前記コンデンサ3,7の電圧を所望の値に制御する電圧制御装置120、および、前記N台のリアクトル2,6の電流を各々所望の値に制御するN台の電流制御装置130,140からなる制御回路とを備え、前記N台の電流制御装置130,140は、前記電圧制御装置120が発生する前記リアクトルの電流指令値IA1* ,IA2* と前記N台の電流検出器10,13の出力IA1,IA2との差分を各々演算する第1の減算器131,141と、前記第1の減算器131,141の出力が入力される電流制御器132,142からなり、前記N台の電流制御器132,142の各々の出力が前記N台の電力変換主回路の電圧指令Vinv1* ,Vinv2* として前記N台のインバータ1,5からなる電力変換主回路に与えられるとともに、前記電圧制御装置120は前記電圧検出器12の出力VLと前記コンデンサ3,7の電圧指令VL* との差分を演算する第2の減算器121と、前記第2の減算器121の出力が入力される電圧制御器122と、前記第3の電流検出器11の出力ILに前記電力変換装置の台数Nの逆数を掛け算するゲイン演算器124からなる電流分配演算器と、前記電圧制御器122の出力と前記ゲイン演算器124からなる電流分配演算器の出力を加算する第1の加算器123と、前記電圧検出器12の出力VLが入力される前記電流制御器132の逆応答となるゲイン演算器126からなる逆応答制御器と、前記ゲイン演算器126からなる逆応答制御器の出力と前記第1の加算器123の出力とを加算する第2の加算器125からなり、前記第2の加算器125の出力が前記電圧制御装置120から前記電流制御装置130、140に与えられる前記N台のリアクトルの電流指令値IA1* 、IA2* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、N台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【0020】
実施の形態3.
この発明による実施の形態3を図6および図7について説明する。図6は実施の形態3における電力変換装置の制御回路の動作を示す波形図である。図7は実施の形態3における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態3において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1または実施の形態2と同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0021】
図3に示したインバータにおけるスイッチング素子152および153はオンオフ制御されるが、短絡を回避するために図6に示すようにスイッチング素子152および153は互いにオフ期間(TD)を設定してオンオフする。
このとき、電流IAの向きにより図中(c)および(d)で示したような電圧誤差が発生する。
すなわち、TDの期間において、リアクトル電流IAが正のときはインバータ1のうちダイオード155が導通するため負の電圧が発生し(d)、逆の場合には正の電圧が発生する(c)。これらの電圧は実際に出力したい電圧とは逆の極性となる電圧誤差となる。
前記電圧誤差を抑制するためには、前記TD期間で発生した電圧を補償するように前記信号Vinv* に電圧信号を印加すればよいが、このときやはりアナログ回路で構成される電流制御系に加算器が必要となり、回路が複雑化するという問題がある。
【0022】
そこで、図7に示すように、リアクトル電流IAの向きにより電圧誤差を補償する電圧を、電圧制御系にてデジタル演算する。
図7において、電圧制御装置160には、減算器161、制御器162、加算器183〜185、ゲイン演算器166、167および補償電圧演算器168が設けられている。
前記補償電圧演算器168により、図6における電圧誤差を補償する補償電圧値を演算する。演算結果は前記ゲイン演算器167で1/G2倍され、前記加算器165にて加算される。
これにより、等価的に前記補償電圧値を前記信号Vinv* に加算することになる。
【0023】
このように、電流制御装置110でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御装置110に入力される信号はリアクトル電流IA* とIAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器166、167での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
また、前記TD期間による電圧誤差をソフトウェアによる簡単な演算として補償することができるため、Vinvの波形における歪みを抑制することができる。
【0024】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【0025】
この発明による実施の形態3によれば、実施の形態1における構成において、前記電圧制御装置100(図1)に対応する電圧制御装置160は、前記電圧検出器12の出力と前記コンデンサ3の電圧指令VL* との差分を演算する第2の減算器161と、前記第2の減算器161の出力が入力される電圧制御器162と、前記電圧制御器162の出力と前記第2の電流検出器11の出力を加算する第1の加算器113と、前記電圧検出器12の出力VLが入力される前記電流制御器112の逆応答となるゲイン演算器166からなる第1の逆応答制御器と、前記ゲイン演算器166からなる第1の逆応答制御器の出力と前記第1の加算器163の出力を加算する第2の加算器164と、前記第1の電流検出器10の出力IAをもとに前記インバータ1からなる電力変換主回路が発生する電圧誤差を補正する電圧補正演算器168と、前記電圧補正演算器168の出力が入力される前記電流制御器112の逆応答となるゲイン演算器167からなる第2の逆応答制御器と、前記第2の加算器164の出力と前記ゲイン演算器167からなる第2の逆応答制御器の出力を加算する第3の加算器165からなり、前記第3の加算器165の出力が前記電圧制御装置160から前記電流制御装置110に与えられる前記リアクトルの電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減でき、しかも、オフ期間に発生した電圧の補償を簡潔かつ的確に行える電力変換装置を得ることができる。
【0026】
また、この発明による実施の形態3によれば、実施の形態2における構成において、前記電圧制御装置120(図4)に対応する電圧制御装置160は、前記電圧検出器12の出力VLと前記コンデンサ3、7の電圧指令VL* との差分を演算する第2の減算器121と、前記第2の減算器121の出力が入力される電圧制御器122と、前記第3の電流検出器11の出力ILに前記電力変換装置の台数Nの逆数を掛け算するゲイン演算器124からなる電流分配演算器と前記電圧制御器122の出力と前記ゲイン演算器124からなる電流分配演算器の出力を加算する第1の加算器123と、前記電圧検出器12の出力VLが入力される前記電流制御器132、142の逆応答となるゲイン演算器166からなる第1の逆応答制御器と、前記ゲイン演算器166からなる第1の逆応答制御器の出力と前記第1の加算器123の出力を加算する第2の加算器164(図7)と、前記N台の電流検出器10、13の出力IA1、IA2をもとに前記N台のインバータ1、5からなる電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器168(図7)と、前記電圧補正演算器168の出力が入力される前記電流制御器132、142の逆応答となるゲイン演算器167(図7)からなる第2の逆応答制御器と、前記第2の加算器164の出力と前記ゲイン演算器167からなる第2の逆応答制御器の出力を加算する第3の加算器165(図7)からなり、前記第3の加算器165の出力が前記N台の電流制御装置130、140(図4)に与えられる前記N台のリアクトルの電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減でき、しかも、オフ期間に発生した電圧の補償を簡潔かつ的確に行える、N台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【0027】
実施の形態4.
この発明による実施の形態4を図8について説明する。図8は実施の形態4における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態4において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1ないし実施の形態3のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0028】
実施の形態3ではIAを前記電圧制御器180に入力する必要があるが、IAを入力するための配線が前記電圧制御器180に別途準備する必要がある。
そこで、前記IAを電流ILと前記コンデンサ3に流れる電流ICのノミナル値、より具体的には、前記コンデンサ3がVL* に制御されていると仮定したときに、前記コンデンサ3に流れる電流IC* とを加算して、前記IAを予測する。
【0029】
図5において、電圧制御装置170には、減算器171、電圧制御器172、加算器173〜175、ゲイン演算器176,177、加算器178、および、コンデンサ3がVL* に制御されていると仮定したときに、前記コンデンサ3に流れる電流IC* を導出するIC* 発生器としてのゲイン演算器179からなる電流推定器が設けられている。
IC* 発生器179は前記電流IC* を発生させ、前記加算器178にて前記電流信号ILと加算される。
これにより、リアクトル電流IAの予測値IA^ が演算され、これが前記補償電圧制御器168に入力されTD期間による外乱電圧を抑制するための補償電圧が出力される。
前記補償電圧にゲイン1/G2が掛けられて加算器185で加算される部分は、実施の形態3と同様である。
【0030】
このように、電流制御装置110でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器装置110に入力される信号はIA* とIAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器166、167での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
また、前記TD期間による電圧誤差を、前記電流IAの予測値IA^を用いて演算することにより、電圧制御系へのIAの入力が省略でき、かつソフトウェアによる簡単な演算として補償することができるため、Vinvの波形における歪みを抑制することができる。
【0031】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【0032】
この発明による実施の形態4によれば、実施の形態1における構成において、前記電圧制御装置100(図1)に対応する電圧制御装置170は、前記電圧検出器12の出力VLと前記コンデンサ3の電圧指令VL* との差分を演算する第2の減算器171と、前記第2の演算器171の出力が入力される電圧制御器172と、前記電圧制御器172の出力と前記第2の電流検出器11の出力ILを加算する第1の加算器173と、前記電圧検出器12の出力VLが入力される前記電流制御器112の逆応答となるゲイン演算器176からなる第1の逆応答制御器と、前記ゲイン演算器176からなる第1の逆応答制御器の出力と前記第1の加算器173の出力を加算する第2の加算器174と、前記電圧指令VL* から前記コンデンサ3に流れる電流IC* を推定するゲイン演算器179からなる電流推定器と、前記ゲイン演算器179からなる電流推定器の出力と前記第2の電流検出器11の出力ILを加算してリアクトル電流IA^ を導出する第3の加算器178と、前記第3の加算器178の出力IA^ をもとに前記インバータ1からなる電力変換主回路が発生する電圧誤差を補正する電圧補正演算器168と、前記電圧補正演算器168の出力が入力される前記電流制御器112の逆応答となるゲイン演算器177からなる第2の逆応答制御器と、前記第2の加算器174の出力と前記ゲイン演算器177からなる第2の逆応答制御器の出力を加算する第4の加算器175からなり、前記第4の加算器175の出力が前記電流制御装置110に与えられる前記リアクトル3の電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をし、かつ、コンデンサの電圧指令からコンデンサに流れる電流を推定してリアクトル電流を導出することにより、電流制御装置における演算の簡略化を一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0033】
また、この発明による実施の形態4によれば、実施の形態2における構成において、前記電圧制御装置120(図4)に対応する電圧制御装置170は、前記電圧検出器12の出力VLと前記コンデンサ3、7の電圧指令VL* との差分を演算する第2の減算器171と、前記第2の減算器171の出力が入力される電圧制御器172と、前記第3の電流検出器11の出力ILに前記電力変換装置の台数Nの逆数を掛け算するゲイン演算器124(図4)からなる電流分配演算器と、前記電圧制御器172の出力と前記ゲイン演算器124からなる電流分配演算器の出力を加算する第1の加算器173と、前記電圧検出器12の出力VLが入力される前記電流制御器132、142(図4)の逆応答となるゲイン演算器176からなる逆応答制御器と、前記ゲイン演算器176からなる逆応答制御器の出力と前記第1の加算器173の出力を加算する第2の加算器174と、前記N台の電流検出器10、13の出力IA1、IA2をもとに前記N台のインバータ1からなる電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器168と、前記電圧補正演算器168の出力が入力される前記電流制御器132、142(図4)の逆応答となるゲイン演算器177からなる第2の逆応答制御器と、前記第2の加算器174の出力と前記ゲイン演算器177からなる第2の逆応答制御器の出力を加算する第4の加算器175からなり、前記第4の加算器175の出力が前記N台の電流制御装置130、140(図4)に与えられる前記N台のリアクトルの電流指令値IA1* 、IA2* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をし、かつ、コンデンサの電圧指令からコンデンサに流れる電流を推定してリアクトル電流を導出することにより、電流制御装置における演算の簡略化を一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、N台のインバータからなる電力変換装置を得ることができる。
【0034】
実施の形態5.
この発明による実施の形態5を図9について説明する。図9は実施の形態5における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態5において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1ないし実施の形態4のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0035】
図9において、電圧制御系としての電圧制御装置180には、減算器181、182は制御器182、加算器183〜185、188、190、ゲイン演算器186、187、および、コンデンサ3がVL* に制御されていると仮定したときに、前記コンデンサ3に流れる電流IC* を導出するIC* 発生器としてのゲイン演算器189からなる電流推定器が設けられている。
加算器190は前記電流IC* を元の電流指令に加算してリアクトル電流指令値IA* を演算する。これにより、前記コンデンサ3に流れる電流をフイードフォワード的に電流指令に加算する。
【0036】
このように、電流制御器110でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器110に入力される信号はリアクトル電流指令値IA* とリアクトル電流値IAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器186、187での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
また、前記TD期間による電圧誤差を、前記電流IAの予測値IA^を用いて演算することにより、電圧制御系へのIAの入力が省略でき、かつソフトウェアによる簡単な演算として補償することができるため、Vinvの波形における歪みを抑制することができる。
更に,前記フイードフォワードの作用により、前記コンデンサ3の電圧VLの指令値VL* との誤差を更に低減することができる。
【0037】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【0038】
この発明による実施の形態5によれば、実施の形態2における構成において、前記電圧制御装置100(図1)に対応する電圧制御装置180は、前記電圧検出器12の出力VLと前記コンデンサ3の電圧指令VL* との差分を演算する第2の減算器181と、前記第2の減算器181の出力が入力される電圧制御器182と、前記電圧制御器182の出力と前記第2の電流検出器11の出力ILを加算する第1の加算器183と、前記電圧検出器12の出力VLが入力される前記電流制御器112の逆応答となるゲイン演算器186からなる第1の逆応答制御器と、前記ゲイン演算器186からなる第1の逆応答制御器の出力と前記第1の加算器183の出力を加算する第2の加算器184と、前記電圧指令VL* から前記コンデンサ3に流れる電流ICを推定するゲイン演算器189からなる電流推定器と、前記ゲイン演算器189からなる電流推定器の出力IC* と前記第2の電流検出器11の出力ILを加算する第3の加算器188と、前記第3の加算器188の出力IA* をもとに前記インバータ1からなる電力変換主回路が発生する電圧誤差を補正するゲイン演算器168からなる電圧補正演算器と、前記ゲイン演算器168からなる電圧補正演算器の出力が入力される前記電流制御器112の逆応答となるゲイン演算器187からなる第2の逆応答制御器と、前記第2の加算器184の出力と前記ゲイン演算器187からなる第2の逆応答制御器の出力を加算する第4の加算器185と、前記第4の加算器185の出力と前記ゲイン演算器189からなる電流推定器の出力を加算する第5の加算器190からなり、前記第5の加算器190の出力が前記電流制御装置110に与えられる前記リアクトル3の電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化をより一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0039】
また、この発明による実施の形態5によれば、実施の形態2における構成において、前記電圧制御装置120(図4)に対応する電圧制御装置180は前記電圧検出器12の出力VLと前記コンデンサ3、7の電圧指令VL* との差分を演算する第2の減算器181と、前記第2の減算器181の出力が入力される電圧制御器182と、前記第3の電流検出器11の出力ILに前記電力変換装置の台数Nの逆数を掛け算するゲイン演算器124からなる電流分配演算器と、前記電圧制御器182の出力と前記ゲイン演算器124からなる電流分配演算器の出力を加算する第1の加算器183と、前記電圧検出器12の出力VLが入力される前記電流制御器132、142の逆応答となるゲイン演算器186からなる逆応答制御器と、前記ゲイン演算器186からなる逆応答制御器の出力と前記第1の加算器183の出力を加算する第2の加算器184と、前記電圧指令VL* から前記コンデンサ3に流れる電流ICを推定するゲイン演算器189からなる電流推定器と、前記ゲイン演算器189からなる電流推定器の出力IC* と前記第2の電流検出器11の出力ILを加算する第3の加算器188と、前記第3の加算器188の出力IA* をもとに前記インバータ1からなる電力変換主回路が発生する電圧誤差を補正するゲイン演算器168からなる電圧補正演算器と、前記ゲイン演算器168からなる電圧補正演算器の出力が入力される前記電流制御器112の逆応答となるゲイン演算器187からなる第2の逆応答制御器と、前記第2の加算器184の出力と前記ゲイン演算器187からなる第2の逆応答制御器の出力を加算する第4の加算器185と、前記第4の加算器185の出力と前記ゲイン演算器189からなる電流推定器の出力を加算する第5の加算器190からなり、前記第5の加算器190の出力が前記電流制御装置130、140(図4)に与えられる前記リアクトル3、7の電流指令値IA1* 、IA2* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化をより一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、N台のインバータからなる電力変換装置を得ることができる。
【0040】
実施の形態6.
この発明による実施の形態6を図10および図11について説明する。図10は、実施の形態6における電力変換装置の全体構成を示すブロック図である。図11は、実施の形態5における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態6において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1ないし実施の形態5のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0041】
図10において、電力変換主回路を構成しは直流を交流に変換するインバータ1は、リアクトル2およびコンヂンサ3からなるフィルタ回路を介して負荷4に接続されている。また、電流検出器10、電圧検出器12および制御回路200が設けられている。図2に示した回路に比較して、この回路では電流検出器11が省略されている。
【0042】
図11は前記制御回路200の詳細を示す図である。
この回路には、電圧制御装置210および電流制御装置110が設けられている。
図1に示した回路と比較して、この回路では、電圧制御装置210において、加算器103を省略した構成となっている。
【0043】
前記電流ILが持つ周波数よりも電圧制御装置210の制御器102が十分高応答で設計できる場合には、電流ILをフイードフォワード的に加算する必要なく、前記電圧VLを制御することができる。
【0044】
このように、前記電流制御器110でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、前記電流制御器110に入力される信号はIA* とIAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器105での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
また、電流ILを加算する必要がなくなり、電圧制御器の簡素化が図れるという効果がある。
【0045】
また、電流ILの加算の省略は実施の形態2〜5についても適用可能であることは言うまでもない。
【0046】
この発明による実施の形態6によれば、実施の形態1における構成において、前記負荷に流れる電流ILを検出する第2の電流検出器11と、前記第2の電流検出器11の出力ILを加算する第1の加算器103(図1)を省略し、前記第2の加算器104は前記電圧制御器102の出力と電流制御器112の逆応答となる前記ゲイン演算器105からなる逆応答制御器の出力を加算するようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に達成でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0047】
また、この発明による実施の形態6によれば、実施の形態2における構成において、前記負荷に流れる電流ILを検出する第3の電流検出器11と、前記第3の電流検出器11の出力ILを加算する第1の加算器123(図4)を省略し、前記第2の加算器104は前記電圧制御器102の出力と電流制御器112の逆応答となる前記ゲイン演算器105からなる逆応答制御器の出力を加算するようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に達成でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0048】
実施の形態7.
この発明による実施の形態7を図12について説明する。図12は実施の形態7における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態7において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態1ないし実施の形態6のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【0049】
図において、電圧制御装置211には、電圧誤差演算器212、ゲイン演算器213および加算器214が設けられている。
前記電圧誤差演算器212は既知な電圧誤差、例えば電圧指令Vinv* をパルス変換するときに発生する電圧誤差を演算する。
そして、ゲイン演算器213にて制御器112の逆数のゲインが演算され、加算器214で加算される。
このように、前記電圧誤差演算器212で演算された誤差の補償がVinv* にそのまま現れる。
【0050】
このように、前記電流制御器110でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器110に入力される信号はIA* とIAのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器105での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Vinvの良好な過渡特性を実現できるという効果がある。
また、電圧誤差を演算しこれを抑制するように加算するため、出力電圧Vinvの定常誤差を抑制できるという効果がある。
【0051】
また、前記定常誤差の抑制は実施の形態2〜5についても適用可能であることは言うまでもない。
【0052】
この発明による実施の形態7によれば、実施の形態1における構成において、前記電圧制御装置100(図1)に対応する電圧制御装置211は、前記電圧検出器12の出力VLと前記コンデンサ3の電圧指令VL* との差分を演算する第2の減算器101と、前記第2の減算器101の出力が入力される電圧制御器102と、前記電圧制御器102の出力と前記第2の電流検出器11の出力ILを加算する第1の加算器103と、前記電圧検出器12の出力VLが入力される前記電流制御器112の逆応答となるゲイン演算器105からなる第1の逆応答制御器と、前記ゲイン演算器105からなる逆応答制御器の出力と前記第1の加算器103の出力を加算する第2の加算器104と、前記インバータ1からなる電力変換主回路の電圧指令と実際に出力される電圧との誤差をあらかじめ演算する電圧補正演算器212と、前記電圧補正演算器212の出力が入力される前記電流制御器112の逆応答となるゲイン演算器213からなる第2の逆応答制御器と、前記第2の加算器104の出力と前記ゲイン演算器213からなる第2の逆応答制御器の出力を加算する第3の加算器214からなり、前記第3の加算器の214出力が前記電流制御装置110に与えられる前記リアクトルの電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【0053】
また、この発明による実施の形態7によれば、実施の形態2における構成において、前記電圧制御装置120(図4)に対応する電圧制御装置211は、前記電圧検出器12の出力VLと前記コンデンサ3、7の電圧指令VL* との差分を演算する第2の減算器102と、前記第2の減算器102の出力が入力される電圧制御器102と、前記第3の電流検出器11の出力ILを前記インバータ1からなる電力変換装置の台数Nの逆数を掛け算するゲイン演算器124(図4)からなる電流分配演算器と、前記電圧制御器102の出力と前記ゲイン演算器124からなる電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器12の出力VLが入力される前記電流制御器132、142の逆応答となるゲイン演算器105からなる逆応答制御器と、前記ゲイン演算器105からなる逆応答制御器の出力と前記第1の加算器103の出力を加算する第2の加算器104と、前記N台のインバータ1からなる電力変換主回路が各々発生する電圧誤差をあらかじめ補正する電圧補正演算器212と、前記電圧補正演算器212の出力が入力される前記電流制御器132、142の逆応答となるゲイン演算器213からなる第2の逆応答制御器と、前記第2の加算器104の出力と前記ゲイン演算器213からなる第2の逆応答制御器の出力を加算する第3の加算器214からなり、前記第3の加算器214の出力が前記N台の電流制御装置130、140(図4)に与えられる前記N台のリアクトル2、6の電流指令値IA* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、N台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【0054】
【発明の効果】
以上のように、この発明によれば、電流制御装置における演算の簡略化が実現できるため、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配繰コストを低減することができる。
【図面の簡単な説明】
【図1】 この発明による実施の形態1における電力変換装置の制御回路の構成を示すブロック図である。
【図2】 この発明による実施の形態1における電力変換装置の全体構成を示すブロック図である。
【図3】 この発明による実施の形態1における電力変換装置の主回路構成を示すブロック図である。
【図4】 この発明による実施の形態2における電力変換装置の制御回路の構成を示すブロック図である。
【図5】 この発明による実施の形態2における電力変換装置の全体構成を示すブロック図である。
【図6】 実施の形態3における電力変換装置の制御回路の動作を示す波形図である。
【図7】 この発明による実施の形態3における電力変換装置の制御回路の構成を示すブロック図である。
【図8】 この発明による実施の形態4における電力変換装置の制御回路の構成を示すブロック図である。
【図9】 この発明による実施の形態5における電力変換装置の制御回路の構成を示すブロック図である。
【図10】 この発明による実施の形態6における電力変換装置の全体構成を示すブロック図である。
【図11】 この発明による実施の形態6における電力変換装置の制御回路の構成を示すブロック図である。
【図12】 この発明による実施の形態7における電力変換装置の制御回路の構成を示すブロック図である。
【符号の説明】
1 インバータ、2 リアクトル、3 コンデンサ、4 負荷、100 電圧制御装置、110 電流制御装置、120 電圧制御装置、130,140 電流制御装置、160,170,180,201 電圧制御装置。
Claims (13)
- 複数のスイッチング素子で構成された電力変換主回路と、前記電力変換主回路の出力に接続されたリアクトルおよびコンデンサからなるフィルタ回路と、前記コンデンサに並列に接続された負荷と、前記リアクトルに流れる電流を検出する第1の電流検出器と、前記コンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第2の電流検出器と、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および、前記リアクトルの電流を所望の値に制御する電流制御装置からなる制御回路とを備え、前記電流制御装置は前記電圧制御装置が発生する前記リアクトルの電流指令値と前記第1の電流検出器の出力との差分を演算する第1の減算器と、前記第1の減算器の出力が入力される電流制御器からなり、前記電流制御器の出力が前記電力変換主回路の電圧指令として前記電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器からなり、前記第2の加算器の出力が前記電圧制御装置から前記電流制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第1の逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記第1の電流検出器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第3の加算器からなり、前記第3の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項1記載の電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第1の逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第2の電流検出器の出力を加算する第3の加算器と、前記第3の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第4の加算器からなり、前記第4の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項1記載の電力変換装置.
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御盤の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第1の逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第2の電流検出器の出力を加算する第3の加算器と、前記第3の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第4の加算器と、前記第4の加算器の出力と前記電流推定器の出力を加算する第5の加算器からなり、前記第5の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項1記載の電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第2の電流検出器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第1の逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記電力変換主回路の電圧指令と実際に出力される電圧との誤差をあらかじめ演算する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第3の加算器からなり、前記第3の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項1記載の電力変換装置。
- 前記負荷に流れる電流を検出する第2の電流検出器と、前記第2の電流検出器の出力を加算する第1の加算器を省略し、前記第2の加算器は前記電圧制御器の出力と前記逆応答制御器の出力を加算することを特徴とする請求項1記載の電力変換装置。
- 複数のスイッチング素子で構成されたN台の電力変換主回路と、前記N台の電力変換主図路の各々の出力に接続されたリアクトルおよびコンデンサからなるN台のフィルタ回路と、前記コンデンサが各々並列に接続され、前記コンデンサに並列に接続された負荷と、前記N台のリアクトルに流れる電流を検出するN台の第1および第2の電流検出器と、前記コンデンサのうち少なくとも1つのコンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第3の電流検出器と、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および前記N台のリアクトルの電流を各々所望の値に制御するN台の電流制御装置からなる制御回路により構成され、前記N台の電流制御装置は、前記電圧制御装置が発生する前記リアクトルの電流指令値と前記N台の電流検出器の出力との差分を各々演算する第1の減算器と、前記第1の減算器の出力が入力される電流制御器からなり、前記N台の電流制御器の各々の出力が前記N台の電力変換主回路の電圧指令として前記N台の電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記第3の電流検出器の出力に前記電力変換装置の台数Nの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力とを加算する第2の加算器からなり、前記第2の加算器の出力が前記N台の電流制御装置に与えられる前記N台のリアクトルの電流指令値となることを特徴とする電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記第3の電流検出器の出力に前記電力変換装置の台数Nの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記N台の電流検出器の出力をもとに前記N台の電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第3の加算器からなり、前記第3の加算器の出力が前記N台の電流制御装置に与えられる前記N台のリアクトルの電流指令値となることを特徴とする請求項7に記載の電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記第3の電流検出器の出力に前記電力変換装置の台数Nの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記N台の電流検出器の出力をもとに前記N台の電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第4の加算器からなり、前記第4の加算器の出力が前記N台の電流制御装置に与えられる前記N台のリアクトルの電流指令値となることを特徴とする請求項7に記載の電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記第3の電流検出器の出力に前記電力変換装置の台数Nの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第2の電流検出器の出力を加算する第3の加算器と、前記第3の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第4の加算器と、前記第4の加算器の出力と前記電流推定器の出力を加算する第5の加算器からなり、前記第5の加算器の出力が前記N台の電流制御装置に与えられる前記N台のリアクトルの電流指令値となることを特徴とする請求項7に記載の電力変換装置。
- 前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第2の減算器と、前記第2の減算器の出力が入力される電圧制御器と、前記第3の電流検出器の出力に前記電力変換装置の台数Nの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第1の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第1の加算器の出力を加算する第2の加算器と、前記N台の電力変換主回路が各々発生する電圧誤差をあらかじめ補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第2の逆応答制御器と、前記第2の加算器の出力と前記第2の逆応答制御器の出力を加算する第3の加算器からなり、前記第3の加算器の出力が前記N台の電流制御装置に与えられる前記N台のリアクトルの電流指令値となることを特徴とする請求項7に記載の電力変換装置。
- 前記負荷に流れる電流を検出する第3の電流検出器と、前記電流分配演算器と、第1の加算器を省略し、前記第2の加算器は前記電圧制御器の出力と前記逆応答制御器の出力を加算することを特徴とする請求項7に記載の電力変換装置。
- 前記電圧制御装置はデジタル演算されるデジタル回路で構成し、前記電流制御装置はアナログ回路で演算されることを特徴とする請求項1から請求項12までのいずれかに記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189972A JP4319868B2 (ja) | 2003-07-02 | 2003-07-02 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189972A JP4319868B2 (ja) | 2003-07-02 | 2003-07-02 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005027418A JP2005027418A (ja) | 2005-01-27 |
JP4319868B2 true JP4319868B2 (ja) | 2009-08-26 |
Family
ID=34187989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003189972A Expired - Lifetime JP4319868B2 (ja) | 2003-07-02 | 2003-07-02 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4319868B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057907B2 (en) * | 2003-11-21 | 2006-06-06 | Fairchild Semiconductor Corporation | Power converter having improved control |
WO2021033267A1 (ja) | 2019-08-20 | 2021-02-25 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
2003
- 2003-07-02 JP JP2003189972A patent/JP4319868B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005027418A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8780594B2 (en) | Parallel inverter drive system and the apparatus and method for suppressing circulating current in such system | |
JP3249380B2 (ja) | 電力変換装置 | |
JP5097453B2 (ja) | 電力変換装置 | |
TWI535183B (zh) | 環流與電流振盪的抑制方法及並聯式逆變驅動系統 | |
JP5465652B2 (ja) | 無停電電源装置 | |
CN103001581B (zh) | 并联式逆变驱动系统及其环流抑制装置与方法 | |
EP2157683A2 (en) | Power conversion architecture with zero common mode voltage | |
JP5192258B2 (ja) | クランプ式電力変換装置 | |
JP2019146369A (ja) | 電力変換装置 | |
JPH0614555A (ja) | 電力変換器の並列運転制御装置 | |
JP2015192578A (ja) | 電圧検出装置及び電圧電流検出装置 | |
JP4319868B2 (ja) | 電力変換装置 | |
JP3070606B1 (ja) | 電力変換装置 | |
JP4876600B2 (ja) | 交流直接変換器の制御方法 | |
JP3412067B2 (ja) | 電力変換装置 | |
JP2014187742A (ja) | インバータ装置 | |
JP2008295135A (ja) | 電力変換装置 | |
CN106329525A (zh) | 环流与电流振荡的抑制方法及并联式逆变驱动系统 | |
JP4411848B2 (ja) | 入力フィルタを考慮したpwmコンバータおよびその制御方法並びに高調波抑制装置 | |
JP2017028850A (ja) | 電力変換装置 | |
JP4844264B2 (ja) | 電力変換システム | |
JP2658620B2 (ja) | 電力変換器の制御回路 | |
JP2009089555A (ja) | 交流直流変換装置 | |
JPH06230820A (ja) | 帰還制御装置及び制御方法 | |
JPH09238469A (ja) | 電力変換装置の制御装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090529 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4319868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |