JP4316909B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4316909B2 JP4316909B2 JP2003078306A JP2003078306A JP4316909B2 JP 4316909 B2 JP4316909 B2 JP 4316909B2 JP 2003078306 A JP2003078306 A JP 2003078306A JP 2003078306 A JP2003078306 A JP 2003078306A JP 4316909 B2 JP4316909 B2 JP 4316909B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- storage capacitor
- pixel electrode
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、対向する電極間で、基板と略平行な方向に電圧を印加して表示を行う（横方向電界方式）アクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置の高視野角化のために、対向して配置された画素電極と共通電極との間で、絶縁性基板と略平行な方向に電界を印加し、液晶を配向して表示を行うタイプ（横方向電界方式）の液晶表示装置の採用が進んでいる。当該横方向電界方式を採用することによって、視覚方向を変化させた際のコントラストの変化、階調レベルの反転がほとんど無くなることが明らかにされている。しかしながら、従来の横方向電界方式の液晶表示装置では、１画素内において、画素電極と接続され、蓄積容量電極と絶縁膜を介して蓄積容量を形成するために形成された蓄積容量形成用パターンにおいて、該蓄積容量形成用パターンには画素電極で形成された１つの電位供給経路のみにて電位が供給されていた。
【０００３】
【特許文献１】
特開２０００−１３１７１４号公報（第１図）
【特許文献２】
特開２００１−３３８１４号公報（第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１に係る従来技術においては、少なくとも１画素内に形成された画素電極と蓄積容量形成用パターンとにおいて、１つの電位供給経路しか有しておらず、画素電極とドレイン電極との接続部から画素電極と蓄積容量形成用パターンとの接続部までの画素電極の配線において、製造工程中の異物などの発生により断線してしまった場合、当該蓄積容量形成用パターンには電位が供給されず、所望の蓄積容量を形成することが不可能となり、結果として画面のちらつきなどの不良を発生してしまうという問題点があった。
【０００５】
なお、上記の特許文献２に係る従来技術においては、画素電極と蓄積容量形成用パターンとが同一層の導電膜で形成される例についての開示がなされているが、この構成においても、少なくとも１画素内に形成された画素電極と蓄積容量形成用パターン（当該公報においては蓄積容量部）とにおいて、１つの電位供給経路しか有しておらず、画素電極とドレイン電極との接続部から画素電極と蓄積容量形成用パターン（蓄積容量部）との接続部までの画素電極の配線において、製造工程中の異物などの発生により断線してしまった場合、当該蓄積容量形成用パターンには電位が供給されず、所望の蓄積容量を形成することが不可能となり、結果として画面のちらつきなどの不良を発生してしまうという問題点があった。
【０００６】
本発明は、このような問題点を解決するためになされたもので、画素電極の断線が生じた場合でも、蓄積容量形成用パターンに電位を供給可能とし、所望の蓄積容量を形成することで、表示品位の高い液晶表示装置を提供することを目的とする。
【０００７】
本発明に係る液晶表示装置は、絶縁性基板上に形成された複数の画素と、前記複数の画素のうち少なくとも１画素内に形成された画素電極と、前記複数の画素のうち少なくとも１画素内に形成され、且つ前記画素電極と対向して配設された共通電極と、前記共通電極と接続された蓄積容量電極と、前記蓄積容量電極と略平行に形成された走査線と、前記走査線と絶縁膜を介して交差し、前記画素電極に信号を供給する映像信号線と、前記走査線に接続されたゲート電極と、前記映像信号線に接続されたソース電極と、前記ソース電極と対向して配置され、且つ前記画素電極と接続されたドレイン電極と、前記蓄積容量電極と前記絶縁膜を介して蓄積容量を形成すべく配置され、かつ前記画素電極と接続される蓄積容量形成用パターンと、前記絶縁性基板と液晶を介して対向する対向基板と、を備え、前記画素電極と前記共通電極との間で、前記絶縁性基板と略平行な方向に電界を印加せしめ、前記液晶を配向して表示を行う液晶表示装置であって、前記画素電極は、前記蓄積容量形成用パターン及び前記ドレイン電極より上の絶縁膜上に形成されると共に、前記ドレイン電極上のコンタクトホールを介して前記ドレイン電極に接続され、且つ前記蓄積容量形成用パターンへの少なくとも２つの電位供給経路を有しており、前記電位供給経路は、前記画素電極の前記ドレイン電極との接続部から、前記蓄積容量形成用パターンとの接続部の間の前記画素電極の部分であり、前記電位供給経路の少なくとも２つは前記蓄積容量形成用パターン上のコンタクトホールを介して前記蓄積容量形成用パターンに接続されることを特徴とする。
【０００８】
【発明の実施の形態】
実施の形態１．
本発明の第１の実施の形態を図１〜図２により説明する。図１は本発明の第１の実施の形態における液晶表示装置の略１画素の平面図であり、図２は図１のＡ−Ａ部〜Ｄ−Ｄ部の各部分における製造工程を示す断面図である。
【０００９】
本発明に係る液晶表示装置を、図２の製造工程図を参照しながら、図１により説明する。まず、図２（ａ）に示すように、絶縁性基板１５上にＣｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法等により成膜し、写真製版・加工により薄膜トランジスタ９のゲート電極を含む走査線１と該走査線１と略平行に配設された蓄積容量電極３とを形成する。ここで、蓄積容量電極３は、１画素における後述する映像信号線２の配線方向の略中央部に配置されている。この蓄積容量電極の配置とすることで、走査線１と蓄積容量電極３との短絡を防止することが可能となる。次に、図２（ｂ）に示すように、窒化シリコン等よりなるゲート絶縁膜１６を形成し、さらに非晶質Ｓｉまたは多結晶Ｓｉよりなる半導体膜１７、ｎ型のＴＦＴの場合はＰ等の不純物を高濃度にドーピングしたｎ+ 非晶質Ｓｉまたはｎ+ 多結晶Ｓｉ等よりなるコンタクト膜１８を、連続的に例えばプラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ法で成膜する。その後、半導体膜１７およびコンタクト膜１８を必要な領域に島状にパターニングする。
【００１０】
次に、図２（ｃ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法で成膜後、写真製版と微細加工技術により映像信号線２、ソース電極１０、ドレイン電極１１、保持容量形成用パターン１２等を形成する。ここで、蓄積容量形成用パターン１２は、１画素における映像信号線２の配線方向の略中央部で蓄積容量電極３と重なるように配置されており、保持容量は、図１および図２に示されるように、蓄積容量電極３とゲート絶縁膜１６を介して配設された蓄積容量形成用パターン１２との間に形成される。また、ソース電極１０およびドレイン電極１１あるいはそれらを形成したホトレジストをマスクとしてコンタクト膜１８をエッチングし、薄膜トランジスタ９のチャネル領域からコンタクト膜１８を除去する。
【００１１】
次に、図２（ｄ）に示すように、窒化シリコンや酸化シリコン、無機絶縁膜または有機樹脂等からなる絶縁膜１９を成膜する。その後、写真製版とそれに続くエッチングによりコンタクトホール６、７、８を形成する。ここで、コンタクトホール６は画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール、コンタクトホール７は共通電極５と蓄積容量電極３とを接続するコンタクトホール、コンタクトホール８は画素電極４とドレイン電極１１とを接続するコンタクトホールを示している。なお、画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール６は、蓄積容量形成用パターン１２が形成された領域において２箇所形成されている。従って、該２つのコンタクトホールを介して画素電極４と蓄積容量形成用パターン１２とが接続されている。上記ゲート電極、ソース電極１０、ドレイン電極１１、ゲート絶縁膜１６、半導体膜１７、コンタクト膜１８等によって、絶縁性基板１５上に薄膜トランジスタ９が形成される。
【００１２】
最後に、図２（ｅ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等を成膜後、パターニングすることで画素電極４、共通電極５を形成する。ここで、画素電極４を形成する際、ドレイン電極１１から画素電極４を介して蓄積容量形成用パターン１２に電位が供給される際に、その電位供給経路を複数（図１においては２つ）とすべく、画素電極４を蓄積容量形成用パターン１２への第１の電位供給経路１３と、第２の電位供給経路１４とに分割して、蓄積容量形成用パターン１２へ電位を供給できる構成とする。従って、該２つの電位供給経路１３、１４は、画素電極４とドレイン電極１１との接続部から、前記蓄積容量形成用パターン１２と画素電極４との接続部の間に形成されている。さらに、画素電極４と共通電極５とを対向して配設することで、前記絶縁性基板１５と略平行な方向に電界を印加可能な構成とする。なお、図１および図２においては、画素電極４および共通電極５は、製造工程の簡略化のため、同一層の導電膜で形成されている。
【００１３】
上記のように形成された絶縁性基板に、図示せぬ対向基板を液晶を介して対向して配置することで、液晶表示装置を作製する。
【００１４】
以上説明したように、画素内の蓄積容量形成用パターンへの電位供給経路を少なくとも２つ形成することで、どちらかの電位供給経路が製造工程中の異物などにより断線した場合においても、蓄積容量形成用パターンへ電位を供給可能となり、所望の蓄積容量を形成し、表示品位の高い液晶表示装置を得ることができる。
【００１５】
なお、本実施の形態においては、ドレイン電極から蓄積容量形成用パターンへの電位供給経路を２つ形成した場合について説明を行っているが、それに限定されることなく、３つまたは４つなどの複数であれば同様の効果を奏することはいうまでもない。さらに、本実施の形態においては、画素電極と共通電極とが同一層の導電膜にて形成される場合について示しているが、それに限定されることなく、異なる導電膜で形成されてもよい。この場合、蓄積容量形成用パターンと画素電極とが同一層の導電膜で形成され、蓄積容量形成用パターンと画素電極とのコンタクトホールが不要となる場合もあるが、この場合においても、蓄積容量形成用パターンへの電位供給経路を複数設けることによって、同様の効果を奏することができる。
【００１６】
また、本実施の形態においては、蓄積容量電極から共通電極への電位供給経路は蓄積容量電極を挟んで１画素内で上下に１本づつ形成されているが、これらのどちらかまたは両方が断線した場合、１画素内の蓄積容量電極を挟む上または下の共通電極あるいは上下両方の共通電極の電位供給が充分行われない、または所望の電位が供給されないなどの問題を生じるため、該蓄積容量電極から共通電極への電位供給経路についても、蓄積容量電極を挟んで１画素内で上下に２本づつ形成すべく、例えば図１におけるＸの領域等に蓄積容量電極３上で蓄積容量形成用パターン１２が形成されない領域を設け、共通電極と蓄積容量電極とのコンタクトホール７を設ける構成とする。このような構成とすることで、蓄積容量電極から共通電極への電位供給についても、安定して行うことが可能となる。
【００１７】
なお、本発明は上述した実施の形態の層構成、各層の積層順序に限定されることなく、蓄積容量形成用パターンに電位を供給する画素電極を有するあらゆる液晶表示装置に適用可能である。
【００１８】
【発明の効果】
本発明によれば、画素内の蓄積容量形成用パターンに電位を供給する画素電極に断線が生じた場合でも、所望の蓄積容量を形成可能であり、表示品位の高い表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における液晶表示装置の略１画素の平面図である。
【図２】図１におけるＡ−Ａ部〜Ｄ−Ｄ部の各部分における製造工程を示す断面図である。
【符号の説明】
１ 走査線
２ 映像信号線
３ 蓄積容量電極
４ 画素電極
５ 共通電極
６ 画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール
７ 共通電極５と蓄積容量電極３とを接続するコンタクトホール
８ 画素電極４とドレイン電極１１とを接続するコンタクトホール
９ 薄膜トランジスタ
１０ ソース電極
１１ ドレイン電極
１２ 蓄積容量形成用パターン
１３ 画素電極における蓄積容量形成用パターンへの第１の電位供給経路
１４ 画素電極における蓄積容量形成用パターンへの第２の電位供給経路
１５ 絶縁性基板
１６ ゲート絶縁膜
１７ 半導体膜
１８ コンタクト膜
１９ 絶縁膜
【発明の属する技術分野】
本発明は、対向する電極間で、基板と略平行な方向に電圧を印加して表示を行う（横方向電界方式）アクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置の高視野角化のために、対向して配置された画素電極と共通電極との間で、絶縁性基板と略平行な方向に電界を印加し、液晶を配向して表示を行うタイプ（横方向電界方式）の液晶表示装置の採用が進んでいる。当該横方向電界方式を採用することによって、視覚方向を変化させた際のコントラストの変化、階調レベルの反転がほとんど無くなることが明らかにされている。しかしながら、従来の横方向電界方式の液晶表示装置では、１画素内において、画素電極と接続され、蓄積容量電極と絶縁膜を介して蓄積容量を形成するために形成された蓄積容量形成用パターンにおいて、該蓄積容量形成用パターンには画素電極で形成された１つの電位供給経路のみにて電位が供給されていた。
【０００３】
【特許文献１】
特開２０００−１３１７１４号公報（第１図）
【特許文献２】
特開２００１−３３８１４号公報（第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１に係る従来技術においては、少なくとも１画素内に形成された画素電極と蓄積容量形成用パターンとにおいて、１つの電位供給経路しか有しておらず、画素電極とドレイン電極との接続部から画素電極と蓄積容量形成用パターンとの接続部までの画素電極の配線において、製造工程中の異物などの発生により断線してしまった場合、当該蓄積容量形成用パターンには電位が供給されず、所望の蓄積容量を形成することが不可能となり、結果として画面のちらつきなどの不良を発生してしまうという問題点があった。
【０００５】
なお、上記の特許文献２に係る従来技術においては、画素電極と蓄積容量形成用パターンとが同一層の導電膜で形成される例についての開示がなされているが、この構成においても、少なくとも１画素内に形成された画素電極と蓄積容量形成用パターン（当該公報においては蓄積容量部）とにおいて、１つの電位供給経路しか有しておらず、画素電極とドレイン電極との接続部から画素電極と蓄積容量形成用パターン（蓄積容量部）との接続部までの画素電極の配線において、製造工程中の異物などの発生により断線してしまった場合、当該蓄積容量形成用パターンには電位が供給されず、所望の蓄積容量を形成することが不可能となり、結果として画面のちらつきなどの不良を発生してしまうという問題点があった。
【０００６】
本発明は、このような問題点を解決するためになされたもので、画素電極の断線が生じた場合でも、蓄積容量形成用パターンに電位を供給可能とし、所望の蓄積容量を形成することで、表示品位の高い液晶表示装置を提供することを目的とする。
【０００７】
本発明に係る液晶表示装置は、絶縁性基板上に形成された複数の画素と、前記複数の画素のうち少なくとも１画素内に形成された画素電極と、前記複数の画素のうち少なくとも１画素内に形成され、且つ前記画素電極と対向して配設された共通電極と、前記共通電極と接続された蓄積容量電極と、前記蓄積容量電極と略平行に形成された走査線と、前記走査線と絶縁膜を介して交差し、前記画素電極に信号を供給する映像信号線と、前記走査線に接続されたゲート電極と、前記映像信号線に接続されたソース電極と、前記ソース電極と対向して配置され、且つ前記画素電極と接続されたドレイン電極と、前記蓄積容量電極と前記絶縁膜を介して蓄積容量を形成すべく配置され、かつ前記画素電極と接続される蓄積容量形成用パターンと、前記絶縁性基板と液晶を介して対向する対向基板と、を備え、前記画素電極と前記共通電極との間で、前記絶縁性基板と略平行な方向に電界を印加せしめ、前記液晶を配向して表示を行う液晶表示装置であって、前記画素電極は、前記蓄積容量形成用パターン及び前記ドレイン電極より上の絶縁膜上に形成されると共に、前記ドレイン電極上のコンタクトホールを介して前記ドレイン電極に接続され、且つ前記蓄積容量形成用パターンへの少なくとも２つの電位供給経路を有しており、前記電位供給経路は、前記画素電極の前記ドレイン電極との接続部から、前記蓄積容量形成用パターンとの接続部の間の前記画素電極の部分であり、前記電位供給経路の少なくとも２つは前記蓄積容量形成用パターン上のコンタクトホールを介して前記蓄積容量形成用パターンに接続されることを特徴とする。
【０００８】
【発明の実施の形態】
実施の形態１．
本発明の第１の実施の形態を図１〜図２により説明する。図１は本発明の第１の実施の形態における液晶表示装置の略１画素の平面図であり、図２は図１のＡ−Ａ部〜Ｄ−Ｄ部の各部分における製造工程を示す断面図である。
【０００９】
本発明に係る液晶表示装置を、図２の製造工程図を参照しながら、図１により説明する。まず、図２（ａ）に示すように、絶縁性基板１５上にＣｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法等により成膜し、写真製版・加工により薄膜トランジスタ９のゲート電極を含む走査線１と該走査線１と略平行に配設された蓄積容量電極３とを形成する。ここで、蓄積容量電極３は、１画素における後述する映像信号線２の配線方向の略中央部に配置されている。この蓄積容量電極の配置とすることで、走査線１と蓄積容量電極３との短絡を防止することが可能となる。次に、図２（ｂ）に示すように、窒化シリコン等よりなるゲート絶縁膜１６を形成し、さらに非晶質Ｓｉまたは多結晶Ｓｉよりなる半導体膜１７、ｎ型のＴＦＴの場合はＰ等の不純物を高濃度にドーピングしたｎ+ 非晶質Ｓｉまたはｎ+ 多結晶Ｓｉ等よりなるコンタクト膜１８を、連続的に例えばプラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ法で成膜する。その後、半導体膜１７およびコンタクト膜１８を必要な領域に島状にパターニングする。
【００１０】
次に、図２（ｃ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法で成膜後、写真製版と微細加工技術により映像信号線２、ソース電極１０、ドレイン電極１１、保持容量形成用パターン１２等を形成する。ここで、蓄積容量形成用パターン１２は、１画素における映像信号線２の配線方向の略中央部で蓄積容量電極３と重なるように配置されており、保持容量は、図１および図２に示されるように、蓄積容量電極３とゲート絶縁膜１６を介して配設された蓄積容量形成用パターン１２との間に形成される。また、ソース電極１０およびドレイン電極１１あるいはそれらを形成したホトレジストをマスクとしてコンタクト膜１８をエッチングし、薄膜トランジスタ９のチャネル領域からコンタクト膜１８を除去する。
【００１１】
次に、図２（ｄ）に示すように、窒化シリコンや酸化シリコン、無機絶縁膜または有機樹脂等からなる絶縁膜１９を成膜する。その後、写真製版とそれに続くエッチングによりコンタクトホール６、７、８を形成する。ここで、コンタクトホール６は画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール、コンタクトホール７は共通電極５と蓄積容量電極３とを接続するコンタクトホール、コンタクトホール８は画素電極４とドレイン電極１１とを接続するコンタクトホールを示している。なお、画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール６は、蓄積容量形成用パターン１２が形成された領域において２箇所形成されている。従って、該２つのコンタクトホールを介して画素電極４と蓄積容量形成用パターン１２とが接続されている。上記ゲート電極、ソース電極１０、ドレイン電極１１、ゲート絶縁膜１６、半導体膜１７、コンタクト膜１８等によって、絶縁性基板１５上に薄膜トランジスタ９が形成される。
【００１２】
最後に、図２（ｅ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等を成膜後、パターニングすることで画素電極４、共通電極５を形成する。ここで、画素電極４を形成する際、ドレイン電極１１から画素電極４を介して蓄積容量形成用パターン１２に電位が供給される際に、その電位供給経路を複数（図１においては２つ）とすべく、画素電極４を蓄積容量形成用パターン１２への第１の電位供給経路１３と、第２の電位供給経路１４とに分割して、蓄積容量形成用パターン１２へ電位を供給できる構成とする。従って、該２つの電位供給経路１３、１４は、画素電極４とドレイン電極１１との接続部から、前記蓄積容量形成用パターン１２と画素電極４との接続部の間に形成されている。さらに、画素電極４と共通電極５とを対向して配設することで、前記絶縁性基板１５と略平行な方向に電界を印加可能な構成とする。なお、図１および図２においては、画素電極４および共通電極５は、製造工程の簡略化のため、同一層の導電膜で形成されている。
【００１３】
上記のように形成された絶縁性基板に、図示せぬ対向基板を液晶を介して対向して配置することで、液晶表示装置を作製する。
【００１４】
以上説明したように、画素内の蓄積容量形成用パターンへの電位供給経路を少なくとも２つ形成することで、どちらかの電位供給経路が製造工程中の異物などにより断線した場合においても、蓄積容量形成用パターンへ電位を供給可能となり、所望の蓄積容量を形成し、表示品位の高い液晶表示装置を得ることができる。
【００１５】
なお、本実施の形態においては、ドレイン電極から蓄積容量形成用パターンへの電位供給経路を２つ形成した場合について説明を行っているが、それに限定されることなく、３つまたは４つなどの複数であれば同様の効果を奏することはいうまでもない。さらに、本実施の形態においては、画素電極と共通電極とが同一層の導電膜にて形成される場合について示しているが、それに限定されることなく、異なる導電膜で形成されてもよい。この場合、蓄積容量形成用パターンと画素電極とが同一層の導電膜で形成され、蓄積容量形成用パターンと画素電極とのコンタクトホールが不要となる場合もあるが、この場合においても、蓄積容量形成用パターンへの電位供給経路を複数設けることによって、同様の効果を奏することができる。
【００１６】
また、本実施の形態においては、蓄積容量電極から共通電極への電位供給経路は蓄積容量電極を挟んで１画素内で上下に１本づつ形成されているが、これらのどちらかまたは両方が断線した場合、１画素内の蓄積容量電極を挟む上または下の共通電極あるいは上下両方の共通電極の電位供給が充分行われない、または所望の電位が供給されないなどの問題を生じるため、該蓄積容量電極から共通電極への電位供給経路についても、蓄積容量電極を挟んで１画素内で上下に２本づつ形成すべく、例えば図１におけるＸの領域等に蓄積容量電極３上で蓄積容量形成用パターン１２が形成されない領域を設け、共通電極と蓄積容量電極とのコンタクトホール７を設ける構成とする。このような構成とすることで、蓄積容量電極から共通電極への電位供給についても、安定して行うことが可能となる。
【００１７】
なお、本発明は上述した実施の形態の層構成、各層の積層順序に限定されることなく、蓄積容量形成用パターンに電位を供給する画素電極を有するあらゆる液晶表示装置に適用可能である。
【００１８】
【発明の効果】
本発明によれば、画素内の蓄積容量形成用パターンに電位を供給する画素電極に断線が生じた場合でも、所望の蓄積容量を形成可能であり、表示品位の高い表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における液晶表示装置の略１画素の平面図である。
【図２】図１におけるＡ−Ａ部〜Ｄ−Ｄ部の各部分における製造工程を示す断面図である。
【符号の説明】
１ 走査線
２ 映像信号線
３ 蓄積容量電極
４ 画素電極
５ 共通電極
６ 画素電極４と蓄積容量形成用パターン１２とを接続するコンタクトホール
７ 共通電極５と蓄積容量電極３とを接続するコンタクトホール
８ 画素電極４とドレイン電極１１とを接続するコンタクトホール
９ 薄膜トランジスタ
１０ ソース電極
１１ ドレイン電極
１２ 蓄積容量形成用パターン
１３ 画素電極における蓄積容量形成用パターンへの第１の電位供給経路
１４ 画素電極における蓄積容量形成用パターンへの第２の電位供給経路
１５ 絶縁性基板
１６ ゲート絶縁膜
１７ 半導体膜
１８ コンタクト膜
１９ 絶縁膜
Claims (4)
- 絶縁性基板上に形成された複数の画素と、
前記複数の画素のうち少なくとも１画素内に形成された画素電極と、
前記複数の画素のうち少なくとも１画素内に形成され、且つ前記画素電極と対向して配設された共通電極と、
前記共通電極と接続された蓄積容量電極と、
前記蓄積容量電極と略平行に形成された走査線と、
前記走査線と絶縁膜を介して交差し、前記画素電極に信号を供給する映像信号線と、
前記走査線に接続されたゲート電極と、
前記映像信号線に接続されたソース電極と、
前記ソース電極と対向して配置され、且つ前記画素電極と接続されたドレイン電極と、
前記蓄積容量電極と前記絶縁膜を介して蓄積容量を形成すべく配置され、かつ前記画素電極と接続される蓄積容量形成用パターンと、
前記絶縁性基板と液晶を介して対向する対向基板と、
を備え、前記画素電極と前記共通電極との間で、前記絶縁性基板と略平行な方向に電界を印加せしめ、前記液晶を配向して表示を行う液晶表示装置であって、
前記画素電極は、前記蓄積容量形成用パターン及び前記ドレイン電極より上の絶縁膜上に形成されると共に、前記ドレイン電極上のコンタクトホールを介して前記ドレイン電極に接続され、
且つ前記蓄積容量形成用パターンへの少なくとも２つの電位供給経路を有しており、
前記電位供給経路は、前記画素電極の前記ドレイン電極との接続部から、前記蓄積容量形成用パターンとの接続部の間の前記画素電極の部分であり、
前記電位供給経路の少なくとも２つは前記蓄積容量形成用パターン上のコンタクトホールを介して前記蓄積容量形成用パターンに接続されることを特徴とする液晶表示装置。 - 前記画素電極は、透光性を有する導電膜で形成されることを特徴とする請求項１記載の液晶表示装置。
- 前記画素電極と前記共通電極とは同一層の導電膜で形成されることを特徴とする請求項１または２記載の液晶表示装置。
- 前記蓄積容量電極と前記蓄積容量形成用パターンとが、前記１画素の前記映像信号線の配線方向における略中央部に配設されることを特徴とする請求項１乃至３記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078306A JP4316909B2 (ja) | 2003-03-20 | 2003-03-20 | 液晶表示装置 |
| TW093104903A TWI266136B (en) | 2003-03-20 | 2004-02-26 | Liquid crystal display device |
| US10/790,821 US7199851B2 (en) | 2003-03-20 | 2004-03-03 | Liquid crystal display device |
| KR1020040016953A KR100729983B1 (ko) | 2003-03-20 | 2004-03-12 | 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078306A JP4316909B2 (ja) | 2003-03-20 | 2003-03-20 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004287030A JP2004287030A (ja) | 2004-10-14 |
| JP2004287030A5 JP2004287030A5 (ja) | 2007-06-21 |
| JP4316909B2 true JP4316909B2 (ja) | 2009-08-19 |
Family
ID=32984864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078306A Expired - Lifetime JP4316909B2 (ja) | 2003-03-20 | 2003-03-20 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7199851B2 (ja) |
| JP (1) | JP4316909B2 (ja) |
| KR (1) | KR100729983B1 (ja) |
| TW (1) | TWI266136B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100998640B1 (ko) * | 2003-12-23 | 2010-12-06 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20070000893A (ko) * | 2005-06-28 | 2007-01-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| US7697093B2 (en) * | 2006-08-08 | 2010-04-13 | Au Optronics Corp. | Array panel |
| JP5246782B2 (ja) * | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100251512B1 (ko) * | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| JP3661443B2 (ja) | 1998-10-27 | 2005-06-15 | 株式会社日立製作所 | アクティブマトリクス液晶表示装置 |
| JP2001033814A (ja) | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 液晶パネル |
| JP3993725B2 (ja) * | 1999-12-16 | 2007-10-17 | 松下電器産業株式会社 | 液晶駆動回路，半導体集積回路及び液晶パネル |
| JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| US6784965B2 (en) * | 2000-11-14 | 2004-08-31 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device and manufacturing method thereof |
| JP3793915B2 (ja) * | 2001-02-28 | 2006-07-05 | 株式会社日立製作所 | 液晶表示装置 |
-
2003
- 2003-03-20 JP JP2003078306A patent/JP4316909B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-26 TW TW093104903A patent/TWI266136B/zh not_active IP Right Cessation
- 2004-03-03 US US10/790,821 patent/US7199851B2/en not_active Expired - Lifetime
- 2004-03-12 KR KR1020040016953A patent/KR100729983B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TWI266136B (en) | 2006-11-11 |
| KR20040083361A (ko) | 2004-10-01 |
| TW200420995A (en) | 2004-10-16 |
| US7199851B2 (en) | 2007-04-03 |
| KR100729983B1 (ko) | 2007-06-20 |
| US20040183976A1 (en) | 2004-09-23 |
| JP2004287030A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5044273B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US8451395B2 (en) | Thin-film transistor array substrate, method of manufacturing the same, and liquid crystal display device | |
| KR101446249B1 (ko) | 반도체장치 제조방법 | |
| JP6196015B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JP5384088B2 (ja) | 表示装置 | |
| US6459464B1 (en) | Liquid crystal display device with reduced weighting trace defects | |
| KR20030026831A (ko) | 액정 표시 장치 | |
| JP2008003319A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP2003307741A (ja) | 液晶表示装置及びその製造方法 | |
| JP2008102262A (ja) | Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置 | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| JP3449537B2 (ja) | 液晶表示装置 | |
| KR20100063184A (ko) | 액정표시장치 및 그 제조 방법 | |
| JP5117893B2 (ja) | 液晶表示装置、及びその製造方法 | |
| JP3577625B2 (ja) | 液晶表示装置の製造方法 | |
| JP2014002250A (ja) | 液晶表示装置及びその製造方法 | |
| JP4316909B2 (ja) | 液晶表示装置 | |
| JP3300336B2 (ja) | 液晶表示装置 | |
| JP5507159B2 (ja) | 表示装置およびその製造方法 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US20090108261A1 (en) | Array substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090521 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4316909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |