JP4316117B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4316117B2 JP4316117B2 JP2000212266A JP2000212266A JP4316117B2 JP 4316117 B2 JP4316117 B2 JP 4316117B2 JP 2000212266 A JP2000212266 A JP 2000212266A JP 2000212266 A JP2000212266 A JP 2000212266A JP 4316117 B2 JP4316117 B2 JP 4316117B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- gate
- bus line
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴともいう）の製造方法に関し、特に大型・高精細の液晶表示装置のスイッチング素子として好適な薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、各種電子機器に広く使用されている。
特に、画素毎にＴＦＴが設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもＣＲＴ（Cathode-Ray Tube）に匹敵するほど優れている。このため、アクティブマトリクス方式の液晶表示装置は、携帯テレビやパーソナルコンピュータ等のディスプレイにも使用されている。
【０００３】
一般的なＴＮ（Twisted Nematic ）型液晶表示装置は、２枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する２つの面（対向面）のうち、一方の面側にはブラックマトリクス、カラーフィルタ及び対向電極等が形成され、また他方の面側にはＴＦＴ及び画素電極等が形成されている。更に、各ガラス基板の対向面と反対側の面には、それぞれ偏光板が取り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、２枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮断し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。以下、ＴＦＴ及び画素電極等が形成された基板をＴＦＴ基板と呼び、カラーフィルタ及び対向電極が形成された基板をＣＦ基板と呼ぶ。
【０００４】
図１は液晶表示装置のＴＦＴ基板を示す平面図である。また、図２は図１のＡ−Ａ線による断面図であり、従来の逆スタガー型ＴＦＴの構造を示している。
ＴＦＴ基板には、図１に示すように、複数本のゲートバスライン１２ａと、複数本のデータバスライン１８ａが形成されている。ゲートバスライン１２ａ及びデータバスライン１８ａは直角に交差しており、これらのゲートバスライン１２ａ及びデータバスライン１８ａにより区画された各矩形の領域がそれぞれ画素となっている。各画素にはＴＦＴ２５と画素電極２０とが形成されている。ＴＦＴ２５のゲート電極１２ｂはゲートバスライン１２ａに接続され、ドレイン電極１８ｂはデータバスライン１８ａに接続されている。また、ＴＦＴ２５のソース電極１８ｃはコンタクト孔１９ｈを介して画素電極２０に接続されている。
【０００５】
図２の断面図を参照して、ＴＦＴ基板の構成をより詳細に説明する。ガラス基板１１上には、ゲートバスライン１２ａ及びゲート電極１２ｂが形成されている。これらのゲートバスライン１２ａ及びゲート電極１２ｂは、基板１１上に形成された絶縁膜（ゲート絶縁膜）１４に覆われている。
ゲート絶縁膜１４の上の所定領域には、ＴＦＴ２５の活性層となるアモルファスシリコン膜１５が形成されている。そして、このアモルファスシリコン膜１５の上には、ＳｉＮのような絶縁材料からなるチャネル保護膜１６が形成されている。
【０００６】
チャネル保護膜１６の両側には、それぞれアモルファスシリコン膜１５と接続したｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）１７が形成されており、このｎ+ 型アモルファスシリコン膜１７の上には、データバスライン１８ａ、ＴＦＴ２５のドレイン電極１８ｂ及びソース電極１８ｃが形成されている。
【０００７】
これらのデータバスライン１８ａ、ドレイン電極１８ｂ及びソース電極１８ｃは、保護絶縁膜１９に覆われている。この保護絶縁膜１９の上には、ＩＴＯからなる画素電極２０が形成されている。画素電極２０は、保護絶縁膜１９に形成されたコンタクト孔１９ｈを介してＴＦＴ２５のソース電極１８ｃと電気的に接続されている。そして、画素電極２０は、ポリイミド等からなる配向膜（図示せず）に覆われている。
【０００８】
ところで、ゲートバスライン１２ａ及びゲート電極１２ｂは、ゲート絶縁膜１４の形成時に３００℃以上の高温に加熱されるためヒロック発生に対する耐熱性が要求される。また、ゲートバスライン１２ａは、その端部の端子部分でＩＴＯ膜と接続されるため、ＩＴＯ膜に対するコンタクト抵抗が低いことが要求される。このため、従来は、ゲートバスライン１２ａ及びゲート電極１２ｂの材料として、半導体装置の配線材料として一般的に使用されているＡｌ（アルミニウム又はアルミニウム合金：以下、同じ）ではなく、Ｃｒ（クロム）等の高融点金属が使用されている。
【０００９】
【発明が解決しようとする課題】
近年、液晶表示装置大型化及び高精細化に伴って、ゲートバスライン１２ａの幅が狭く、配線長が長くなる傾向にある。しかし、大型・高精細の液晶表示装置のゲートバスライン及びゲート電極をＣｒ等の高融点金属により形成すると、抵抗値が高くなってスイッチング不良が発生する。
【００１０】
このような問題点を回避するために、ゲートバスライン及びゲート電極を、Ａｌ膜とＴｉ又はＭｏ等の高融点金属膜との積層構造にすることがある。しかし、逆スタガー型ＴＦＴの場合、ゲート絶縁膜形成時に３００℃以上の温度となるため、Ａｌ膜と高融点金属との積層構造では、Ａｌ膜と高融点金属膜との界面で相互拡散が起こって高抵抗層が生じてしまう。この高抵抗層のために、Ａｌを使用しているのにもかかわらず、ゲートバスラインの抵抗値を十分に小さくすることができない。
【００１１】
Ａｌと高融点金属との相互拡散を防止するために、Ａｌ膜と高融点金属膜との間に窒化チタン（ＴｉＮ）膜を形成する方法もある。しかし、窒化物は物性的に安定であって拡散による高抵抗層が生じないものの、膜荒れが生じるためゲート絶縁膜の絶縁性が妨げられてしまうという欠点がある。本発明の目的は、Ａｌと高融点金属との界面での相互拡散に起因する高抵抗層の発生を防止し、且つ膜荒れを回避できる薄膜トランジスタの製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記した課題は、基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして高融点金属からなる第２の層を形成する工程とにより作製し、その後、前記中間層を含む前記基板を３００℃以上で加熱する工程を有することを特徴とする薄膜トランジスタの製造方法により解決する。
【００１３】
また、上記した課題は、絶縁基板上にアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第２の層を形成する工程と、前記第１の層、前記中間層及び前記第２の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記絶縁基板を３００℃以上に加熱しつつ前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法により解決する。
【００１４】
本願発明者らは、Ａｌ膜と高融点金属膜との間の相互拡散を回避すべく種々実験検討を行った結果、Ａｌ膜と高融点金属膜との間に酸素を含む膜を形成すればよいとの知見を得た。また、酸素ガス比率が２０％以上の雰囲気中でＡｌをスパッタリングして形成した酸素を含むＡｌ膜は、高温でアニールするとシート抵抗が低下することも判明している。
【００１５】
図３は横軸にＡｌ膜及びＴｉ膜の成膜中の雰囲気の酸素ガス比率（但し、残部はＡｒガス）をとり、縦軸にシート抵抗をとって、成膜直後におけるＡｌ／Ｔｉ積層膜のシート抵抗と、ゲート絶縁膜形成時と同等の温度条件（３５０℃で１時間）でアニールした後のＡｉ／Ｔｉ積層膜のシート抵抗値を、４端子法で測定した結果を示す図である。
【００１６】
この図３から明らかなように、酸素ガス比率が２０％未満のときは、アニール後の積層膜のシート抵抗値はアニール前に比べて増加するが、酸素ガス比率が２０％を超えると、アニール後の積層膜のシート抵抗値はアニール前に比べて減少する。また、アニール後の積層膜は表面の膜荒れもなく、積層膜の上に絶縁膜を形成しても絶縁性が妨げられることもない。
【００１７】
そこで、本発明においては、ゲート電極及びソース・ドレイン電極の少なくとも一方が、Ａｌ（アルミニウム又はアルミニウム合金）からなる第１の層と、高融点金属からなる第２の層と、これらの第１の層及び第２の層の間に挟まれた酸素を含む中間層との積層構造とする。
これにより、熱によってＡｌ膜（第１の層）と高融点金属膜（第２の層）との間に高抵抗層が形成されることを回避できる。
【００１８】
なお、酸素を含む層とは、金属中に酸素が含まれた状態であればよく、必ずしも酸化した状態に限らない。但し、酸素を含む層により、Ａｌ膜と高融点金属膜との間の導電性が損なわれないことが必要である。酸素を含む層の厚さは２ｎｍ以上であることが好ましい。
高融点金属としては、例えばＴｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属又はその合金を使用することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図４は本発明の第１の実施の形態の薄膜トランジスタを適用したＴＮ型液晶表示装置の断面図、図５は同じくその液晶表示装置のＴＦＴ基板の平面図、図６は図５のＢ−Ｂ線によるＴＦＴ部分の拡大断面図である。
【００２０】
液晶表示装置は、図４に示すように、ＴＦＴ基板３０と、ＣＦ基板５０と、これらのＴＦＴ基板３０及びＣＦ基板５０の間に封入された液晶４９とにより構成されている。
ＴＦＴ基板３０には、図５に示すように、複数本のゲートバスライン３２ａ及び複数本のデータバスライン３８ａが形成されている。ゲートバスライン３２ａ及びデータバスライン３８ａは直角に交差しており、これらのゲートバスライン３２ａ及びデータバスライン３８ａにより区画された各矩形領域がそれぞれ画素となっている。各画素には、透明の画素電極４０と、ＴＦＴ４５とが形成されている。ＴＦＴ４５のゲート電極３２ｂはゲートバスライン３２ａに接続され、ドレイン電極３８ｂはデータバスライン３８ａに接続されている。また、ＴＦＴ４５のソース電極３８ｃは、コンタクト孔３９ｈを介して画素電極４０に接続されている。
【００２１】
図６のＴＦＴ部分の断面図を参照して、ＴＦＴ基板３０の構成をより詳細に説明する。ガラス等の透明絶縁体からなる基板（以下、ガラス基板という）３１上には、第１配線層として、ゲートバスライン３２ａ及びゲート電極３２ｂが形成されている。これらのゲートバスライン３２ａ及びゲート電極３２ｂは、下からＡｌ膜（第１の層）３３ａ、酸素を含むＡｌ膜（中間層）３３ｂ及びＴｉ膜（第２の層）３３ｃの３層構造になっており、酸素を含むＡｌ膜３３ｂが拡散防止層として機能する。
【００２２】
これらのゲートバスライン３２ａ及びゲート電極３２ｂは、基板３１上に形成された絶縁膜（ゲート絶縁膜）３４に覆われている。
ゲート絶縁膜３４の上の所定領域（ゲート電極３２ｂの上方）には、ＴＦＴ４５の活性層となるアモルファスシリコン膜３５が形成されている。そして、このアモルファスシリコン膜３５の上には、ＳｉＮのような絶縁材料からなるチャネル保護膜３６が形成されている。
【００２３】
チャネル保護膜３６の両側には、それぞれアモルファスシリコン膜３５と接続したｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）３７が形成されており、これらのｎ+ 型アモルファスシリコン膜３７の上には、第２配線層として、データバスライン３８ａ、ＴＦＴ４５のドレイン電極３８ｂ及びソース電極３８ｃが形成されている。
【００２４】
これらのデータバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃは、保護絶縁膜３９に覆われている。この保護絶縁膜３９の上には、ＩＴＯからなる画素電極４０が形成されている。画素電極４０は、保護絶縁膜３９に形成されたコンタクト孔３９ｈを介してＴＦＴ４５のソース電極３８ｃと電気的に接続されている。そして、画素電極４０は、図４に示すように配向膜４１に覆われている。
【００２５】
配向膜４１は例えばポリイミドにより形成され、その表面には電圧を印加したときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜４１の表面を一方向に擦るラビング法が知られている。
一方、ＣＦ基板５０は、図４に示すように、ガラス基板５１と、ガラス基板５１の下面側に形成されたブラックマトリクス５２、カラーフィルタ５３、対向電極５４及び配向膜５５により構成されている。
【００２６】
ブラックマトリクス５２は、例えばＣｒ等の金属材料により、ＴＦＴ基板３０のゲートバスライン３２ａ、データバスライン３８ａ及びＴＦＴ４５の形成領域を遮光するように形成されている。カラーフィルタ５３には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、１つの画素電極４０にいずれか１色のカラーフィルタ５３が対向している。
【００２７】
カラーフィルタ５３の下には、ＩＴＯからなる透明対向電極５４が形成されている。この対向電極５４の下には、例えばポリイミドからなる配向膜５５が形成されている。この配向膜５５の表面にも配向処理が施されている。
図７〜図１１は、本実施の形態の薄膜トランジスタの製造方法を工程順に示す断面図である。
【００２８】
まず、図７（ａ）に示すように、スパッタリング装置のチャンバ内にガラス基板３１を入れ、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングして、ガラス基板３１上にＡｌ膜（第１の層）３３ａを約１００ｎｍの厚さに形成する。その後、同じチャンバ内にＡｒガスを１２７ｓｃｃｍ、酸素を５４ｓｃｃｍの流量で導入しながらＡｌを反応性スパッタリング法によりスパッタリングして、酸素を含むＡｌ膜（中間層）３３ｂを約５ｎｍの厚さに形成する。
【００２９】
次いで、真空を破らずに別のチャンバにガラス基板３１を移送する。そして、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＴｉをスパッタリングして、Ｔｉ膜（第２の層）３３ｃを５０ｎｍの厚さに形成する。
次に、Ｔｉ膜３３ｃの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図７（ｂ）に示すように、ホトレジスト膜５１を所定の形状にパターニングする。その後、図７（ｃ）に示すように、ホトレジスト膜５１をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ｔｉ膜３３ｃ、酸素を含むＡｌ膜３３ｂ及びＡｌ膜３３ａを一括してエッチングすることにより、ゲート電極３２ｂを形成する。
【００３０】
次に、図８（ａ）に示すように、レジスト膜５１を除去する。そして、図８（ｂ）に示すように、ＣＶＤ法により、ゲート絶縁膜３４として窒化シリコン（ＳｉＮ）膜を形成する。このとき、ガラス基板３１の温度が３００℃以上となるが、本実施の形態では、Ａｌ膜３３ａとＴｉ膜３３ｃとの間に酸素を含むＡｌ膜３３ｂが形成されているので、この膜が拡散防止層として機能し、ＡｌとＴｉとの相互拡散が防止され、高抵抗層の生成が回避される。
【００３１】
その後、ＣＶＤ法により、ゲート絶縁膜３４の上にＴＦＴ４５の活性層となるアモルファスシリコン膜３５を形成し、更にその上にチャネル保護膜３６となる窒化シリコン膜３６ｘを形成する。そして、窒化シリコン膜３６ｘの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図８（ｃ）に示すように、所望のチャネル保護膜の形状にホトレジスト膜５２をパターニングする。
【００３２】
次いで、レジスト膜５２をマスクにして窒化シリコン膜３６ｘをエッチングし、図９（ａ）に示すようにチャネル保護膜３６を形成する。その後、レジスト膜５２を除去する。
次に、図９（ｂ）に示すように、ＣＶＤ法により、オーミックコンタクト層となるｎ+ 型アモルファスシリコン膜３７をガラス基板３１の上側全面に形成した後、スパッタリング法により、Ｔｉ、Ａｌ、Ｔｉをこの順番で連続的に成膜して導電膜３８ｘを形成する。
【００３３】
次に、ホトリソグラフィにより、図９（ｃ）に示すように導電膜３８ｘ、ｎ+ 型アモルファスシリコン膜３７及びアモルファスシリコン膜３５をパターニングして、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃを形成する。
その後、図１０（ａ）に示すように、ＣＶＤ法により、ガラス基板３１の上側全面に窒化シリコンを堆積することにより、保護絶縁膜３９を形成する。そして、図１０（ｂ）に示すように、保護絶縁膜３９に、ソース電極３８ｃに到達するコンタクト孔３９ｈを形成する。このとき同時に、ゲートバスライン３２ａ及びデータバスライン３８ａの端部の端子部分が露出する開口部（図示せず）も形成する。
【００３４】
次いで、図１１（ａ）に示すように、ガラス基板３１の上側全面にＩＴＯをスパッタリングして、ＩＴＯ膜４０ｘを形成する。そして、図１１（ｂ）に示すように、ＩＴＯ膜４０ｘをパターニングして、画素電極４０と、ゲートバスライン３２ａ及びデータバスライン３８ａの端部の端子部分を覆うカバー膜（図示せず）とを形成する。その後、画素電極４０の上を覆う配向膜４１を、ポリイミド等により形成する。これにより、ＴＦＴ基板が完成する。
【００３５】
本実施の形態では、ゲートバスライン３２ａ及びゲート電極３２ｂが、Ａｌ膜３３ａと、拡散防止層として機能する酸素を含むＡｌ膜３３ｂと、高融点金属からなるＴｉ膜３３ｃとの３層構造を有しているので、ゲート絶縁膜３４の形成工程において、３００℃以上の温度に加熱されても、Ａｌ膜３３ａとＴｉ膜３３ｃとの間に高抵抗層が形成されることが回避される。これにより、本実施の形態の液晶表示装置は、ゲートバスラインの抵抗値が小さくなる。
【００３６】
上記の方法により実際に１５インチＸＧＡ（１０２４×７６８ドット）型の液晶表示装置を作製して、ゲートバスラインの抵抗値を測定し、従来構造の液晶表示装置のゲートバスラインの抵抗値を比較した。その結果、従来構造の液晶表示装置では、ゲートバスラインの抵抗値が１８ｋΩであったものが、本実施の形態の構造では１４．７ｋΩと低くすることができた。但し、ゲートバスラインの幅は８μｍ、長さは３０４ｍｍである。
【００３７】
なお、上記実施の形態では、ゲート絶縁膜形成時の熱の影響を受けるゲートバスライン３２ａ及びゲート電極３２ｂに本発明を適用し、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃは、Ｔｉ／Ａｌ／Ｔｉの積層構造としている。これらのデータバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃの上の保護絶縁膜３９は比較的低い温度で形成するので、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃをＴｉ／Ａｌ／Ｔｉの積層構造としても、ＡｌとＴｉとの相互拡散による高抵抗層が発生しにくい。しかし、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃも、ゲートバスライン３２ａ及びゲート電極３２ｂと同様に、Ａｌ膜と高融点金属膜との間に酸素を含む膜を挟んだ構造としてもよい。
【００３８】
また、上記実施の形態では第２の層をＴｉにより形成したが、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金により形成してもよい。
（第２の実施の形態）
図１２は本発明の第２の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【００３９】
まず、図１２（ａ）に示すように、スパッタリング装置のチャンバ内にガラス基板３１を配置し、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングし、厚さが約１００ｎｍのＡｌ膜（第１の層）３３ａを成膜する。
その後、真空を破らずに別のチャンバにガラス基板３１を移送し、チャンバ内にＡｒガスを１２７ｓｃｃｍ、酸素を５４ｓｃｃｍの流量で導入しながら反応性スパッタリング法によりＴｉをスパッタリングし、酸素を含むＴｉ層（中間層）３３ｄを約５ｎｍの厚さに成膜する。
【００４０】
次いで、同一のチャンバにて、Ａｒガスを１４０ｓｃｃｍの流量で導入した雰囲気中でＴｉをスパッタリングして、Ｔｉ膜（第２の層）３３ｃを約５０ｎｍの厚さに成膜する。
次に、Ｔｉ膜３３ｃの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図１２（ｂ）に示すように、ホトレジスト膜５１を所定のパターンにパターニングする。その後、図１２（ｃ）に示すように、ホトレジスト膜５１をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ｔｉ膜３３ｃ、酸素を含むＴｉ膜３３ｄ及びＡｌ膜３３ａを一括してエッチングすることにより、ゲート電極３２ｂを形成する。
【００４１】
以後の工程は第１の実施の形態と同様であるので、ここでは説明を省略する。本実施の形態においては、酸素を含むＴｉ膜３３ｄが拡散防止層として機能し、ゲート絶縁膜形成時にＡｌ膜３３ａとＴｉ膜３３ｃとの間の相互拡散が防止される。これにより、本発明においても、第１の実施の形態と同様の効果を得ることができる。
【００４２】
なお、上記実施の形態では中間層及び第２の層をＴｉのスパッタリングで形成したが、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金をスパッタリングして形成してもよい。
（第３の実施の形態）
以下、第３の実施の形態について説明する。本実施の形態が第１の実施の形態と異なる点は、ゲートバスライン及びゲート電極の形成方法が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、重複する部分の説明は省略する。
【００４３】
図１３は薄膜トランジスタの製造装置を示すブロック図である。この装置は、搬入室６１、基板待機室６２、Ａｌ成膜室（第１室）６３、ベント処理室（第２室）６４、Ｔｉ成膜室（第３室）６５、基板取り出し室６６及びトランスファー室６７により構成されている。各室６１〜６７は扉で仕切られている。また、各室６１〜６７はいずれも排気装置に接続され、各部屋を個別に排気にすることができるようになっている。
【００４４】
以下、上述の装置を使用した薄膜トランジスタの製造方法について説明する。まず、基板待機室６２、Ａｌ成膜室６３、ベント処理室６４、Ｔｉ成膜室６５、取り出し室６６及びトランスファー室６７の各室内のエアーを十分に排気する。
次に、搬入室６１にガラス基板を入れた後、搬入室６１内を十分排気する。そして、搬入室６１からトランスファ室６７を介して基板待機室６２に基板を移送する。そして、ガラス基板を基板待機室６２からトランスファー室６７を介してＡｌ成膜室６３に移送する。
【００４５】
次に、Ａｌ成膜室６３では、Ａｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングして、基板上にＡｌ膜（第１の層）を約１００ｎｍの厚さに形成する。
その後、ガラス基板を、Ａｌ成膜室６３からトランスファー室６７を介してベント処理室６４に移送する。ベント処理室６４では、ガラス基板が室内に移送されると、室内に大気を導入する。これにより、Ａｌ膜の表面に自然酸化膜（中間層）が形成される。
【００４６】
このようにしてＡｌ膜の表面に自然酸化膜が形成された後、ベント処理室６４内を再びを真空状態にする。そして、ガラス基板を、ベント処理室６４からトランスファー室６７を介してＴｉ成膜室６５に移送する。
Ｔｉ成膜室６４では、Ａｒガスを１４０ｓｃｃｍの流量で導入しながらＴｉをスパッタリングして、Ｔｉ膜（第２の層）を５０ｎｍの厚さに成膜する。これにより、Ａｌ膜とＴｉ膜との間に自然酸化膜を挟んだ構造の積層膜が形成される。
【００４７】
次に、ガラス基板を、Ｔｉ成膜室６５からトランスファー室６７を介して取り出し室に移送する。その後、トランスファー室６７と取り出し室６６との間の扉を閉めた後、取り出し室６６を大気圧にして、ガラス基板を取り出す。
次いで、Ａｌ膜、自然酸化膜及びＴｉ膜の３層構造の積層膜をホトリソグラフィによりパターニングして、ゲートバスライン及びゲート電極を形成する。その後の工程は第１の実施の形態と同様であるので、ここでは説明を省略する。
【００４８】
本実施の形態によれば、ゲートバスライン及びゲート電極をＡｌ膜、自然酸化膜及びＴｉ膜の３層構造としているので、自然酸化膜によりＡｌ膜とＴｉ膜との間の熱による相互拡散が防止される。これにより、低抵抗の電極配線を得ることができる。
なお、上記の第１〜第３の実施の形態では、本発明をＴＮ型液晶表示装置に適用した場合について説明したが、これにより本発明の適用範囲がＴＮ型液晶表示装置に限定されるものではなく、本発明は例えばＩＰＳ（In-Plane Switching）型液晶表示装置及びＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置等の液晶表示装置や、その他の薄膜トランジスタを使用した電子機器に適用することができる。
【００４９】
（付記１）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタにおいて、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、前記第１の層と前記第２の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする薄膜トランジスタ。
【００５０】
（付記２）前記中間層は、酸素を含むアルミニウム、酸素を含むアルミニウム合金及び酸素を含む高融点金属のうちのいずれか１種により構成されていることを特徴とする付記１に記載の薄膜トランジスタ。
（付記３）前記高融点金属は、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金であることを特徴とする付記１に記載の薄膜トランジスタ。
【００５１】
（付記４）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングして、アルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか１種の金属をスパッタリングして、酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして、高融点金属からなる第２の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【００５２】
（付記５）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素を含む雰囲気中で前記第１の層の表面を酸化させて酸化膜からなる中間層を形成する工程と、前記第１の層の上に高融点金属をスパッタリングして高融点金属からなる第２の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【００５３】
（付記６）絶縁基板上に形成された複数本のゲートバスラインと、前記絶縁基板上に前記ゲートバスラインと交差する方向に形成された複数本のデータバスラインと、前記ゲートバスラインと前記データバスラインとにより区画される各画素領域にそれぞれ形成された薄膜トランジスタ及び画素電極とを有する液晶表示装置において、前記ゲートバスライン及び前記データバスラインの少なくとも一方は、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、前記第１の層と前記第２の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする液晶表示装置。
【００５４】
（付記７）絶縁基板上にアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、前記第１の層の上に酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第２の層を形成する工程と、前記第１の層、前記中間層及び前記第２の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記ソース電極の上方、並びに前記ゲートガスライン及び前記ドレインバスラインの各端子の上方の前記絶縁膜を除去する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
【００５５】
（付記８）前記酸素を含む中間層は、酸素ガスを２０％以上含む雰囲気中で、アルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか１種の金属をスパッタリングして形成することを特徴とする付記７に記載の液晶表示装置の製造方法。
（付記９）前記酸素を含む中間層は、前記アルミニウム又はアルミニウム合金膜の表面を自然酸化させて形成することを特徴とする付記７に記載の液晶表示装置の製造方法。
【００５６】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタによれば、ゲート電極及びソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、第１及び第２の層の間に挟まれた酸素を含む中間層との積層構造を有しているので、アルミニウム膜と高融点金属膜との間に高抵抗層が形成されることがなく、膜荒れもない。従って、本発明の薄膜トランジスタを液晶表示装置のスイッチング素子として使用すれば、大型・高精細の液晶表示装置が実現される。
【００５７】
また、本発明の薄膜トランジスタの製造方法によれば、酸素ガスを２０％以上の比率で含む雰囲気中でＡｌ又は高融点金属をスパッタリングして拡散防止層として機能する中間層を形成するので、Ａｌ膜と高融点金属膜との間の相互拡散を防止することができる。また、拡散防止層として自然酸化膜を使用した場合も同様である。
【図面の簡単な説明】
【図１】図１は、液晶表示装置のＴＦＴ基板を示す平面図である。
【図２】図２は図１のＡ−Ａ線による断面図であり、従来の逆スタガー型ＴＦＴの構造を示している。
【図３】図３は、成膜中の雰囲気の酸素ガス比率と、成膜直後におけるＡｌ／Ｔｉ積層膜のシート抵抗及びアニール後のＡｉ／Ｔｉ積層膜のシート抵抗値との関係を示す図である。
【図４】図４は、本発明の第１の実施の形態の薄膜トランジスタを適用した液晶表示装置の断面図である。
【図５】図５は同じくその液晶表示装置の平面図である。
【図６】図６は、図５のＢ−Ｂ線によるＴＦＴ部分の拡大断面図である。
【図７】図７は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その１）である。
【図８】図８は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その２）である。
【図９】図９は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その３）である。
【図１０】図１０は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その４）である。
【図１１】図１１は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図で（その５）ある。
【図１２】図１２は、本発明の第２の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【図１３】図１３は本発明の第３の実施の形態における薄膜トランジスタの製造装置を示すブロック図である。
【符号の説明】
１１，３１，５１…ガラス基板、
１２ａ，３２ａ…ゲートバスライン、
１２ｂ，３２ｂ…ゲート電極、
１４，３４…ゲート絶縁膜、
１５，３５…アモルファスシリコン膜（活性層）、
１６，３６…チャネル保護膜、
１７，３７…ｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）、
１８ａ，３８ａ…データバスライン、
１８ｂ，３８ｂ…ドレイン電極、
１８ｃ，３８ｃ…ソース電極、
１９，３９…保護絶縁膜、
２０，４０…画素電極、
２５…ＴＦＴ、
３０…ＴＦＴ基板、
３３ａ…Ａｌ膜、
３３ｂ…酸素を含んだＡｌ膜、
３３ｃ…Ｔｉ膜、
４９…液晶、
５０…ＣＦ基板。
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴともいう）の製造方法に関し、特に大型・高精細の液晶表示装置のスイッチング素子として好適な薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、各種電子機器に広く使用されている。
特に、画素毎にＴＦＴが設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもＣＲＴ（Cathode-Ray Tube）に匹敵するほど優れている。このため、アクティブマトリクス方式の液晶表示装置は、携帯テレビやパーソナルコンピュータ等のディスプレイにも使用されている。
【０００３】
一般的なＴＮ（Twisted Nematic ）型液晶表示装置は、２枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する２つの面（対向面）のうち、一方の面側にはブラックマトリクス、カラーフィルタ及び対向電極等が形成され、また他方の面側にはＴＦＴ及び画素電極等が形成されている。更に、各ガラス基板の対向面と反対側の面には、それぞれ偏光板が取り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、２枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮断し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。以下、ＴＦＴ及び画素電極等が形成された基板をＴＦＴ基板と呼び、カラーフィルタ及び対向電極が形成された基板をＣＦ基板と呼ぶ。
【０００４】
図１は液晶表示装置のＴＦＴ基板を示す平面図である。また、図２は図１のＡ−Ａ線による断面図であり、従来の逆スタガー型ＴＦＴの構造を示している。
ＴＦＴ基板には、図１に示すように、複数本のゲートバスライン１２ａと、複数本のデータバスライン１８ａが形成されている。ゲートバスライン１２ａ及びデータバスライン１８ａは直角に交差しており、これらのゲートバスライン１２ａ及びデータバスライン１８ａにより区画された各矩形の領域がそれぞれ画素となっている。各画素にはＴＦＴ２５と画素電極２０とが形成されている。ＴＦＴ２５のゲート電極１２ｂはゲートバスライン１２ａに接続され、ドレイン電極１８ｂはデータバスライン１８ａに接続されている。また、ＴＦＴ２５のソース電極１８ｃはコンタクト孔１９ｈを介して画素電極２０に接続されている。
【０００５】
図２の断面図を参照して、ＴＦＴ基板の構成をより詳細に説明する。ガラス基板１１上には、ゲートバスライン１２ａ及びゲート電極１２ｂが形成されている。これらのゲートバスライン１２ａ及びゲート電極１２ｂは、基板１１上に形成された絶縁膜（ゲート絶縁膜）１４に覆われている。
ゲート絶縁膜１４の上の所定領域には、ＴＦＴ２５の活性層となるアモルファスシリコン膜１５が形成されている。そして、このアモルファスシリコン膜１５の上には、ＳｉＮのような絶縁材料からなるチャネル保護膜１６が形成されている。
【０００６】
チャネル保護膜１６の両側には、それぞれアモルファスシリコン膜１５と接続したｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）１７が形成されており、このｎ+ 型アモルファスシリコン膜１７の上には、データバスライン１８ａ、ＴＦＴ２５のドレイン電極１８ｂ及びソース電極１８ｃが形成されている。
【０００７】
これらのデータバスライン１８ａ、ドレイン電極１８ｂ及びソース電極１８ｃは、保護絶縁膜１９に覆われている。この保護絶縁膜１９の上には、ＩＴＯからなる画素電極２０が形成されている。画素電極２０は、保護絶縁膜１９に形成されたコンタクト孔１９ｈを介してＴＦＴ２５のソース電極１８ｃと電気的に接続されている。そして、画素電極２０は、ポリイミド等からなる配向膜（図示せず）に覆われている。
【０００８】
ところで、ゲートバスライン１２ａ及びゲート電極１２ｂは、ゲート絶縁膜１４の形成時に３００℃以上の高温に加熱されるためヒロック発生に対する耐熱性が要求される。また、ゲートバスライン１２ａは、その端部の端子部分でＩＴＯ膜と接続されるため、ＩＴＯ膜に対するコンタクト抵抗が低いことが要求される。このため、従来は、ゲートバスライン１２ａ及びゲート電極１２ｂの材料として、半導体装置の配線材料として一般的に使用されているＡｌ（アルミニウム又はアルミニウム合金：以下、同じ）ではなく、Ｃｒ（クロム）等の高融点金属が使用されている。
【０００９】
【発明が解決しようとする課題】
近年、液晶表示装置大型化及び高精細化に伴って、ゲートバスライン１２ａの幅が狭く、配線長が長くなる傾向にある。しかし、大型・高精細の液晶表示装置のゲートバスライン及びゲート電極をＣｒ等の高融点金属により形成すると、抵抗値が高くなってスイッチング不良が発生する。
【００１０】
このような問題点を回避するために、ゲートバスライン及びゲート電極を、Ａｌ膜とＴｉ又はＭｏ等の高融点金属膜との積層構造にすることがある。しかし、逆スタガー型ＴＦＴの場合、ゲート絶縁膜形成時に３００℃以上の温度となるため、Ａｌ膜と高融点金属との積層構造では、Ａｌ膜と高融点金属膜との界面で相互拡散が起こって高抵抗層が生じてしまう。この高抵抗層のために、Ａｌを使用しているのにもかかわらず、ゲートバスラインの抵抗値を十分に小さくすることができない。
【００１１】
Ａｌと高融点金属との相互拡散を防止するために、Ａｌ膜と高融点金属膜との間に窒化チタン（ＴｉＮ）膜を形成する方法もある。しかし、窒化物は物性的に安定であって拡散による高抵抗層が生じないものの、膜荒れが生じるためゲート絶縁膜の絶縁性が妨げられてしまうという欠点がある。本発明の目的は、Ａｌと高融点金属との界面での相互拡散に起因する高抵抗層の発生を防止し、且つ膜荒れを回避できる薄膜トランジスタの製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記した課題は、基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして高融点金属からなる第２の層を形成する工程とにより作製し、その後、前記中間層を含む前記基板を３００℃以上で加熱する工程を有することを特徴とする薄膜トランジスタの製造方法により解決する。
【００１３】
また、上記した課題は、絶縁基板上にアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第２の層を形成する工程と、前記第１の層、前記中間層及び前記第２の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記絶縁基板を３００℃以上に加熱しつつ前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法により解決する。
【００１４】
本願発明者らは、Ａｌ膜と高融点金属膜との間の相互拡散を回避すべく種々実験検討を行った結果、Ａｌ膜と高融点金属膜との間に酸素を含む膜を形成すればよいとの知見を得た。また、酸素ガス比率が２０％以上の雰囲気中でＡｌをスパッタリングして形成した酸素を含むＡｌ膜は、高温でアニールするとシート抵抗が低下することも判明している。
【００１５】
図３は横軸にＡｌ膜及びＴｉ膜の成膜中の雰囲気の酸素ガス比率（但し、残部はＡｒガス）をとり、縦軸にシート抵抗をとって、成膜直後におけるＡｌ／Ｔｉ積層膜のシート抵抗と、ゲート絶縁膜形成時と同等の温度条件（３５０℃で１時間）でアニールした後のＡｉ／Ｔｉ積層膜のシート抵抗値を、４端子法で測定した結果を示す図である。
【００１６】
この図３から明らかなように、酸素ガス比率が２０％未満のときは、アニール後の積層膜のシート抵抗値はアニール前に比べて増加するが、酸素ガス比率が２０％を超えると、アニール後の積層膜のシート抵抗値はアニール前に比べて減少する。また、アニール後の積層膜は表面の膜荒れもなく、積層膜の上に絶縁膜を形成しても絶縁性が妨げられることもない。
【００１７】
そこで、本発明においては、ゲート電極及びソース・ドレイン電極の少なくとも一方が、Ａｌ（アルミニウム又はアルミニウム合金）からなる第１の層と、高融点金属からなる第２の層と、これらの第１の層及び第２の層の間に挟まれた酸素を含む中間層との積層構造とする。
これにより、熱によってＡｌ膜（第１の層）と高融点金属膜（第２の層）との間に高抵抗層が形成されることを回避できる。
【００１８】
なお、酸素を含む層とは、金属中に酸素が含まれた状態であればよく、必ずしも酸化した状態に限らない。但し、酸素を含む層により、Ａｌ膜と高融点金属膜との間の導電性が損なわれないことが必要である。酸素を含む層の厚さは２ｎｍ以上であることが好ましい。
高融点金属としては、例えばＴｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属又はその合金を使用することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図４は本発明の第１の実施の形態の薄膜トランジスタを適用したＴＮ型液晶表示装置の断面図、図５は同じくその液晶表示装置のＴＦＴ基板の平面図、図６は図５のＢ−Ｂ線によるＴＦＴ部分の拡大断面図である。
【００２０】
液晶表示装置は、図４に示すように、ＴＦＴ基板３０と、ＣＦ基板５０と、これらのＴＦＴ基板３０及びＣＦ基板５０の間に封入された液晶４９とにより構成されている。
ＴＦＴ基板３０には、図５に示すように、複数本のゲートバスライン３２ａ及び複数本のデータバスライン３８ａが形成されている。ゲートバスライン３２ａ及びデータバスライン３８ａは直角に交差しており、これらのゲートバスライン３２ａ及びデータバスライン３８ａにより区画された各矩形領域がそれぞれ画素となっている。各画素には、透明の画素電極４０と、ＴＦＴ４５とが形成されている。ＴＦＴ４５のゲート電極３２ｂはゲートバスライン３２ａに接続され、ドレイン電極３８ｂはデータバスライン３８ａに接続されている。また、ＴＦＴ４５のソース電極３８ｃは、コンタクト孔３９ｈを介して画素電極４０に接続されている。
【００２１】
図６のＴＦＴ部分の断面図を参照して、ＴＦＴ基板３０の構成をより詳細に説明する。ガラス等の透明絶縁体からなる基板（以下、ガラス基板という）３１上には、第１配線層として、ゲートバスライン３２ａ及びゲート電極３２ｂが形成されている。これらのゲートバスライン３２ａ及びゲート電極３２ｂは、下からＡｌ膜（第１の層）３３ａ、酸素を含むＡｌ膜（中間層）３３ｂ及びＴｉ膜（第２の層）３３ｃの３層構造になっており、酸素を含むＡｌ膜３３ｂが拡散防止層として機能する。
【００２２】
これらのゲートバスライン３２ａ及びゲート電極３２ｂは、基板３１上に形成された絶縁膜（ゲート絶縁膜）３４に覆われている。
ゲート絶縁膜３４の上の所定領域（ゲート電極３２ｂの上方）には、ＴＦＴ４５の活性層となるアモルファスシリコン膜３５が形成されている。そして、このアモルファスシリコン膜３５の上には、ＳｉＮのような絶縁材料からなるチャネル保護膜３６が形成されている。
【００２３】
チャネル保護膜３６の両側には、それぞれアモルファスシリコン膜３５と接続したｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）３７が形成されており、これらのｎ+ 型アモルファスシリコン膜３７の上には、第２配線層として、データバスライン３８ａ、ＴＦＴ４５のドレイン電極３８ｂ及びソース電極３８ｃが形成されている。
【００２４】
これらのデータバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃは、保護絶縁膜３９に覆われている。この保護絶縁膜３９の上には、ＩＴＯからなる画素電極４０が形成されている。画素電極４０は、保護絶縁膜３９に形成されたコンタクト孔３９ｈを介してＴＦＴ４５のソース電極３８ｃと電気的に接続されている。そして、画素電極４０は、図４に示すように配向膜４１に覆われている。
【００２５】
配向膜４１は例えばポリイミドにより形成され、その表面には電圧を印加したときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜４１の表面を一方向に擦るラビング法が知られている。
一方、ＣＦ基板５０は、図４に示すように、ガラス基板５１と、ガラス基板５１の下面側に形成されたブラックマトリクス５２、カラーフィルタ５３、対向電極５４及び配向膜５５により構成されている。
【００２６】
ブラックマトリクス５２は、例えばＣｒ等の金属材料により、ＴＦＴ基板３０のゲートバスライン３２ａ、データバスライン３８ａ及びＴＦＴ４５の形成領域を遮光するように形成されている。カラーフィルタ５３には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、１つの画素電極４０にいずれか１色のカラーフィルタ５３が対向している。
【００２７】
カラーフィルタ５３の下には、ＩＴＯからなる透明対向電極５４が形成されている。この対向電極５４の下には、例えばポリイミドからなる配向膜５５が形成されている。この配向膜５５の表面にも配向処理が施されている。
図７〜図１１は、本実施の形態の薄膜トランジスタの製造方法を工程順に示す断面図である。
【００２８】
まず、図７（ａ）に示すように、スパッタリング装置のチャンバ内にガラス基板３１を入れ、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングして、ガラス基板３１上にＡｌ膜（第１の層）３３ａを約１００ｎｍの厚さに形成する。その後、同じチャンバ内にＡｒガスを１２７ｓｃｃｍ、酸素を５４ｓｃｃｍの流量で導入しながらＡｌを反応性スパッタリング法によりスパッタリングして、酸素を含むＡｌ膜（中間層）３３ｂを約５ｎｍの厚さに形成する。
【００２９】
次いで、真空を破らずに別のチャンバにガラス基板３１を移送する。そして、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＴｉをスパッタリングして、Ｔｉ膜（第２の層）３３ｃを５０ｎｍの厚さに形成する。
次に、Ｔｉ膜３３ｃの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図７（ｂ）に示すように、ホトレジスト膜５１を所定の形状にパターニングする。その後、図７（ｃ）に示すように、ホトレジスト膜５１をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ｔｉ膜３３ｃ、酸素を含むＡｌ膜３３ｂ及びＡｌ膜３３ａを一括してエッチングすることにより、ゲート電極３２ｂを形成する。
【００３０】
次に、図８（ａ）に示すように、レジスト膜５１を除去する。そして、図８（ｂ）に示すように、ＣＶＤ法により、ゲート絶縁膜３４として窒化シリコン（ＳｉＮ）膜を形成する。このとき、ガラス基板３１の温度が３００℃以上となるが、本実施の形態では、Ａｌ膜３３ａとＴｉ膜３３ｃとの間に酸素を含むＡｌ膜３３ｂが形成されているので、この膜が拡散防止層として機能し、ＡｌとＴｉとの相互拡散が防止され、高抵抗層の生成が回避される。
【００３１】
その後、ＣＶＤ法により、ゲート絶縁膜３４の上にＴＦＴ４５の活性層となるアモルファスシリコン膜３５を形成し、更にその上にチャネル保護膜３６となる窒化シリコン膜３６ｘを形成する。そして、窒化シリコン膜３６ｘの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図８（ｃ）に示すように、所望のチャネル保護膜の形状にホトレジスト膜５２をパターニングする。
【００３２】
次いで、レジスト膜５２をマスクにして窒化シリコン膜３６ｘをエッチングし、図９（ａ）に示すようにチャネル保護膜３６を形成する。その後、レジスト膜５２を除去する。
次に、図９（ｂ）に示すように、ＣＶＤ法により、オーミックコンタクト層となるｎ+ 型アモルファスシリコン膜３７をガラス基板３１の上側全面に形成した後、スパッタリング法により、Ｔｉ、Ａｌ、Ｔｉをこの順番で連続的に成膜して導電膜３８ｘを形成する。
【００３３】
次に、ホトリソグラフィにより、図９（ｃ）に示すように導電膜３８ｘ、ｎ+ 型アモルファスシリコン膜３７及びアモルファスシリコン膜３５をパターニングして、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃを形成する。
その後、図１０（ａ）に示すように、ＣＶＤ法により、ガラス基板３１の上側全面に窒化シリコンを堆積することにより、保護絶縁膜３９を形成する。そして、図１０（ｂ）に示すように、保護絶縁膜３９に、ソース電極３８ｃに到達するコンタクト孔３９ｈを形成する。このとき同時に、ゲートバスライン３２ａ及びデータバスライン３８ａの端部の端子部分が露出する開口部（図示せず）も形成する。
【００３４】
次いで、図１１（ａ）に示すように、ガラス基板３１の上側全面にＩＴＯをスパッタリングして、ＩＴＯ膜４０ｘを形成する。そして、図１１（ｂ）に示すように、ＩＴＯ膜４０ｘをパターニングして、画素電極４０と、ゲートバスライン３２ａ及びデータバスライン３８ａの端部の端子部分を覆うカバー膜（図示せず）とを形成する。その後、画素電極４０の上を覆う配向膜４１を、ポリイミド等により形成する。これにより、ＴＦＴ基板が完成する。
【００３５】
本実施の形態では、ゲートバスライン３２ａ及びゲート電極３２ｂが、Ａｌ膜３３ａと、拡散防止層として機能する酸素を含むＡｌ膜３３ｂと、高融点金属からなるＴｉ膜３３ｃとの３層構造を有しているので、ゲート絶縁膜３４の形成工程において、３００℃以上の温度に加熱されても、Ａｌ膜３３ａとＴｉ膜３３ｃとの間に高抵抗層が形成されることが回避される。これにより、本実施の形態の液晶表示装置は、ゲートバスラインの抵抗値が小さくなる。
【００３６】
上記の方法により実際に１５インチＸＧＡ（１０２４×７６８ドット）型の液晶表示装置を作製して、ゲートバスラインの抵抗値を測定し、従来構造の液晶表示装置のゲートバスラインの抵抗値を比較した。その結果、従来構造の液晶表示装置では、ゲートバスラインの抵抗値が１８ｋΩであったものが、本実施の形態の構造では１４．７ｋΩと低くすることができた。但し、ゲートバスラインの幅は８μｍ、長さは３０４ｍｍである。
【００３７】
なお、上記実施の形態では、ゲート絶縁膜形成時の熱の影響を受けるゲートバスライン３２ａ及びゲート電極３２ｂに本発明を適用し、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃは、Ｔｉ／Ａｌ／Ｔｉの積層構造としている。これらのデータバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃの上の保護絶縁膜３９は比較的低い温度で形成するので、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃをＴｉ／Ａｌ／Ｔｉの積層構造としても、ＡｌとＴｉとの相互拡散による高抵抗層が発生しにくい。しかし、データバスライン３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃも、ゲートバスライン３２ａ及びゲート電極３２ｂと同様に、Ａｌ膜と高融点金属膜との間に酸素を含む膜を挟んだ構造としてもよい。
【００３８】
また、上記実施の形態では第２の層をＴｉにより形成したが、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金により形成してもよい。
（第２の実施の形態）
図１２は本発明の第２の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【００３９】
まず、図１２（ａ）に示すように、スパッタリング装置のチャンバ内にガラス基板３１を配置し、チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングし、厚さが約１００ｎｍのＡｌ膜（第１の層）３３ａを成膜する。
その後、真空を破らずに別のチャンバにガラス基板３１を移送し、チャンバ内にＡｒガスを１２７ｓｃｃｍ、酸素を５４ｓｃｃｍの流量で導入しながら反応性スパッタリング法によりＴｉをスパッタリングし、酸素を含むＴｉ層（中間層）３３ｄを約５ｎｍの厚さに成膜する。
【００４０】
次いで、同一のチャンバにて、Ａｒガスを１４０ｓｃｃｍの流量で導入した雰囲気中でＴｉをスパッタリングして、Ｔｉ膜（第２の層）３３ｃを約５０ｎｍの厚さに成膜する。
次に、Ｔｉ膜３３ｃの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図１２（ｂ）に示すように、ホトレジスト膜５１を所定のパターンにパターニングする。その後、図１２（ｃ）に示すように、ホトレジスト膜５１をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ｔｉ膜３３ｃ、酸素を含むＴｉ膜３３ｄ及びＡｌ膜３３ａを一括してエッチングすることにより、ゲート電極３２ｂを形成する。
【００４１】
以後の工程は第１の実施の形態と同様であるので、ここでは説明を省略する。本実施の形態においては、酸素を含むＴｉ膜３３ｄが拡散防止層として機能し、ゲート絶縁膜形成時にＡｌ膜３３ａとＴｉ膜３３ｃとの間の相互拡散が防止される。これにより、本発明においても、第１の実施の形態と同様の効果を得ることができる。
【００４２】
なお、上記実施の形態では中間層及び第２の層をＴｉのスパッタリングで形成したが、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金をスパッタリングして形成してもよい。
（第３の実施の形態）
以下、第３の実施の形態について説明する。本実施の形態が第１の実施の形態と異なる点は、ゲートバスライン及びゲート電極の形成方法が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、重複する部分の説明は省略する。
【００４３】
図１３は薄膜トランジスタの製造装置を示すブロック図である。この装置は、搬入室６１、基板待機室６２、Ａｌ成膜室（第１室）６３、ベント処理室（第２室）６４、Ｔｉ成膜室（第３室）６５、基板取り出し室６６及びトランスファー室６７により構成されている。各室６１〜６７は扉で仕切られている。また、各室６１〜６７はいずれも排気装置に接続され、各部屋を個別に排気にすることができるようになっている。
【００４４】
以下、上述の装置を使用した薄膜トランジスタの製造方法について説明する。まず、基板待機室６２、Ａｌ成膜室６３、ベント処理室６４、Ｔｉ成膜室６５、取り出し室６６及びトランスファー室６７の各室内のエアーを十分に排気する。
次に、搬入室６１にガラス基板を入れた後、搬入室６１内を十分排気する。そして、搬入室６１からトランスファ室６７を介して基板待機室６２に基板を移送する。そして、ガラス基板を基板待機室６２からトランスファー室６７を介してＡｌ成膜室６３に移送する。
【００４５】
次に、Ａｌ成膜室６３では、Ａｒガスを１４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリングして、基板上にＡｌ膜（第１の層）を約１００ｎｍの厚さに形成する。
その後、ガラス基板を、Ａｌ成膜室６３からトランスファー室６７を介してベント処理室６４に移送する。ベント処理室６４では、ガラス基板が室内に移送されると、室内に大気を導入する。これにより、Ａｌ膜の表面に自然酸化膜（中間層）が形成される。
【００４６】
このようにしてＡｌ膜の表面に自然酸化膜が形成された後、ベント処理室６４内を再びを真空状態にする。そして、ガラス基板を、ベント処理室６４からトランスファー室６７を介してＴｉ成膜室６５に移送する。
Ｔｉ成膜室６４では、Ａｒガスを１４０ｓｃｃｍの流量で導入しながらＴｉをスパッタリングして、Ｔｉ膜（第２の層）を５０ｎｍの厚さに成膜する。これにより、Ａｌ膜とＴｉ膜との間に自然酸化膜を挟んだ構造の積層膜が形成される。
【００４７】
次に、ガラス基板を、Ｔｉ成膜室６５からトランスファー室６７を介して取り出し室に移送する。その後、トランスファー室６７と取り出し室６６との間の扉を閉めた後、取り出し室６６を大気圧にして、ガラス基板を取り出す。
次いで、Ａｌ膜、自然酸化膜及びＴｉ膜の３層構造の積層膜をホトリソグラフィによりパターニングして、ゲートバスライン及びゲート電極を形成する。その後の工程は第１の実施の形態と同様であるので、ここでは説明を省略する。
【００４８】
本実施の形態によれば、ゲートバスライン及びゲート電極をＡｌ膜、自然酸化膜及びＴｉ膜の３層構造としているので、自然酸化膜によりＡｌ膜とＴｉ膜との間の熱による相互拡散が防止される。これにより、低抵抗の電極配線を得ることができる。
なお、上記の第１〜第３の実施の形態では、本発明をＴＮ型液晶表示装置に適用した場合について説明したが、これにより本発明の適用範囲がＴＮ型液晶表示装置に限定されるものではなく、本発明は例えばＩＰＳ（In-Plane Switching）型液晶表示装置及びＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置等の液晶表示装置や、その他の薄膜トランジスタを使用した電子機器に適用することができる。
【００４９】
（付記１）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタにおいて、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、前記第１の層と前記第２の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする薄膜トランジスタ。
【００５０】
（付記２）前記中間層は、酸素を含むアルミニウム、酸素を含むアルミニウム合金及び酸素を含む高融点金属のうちのいずれか１種により構成されていることを特徴とする付記１に記載の薄膜トランジスタ。
（付記３）前記高融点金属は、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タングステン）からなる群から選択されたいずれか１種の金属、又はその合金であることを特徴とする付記１に記載の薄膜トランジスタ。
【００５１】
（付記４）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングして、アルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか１種の金属をスパッタリングして、酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして、高融点金属からなる第２の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【００５２】
（付記５）基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、酸素を含む雰囲気中で前記第１の層の表面を酸化させて酸化膜からなる中間層を形成する工程と、前記第１の層の上に高融点金属をスパッタリングして高融点金属からなる第２の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【００５３】
（付記６）絶縁基板上に形成された複数本のゲートバスラインと、前記絶縁基板上に前記ゲートバスラインと交差する方向に形成された複数本のデータバスラインと、前記ゲートバスラインと前記データバスラインとにより区画される各画素領域にそれぞれ形成された薄膜トランジスタ及び画素電極とを有する液晶表示装置において、前記ゲートバスライン及び前記データバスラインの少なくとも一方は、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、前記第１の層と前記第２の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする液晶表示装置。
【００５４】
（付記７）絶縁基板上にアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、前記第１の層の上に酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第２の層を形成する工程と、前記第１の層、前記中間層及び前記第２の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記ソース電極の上方、並びに前記ゲートガスライン及び前記ドレインバスラインの各端子の上方の前記絶縁膜を除去する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
【００５５】
（付記８）前記酸素を含む中間層は、酸素ガスを２０％以上含む雰囲気中で、アルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか１種の金属をスパッタリングして形成することを特徴とする付記７に記載の液晶表示装置の製造方法。
（付記９）前記酸素を含む中間層は、前記アルミニウム又はアルミニウム合金膜の表面を自然酸化させて形成することを特徴とする付記７に記載の液晶表示装置の製造方法。
【００５６】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタによれば、ゲート電極及びソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第１の層と、高融点金属からなる第２の層と、第１及び第２の層の間に挟まれた酸素を含む中間層との積層構造を有しているので、アルミニウム膜と高融点金属膜との間に高抵抗層が形成されることがなく、膜荒れもない。従って、本発明の薄膜トランジスタを液晶表示装置のスイッチング素子として使用すれば、大型・高精細の液晶表示装置が実現される。
【００５７】
また、本発明の薄膜トランジスタの製造方法によれば、酸素ガスを２０％以上の比率で含む雰囲気中でＡｌ又は高融点金属をスパッタリングして拡散防止層として機能する中間層を形成するので、Ａｌ膜と高融点金属膜との間の相互拡散を防止することができる。また、拡散防止層として自然酸化膜を使用した場合も同様である。
【図面の簡単な説明】
【図１】図１は、液晶表示装置のＴＦＴ基板を示す平面図である。
【図２】図２は図１のＡ−Ａ線による断面図であり、従来の逆スタガー型ＴＦＴの構造を示している。
【図３】図３は、成膜中の雰囲気の酸素ガス比率と、成膜直後におけるＡｌ／Ｔｉ積層膜のシート抵抗及びアニール後のＡｉ／Ｔｉ積層膜のシート抵抗値との関係を示す図である。
【図４】図４は、本発明の第１の実施の形態の薄膜トランジスタを適用した液晶表示装置の断面図である。
【図５】図５は同じくその液晶表示装置の平面図である。
【図６】図６は、図５のＢ−Ｂ線によるＴＦＴ部分の拡大断面図である。
【図７】図７は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その１）である。
【図８】図８は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その２）である。
【図９】図９は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その３）である。
【図１０】図１０は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図（その４）である。
【図１１】図１１は、第１の実施の形態の薄膜トランジスタの製造方法を示す断面図で（その５）ある。
【図１２】図１２は、本発明の第２の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【図１３】図１３は本発明の第３の実施の形態における薄膜トランジスタの製造装置を示すブロック図である。
【符号の説明】
１１，３１，５１…ガラス基板、
１２ａ，３２ａ…ゲートバスライン、
１２ｂ，３２ｂ…ゲート電極、
１４，３４…ゲート絶縁膜、
１５，３５…アモルファスシリコン膜（活性層）、
１６，３６…チャネル保護膜、
１７，３７…ｎ+ 型アモルファスシリコン膜（オーミックコンタクト層）、
１８ａ，３８ａ…データバスライン、
１８ｂ，３８ｂ…ドレイン電極、
１８ｃ，３８ｃ…ソース電極、
１９，３９…保護絶縁膜、
２０，４０…画素電極、
２５…ＴＦＴ、
３０…ＴＦＴ基板、
３３ａ…Ａｌ膜、
３３ｂ…酸素を含んだＡｌ膜、
３３ｃ…Ｔｉ膜、
４９…液晶、
５０…ＣＦ基板。
Claims (2)
- 基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、
前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、
アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、
酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、
前記中間層の上に高融点金属をスパッタリングして高融点金属からなる第２の層を形成する工程とにより作製し、
その後、前記中間層を含む前記基板を３００℃以上で加熱する工程を有することを特徴とする薄膜トランジスタの製造方法。 - 絶縁基板上にアルミニウム又はアルミニウム合金からなる第１の層を形成する工程と、
酸素ガスを２０％以上の比率で含む雰囲気中で前記第１の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、
前記中間層の上に高融点金属からなる第２の層を形成する工程と、
前記第１の層、前記中間層及び前記第２の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、
前記絶縁基板を３００℃以上で加熱しつつ前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、
前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、
前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212266A JP4316117B2 (ja) | 2000-07-13 | 2000-07-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212266A JP4316117B2 (ja) | 2000-07-13 | 2000-07-13 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026335A JP2002026335A (ja) | 2002-01-25 |
| JP4316117B2 true JP4316117B2 (ja) | 2009-08-19 |
Family
ID=18708207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212266A Expired - Fee Related JP4316117B2 (ja) | 2000-07-13 | 2000-07-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4316117B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172150A (ja) | 2002-11-15 | 2004-06-17 | Nec Kagoshima Ltd | 積層構造配線の製造方法 |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US20080217617A1 (en) * | 2005-07-05 | 2008-09-11 | Zeon Corporation | Thin Film Transistor, Wiring Board and Methods of Manufacturing the Same |
| KR102066532B1 (ko) | 2009-11-06 | 2020-01-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN106229260A (zh) * | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
-
2000
- 2000-07-13 JP JP2000212266A patent/JP4316117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026335A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| JP4920140B2 (ja) | 液晶表示装置及びその製造方法 | |
| TW447139B (en) | Thin film transistor and manufacturing method of the same | |
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| KR101251349B1 (ko) | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. | |
| US7012657B2 (en) | Method of fabricating liquid crystal display device | |
| US6888586B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US20070295963A1 (en) | Tft array substrate and method of manufacturing the same | |
| JP2000314897A (ja) | 液晶表示装置 | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JP4316117B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08194230A (ja) | 液晶表示装置及びその製造方法 | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JP2004348144A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3210072B2 (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
| JPH09244045A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11354806A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR20150015641A (ko) | 구리 합금층의 표면 안정화 방법 | |
| JP2001337619A (ja) | アレイ基板の製造方法 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR100275953B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH07176747A (ja) | 液晶表示装置用アレイ基板のｔｆｔ構造及びその製造方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |