JP4397562B2

JP4397562B2 - Bandgap reference circuit

Info

Publication number: JP4397562B2
Application number: JP2002066766A
Authority: JP
Inventors: 幸治富岡; 英俊中村
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2002-03-12
Filing date: 2002-03-12
Publication date: 2010-01-13
Anticipated expiration: 2022-03-12
Also published as: JP2003263232A

Description

【０００１】
【発明の属する技術分野】
本発明は、精度の良い基準電圧を生成するバンドギャップリファレンス回路に関するものである。
【０００２】
【従来の技術】
従来のバンドギャップリファレンス回路の一例としては、図３に示すようなものが知られている。
このバンドギャップリファレンス回路は、基準電圧を発生する基準電圧発生部１と、この基準電圧発生部１をスタートアップさせるためのスタートアップ回路２とからなる。
【０００３】
基準電圧発生部１は、図３に示すように、ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続したダーリントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ４をダーリントン接続したダーリントン回路１２と、オペアンプ１３と、電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えている。
ここで、トランジスタＱ１とトランジスタＱ２のサイズは同一であり、トランジスタＱ３とトランジスタＱ４のサイズは同一である。また、トラジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍である。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一である。
【０００４】
さらに詳述すると、トランジスタＱ１のコレクタは接地され、そのベースはトランジスタＱ２のエミッタに接続されている。トランジスタＱ１のエミッタは、抵抗Ｒ１およびＭＯＳトランジスタＭ１を介して電源電圧ＶＤＤが供給されるようになっている。トランジスタＱ２のコレクタは接地され、そのベースはトランジスタＱ３のベースに接続されるとともに接地されている。トランジスタＱ２のエミッタは、トランジスタＱ１のベースに接続されるとともに、ＭＯＳトランジスタＭ２を介して電源電圧が供給されるようになっている。
【０００５】
トランジスタＱ３のコレクタは接地され、そのベースはトランジスタＱ２のベスに接続されるとともに接地されている。トランジスタＱ３のエミッタは、トランジスタＱ４のベースに接続されるとともに、ＭＯＳトランジスタＭ３を介して電源電圧ＶＤＤが供給されるようになっている。トランジスタＱ４のコレクタは接地され、そのベースはトランジスタＱ３のエミッタに接続されている。トランジスタＱ４のエミッタは、抵抗Ｒ３、抵抗Ｒ２およびＭＯＳトランジスタＭ４を介して電源電圧ＶＤＤが供給されるようになっている。
【０００６】
オペアンプ１３は、トランジスタＱ１のエミッタと抵抗Ｒ１との接続点の電位と、抵抗Ｒ２と抵抗Ｒ３との接続点の電位とに基づいてＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御する制御電圧を発生し、これによりＭＯＳトランジスタＭ１〜Ｍ４に流れる電流を制御するようになっている。
このため、オペアンプ１３の−入力端子はトランジスタＱ１のエミッタと抵抗Ｒ１との接続点と接続され、その＋入力端子は抵抗Ｒ２と抵抗Ｒ３との接続点と接続され、その出力端子はＭＯＳトランジスタＭ１〜Ｍ４の各ゲート端子にそれぞれ接続されている。
【０００７】
さらに、ＭＯＳトランジスタＭ４のドレインと抵抗Ｒ２との接続点が出力端子１８に接続され、この出力端子１８から所望の出力電圧Ｖｏｕｔが得られるようになっている。
スタートアップ回路２は、図３に示すように、オペアンプからなる電圧コンパレータ２１と、スイッチ２２と、電流源２３とを備えている。
電圧コンパレータ２１は、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦと比較し、その比較結果に応じてスイッチ２２をオンオフ制御する制御信号を生成するように構成される。
【０００８】
スイッチ２２と電流源２３は直列接続され、この直列回路のスイッチ２２側がトランジスタＱ１のエミッタと抵抗Ｒ１の接続部に接続され、その電流源２３側に電源電圧ＶＤＤが供給されるようになっている。
次に、このような構成からなるバンドギャップリファレンス回路の基準電圧発生部１の動作例について説明する。
まず、電流源を構成するＭＯＳトランジスタＭ１〜Ｍ４に流れる電流をＩ１〜Ｉ４とし、この各電流Ｉ１〜Ｉ４が対応するトランジスタＱ１〜Ｑ４にそれぞれ供給されるものとする。
【０００９】
また、トランジスタＱ１のベースとエミッタとの間の電圧をＶＢＥ（Ｑ１）、トランジスタＱ２のベースとエミッタとの間の電圧をＶＢＥ（Ｑ２）とすると、トランジスタＱ１のエミッタと抵抗Ｒ１の接続点のノード電圧ＶＮ１は、次式のようになる。
ＶＮ１＝ＶＢＥ（Ｑ１）＋ＶＢＥ（Ｑ２）・・・・（１）
ここで、トランジスタＱ１、Ｑ２は、ＭＯＳトランジスタＭ１、Ｍ２から供給される電流Ｉ１、Ｉ２が等しく、トランジスタサイズも等しいので、ＶＢＥ（Ｑ１）＝ＶＢＥ（Ｑ２）となる。この結果、（１）式のノード電圧ＶＮ１は、次式で表すことができる。
【００１０】
ＶＮ１＝２×ＶＢＥ（Ｑ１）・・・・（２）
一方、トランジスタＱ３のベースとエミッタとの間の電圧をＶＢＥ（Ｑ３）、トランジスタＱ４のベースとエミッタとの間の電圧をＶＢＥ（Ｑ４）とすると、トランジスタＱ４のエミッタと抵抗Ｒ３の接続点のノード電圧ＶＮ２は、次式のようになる。
ＶＮ２＝ＶＢＥ（Ｑ３）＋ＶＢＥ（Ｑ４）・・・・（３）
ここで、トランジスタＱ３、Ｑ４は、ＭＯＳトランジスタＭ３、Ｍ４から供給される電流Ｉ３、Ｉ４が等しく、トランジスタサイズも等しいので、ＶＢＥ（Ｑ３）＝ＶＢＥ（Ｑ４）となる。この結果、（３）式のノード電圧ＶＮ２は、次式で表すことができる。
【００１１】
ＶＮ２＝２×ＶＢＥ（Ｑ４）・・・・（４）
トランジスタＱ４のエミッタ面積は、トランジスタＱ１のエミッタ面積のＮ倍であるので、トランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）と、トランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ４）との電位差ΔＶＢＥは、次式となる。
ΔＶＢＥ＝ＶＢＥ（Ｑ１）−ＶＢＥ（Ｑ４）・・・・（５）
この（５）式をＶＢＥ（Ｑ４）について解くと、次式となる。
【００１２】
ＶＢＥ（Ｑ４）＝ＶＢＥ（Ｑ１）−ΔＶＢＥ・・・・（６）
（４）式に（６）式を代入すると、（４）式は次式となる。
ＶＮ２＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝・・・・（７）
抵抗Ｒ３に電流Ｉ４が流れることにより、その抵抗Ｒ３の両端に次式の電圧ＶＲ３が発生する。
ＶＲ３＝Ｉ４×Ｒ３・・・・（８）
抵抗Ｒ２と抵抗Ｒ３の接続点のノード電圧ＶＮ３は、（７）式および（８）式から次式となる。
【００１３】
ＶＮ３＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝＋（Ｉ４×Ｒ３）・・・・（９）
ここで、ノード電圧ＶＮ１とノード電圧ＶＮ３とはオペアンプ１３に入力されており、オペアンプ１３はそのノード電圧ＶＮ１とノード電圧ＶＮ３とが等しくなるようにＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御する。
すなわち、ノード電圧ＶＮ３がノード電圧ＶＮ１よりも低いときには、オペアンプ１３の出力電位ＰＢが下がるので、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４は増加する。この結果、抵抗Ｒ３の両端の電圧ＶＲ３が増加し、ノード電圧ＶＮ３が上がる。逆に、ノード電圧ＶＮ１がノード電圧ＶＮ３よりも低いときにも同様に動作し、ノード電圧ＶＮ１が上がる。従って、ＶＮ１＝ＶＮ３の電位で安定になる。
【００１４】
従って（２）式と（９）式とから、ＶＮ１＝ＶＮ３とおいて、これを解くと次式が得られる。
２×ΔＶＢＥ＝Ｉ４×Ｒ３・・・・（１０）
このような動作により、出力端子１８から得られる出力電圧Ｖｏｕｔは、（２）式を参照して次式のようになる。
Ｖｏｕｔ＝（Ｉ４×Ｒ２）＋ＶＮ１＝（Ｉ４×Ｒ２）＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１１）
ここで、（１０）式からＩ４を求めると、次式となる。
【００１５】
Ｉ４＝（２×ΔＶＢＥ）／Ｒ３・・・・（１２）
この（１２）式を（１１）式に代入すると、（１１）式は次式となる。
Ｖｏｕｔ＝｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１３）
（１３）式において、ＶＢＥ（Ｑ１）は負の温度係数を持ち、ΔＶＢＥは正の温度係数を持つので、（Ｒ２／Ｒ３）を適当な数値にすることにより、温度係数を打ち消すことができる。
【００１６】
このため、基準電圧発生部１は、温度に依存することなく所望の出力電圧Ｖｏｕｔを発生でき、この出力電圧Ｖｏｕｔが基準電圧として使用される。
ところで、（１１）式を解くと２つの安定点がある。１つは電流Ｉ４がゼロで、ΔＶＢＥ＝ＶＲ３＝０の場合である。２つ目は、正常な値の場合である。その電流Ｉ４＝０の場合を回避するために、スタートアップ回路２を設けている。
なお、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値とを等しくすると、ＶＮ１＝ＶＮ３であってＩ１＝Ｉ４であるので、ＭＯＳトランジスタＭ１のドレインと抵抗Ｒ１の接続点のノード電圧ＶＮ４と、出力電圧Ｖｏｕｔが等しくなる。ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ４で構成された電流源が理想的でない場合（出力抵抗が有限）でも、Ｉ１＝Ｉ４とするために、抵抗Ｒ１が挿入されている。
【００１７】
次に、スタートアップ回路２の動作について説明する。
電圧コンパレータ２１は、電流Ｉ４がゼロの状態において、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦと比較する。この場合には、出力電圧Ｖｏｕｔが基準電圧ＶＲＥＦよりも低いので、電圧コンパレータ２１は、スイッチ２２をオンにする。これにより、電流源２３はトランジスタＱ１に電流を流す。
この結果、ノード電圧ＶＮ１が上がってノード電圧ＶＮ３を上回るようになるので、オペアンプ１３の出力電位ＰＢが下がる。このため、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。すると、出力電圧Ｖｏｕｔが上昇し、基準電圧ＶＲＥＦを上回ると、電圧コンパレータ２１はスイッチ２２をオフとする。
【００１８】
このようなスタートアップ回路２の動作により、基準電圧発生部１に電流が流れ始めると、基準電圧発生部１は電流が流れた状態の安定点で動作が安定するようになる。
【００１９】
【発明が解決しようとする課題】
ところで、従来のスタートアップ回路２では、電流Ｉ４がゼロの状態を出力電圧Ｖｏｕｔに基づいて電圧コンパレータ２１が検出している。
しかし、電流Ｉ４がゼロの状態では出力電圧Ｖｏｕｔは安定しない。このため、リーク電流などに起因して電流Ｉ４がゼロにもかかわらず出力電圧Ｖｏｕｔが上昇し、基準電圧発生部１がスタートアップできない場合があった。
【００２０】
具体的には、出力端子１８に正のリーク電流Ｉｌｅａｋがあると、出力電圧Ｖｏｕｔは次式のようになる。
Ｖｏｕｔ＝（Ｒ３＋Ｒ２）Ｉｌｅａｋ＋２×ＶＢＥ’・・・・（１４）
ここで、ＶＢＥ’は、微小電流時のトランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）である。
このとき、ノード電圧ＶＮ１に負のリーク電流があると、ノード電圧ＶＮ１は０〔Ｖ〕となり、オペアンプ１３の出力電位ＰＢは電源電圧ＶＤＤとなり、ＭＯＳトランジスタＭ１〜Ｍ４はオフとなる。この状態で、Ｖｏｕｔ＞ＶＲＥＦとなると、スタートアップ回路２は動作せず、出力電圧Ｖｏｕｔは異常電圧のままとなる。
【００２１】
このような不都合を防ぐためには、以下の関係を持たせる必要がある。
異常時のＶｏｕｔ＜ＶＲＥＦ＜正常時のＶｏｕｔ・・・・（１５）
この（１５）式の内容は、次のように表すことができる。
２×ＶＢＥ’＜ＶＲＥＦ＜｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１６）
ここで、（１６）式において、ＶＢＥ（Ｑ１）の電流依存性が小さいとすると、ＶＢＥ’≒ＶＢＥ（Ｑ１）により、基準電位ＶＲＥＦの変動は（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）以内でなければならない。
【００２２】
従って、コンパレータ２１の誤差なども含めると、上記の基準電圧ＶＲＥＦの変動はさらに小さくする必要があり、これを実現することは現実的でないことがわかった。すなわち、基準電圧ＶＲＥＦや電圧コンパレータ２１の精度を上げることは、回路構成を複雑化することにつながる。
そこで、本発明の目的は、上記の点に鑑み、スタートアップ動作を安定に行える上に、その回路構成が簡易であるスタートアップ回路を有する、バンドギャップリファレンス回路を提供することにある。
【００２３】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項６記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、コレクタとベースが接地される第１のトランジスタと、この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、コレクタとベースが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源と前記第２の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、前記スタートアップ回路は、前記第１または第２の電流源の電流に比例した電流を生成する第３の電流源と、この第３の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えている。
【００２４】
請求項２に記載の発明は、請求項１に記載のバンドギャップリファレンス回路において、前記比較手段は、ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、を備え、前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とするものである。
【００２５】
請求項３に記載の発明は、請求項１または請求項２に記載のバンドギャップリファレンス回路において、前記制御手段は第４の電流源を含み、この第４の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とするものである。
請求項４に記載の発明は、コレクタが接地される第１のトランジスタと、この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、コレクタが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、ベースとコレクタが接地され、エミッタが前記第１のトランジスタのベースに接続される第３のトランジスタと、この第３のトランジスタのエミッタに直列に接続されて第３のトランジスタに電流を供給する第３の電流源と、ベースとコレクタが接地され、エミッタが前記第２のトランジスタのベースに接続され、エミッタ面積が前記第１及び第３のトランジスタのエミッタ面積のＮ倍からなる第４のトランジスタと、この第４のトランジスタのエミッタに直列に接続されて第４のトランジスタに電流を供給する第４の電流源と、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源、前記第２の電流源、前記第３の電流源、及び前記第４の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、前記スタートアップ回路は、前記第１、第２、第３または第４の電流源の電流に比例した電流を生成する第５の電流源と、この第５の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えている。
請求項５に記載の発明は、請求項４に記載のバンドギャップリファレンス回路において、前記比較手段は、ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、を備え、前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とするものである。
請求項６に記載の発明は、請求項４または請求項５に記載のバンドギャップリファレンス回路において、前記制御手段は第６の電流源を含み、この第６の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とするものである。
このような構成からなる本発明によれば、スタートアップ回路がスタートアップ動作を安定に行える上に、その回路構成が簡易となる。
【００２６】
【発明の実施の形態】
以下、本発明のバンドギャップリファレンス回路の実施形態について、図面を参照して説明する。
図１は、本発明のバンドギャップリファレンス回路の第１実施形態の構成を示すブロック図である。
この第１実施形態に係るバンドギャップリファレンス回路は、図１に示すように、基準電圧を発生する基準電圧発生部１と、この基準電圧発生部１のスタートアップさせるためのスタートアップ回路３とを備え、図３のスタートアップ回路２をスタートアップ回路３に置き換えたものである。
【００２７】
従って、以下の説明では、基準電圧発生部１についてはその詳細な説明を省略し、スタートアップ回路３について主に説明する。
基準電圧発生部１は、図３に示す基準電圧発生部１と同様に構成される。すなわち、基準電圧発生部１は、図１に示すように、ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続したダーリントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ４をダーリントン接続したダーリントン回路１２と、電流制御手段として機能するオペアンプ（演算増幅器）１３と、電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを、少なくとも備えている。
【００２８】
ここで、トランジスタＱ１とトランジスタＱ２のサイズは同一であり、トランジスタＱ３とトランジスタＱ４のサイズは同一である。また、トラジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍である。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一である。
スタートアップ回路３は、図１に示すように、基準電圧発生部１の内部電流に比例する電流を生成するための電流源３１と、比較手段としての電流コンパレータ（電流比較器）３２と、スイッチ３３と、電流源３４とを備えている。
【００２９】
電流源３１は、ＭＯＳトランジスタＭ５からなり、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流に比例した電流を生成するものであり、この生成電流をコンパレータ３２に供給するようになっている。
このために、ＭＯＳトランジスタＭ５のソースは、電源電圧ＶＤＤが供給されるようになっている。また、ＭＯＳトランジスタＭ５のゲートは、ＭＯＳトランジスタＭ１〜Ｍ４のゲートに共通接続され、オペアンプ１３の出力電圧が供給されるようになっている。さらに、ＭＯＳトランジスタＭ５のドレインは、電流コンパレータ３２のＭＯＳトランジスタＭ７のドレインに接続されている。
【００３０】
電流コンパレータ３２は、ＭＯＳトランジスタＭ５に流れる電流をＩ５を、基準電流ＩＲＥＦと比較し、その比較の結果に応じてスイッチ３３をオンオフ制御するものである。
このために、電流コンパレータ３２は、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ７とからなり、この両ＭＯＳトランジスタＭ６、Ｍ７がカレントミラーを構成している。すなわち、ＭＯＳトランジスタＭ６は、ソースが接地されるとともに、ゲートがＭＯＳトランジスタＭ７のゲートに接続されている。また、ＭＯＳトランジスタＭ６のドレインには、基準電流ＩＲＥＦが供給されるようになっている。さらに、ＭＯＳトランジスタＭ７は、ソースが接地されるとともに、ゲートがＭＯＳトランジスタＭ６のゲートに接続されている。また、ＭＯＳトランジスタＭ７のドレインには、ＭＯＳトランジスタＭ５に流れる電流Ｉ５が供給されるようになっている。
【００３１】
スイッチ３３は、電流コンパレータ３２の出力によりオンオフ制御されるＭＯＳトランジスタなどの電子スイッチからなる。このスイッチ３３は、その一端がトランジスタＱ１のエミッタと抵抗Ｒ１との共通接続点に接続され、その他端が電流源３４に接続されている。電流源３４には、電源電圧ＶＤＤが供給されるようになっている。このため、スイッチ３３がオンすると、電流源３４から所定の電流がトランジスタＱ１に供給されるようになっている。
【００３２】
次に、このような構成からなる第１実施形態のスタートアップ回路３の動作について説明する。
基準電圧発生部１をスタートアップさせるスタートアップ時において、電流源３１であるＭＯＳトランジスタＭ５は、基準電圧発生部１の内部に流れる電流として、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４に比例する電流を検出する。この時には、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４はゼロであるので、ＭＯＳトランジスタＭ５に流れる電流Ｉ５もゼロとなる。
【００３３】
電流コンパレータ３２では、ＭＯＳトランジスタＭ６、Ｍ７はカレントミラーの関係にあるので、ＭＯＳトランジスタＭ７にＭＯＳトランジスタＭ６に流れると同様の電流ＩＲＥＦを流そうとする。しかし、電流Ｉ５がゼロであり、ＩＲＥＦ＞Ｉ５の関係にある。このため、ＭＯＳトランジスタＭ７には電流が供給されず、電流コンパレータ３２の出力電圧ＶＣは、「Ｈ」レベルとなる。これにより、スイッチ３３がオンするので、電流源３４はトランジスタＱ１に電流を供給する。
【００３４】
この結果、ノード電圧ＶＮ１が上がってノード電圧ＶＮ３を上回るようになるので、オペアンプ１３の出力電位ＰＢが下がる。このため、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。このとき、ＭＯＳトランジスタＭ５もオンとなる。
ＭＯＳトランジスタＭ１〜Ｍ４の電流Ｉ１〜Ｉ４は増加していくが、これに伴ってＭＯＳトランジスタＭ５の電流Ｉ５も増加していく。そして、電流Ｉ５が、ＩＲＥＦ＜Ｉ５となって、基準電流ＩＲＥＦを上回ると、電流コンパレータ３２の出力電圧ＶＣは、「Ｌ」レベルとなる。これにより、スイッチ３３がオフするので、電流源３４からトランジスタＱ１への電流の供給が停止される。
【００３５】
このようなスタートアップ回路３の動作により、基準電圧発生部１に電流が流れ始めると、オペアンプ１３の動作により、基準電圧発生部１は電流が流れた状態の安定点で動作が安定するようになる。
以上説明したように、この第１実施形態によれば、スタートアップ回路３が、基準電圧発生部１の内部電流を検出し、その検出電流を基準電流と比較し、その比較結果に基づいて基準電圧発生部１のスタートアップを行うようにした。このため、多少のリーク電流があっても基準電圧発生部１のスタートアップ動作を安定化できる。
【００３６】
また、リーク電流と正常動作時の電流には大差があるので、基準電流の精度が低くても問題がなく、スタートアップ回路３の電流コンパレータ３２の誤差を大きくすることができる。このため、スタートアップ回路３を簡易な回路構成で実現できる。
さらに、この第１実施形態のスタートアップ回路３では、従来のスタートアップの方法と併用するようにしたので、さらに安定したスタートアップを実現することができる。
【００３７】
次に、本発明のバンドギャップリファレンス回路の第２実施形態について、図２を参照して説明する。
この第２実施形態に係るバンドギャップリファレンス回路は、図２に示すように、基準電圧を発生させる基準電圧発生部１Ａと、この基準電圧発生部１Ａをスタートアップさせるためのスタートアップ回路３とからなり、図１の基準電圧発生部１を基準電圧発生部１Ａに置き換えたものである。
【００３８】
従って、以下の説明では、スタートアップ回路３についてはその詳細な説明を省略し、基準電圧発生部１Ａについて主に説明する。
基準電圧発生部１Ａは、図１に示す基準電圧発生部１のダーリントン回路１１、１２を、図２に示すように単一のＰＮＰ型のトランジスタＱ５、Ｑ６に置き換え、これに伴ってＭＯＳトランジスタＭ２、Ｍ３を省略するようにしたものである。
【００３９】
すなわち、基準電圧発生部１Ａは、図２に示すように、トランジスタＱ５、Ｑ６と、電流制御手段として機能するオペアンプ１３と、トランジスタＱ５、Ｑ６の電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１、Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えている。
ここで、トラジスタＱ６のエミッタ面積は、トランジスタＱ５のエミッタ面積のＮ（Ｎは正の整数）倍である。
【００４０】
スタートアップ回路３は、電流源３１と、比較手段としての電流コンパレータ３２と、スイッチ３３と、電流源３４とを備えている。従って、このスタートアップ回路は、その構成が図１のスタートアップ回路３と同様である。
ただし、このスタートアップ回路３は、スタートアップ時に、トランジスタＱ５に流れる電流を制御するようになっている点が異なる。
このような構成からなる第２実施形態によれば、第１実施形態と同様の効果を得ることができる。
【００４１】
なお、上記の実施形態では、基準電圧発生部１、１Ａに抵抗Ｒ１を含むようにしたが、抵抗Ｒ１は省略するようにしても良い。
また、上記の実施形態では、スタートアップ回路３に電流源３４を含むようにした。しかし、その電流源３４に代えて電圧源にするようにしても良く、または電流源３４を省略してスイッチ３３の一端に電源電圧ＶＤＤを供給するようにしても良い。
【００４２】
【発明の効果】
以上説明したように、本発明では、スタートアップ回路が、基準電圧発生部の内部電流を検出し、その検出電流を基準電流と比較し、その比較結果に基づいて基準電圧発生部のスタートアップを行うようにした。
このため、本発明によれば、スタートアップ回路がスタートアップ動作を安定に行える上に、その回路構成が簡易となる。
【図面の簡単な説明】
【図１】本発明のバンドギャップリファレンス回路の第１実施形態の構成を示す回路図である。
【図２】本発明のバンドギャップリファレンス回路の第２実施形態の構成を示す回路図である。
【図３】従来のバンドギャップリファレンス回路の構成を示す回路図である。
【符号の説明】
Ｑ１〜Ｑ６トランジスタ
Ｍ１〜Ｍ４ＭＯＳトランジスタ（電流源）
Ｒ１〜Ｒ３抵抗
１、１Ａ基準電圧発生部
３スタートアップ回路
１１、１２ダーリントン回路
１３オペアンプ（電流制御手段）
１８出力端子
３１電流源
３２電流コンパレータ
３３スイッチ
３４電流源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bandgap reference circuit that generates an accurate reference voltage.
[0002]
[Prior art]
As an example of a conventional band gap reference circuit, the one shown in FIG. 3 is known.
The band gap reference circuit includes a reference voltage generator 1 that generates a reference voltage, and a startup circuit 2 for starting up the reference voltage generator 1.
[0003]
As shown in FIG. 3, the reference voltage generator 1 includes a Darlington circuit 11 in which PNP transistors Q1 and Q2 are connected in Darlington, a Darlington circuit 12 in which PNP transistors Q3 and Q4 are connected in Darlington, an operational amplifier 13, P-channel MOS transistors M1 to M4 functioning as current sources and resistors R1 to R3 are provided.
Here, the sizes of the transistors Q1 and Q2 are the same, and the sizes of the transistors Q3 and Q4 are the same. The emitter areas of the transistors Q3 and Q4 are N (N is a positive integer) times the emitter area of the transistors Q1 and Q2. Further, the sizes of the MOS transistors M1 to M4 are the same.
[0004]
More specifically, the collector of the transistor Q1 is grounded, and its base is connected to the emitter of the transistor Q2. The emitter of the transistor Q1 is supplied with the power supply voltage VDD via the resistor R1 and the MOS transistor M1. The collector of the transistor Q2 is grounded, and its base is connected to the base of the transistor Q3 and grounded. The emitter of the transistor Q2 is connected to the base of the transistor Q1, and the power supply voltage is supplied via the MOS transistor M2.
[0005]
The collector of the transistor Q3 is grounded, and its base is connected to the base of the transistor Q2 and grounded. The emitter of the transistor Q3 is connected to the base of the transistor Q4, and the power supply voltage VDD is supplied via the MOS transistor M3. The collector of the transistor Q4 is grounded, and its base is connected to the emitter of the transistor Q3. The emitter of the transistor Q4 is supplied with the power supply voltage VDD via the resistor R3, the resistor R2, and the MOS transistor M4.
[0006]
The operational amplifier 13 generates a control voltage for controlling the gate voltages of the MOS transistors M1 to M4 based on the potential at the connection point between the emitter of the transistor Q1 and the resistor R1 and the potential at the connection point between the resistors R2 and R3. Thus, the current flowing through the MOS transistors M1 to M4 is controlled.
Therefore, the negative input terminal of the operational amplifier 13 is connected to the connection point between the emitter of the transistor Q1 and the resistor R1, the positive input terminal is connected to the connection point between the resistor R2 and the resistor R3, and its output terminal is the MOS transistor M1. To M4 gate terminals, respectively.
[0007]
Further, a connection point between the drain of the MOS transistor M4 and the resistor R2 is connected to the output terminal 18, and a desired output voltage Vout can be obtained from the output terminal 18.
As shown in FIG. 3, the startup circuit 2 includes a voltage comparator 21 composed of an operational amplifier, a switch 22, and a current source 23.
The voltage comparator 21 is configured to compare the output voltage Vout with the reference voltage VREF and generate a control signal for controlling on / off of the switch 22 according to the comparison result.
[0008]
The switch 22 and the current source 23 are connected in series, and the switch 22 side of the series circuit is connected to the connection portion between the emitter of the transistor Q1 and the resistor R1, and the power source voltage VDD is supplied to the current source 23 side. .
Next, an operation example of the reference voltage generation unit 1 of the bandgap reference circuit having such a configuration will be described.
First, currents flowing through the MOS transistors M1 to M4 constituting the current source are I1 to I4, and the currents I1 to I4 are supplied to the corresponding transistors Q1 to Q4, respectively.
[0009]
Further, if the voltage between the base and the emitter of the transistor Q1 is VBE (Q1) and the voltage between the base and the emitter of the transistor Q2 is VBE (Q2), the node at the connection point between the emitter of the transistor Q1 and the resistor R1 The voltage VN1 is as follows.
VN1 = VBE (Q1) + VBE (Q2) (1)
Here, the transistors Q1 and Q2 have the same currents I1 and I2 supplied from the MOS transistors M1 and M2 and the same transistor size, so that VBE (Q1) = VBE (Q2). As a result, the node voltage VN1 in the equation (1) can be expressed by the following equation.
[0010]
VN1 = 2 × VBE (Q1) (2)
On the other hand, if the voltage between the base and the emitter of the transistor Q3 is VBE (Q3) and the voltage between the base and the emitter of the transistor Q4 is VBE (Q4), the node of the connection point between the emitter of the transistor Q4 and the resistor R3 The voltage VN2 is as follows.
VN2 = VBE (Q3) + VBE (Q4) (3)
Here, the transistors Q3 and Q4 have the same currents I3 and I4 supplied from the MOS transistors M3 and M4 and the same transistor size, so that VBE (Q3) = VBE (Q4). As a result, the node voltage VN2 in the equation (3) can be expressed by the following equation.
[0011]
VN2 = 2 × VBE (Q4) (4)
Since the emitter area of the transistor Q4 is N times the emitter area of the transistor Q1, the voltage VBE (Q1) between the base and emitter of the transistor Q1 and the voltage VBE (Q4 between the base and emitter of the transistor Q1) ) And the potential difference ΔVBE with the following equation.
ΔVBE = VBE (Q1) −VBE (Q4) (5)
When this equation (5) is solved for VBE (Q4), the following equation is obtained.
[0012]
VBE (Q4) = VBE (Q1) −ΔVBE (6)
Substituting equation (6) into equation (4), equation (4) becomes the following equation.
VN2 = 2 {VBE (Q1) −ΔVBE} (7)
When the current I4 flows through the resistor R3, a voltage VR3 of the following expression is generated at both ends of the resistor R3.
VR3 = I4 × R3 (8)
The node voltage VN3 at the connection point of the resistors R2 and R3 is expressed by the following equation from the equations (7) and (8).
[0013]
VN3 = 2 {VBE (Q1) −ΔVBE} + (I4 × R3) (9)
Here, the node voltage VN1 and the node voltage VN3 are input to the operational amplifier 13, and the operational amplifier 13 controls the gate voltages of the MOS transistors M1 to M4 so that the node voltage VN1 and the node voltage VN3 are equal.
That is, when the node voltage VN3 is lower than the node voltage VN1, the output potential PB of the operational amplifier 13 decreases, so that the currents I1 to I4 flowing through the MOS transistors M1 to M4 increase. As a result, the voltage VR3 across the resistor R3 increases and the node voltage VN3 increases. Conversely, when the node voltage VN1 is lower than the node voltage VN3, the same operation is performed and the node voltage VN1 increases. Therefore, it becomes stable at the potential of VN1 = VN3.
[0014]
Therefore, from the equations (2) and (9), when VN1 = VN3 and solving this, the following equation is obtained.
2 × ΔVBE = I4 × R3 (10)
With such an operation, the output voltage Vout obtained from the output terminal 18 is expressed by the following equation with reference to the equation (2).
Vout = (I4 × R2) + VN1 = (I4 × R2) + {2 × VBE (Q1)} (11)
Here, when I4 is obtained from the equation (10), the following equation is obtained.
[0015]
I4 = (2 × ΔVBE) / R3 (12)
When this equation (12) is substituted into equation (11), equation (11) becomes the following equation.
Vout = {(R2 / R3) × (2 × ΔVBE)} + {2 × VBE (Q1)} (13)
In equation (13), VBE (Q1) has a negative temperature coefficient, and ΔVBE has a positive temperature coefficient. Therefore, the temperature coefficient can be canceled by setting (R2 / R3) to an appropriate value.
[0016]
Therefore, the reference voltage generator 1 can generate a desired output voltage Vout without depending on temperature, and this output voltage Vout is used as a reference voltage.
By the way, when the equation (11) is solved, there are two stable points. One is the case where the current I4 is zero and ΔVBE = VR3 = 0. The second case is a normal value. In order to avoid the case where the current I4 = 0, the startup circuit 2 is provided.
If the resistance value of the resistor R1 is equal to the resistance value of the resistor R2, VN1 = VN3 and I1 = I4. Therefore, the node voltage VN4 at the connection point between the drain of the MOS transistor M1 and the resistor R1 and the output voltage Vout becomes equal. Even when the current source composed of the MOS transistor M1 or the MOS transistor M4 is not ideal (the output resistance is finite), the resistor R1 is inserted so that I1 = I4.
[0017]
Next, the operation of the startup circuit 2 will be described.
The voltage comparator 21 compares the output voltage Vout with the reference voltage VREF when the current I4 is zero. In this case, since the output voltage Vout is lower than the reference voltage VREF, the voltage comparator 21 turns on the switch 22. As a result, the current source 23 causes a current to flow through the transistor Q1.
As a result, the node voltage VN1 increases and exceeds the node voltage VN3, so that the output potential PB of the operational amplifier 13 decreases. Therefore, the MOS transistors M1 to M4 are turned on, and currents I1 to I4 start to flow through the MOS transistors M1 to M4. Then, when the output voltage Vout increases and exceeds the reference voltage VREF, the voltage comparator 21 turns off the switch 22.
[0018]
When the current starts to flow through the reference voltage generator 1 by the operation of the start-up circuit 2, the operation of the reference voltage generator 1 is stabilized at a stable point where the current flows.
[0019]
[Problems to be solved by the invention]
By the way, in the conventional start-up circuit 2, the voltage comparator 21 detects that the current I4 is zero based on the output voltage Vout.
However, the output voltage Vout is not stable when the current I4 is zero. For this reason, the output voltage Vout rises despite the current I4 being zero due to a leakage current or the like, and the reference voltage generator 1 may not be able to start up.
[0020]
Specifically, when there is a positive leakage current Ileak at the output terminal 18, the output voltage Vout is expressed by the following equation.
Vout = (R3 + R2) Ileak + 2 × VBE ′ (14)
Here, VBE 'is a voltage VBE (Q1) between the base and the emitter of the transistor Q1 at a minute current.
At this time, if there is a negative leakage current in the node voltage VN1, the node voltage VN1 becomes 0 [V], the output potential PB of the operational amplifier 13 becomes the power supply voltage VDD, and the MOS transistors M1 to M4 are turned off. In this state, if Vout> VREF, the startup circuit 2 does not operate and the output voltage Vout remains an abnormal voltage.
[0021]
In order to prevent such inconvenience, it is necessary to have the following relationship.
Abnormal Vout <VREF <Normal Vout (15)
The contents of the equation (15) can be expressed as follows.
2 × VBE ′ <VREF <{(R2 / R3) × (2 × ΔVBE)} + {2 × VBE (Q1)} (16)
Here, in the equation (16), if the current dependency of VBE (Q1) is small, the variation of the reference potential VREF is within (R2 / R3) × (2 × ΔVBE) due to VBE′≈VBE (Q1). There must be.
[0022]
Accordingly, it has been found that if the error of the comparator 21 and the like are included, it is necessary to further reduce the fluctuation of the reference voltage VREF, and it is not practical to realize this. That is, increasing the accuracy of the reference voltage VREF and the voltage comparator 21 leads to a complicated circuit configuration.
In view of the above, an object of the present invention is to provide a bandgap reference circuit having a startup circuit that can stably perform a startup operation and that has a simple circuit configuration.
[0023]
[Means for Solving the Problems]
  In order to solve the above-mentioned problems and achieve the object of the present invention, the inventions according to claims 1 to 6 are configured as follows.
  Specifically, according to the first aspect of the present invention, a first transistor whose collector and base are grounded, and a first current that is connected in series to the emitter of the first transistor and supplies a current to the first transistor. A source, a collector, and a base are grounded, a second transistor whose emitter area is N (N is an integer of 2 or more) times the emitter area of the first transistor, and an emitter of the second transistor in series A first resistor and a second resistor connected to each other, a second resistor connected in series via the emitter of the second transistor and the first and second resistors, and supplying a current to the second transistor. The potential of the connection point between the first current source, the emitter of the first transistor and the first current source, and the potential of the connection point of the first resistor and the second resistor are the same. A current control means for controlling each current of first current source and the second current source, the band gap reference circuit having,Activating the bandgap reference circuitStartup circuitThe start-up circuit compares a generated current of the third current source with a reference current and a third current source that generates a current proportional to the current of the first or second current source; Comparison means for generating a control signal according to the control signal, and control means for controlling the potential of the connection point between the emitter of the first transistor and the first current source based on the control signal..
[0024]
  The invention according to claim 2 is the band gap reference circuit according to claim 1,The comparison means includes a first MOS transistor having a drain and a gate connected to each other, the gate being connected to the gate of the first MOS transistor, and a gate having the generated current supplied to the drain. And a drain voltage of the second MOS transistor is output to the control means as the control signal.Is.
[0025]
  The invention according to claim 3Claim 1 or3. The band gap reference circuit according to claim 2, wherein the control means includes a fourth current source, and the fourth current source supplies a current to the first transistor based on the control signal, The potential of the connection point between the emitter of the first transistor and the first current source is controlled.
  According to a fourth aspect of the present invention, there is provided a first transistor having a collector grounded, a first current source connected in series to an emitter of the first transistor and supplying a current to the first transistor, a collector And a first transistor connected in series to the emitter of the second transistor, the emitter area of which is N (N is an integer greater than or equal to 2) times the emitter area of the first transistor. A resistor and a second resistor; a second current source connected in series via the emitter of the second transistor and the first and second resistors to supply current to the second transistor; and a base A third transistor having a collector grounded and an emitter connected to the base of the first transistor, and a third transistor connected in series to the emitter of the third transistor. A third current source for supplying current to the transistor; a base and a collector are grounded; an emitter is connected to the base of the second transistor; and an emitter area is N times the emitter area of the first and third transistors A fourth current source connected in series to the emitter of the fourth transistor to supply current to the fourth transistor, the emitter of the first transistor, and the first current The first current source, the second current source, and the third current so that the potential of the connection point of the source and the potential of the connection point of the first resistor and the second resistor are the same. A bandgap reference circuit comprising: a source; and current control means for controlling each current of the fourth current source;Activating the bandgap reference circuitStartup circuitThe start-up circuit includes: a fifth current source that generates a current proportional to the current of the first, second, third, or fourth current source; and a generated current of the fifth current source as a reference current. Comparing means for generating a control signal according to the comparison result and control means for controlling the potential of the connection point between the emitter of the first transistor and the first current source based on the control signal; Has.
  The invention according to claim 5 is the band gap reference circuit according to claim 4,The comparison means includes a first MOS transistor having a drain and a gate connected to each other, the gate being connected to the gate of the first MOS transistor, and a gate having the generated current supplied to the drain. And a drain voltage of the second MOS transistor is output to the control means as the control signal.
  The invention described in claim 6Claim 4 or6. The bandgap reference circuit according to claim 5, wherein the control means includes a sixth current source, and the sixth current source supplies a current to the first transistor based on the control signal, The potential of the connection point between the emitter of the first transistor and the first current source is controlled.
  According to the present invention having such a configuration, the startup circuit can stably perform the startup operation, and the circuit configuration is simplified.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the band gap reference circuit of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of the first embodiment of the bandgap reference circuit of the present invention.
As shown in FIG. 1, the bandgap reference circuit according to the first embodiment includes a reference voltage generating unit 1 that generates a reference voltage, and a startup circuit 3 for starting up the reference voltage generating unit 1. The startup circuit 2 in FIG. 3 is replaced with the startup circuit 3.
[0027]
Therefore, in the following description, the detailed description of the reference voltage generator 1 is omitted, and the startup circuit 3 will be mainly described.
The reference voltage generator 1 is configured in the same manner as the reference voltage generator 1 shown in FIG. That is, as shown in FIG. 1, the reference voltage generator 1 includes a Darlington circuit 11 in which PNP transistors Q1 and Q2 are connected in Darlington, a Darlington circuit 12 in which PNP transistors Q3 and Q4 are connected in Darlington, and current control. At least an operational amplifier (operational amplifier) 13 that functions as means, P-channel MOS transistors M1 to M4 that function as current sources, and resistors R1 to R3 are provided.
[0028]
Here, the sizes of the transistors Q1 and Q2 are the same, and the sizes of the transistors Q3 and Q4 are the same. The emitter areas of the transistors Q3 and Q4 are N (N is a positive integer) times the emitter area of the transistors Q1 and Q2. Further, the sizes of the MOS transistors M1 to M4 are the same.
As shown in FIG. 1, the start-up circuit 3 includes a current source 31 for generating a current proportional to the internal current of the reference voltage generator 1, a current comparator (current comparator) 32 as a comparison means, and a switch 33. And a current source 34.
[0029]
The current source 31 includes a MOS transistor M5, and generates a current proportional to the current flowing through the MOS transistors M1 to M4. The generated current is supplied to the comparator 32.
For this reason, the source of the MOS transistor M5 is supplied with the power supply voltage VDD. The gate of the MOS transistor M5 is commonly connected to the gates of the MOS transistors M1 to M4 so that the output voltage of the operational amplifier 13 is supplied. Further, the drain of the MOS transistor M5 is connected to the drain of the MOS transistor M7 of the current comparator 32.
[0030]
The current comparator 32 compares the current flowing through the MOS transistor M5 with I5 and the reference current IREF, and controls the switch 33 according to the comparison result.
For this purpose, the current comparator 32 includes a MOS transistor M6 and a MOS transistor M7, and both the MOS transistors M6 and M7 form a current mirror. That is, the source of the MOS transistor M6 is grounded, and the gate is connected to the gate of the MOS transistor M7. The reference current IREF is supplied to the drain of the MOS transistor M6. Further, the source of the MOS transistor M7 is grounded, and the gate is connected to the gate of the MOS transistor M6. Further, the current I5 flowing through the MOS transistor M5 is supplied to the drain of the MOS transistor M7.
[0031]
The switch 33 is composed of an electronic switch such as a MOS transistor that is on / off controlled by the output of the current comparator 32. The switch 33 has one end connected to a common connection point between the emitter of the transistor Q1 and the resistor R1, and the other end connected to the current source 34. A power source voltage VDD is supplied to the current source 34. Therefore, when the switch 33 is turned on, a predetermined current is supplied from the current source 34 to the transistor Q1.
[0032]
Next, the operation of the startup circuit 3 of the first embodiment having such a configuration will be described.
At start-up for starting up the reference voltage generating unit 1, the MOS transistor M5 which is the current source 31 generates a current proportional to the currents I1 to I4 flowing through the MOS transistors M1 to M4 as the current flowing through the reference voltage generating unit 1. To detect. At this time, since the currents I1 to I4 flowing through the MOS transistors M1 to M4 are zero, the current I5 flowing through the MOS transistor M5 is also zero.
[0033]
In the current comparator 32, since the MOS transistors M6 and M7 are in a current mirror relationship, when the MOS transistor M7 flows to the MOS transistor M6, the same current IREF is attempted to flow. However, the current I5 is zero and IREF> I5. Therefore, no current is supplied to the MOS transistor M7, and the output voltage VC of the current comparator 32 is at the “H” level. As a result, the switch 33 is turned on, and the current source 34 supplies a current to the transistor Q1.
[0034]
As a result, the node voltage VN1 increases and exceeds the node voltage VN3, so that the output potential PB of the operational amplifier 13 decreases. Therefore, the MOS transistors M1 to M4 are turned on, and currents I1 to I4 start to flow through the MOS transistors M1 to M4. At this time, the MOS transistor M5 is also turned on.
While the currents I1 to I4 of the MOS transistors M1 to M4 increase, the current I5 of the MOS transistor M5 also increases accordingly. When the current I5 becomes IREF <I5 and exceeds the reference current IREF, the output voltage VC of the current comparator 32 becomes “L” level. As a result, the switch 33 is turned off, and the supply of current from the current source 34 to the transistor Q1 is stopped.
[0035]
When current starts to flow through the reference voltage generator 1 by the operation of the start-up circuit 3, the operation of the operational amplifier 13 causes the reference voltage generator 1 to stabilize at a stable point where the current flows. .
As described above, according to the first embodiment, the start-up circuit 3 detects the internal current of the reference voltage generation unit 1, compares the detected current with the reference current, and determines the reference voltage based on the comparison result. The generator 1 was started up. For this reason, the start-up operation of the reference voltage generator 1 can be stabilized even if there is some leakage current.
[0036]
Further, since there is a large difference between the leakage current and the current during normal operation, there is no problem even if the accuracy of the reference current is low, and the error of the current comparator 32 of the startup circuit 3 can be increased. For this reason, the startup circuit 3 can be realized with a simple circuit configuration.
Furthermore, since the startup circuit 3 of the first embodiment is used together with the conventional startup method, a more stable startup can be realized.
[0037]
Next, a second embodiment of the band gap reference circuit of the present invention will be described with reference to FIG.
As shown in FIG. 2, the bandgap reference circuit according to the second embodiment includes a reference voltage generator 1A for generating a reference voltage and a startup circuit 3 for starting up the reference voltage generator 1A. The reference voltage generator 1 in FIG. 1 is replaced with a reference voltage generator 1A.
[0038]
Therefore, in the following description, the detailed description of the start-up circuit 3 is omitted, and the reference voltage generating unit 1A is mainly described.
The reference voltage generator 1A replaces the Darlington circuits 11 and 12 of the reference voltage generator 1 shown in FIG. 1 with single PNP transistors Q5 and Q6 as shown in FIG. 2, and accordingly, the MOS transistor M2 , M3 is omitted.
[0039]
That is, as shown in FIG. 2, the reference voltage generator 1A includes transistors Q5 and Q6, an operational amplifier 13 that functions as current control means, and a P-channel MOS transistor M1 that functions as a current source for the transistors Q5 and Q6. M4 and resistors R1 to R3 are provided.
Here, the emitter area of the transistor Q6 is N (N is a positive integer) times the emitter area of the transistor Q5.
[0040]
The startup circuit 3 includes a current source 31, a current comparator 32 as comparison means, a switch 33, and a current source 34. Therefore, this startup circuit has the same configuration as the startup circuit 3 in FIG.
However, the start-up circuit 3 is different in that the current flowing through the transistor Q5 is controlled at the start-up.
According to the second embodiment having such a configuration, an effect similar to that of the first embodiment can be obtained.
[0041]
In the above embodiment, the reference voltage generators 1 and 1A include the resistor R1, but the resistor R1 may be omitted.
In the above embodiment, the startup circuit 3 includes the current source 34. However, the current source 34 may be replaced with a voltage source, or the current source 34 may be omitted and the power supply voltage VDD may be supplied to one end of the switch 33.
[0042]
【The invention's effect】
As described above, in the present invention, the startup circuit detects the internal current of the reference voltage generation unit, compares the detected current with the reference current, and starts up the reference voltage generation unit based on the comparison result. I made it.
Therefore, according to the present invention, the startup circuit can stably perform the startup operation, and the circuit configuration is simplified.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a bandgap reference circuit of the present invention;
FIG. 2 is a circuit diagram showing a configuration of a second embodiment of a bandgap reference circuit of the present invention;
FIG. 3 is a circuit diagram showing a configuration of a conventional bandgap reference circuit;
[Explanation of symbols]
Q1-Q6 transistors
M1 to M4 MOS transistors (current sources)
R1-R3 resistance
1, 1A reference voltage generator
3 Start-up circuit
11, 12 Darlington circuit
13 Operational amplifier (current control means)
18 Output terminal
31 Current source
32 Current comparator
33 switch
34 Current source

Claims

A first transistor whose collector and base are grounded;
A first current source connected in series to the emitter of the first transistor to supply current to the first transistor;
A second transistor whose collector and base are grounded, and whose emitter area is N (N is an integer of 2 or more) times the emitter area of the first transistor;
A first resistor and a second resistor connected in series to the emitter of the second transistor;
A second current source connected in series with the emitter of the second transistor via the first and second resistors and supplying current to the second transistor;
The first current source so that the potential at the connection point between the emitter of the first transistor and the first current source is the same as the potential at the connection point between the first resistor and the second resistor. And a current control means for controlling each current of the second current source,
A startup circuit for starting the band gap reference circuit ;
The startup circuit is
A third current source that generates a current proportional to the current of the first or second current source;
Comparison means for comparing the generated current of the third current source with a reference current and generating a control signal according to the comparison result;
A bandgap reference circuit comprising: control means for controlling a potential at a connection point between the emitter of the first transistor and the first current source based on the control signal .

The comparison means includes
A first MOS transistor in which a drain and a gate are connected and the reference current is supplied to the drain;
A second MOS transistor having a gate connected to the gate of the first MOS transistor and a drain supplied with the generated current;
With
2. The bandgap reference circuit according to claim 1, wherein the drain voltage of the second MOS transistor is output to the control means as the control signal.

The control means includes a fourth current source, and the fourth current source supplies current to the first transistor based on the control signal, and the emitter of the first transistor and the first transistor 3. The bandgap reference circuit according to claim 1 , wherein the potential at the connection point of the current source is controlled.

A first transistor whose collector is grounded;
A first current source connected in series to the emitter of the first transistor to supply current to the first transistor;
A second transistor whose collector is grounded and whose emitter area is N (N is an integer of 2 or more) times the emitter area of the first transistor;
A first resistor and a second resistor connected in series to the emitter of the second transistor;
A second current source connected in series with the emitter of the second transistor via the first and second resistors and supplying current to the second transistor;
A third transistor having a base and a collector grounded and an emitter connected to the base of the first transistor;
A third current source connected in series to the emitter of the third transistor to supply current to the third transistor;
A fourth transistor having a base and a collector grounded, an emitter connected to the base of the second transistor, and an emitter area N times the emitter area of the first and third transistors;
A fourth current source connected in series to the emitter of the fourth transistor to supply current to the fourth transistor;
The first current source so that the potential at the connection point between the emitter of the first transistor and the first current source is the same as the potential at the connection point between the first resistor and the second resistor. In a band gap reference circuit comprising: current control means for controlling currents of the second current source, the third current source, and the fourth current source,
A startup circuit for starting the band gap reference circuit ;
The startup circuit is
A fifth current source for generating a current proportional to the current of the first, second, third or fourth current source;
A comparison means for comparing the generated current of the fifth current source with a reference current and generating a control signal according to the comparison result;
A bandgap reference circuit comprising: control means for controlling a potential at a connection point between the emitter of the first transistor and the first current source based on the control signal.

The control means includes a sixth current source, and the sixth current source supplies current to the first transistor based on the control signal, and the emitter of the first transistor and the first transistor 6. The bandgap reference circuit according to claim 4, wherein a potential at a connection point of the current source is controlled.