JP4397401B2

JP4397401B2 - オペアンプ及びそれが用いられる液晶表示装置の駆動回路

Info

Publication number: JP4397401B2
Application number: JP2007085461A
Authority: JP
Inventors: 厚司山崎; 猛樹蛯名
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2007-03-28
Filing date: 2007-03-28
Publication date: 2010-01-13
Anticipated expiration: 2027-03-28
Also published as: TWI416867B; US7619478B2; JP2008245115A; TW200901621A; US20080238497A1

Description

本発明は、多くの出力オペアンプを有するＬＣＤソースドライバー等において、消費電力の増加を最小限に抑え、かつ発振安定性、及び出力波形の連続性を極力損なうことなくスルーレートを向上させるオペアンプに関するものである。

近年の液晶表示装置の大型化に伴い、液晶駆動装置の様々な性能の向上が望まれている。液晶表示装置の大型化に伴いデータ線及び走査線の本数も増大しており、特に各走査線に対する液晶容量へ書き込み速度の向上が期待されている。また、最近では液晶表示装置の市場は激しさを増し、各搭載部品のコストダウンを余儀なくされている。駆動装置に関しても同様であり、高駆動能力かつ安価なものが望まれている。

特開平０６−１６４２６３号公報

上記要求を満足させるための技術として特許文献１に記載されるような技術が存在する。特許文献１では、位相余裕を大きく維持しつつ、高スルーレートを実現する技術が開示されている。図７は、特許文献１に記載された技術を簡易的に説明するオペアンプの回路図であり、図８は、図７に示すオペアンプの動作を示すタイミングチャートである。信号ＴＰ１の切り替わりに応答してスイッチＳＷ１がオンすると同時に、チップ外部から入力する信号ＣＴＲＬに応答してスイッチＳＷ２がオフする。位相補償容量Ｃ１が出力ＯＵＴに接続されていない期間は、出力の電位は急激に変化する。信号ＣＴＲＬが再度変化すると、スイッチＳＷ２はオフし、位相補償容量Ｃ１が出力に接続された状態となる。上記構成及び動作を行うことで、高スルーレ-トと位相余裕を同時に確保することが可能となっていた。

しかしながら、上述の特許文献１では、位相補償容量と出力の接続を制御するためにスイッチを設ける必要があり、またスイッチを制御する制御信号を外部より入力する必要があった。制御信号は、タイミングコントローラ（Ｔ−ＣＯＮ）等から入力する必要がある。タイミングコントローラに制御信号を出力させるためには、スイッチをどの程度の期間オン又はオフさせるか等の設計も必要となり、Ｔ−ＣＯＮのコスト増大や多大なる開発期間に起因するコスト増大を招いていた。さらには、制御信号及びスイッチにより、一定期間位相補償容量がオフした状態となるので、スルーレートは向上するものの、位相補償容量がオンするまでの期間で発振に対する安定性、及び出力波形の連続性が損なわれる畏れがあった。本発明は、上記の点に鑑みてなされたものであり、発振安定性及び出力波形の連続性を極力損なうこと無く、スルーレートを向上させるオペアンプを提供する。

本発明のオペアンプでは、入力と出力との間に接続された第１の差動増幅回路と、第１の差動増幅回路の出力端と出力との間に接続された第１の位相補償容量と、第１の位相補償容量の一端と差動増幅回路の出力端との間に接続され、第１の位相補償容量の一端と差動増幅回路の出力端との接続をオンオフする第１のスイッチトランジスタと、入力と出力の電位差を検出してオンオフする第１の検出トランジスタと、第１の検出トランジスタのオンオフに応じて第１のスイッチトランジスタのオンオフを制御する第１の制御トランジスタと、を有する。

本発明のオペアンプの構成を取ることで、発振安定性及び出力波形の連続性を極力損なうこと無く、スルーレートを向上させるオペアンプを提供することが可能となる。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明及び添付の図面において、略同一の機能及び構成を有する構成要素については、同一の符号を付すことにより重複説明を省略する。

まず、本発明の実施例１に係るオペアンプについて、図１、図２、及び図９を用いて説明する。図１は、本発明の実施例１におけるオペアンプ１００の概念図である。図示するように、オペアンプ１００は、第１の差動増幅回路１０、第１の検出回路２０（第１の検出トランジスタＭＰ３を含む）、第１の制御回路３０（第１の制御トランジスタＭＮ３を含む）、第１のスイッチ部４０（第１のスイッチトランジスタＲ１を含む）、及び第１の補償容量Ｃ１を最小構成要として構成される。

図２は、本発明の実施例１におけるオペアンプ１００の回路図である。オペアンプ１００の入力は、第１の差動増幅回路１０の入力と接続され、また、オペアンプ１００の出力は、第１の差動増幅回路１０の出力から第１のスイッチ部４０及び第１の補償容量Ｃ１を介して接続されている。オペアンプ１００の出力は、第１の差動増幅回路１０のもう一方の入力に接続されることで、負帰還がかけられている。第１の検出回路２０は、オペアンプ１００の入力と出力間に接続される。第１の制御回路３０は、第１の検出回路２０の出力に応じて信号を第１のスイッチ部４０に出力し、第１のスイッチ部４０を制御する。第１のスイッチ部４０及び第１の補償容量Ｃ１は、オペアンプ１００の出力と第１の差動増幅回路１０の出力との間に直列に接続される。また、第１の差動増幅回路１０の出力は、出力回路５０に接続されている。なお、オペアンプ１００は、スイッチＳＷ１を介して表示装置６０と接続される。図２では、液晶容量ＣＬＯＡＤで簡易的に図示している。

第１の差動増幅回路１０は、一例として、ソースが電源に接続され、ゲートにバイアス電圧が印加され、電流源として機能するトランジスタＭＰＢ１と、オペアンプ１００の入力がゲートに接続され、トランジスタＭＰＢ１のドレインがソースに接続されたトランジスタＭＰ１と、トランジスタＭＰ１とグランド間にソース及びドレインが接続されたトランジスタＭＮ１と、オペアンプ１００の出力がゲートに接続され、トランジスタＭＰＢ１のドレインがソースに接続されたトランジスタＭＰ２と、トランジスタＭＰ２とグランド間にソース及びドレインが接続されたトランジスタＭＮ２とを備える。トランジスタＭＮ１、ＭＮ２のゲートはトランジスタＭＮ２のドレインにそれぞれ接続されている。第１の差動増幅回路１０の出力は、トランジスタＭＰ１のドレインとトランジスタＭＮ１のドレインとの間のノードである。

第１の検出回路２０は、一例として、オペアンプ１００の入力がゲートに接続され、オペアンプ１００の出力がソースに接続された第１の検出トランジスタＭＰ３と、第１の検出トランジスタＭＰ３のドレインとグランド間にソースドレインが接続さ、ゲートにバイアス電圧が印加されたトランジスタＭＮＢ１とを備える。第１の検出回路２０は、第１の検出トランジスタＭＰ３のドレインと、トランジスタＭＮＢ１のドレインとの間のノードＮ１が出力となる。

第１の制御回路３０は、一例として、ソースが電源に接続され、ゲートにバイアス電圧が印加され、電流源として機能するトランジスタＭＰＢ２と、トランジスタＭＰＢ２とグランド間にソース及びドレインが接続された第１の制御トランジスタＭＮ３とを備える。第１の制御トランジスタＭＮ３のゲートは、第１の検出回路２０の出力であるノードＮ１に接続される。第１の制御回路３０は、トランジスタＭＰＢ２のドレインと、第１の制御トランジスタＭＮ３のドレインとの間のノードＮ２が出力となる。

第１のスイッチ部４０は、第１のスイッチトランジスタＲ１で構成される。第１のスイッチトランジスタは、ゲートにノードＮ２が接続され、ソースが第１の差動増幅回路１０の出力に接続され、ドレインはオペアンプ１００の出力に接続されている。第１のスイッチトランジスタＲ１と第１の差動増幅回路１０の出力、或いは、第１のスイッチトランジスタＲ１とオペアンプ１００の出力の間には第１の補償容量４０が接続されている。

出力回路５０は、一例として、ソースが電源に接続され、ドレインがオペアンプ１００の出力に接続され、ゲートにバイアス電圧が印加され、電流源として機能するトランジスタＭＰＯと、ソースがグランドに接続され、ドレインがオペアンプ１００の出力に接続され、ゲートに第１の差動増幅回路１０の出力が接続されるトランジスタＭＮＯと、を備える。なお、以下の説明においては、トランジスタＭＮＯのゲートのノードをノードＭＮＯＧと称す。

以下、図３を用いて動作の説明を行う。図３は、オペアンプ１００のタイミングチャートである。ＶＴＰ１はスイッチＳＷ１を制御する信号である。ＶＴＰ１がハイの期間は、スイッチＳＷ１はオフするように設定されている。ＶＩＮは入力信号を示している。ＶＮ１は、ノードＮ１の電位を示している。ＶＮ２は、ノードＮ２の電位を示している。ＶＭＮＯＧは、ノードＭＮＯＧの電位を示している。ＶＰＡＤは、表示装置６０の入力電位を示している。

時刻ｔ１において、ＶＴＰ１が立ち上がることにより、スイッチＳＷ１はオフする。同時期にＶＩＮがハイからロー等、入力信号ＩＮが変化する。（当変化は入力データにより様々な値に変化する。）なお、表示装置６０の入力電位は、スイッチＳＷ１がオフしているため端部は、ハイインピーダンス状態（ＨＩＺ）となり、入力電位ＩＮが変化してもほとんど変化しない。

その後、時刻ｔ２において、ＶＴＰ１が立ち下がることにより、スイッチＳＷ１がオンする。スイッチＳＷ１がオンすると、アンプ１００の入力と出力の電位差を第１の検出トランジスタＭＰ３が検知し、オンする。第１の検出トランジスタＭＰ３がオンすることで、ノードＮ１は瞬時に立ち上がる。また、アンプ１００の入力と出力の電位差によってノードＭＮＯＧも瞬時に立ち上がりトランジスタＭＮＯをオンさせる。ノードＮ１の立ち上がりに応じて第１の制御トランジスタＭＮ３も瞬時にオンすることで、ノードＮ２は立ち下がる。ノードＮ２の立下りに応じて第１のスイッチトランジスタＲ１がオフすることで、アンプ１００の出力に接続されていた第１の補償容量Ｃ１は、切り離される。なお、アンプ１００の入力と出力の電位差が小さくなるにつれ、第１のスイッチトランジスタＲ１は徐々に連続的にオン状態に戻る。逆に第１の検出トランジスタＭＰ３、トランジスタＭＮＯ、及び、第１の制御トランジスタＭＮ３は、アンプ１００の入力と出力の電位差が小さくなるにつれ、徐々に連続的に定常状態へ戻る。

本発明の実施例１によれば、従来外部から入力しなければならなかった制御信号を検知回路を設けて入力信号ＩＮの切り替わり時に生じる入力信号ＩＮと出力信号ＯＵＴの電位差を検知し、制御回路を設けることにより、アンプ内部で生成することが可能となる。よって、外部からの制御信号を必要としないため開発期間の増加によるコスト増加を招かない。また、従来ではハイ又はローの二値的な信号であったのに対し、本発明の実施例１によれば、入力信号ＩＮと出力信号ＯＵＴの電位差に応じた信号を生成することを可能とする。それに伴って、出力波形を連続的に保つことを可能とし、必要以上に補償容量が切断されている期間を作らず、発振安定性を維持することが可能となる。発振安定性を損なうことなく、補償容量を切断する期間を設けているため、当然スルーレートの向上を可能とする。加えて、従来と比べても定常電流については変化無く、発振安定性、スルーレートの向上を得つつも増加させないという効果が得られる。

なお図１０では、本発明の実施例１で開示されたオペアンプ１００に相当するオペアンプ９４０を含む駆動回路９００の構成図を示している。駆動回路は、複数の階調電圧を生成する階調電圧発生回路９１０と、デジタルデータを順次送り込むシフトレジスタ９２０と、シフトレジスタ９２０の出力からラッチ回路等を介してデジタルデータが入力されるとともに、デジタルデータに応じてアナログ電圧を選択するデコーダ９３０と、デコーダ９３０の出力に相当する電圧を表示装置へ供給するオペアンプ９４０とを備える。
図１０に示される駆動回路に用いられることで本発明のオペアンプ１００は、有する能力を発揮するものである。

続いて図４及び図５を用いて実施例１の変形例について説明する。図４は、本発明の実施例１の変形例におけるオペアンプ２００の回路図である。実施例１では、本発明の概念を備えるアンプ及び、基準電圧よりも低い電圧を出力する場合に使用するＮチャンネルアンプについての発明を説明したが、図４及び図５に示す発明は、Ｐチャンネルアンプについてである。実施例１では、アンプ１００の入力に対してアンプ１００の出力が高い場合について、効果を奏するものを説明したが、変形例では、その逆で、アンプ２００の入力に対してアンプの出力が低い場合について効果を奏するものである。

図４は、本発明の実施例１の変形例におけるオペアンプ２００の回路図である。オペアンプ２００の入力は、第２の差動増幅器２１０の入力と接続され、また、オペアンプ２００の出力は、第２の差動増幅器２１０の出力から第２のスイッチ部２４０及び第２の補償容量Ｃ２を介して接続されている。オペアンプ２００の出力は、第２の差動増幅回路２１０のもう一方の入力に接続されることで、負帰還がかけられている。第２の検出回路２２０は、オペアンプ２００の入力と出力間に接続される。第２の制御回路２３０は、第２の検出回路２２０の出力に応じて信号を第２のスイッチ部２４０に出力し、第２のスイッチ部２４０を制御する。第２のスイッチ部２４０及び第２の補償容量Ｃ２は、オペアンプ２００の出力と第２の差動増幅回路２１０の出力との間に直列に接続される。また、第２の差動増幅回路２１０の出力は、出力回路２５０に接続されている。なお、オペアンプ２００は、スイッチＳＷ２を介して表示装置２６０と接続される。図４では、液晶容量ＣＬＯＡＤで簡易的に図示している。

動作については、実施例１に類似するため省略する。効果においても実施例１同様なものが得られる。

本発明の実施例２に係るオペアンプについて、図６及び図７を用いて説明する。図６は、本発明の実施例２におけるオペアンプ６００の回路図である。オペアンプ６００は、実施例１と実施例１の変形例の構成を総合的に備えたものである。オペアンプ６００は、第３の差動増幅回路６１０、第３の検出回路６２０、第３の制御回路６３０、第３のスイッチ部６４０、及び第３の出力部６５０を備える。

第３の差動増幅回路６１０は、実施例１および実施例１の変形例で示した第１の差動増幅回路１０及び第２の差動増幅回路２１０の入力、もう一方の入力、及び出力を共通に接続したものである。第３の検出回路６２０は、実施例１および実施例１の変形例で示した第１の検出回路２０及び第２の検出回路２２０をそれぞれ備えるものである。同様に、第３の制御回路６３０、第３のスイッチ部６４０、第３の出力部６５０は、それぞれ実施例１の構成と実施例１の変形例の構成を備えるものである。補償容量に関しても同様であり、実施例１及び実施例１の変形例で備えていた、第１の補償容量Ｃ１、および第２の補償容量Ｃ２を備える。

オペアンプ６００の入力は、第３の差動増幅回路６１０の入力と接続され、また、オペアンプ６００の出力は、第３の差動増幅回路６１０の出力から第３のスイッチ部６４０及び第１の補償容量Ｃ１（または第２の補償容量Ｃ２）を介して接続されている。オペアンプ６００の出力は、第３の差動増幅回路６１０のもう一方の入力に接続されることで、負帰還がかけられている。第３の検出回路６２０は、オペアンプ６００の入力と出力間に接続される。第３の制御回路６３０は、第３の検出回路６２０の出力に応じて信号を第３のスイッチ部６４０に出力し、第３のスイッチ部６４０を制御する。第３のスイッチ部６４０及び第１の補償容量Ｃ１（または第２の補償容量Ｃ２）は、オペアンプ６００の出力と第３の差動増幅回路６１０の出力との間に直列に接続される。また、第３の差動増幅回路６１０の出力は、出力回路６５０に接続されている。なお、オペアンプ６００は、スイッチＳＷ１を介して表示装置６６０と接続される。図６では、液晶容量ＣＬＯＡＤで簡易的に図示している。

図７を参照しつつ本発明の実施例２の動作について説明する。図７はオペアンプ６００のタイミングチャートである。表示装置６６０の液晶容量にデータを書き込む際に、入力電位が出力電位よりも低い場合は、実質的に実施例１の動作を行い、入力電位が出力電位よりも高い場合は、実質的に実施例１の変形例の動作を行う。

本実施例２の構成によれば、実施例１及び実施例１の変形例の効果に加えて、Rail to Rail AMPの動作に対応することにより、出力が上り及び下りの両方に対して用いることが可能となる。

本発明の実施例１、実施例１の変形例及び実施例２の効果を総称すると、補償容量の一時的切断を行わないものと比較すると、同等の消費電力で非常に駆動能力（高スルーレート）を有するオペアンプを実現可能となる。また、本発明のように補償容量の一時的切断を外部の信号で行うものと比較して、発振安定性、及び低コストという利点を有する。また、本発明のオペアンプを従来相当の駆動能力を必要とするドライバＩＣに適用した場合には、低消費電力で実現することが可能となり、発熱性にも優れたオペアンプを実現することとなる。

本発明の概念図である。本発明の実施例１におけるオペアンプの回路図である。図２のオペアンプのタイミングチャートである。本発明の実施例１の変形例におけるオペアンプの回路図ある。図４のオペアンプのタイミングチャートである。本発明の実施例２におけるオペアンプの回路図である。図６のオペアンプのタイミングチャートである。従来のオペアンプの回路図である。図８のオペアンプのタイミングチャートである。駆動回路の構成図である。

符号の説明

１０第１の差動増幅回路
２０第１の検出回路
３０第１の制御回路
４０第１のスイッチ部
Ｃ１第１の補償容量
１００オペアンプ
９００駆動回路
９１０階調電圧発生回路
９２０シフトレジスタ
９３０デコーダ
９４０オペアンプ

Claims

入力に応じた出力を行うオペアンプであって、
前記入力と前記出力との間に接続された第１の差動増幅回路と、
前記第１の差動増幅回路の出力端と前記出力との間に接続された第１の位相補償容量と、
前記第１の位相補償容量の一端と前記差動増幅回路の出力端との間に接続され、前記第１の位相補償容量の一端と前記差動増幅回路の出力端との接続をオンオフする第１のスイッチトランジスタと、
前記入力と前記出力の電位差を検出してオンオフする第１の検出トランジスタと、
前記第１の検出トランジスタのオンオフに応じて前記第１のスイッチトランジスタのオンオフを制御する第１の制御トランジスタと、
を備えたことを特徴とするオペアンプ。
前記第１の検出トランジスタは、前記入力がゲートに接続され、前記出力がソースに接続されていることを特徴とする請求項１に記載のオペアンプ。
前記第１の検出トランジスタは、前記入力と前記出力との間に電位差が生じた場合にオンし、電流を流すことによりドレインの電位を変化させることを特徴とする請求項１又は２に記載のオペアンプ。
前記第１の制御トランジスタは、前記検出トランジスタのドレインの電位の変化に応じてオンオフすることを特徴とする請求項３に記載のオペアンプ。
入力に応じた出力を行うオペアンプであって、
前記入力と前記出力との間に接続された第１及び第２の差動増幅回路と、
前記第１の差動増幅回路の出力端と前記出力との間に接続された第１の位相補償容量と、
前記第２の差動増幅回路の出力端と前記出力との間に接続された第２の位相補償容量と、
前記第１の位相補償容量の一端と前記第１の差動増幅回路の出力端との間に接続され、前記第１の位相補償容量の一端と前記第１の差動増幅回路の出力端との接続をオンオフする第１のスイッチトランジスタと、
前記第２の位相補償容量の一端と前記第２の差動増幅回路の出力端との間に接続され、前記第２の位相補償容量の一端と前記第２の差動増幅回路の出力端との接続をオンオフする第２のスイッチトランジスタと、
前記入力が前記出力より所定の電位低い場合を検出してオンする第１の検出トランジスタと、
前記入力が前記出力より所定の電位高い場合を検出してオンする第２の検出トランジスタと、
前記第１の検出トランジスタのオンオフに応じて前記第１のスイッチトランジスタのオンオフを制御する第１の制御トランジスタと、
前記第２の検出トランジスタのオンオフに応じて前記第２のスイッチトランジスタのオンオフを制御する第２の制御トランジスタと、
を備えたことを特徴とするオペアンプ。
前記所定の電位とは、前記第１或いは前記第２の検出トランジスタの閾値に相当する電位であることを特徴とする請求項５に記載のオペアンプ、
を有する液晶表示装置の駆動回路。
前記第１及び第２の検出トランジスタは、前記入力がゲートに接続され、前記出力がソースに接続されていることを特徴とする請求項５に記載のオペアンプ。
デジタルデータに応じてアナログ電圧を選択するデコーダと、前記デコーダの出力に応じた電圧を液晶表示装置へ出力するオペアンプとを有する液晶表装置の駆動回路であって、
前記オペアンプは、
入力と出力との間に接続された第１の差動増幅回路と、
前記第１の差動増幅回路の出力端と前記出力との間に接続された第１の位相補償容量と、
前記第１の位相補償容量の一端と前記差動増幅回路の出力端との間に接続され、前記第１の位相補償容量の一端と前記差動増幅回路の出力端との接続をオンオフする第１のスイッチトランジスタと、
前記入力と前記出力の電位差を検出してオンオフする第１の検出トランジスタと、
前記第１の検出トランジスタのオンオフに応じて前記第１のスイッチトランジスタのオンオフを制御する第１の制御トランジスタと、
を備えたことを特徴とする液晶表示装置の駆動回路。
デジタルデータに応じてアナログ電圧を選択するデコーダと、前記デコーダの出力に応じた電圧を液晶表示装置へ出力するオペアンプとを有する液晶表装置の駆動回路であって、
前記オペアンプは、
入力と出力との間に接続された第１及び第２の差動増幅回路と、
前記第１の差動増幅回路の出力端と前記出力との間に接続された第１の位相補償容量と、
前記第２の差動増幅回路の出力端と前記出力との間に接続された第２の位相補償容量と、
前記第１の位相補償容量の一端と前記第１の差動増幅回路の出力端との間に接続され、前記第１の位相補償容量の一端と前記第１の差動増幅回路の出力端との接続をオンオフする第１のスイッチトランジスタと、
前記第２の位相補償容量の一端と前記第２の差動増幅回路の出力端との間に接続され、前記第２の位相補償容量の一端と前記第２の差動増幅回路の出力端との接続をオンオフする第２のスイッチトランジスタと、
前記入力が前記出力より所定の電位低い場合を検出してオンする第１の検出トランジスタと、
前記入力が前記出力より所定の電位高い場合を検出してオンする第２の検出トランジスタと、
前記第１の検出トランジスタのオンオフに応じて前記第１のスイッチトランジスタのオンオフを制御する第１の制御トランジスタと、
前記第２の検出トランジスタのオンオフに応じて前記第２のスイッチトランジスタのオンオフを制御する第２の制御トランジスタと、
を備えたことを特徴とする液晶表示装置の駆動回路。