JP4386532B2 - Voltage regulator - Google Patents
Voltage regulator Download PDFInfo
- Publication number
- JP4386532B2 JP4386532B2 JP2000072930A JP2000072930A JP4386532B2 JP 4386532 B2 JP4386532 B2 JP 4386532B2 JP 2000072930 A JP2000072930 A JP 2000072930A JP 2000072930 A JP2000072930 A JP 2000072930A JP 4386532 B2 JP4386532 B2 JP 4386532B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- output voltage
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、過電流保護機能を具備する電圧レギュレータに関するものである。
【0002】
【従来の技術】
図5に従来の電圧レギュレータの回路図を示す。MP11、MP12,MP13はpMOSトランジスタ、MN11はnMOSトランジスタである。また、R11,R12,R13,R14は抵抗、OP2は誤差増幅器である。
【0003】
この回路では、出力電圧Voutを抵抗R11,R12で分圧して誤差増幅器OP2に取り込んで目標電圧と比較し、その差分に応じてトランジスタMP11を制御することによって、その出力電圧Voutを目標電圧に保持制御する。
【0004】
トランジスタMP11とMP12は、そのサイズ比が例えばMP11:MP12=10:1に設定され、トランジスタMP11に流れる出力電流の1/10の電流がトランジスタMP12から抵抗R13に流れ、その抵抗R13に発生する電圧により過電流を検出している。そして、過電流が流れてこの抵抗R13に発生する電圧が大きくなりトランジスタMN11が導通すると、抵抗R14に流れる電流により発生する電圧によってトランジスタMP13が導通し、トランジスタMP11、MP12が遮断し、負荷側への電流供給を遮断する過電流保護動作が行われる。この過電流保護動作は電源電圧VDDの大きさによって、次のように異なる。
【0005】
条件1:VDD−Vout>Vth(MN11)
Vth(MN11)はトランジスタMN11のしきい値電圧である。これはVDDが充分高いとき、例えば電池動作においては電池交換直後のとき等である。このときは、トランジスタMN11のゲート電圧は抵抗R13の抵抗値とトランジスタMP12のドレイン電流Id(MP12)の積によって求められる。過電流保護動作すべき過電流をIaとすると、抵抗R13の抵抗値は、
R13=Vth(MN11)/Ia
で設定できる。
【0006】
条件2:VDD−Vout≦Vth(MN11)
これはVDDが大きく低下したとき、例えば電池動作においては電池交換が必要になる程度に電源電圧VDDが低下したときである。このときは、ドレイン電流Id(MP12)が大きくなってもトランジスタMN11のゲート電圧はVDDまでしか上昇しないので、トランジスタMN11は導通しない。しかし、出力電流がさらに大きくなって出力電圧Voutが低下し、トランジスタMN11のゲートとソースとの間の電位差が充分大きくなると、そのトランジスタMN11が導通して過電流保護動作が行われる。このときの過電流保護動作するドレイン電流Id(MP12)はIbである。
【0007】
図6に条件1と条件2の場合の電流/電圧特性を示した。Aが条件1のとき、Bが条件2のときであり、Ia<Ibとなる。
【0008】
図7は別の電圧レギュレータの回路図である。この図7の回路は図5の回路と基本的に同じであるが、トランジスタMN11のバックゲートをVSSに接続した点が異なっている。ここでは、トランジスタMN11がバックゲート効果によりそのしきい値がΔVth(MN11)だけ増大している。
【0009】
条件1:VDD−Vout>Vth(MN11)+ΔVth(MN11)
トランジスタMN11のゲート電圧は、トランジスタMP12を流れるドレイン電流Id(MP12)と抵抗R13の抵抗値により決まり、検出すべき過電流をIa’とするときは、抵抗R13の抵抗値は、
R13={Vth(MN11)+ΔVth(MN11)}/Ia’
で設定する。また、Vout=VSSのときに流れる過電流をIaとし、これを検出するときは、バックゲート効果がなくなるので、設定すべき抵抗R13は、
R13=Vth(MN11)/Ia
となる。
【0010】
条件2:VDD−Vout≦Vth(MN11)
出力電圧Voutが一定電圧を保っている間はトランジスタMN11のゲート電圧は最大でもVDDまでしか上昇しないので、そのトランジスタMN11は導通しない。トランジスタMP12を流れる電流Id(MP12)が、条件1の電流Ia’より増大してくると、レギュレーション動作によりOP2の出力電圧がVSSのレベル近くにまで低下し、トランジスタMP11とMP12のゲートとソース間の電位差が固定され、出力電流が制限され、出力電圧Voutが急激に低下する。
【0011】
このようにして、出力電圧Voutの電圧降下によりトランジスタMN11のゲートとソース間の電位差が充分に大きくなるとトランジスタMN11が導通し、トランジスタMP13が導通し、トランジスタMP11、MP12が遮断して過電流保護動作が行われる。このように動作するため、動作時の過電流をIcとすると、このIcは図5の回路における電流Ibよりも大きな値となる。
【0012】
図6に条件1と条件2の場合の電流/電圧特性を示した。Aが条件1のとき、Cが条件2のときである。
【0013】
【発明が解決しようとする課題】
以上説明した図5,図7のような電圧レギュレータでは、出力電流が大きくなって過電流保護機能が働いたとき、その出力電流が図6のA,B、図8のA,Cに示したように連続的に変化し、この特性曲線に沿って出力電流の減少及びその後の復帰が行われる(図6,図8はMP12のドレイン電流であるがトランジスタMP11のドレイン電流もこれと相似の関係にある。)。
【0014】
よって、過電流時の出力電圧Voutが完全に0Vにならないうちに大きな電流が流れ、電圧レギュレータICを封入したパッケージにその許容損失を超える発熱が起こり、電圧レギュレータのICを破壊する恐れがある。特に図6のB、図8のCのように大きな過電流が流れるときは、その問題は顕著となる。
【0015】
これを防ぐためにパッケージを大きくするとコスト高を招く。また、この許容損失を超えないようにするには過電流保護動作する出力電流を小さくすれば良いが、頻繁に過電流動作が発生して負荷側の動作に支障を来す場合がある。
【0016】
本発明は以上のような点に鑑みてなされたもので、その目的はパッケージ内で発生する熱を効果的に抑制できるようにした過電流保護機能を持つ電圧レギュレータを提供することである。
【0017】
【課題を解決するための手段】
上記課題を解決するための本発明は、出力端子の出力電圧を所定の電圧に変換して取り込み目標電圧と比較する誤差増幅器と、該誤差増幅器の比較結果に応じて前記出力電圧を制御する出力制御用トランジスタとを具備する電圧レギュレータにおいて、前記誤差増幅器の出力電圧を直接入力して前記出力電流が過電流になる条件になったか否かを検出する過電流条件検出用トランジスタと、前記出力電圧の低下を検出する出力電圧検出用トランジスタと、前記出力端子に復帰電流を供給する復帰電流供給用トランジスタと、前記過電流条件検出用トランジスタの過電流条件検出結果及び前記出力電圧検出用トランジスタの出力電圧検出結果に応じて前記出力制御用トランジスタ及び前記復帰電流供給用トランジスタを制御するゲート回路とを具備し、該ゲート回路は、前記過電流条件検出用トランジスタが過電流条件を検出すると前記出力制御用トランジスタをオフさせ、続いて、前記出力電圧検出用トランジスタが出力電圧低下を検出すると前記復帰電流供給用トランジスタをオンさせ、続いて、前記出力電圧検出用トランジスタが出力電圧低下を検出しなくなっても、前記出力制御用トランジスタのオフ及び前記復帰電流供給用トランジスタのオンを継続させ、続いて、前記過電流条件検出用トランジスタが過電流条件を検出しなくなると、前記出力制御用トランジスタをオンさせると共に前記復帰電流供給用トランジスタをオフさせる制御を行うようにした。
【0018】
【発明の実施の形態】
図1は本発明の1つの実施の形態の電圧レギュレータの回路図である。OP1は出力電圧Voutを抵抗R1,R2で分圧して取り込み、その差分に応じた電圧を出力する誤差増幅器、MP1は出力制御用のpMOSトランジスタ、MP2は復帰電流供給用のpMOSトランジスタ、MP3は過電流条件検出用のpMOSトランジスタ、MP4は電流源用のpMOSトランジスタ、MP5は過電流動作制御用のpMOSトランジスタ、MP6は復帰電流供給制御用のpMOSトランジスタ、MP7は出力遮断用のpMOSトランジスタ、MN1は出力電圧検出用のnMOSトランジスタ、MN2は過電流動作制御用のnMOSトランジスタ、MN3は電流源用のnMOSトランジスタ、MN4は復帰電流供給制御用のnMOSトランジスタである。
【0019】
R3は過電流検出用の抵抗、Gは入力ノードREV,OVER2の論理により図2に示す真理値のようにMAIN,BUBの論理を決めるゲート回路、SWはそのゲート回路GのノードMAINの論理で制御されるアナログスイッチである。このノードMAINの論理はトランジスタMP7も同時に制御する。また、ノードSUBの論理はトランジスタMN4,MP6を相補的に制御する。INV1,INV2,INV3はインバータである。C1は発振防止用コンデンサである。VDDは高電位電源電圧、VSSは低電位電源電圧、B1,B2はVDDに対し一定の関係をもったバイアス電圧、B3はVSSに対し一定の関係をもったバイアス電圧である。
【0020】
さて、本実施形態では、トランジスタMP2が導通しているとき流れる電流(復帰電流)が100mAとなるように、そのトランジスタMP2のサイズを決める。また、トランジスタMP1とMP3のサイズ比を、MP1:MP3=100:1に設定する。また、トランジスタMP4のサイズを1μAが流れるサイズとする。さらに、抵抗R3に流れる電流が5mAのときに、ノードOVER1の電圧がトランジスタMP5を導通させ、トランジスタMN2を遮断させる電圧になるように、その抵抗R3の抵抗値を設定する。以上のとき、本実施形態の動作は以下の通りとなる。
【0021】
条件1:通常動作(出力電流が500mAより小さいとき。)
トランジスタMP1を流れる電流が500mAより小さいので、そのトランジスタMP1に対してサイズが1/100のトランジスタMP3に流れる電流は5mA以下となり、ノードOVER1の電圧は高くなりトランジスタMP5を遮断させトランジスタMN2を導通させる。よって、トランジスタMP5,MN2の共通ドレイン電圧は「L」となり、ゲート回路GのOVER2は「H」となる。また、出力電圧Voutは所定の値に保持されているので、トランジスタMN1は導通していてそのドレイン電圧は「L」である。よって、ゲート回路GのREVも「H」となる。従って、図2の真理値からMAINは「H」、SUBは「L」となる。
【0022】
これにより、アナログスイッチSWが導通すると共にトランジスタMP7が遮断しており、出力電圧Voutを抵抗R1,R2で分圧された電圧が誤差増幅器OP1に入力し、トランジスタMP1によるレギュレーション動作が行われている(図3の▲1▼までの領域)。なお、トランジスタMN4は遮断し、MP6は導通して、トランジスタMP2を遮断させている。
【0023】
条件2:過電流検出時(出力電流が500mAを超えたとき。)
このときは、抵抗R3を流れる電流が5mAを超えるので、ノードOVER1の電圧が低下してトランジスタMP5が導通しトランジスタMN2が遮断するため、トランジスタMP5、MN2の共通ドレイン電圧が「H」となり、ゲート回路GのOVER2が「L」となる。また、出力電圧Voutが通常の値を保持していると、トランジスタMN1は導通しているので、ゲート回路GのREVは「H」となる。よって、図2の真理値から、MAIN、SUBともに「L」となる。
【0024】
このため、アナログスイッチSWが遮断すると共にトランジスタMP7が導通し、これによりトランジスタMP1が遮断して、レギュレーション動作が停止する。このとき、出力電流は図3の▲1▼から▲2▼に変化し、その電流は一挙にトランジスタMP3を流れる微少電流(5mA程度)となる。
【0025】
条件3:過電流保護動作時
前記過電流検出によりトランジスタMP1が遮断すると、出力電圧Voutが低下し、その電圧VoutがトランジスタMN1のしきい値電圧より低下するとそのトランジスタMN1が遮断するので、ゲート回路GのREVが「L」に変化する。ゲート回路GのOVER2は「L」から変化しない。よって、図3の真理値にあるようにMAINは「L」から変化しないがSUBが「H」に変化する。このため、トランジスタMN4が導通しトランジスタMP6が遮断して、トランジスタMP2にバイアス電圧B2が印加してそのトランジスタMP2が導通し、そのトランジスタMP2から出力側に前記設定した100mAの復帰電流が流れる。図3の▲3▼がこの状態である。
【0026】
条件4:復帰時
条件3の過電流保護動作時に出力側の負荷が少なくなると、出力電圧Voutが上昇してきて、それがトランジスタMN1のしきい値電圧を超えるとそのトランジスタMN1が導通するので、ゲート回路GのREVが「L」から「H」に変化する。しかし、図2の真理値から明らかなようにこのときMAIN、SUBの論理は条件3の状態から変化しない。
【0027】
この間、導通しているトランジスタMP2から供給される復帰電流により、出力電圧Voutは上昇を続け、その電圧が通常動作に近い電圧に達する(図3の▲4▼)と、ノードOVER1の電圧が上昇して、トランジスタMP5を遮断させると共にトランジスタMN2を導通させ、ゲート回路GのOVER2が「H」に変化する。以上により、条件1に復帰し、通常のレギュレーション動作が再開される。
【0028】
このように、本実施形態では、過電流検出が行われるとアナログスイッチSWとトランジスタMP7によってトランジスタMP1を完全に遮断して、出力電流と出力電圧を非常に小さな値に制限し、復帰時にはトランジスタMP2により100mA程度の小さな復帰電流を供給して出力電圧Voutを通常の電圧近くまで持ち上げるので、そのとき生じる内部発熱([VDD−Vout]×Iout)がパッケージの許容損失を大きく超えることを防止できる。Ioutは出力電流である。
【0029】
図4はその説明図であり、斜線領域がパッケージの許容損失領域である。図5や図7に示した従来の電圧レギュレータでは過電流保護動作時と復帰時に曲線Xに沿って電流、電圧が変化していたが、本実施形態では曲線Yに沿って変化するので、熱破壊が起こり難い利点がある。
【0030】
【発明の効果】
以上から本発明によれば、パッケージの発熱を抑えることができ、動作すべき過電流を大きくしてもパッケージ自体を小さくできる。
【図面の簡単な説明】
【図1】 本発明の実施形態の電圧レギュレータの回路図である。
【図2】 図1のゲート回路Gの真理値の説明図である。
【図3】 図1の電圧レギュレータの過電流保護動作の特性図である。
【図4】 パッケージの許容損失の特性図である。
【図5】 従来の電圧レギュレータの回路図である。
【図6】 図5の電圧レギュレータの過電流保護動作の特性図である。
【図7】 従来の別の電圧レギュレータの回路図である。
【図8】 図7の電圧レギュレータの過電流保護動作の特性図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage regulator having an overcurrent protection function.
[0002]
[Prior art]
FIG. 5 shows a circuit diagram of a conventional voltage regulator. MP11, MP12, and MP13 are pMOS transistors, and MN11 is an nMOS transistor. R11, R12, R13, and R14 are resistors, and OP2 is an error amplifier.
[0003]
In this circuit, the output voltage Vout is divided by resistors R11 and R12, taken into the error amplifier OP2, compared with the target voltage, and the transistor MP11 is controlled according to the difference, thereby holding the output voltage Vout at the target voltage. Control.
[0004]
The transistors MP11 and MP12 have a size ratio of, for example, MP11: MP12 = 10: 1, and 1/10 of the output current flowing through the transistor MP11 flows from the transistor MP12 to the resistor R13, and the voltage generated at the resistor R13. Is used to detect overcurrent. When the overcurrent flows and the voltage generated in the resistor R13 increases and the transistor MN11 is turned on, the transistor MP13 is turned on by the voltage generated by the current flowing in the resistor R14, the transistors MP11 and MP12 are cut off, and the load side is turned on. An overcurrent protection operation is performed to cut off the current supply. This overcurrent protection operation differs as follows depending on the magnitude of the power supply voltage VDD.
[0005]
Condition 1: VDD-Vout> Vth (MN11)
Vth (MN11) is a threshold voltage of the transistor MN11. This is when VDD is sufficiently high, for example, immediately after battery replacement in battery operation. At this time, the gate voltage of the transistor MN11 is obtained by the product of the resistance value of the resistor R13 and the drain current Id (MP12) of the transistor MP12. Assuming that the overcurrent to be overcurrent protected is Ia, the resistance value of the resistor R13 is
R13 = Vth (MN11) / Ia
It can be set with.
[0006]
Condition 2: VDD−Vout ≦ Vth (MN11)
This is when the power supply voltage VDD is lowered to such an extent that the battery needs to be replaced in the battery operation, for example, when the VDD drops greatly. At this time, even if the drain current Id (MP12) increases, the gate voltage of the transistor MN11 rises only to VDD, so that the transistor MN11 is not turned on. However, when the output current further increases and the output voltage Vout decreases and the potential difference between the gate and source of the transistor MN11 becomes sufficiently large, the transistor MN11 conducts and an overcurrent protection operation is performed. At this time, the drain current Id (MP12) that performs the overcurrent protection operation is Ib.
[0007]
FIG. 6 shows the current / voltage characteristics under conditions 1 and 2. When A is condition 1 and B is condition 2, Ia <Ib.
[0008]
FIG. 7 is a circuit diagram of another voltage regulator. The circuit in FIG. 7 is basically the same as the circuit in FIG. 5 except that the back gate of the transistor MN11 is connected to VSS. Here, the threshold value of the transistor MN11 is increased by ΔVth (MN11) due to the back gate effect.
[0009]
Condition 1: VDD−Vout> Vth (MN11) + ΔVth (MN11)
The gate voltage of the transistor MN11 is determined by the drain current Id (MP12) flowing through the transistor MP12 and the resistance value of the resistor R13. When the overcurrent to be detected is Ia ′, the resistance value of the resistor R13 is
R13 = {Vth (MN11) + ΔVth (MN11)} / Ia ′
Set with. Also, the overcurrent that flows when Vout = VSS is Ia, and when this is detected, the back gate effect is lost, so the resistor R13 to be set is
R13 = Vth (MN11) / Ia
It becomes.
[0010]
Condition 2: VDD−Vout ≦ Vth (MN11)
While the output voltage Vout is kept constant, the gate voltage of the transistor MN11 only rises to VDD at the maximum, so that the transistor MN11 does not conduct. When the current Id (MP12) flowing through the transistor MP12 increases from the current Ia ′ in the condition 1, the output voltage of the OP2 decreases to near the VSS level due to the regulation operation, and between the gate and source of the transistors MP11 and MP12. Is fixed, the output current is limited, and the output voltage Vout rapidly decreases.
[0011]
In this way, when the potential difference between the gate and the source of the transistor MN11 becomes sufficiently large due to the voltage drop of the output voltage Vout, the transistor MN11 is turned on, the transistor MP13 is turned on, and the transistors MP11 and MP12 are turned off to perform the overcurrent protection operation. Is done. Because of this operation, if the overcurrent during operation is Ic, this Ic is larger than the current Ib in the circuit of FIG.
[0012]
FIG. 6 shows the current / voltage characteristics under conditions 1 and 2. This is when A is condition 1 and C is condition 2.
[0013]
[Problems to be solved by the invention]
In the voltage regulator as shown in FIGS. 5 and 7, when the output current becomes large and the overcurrent protection function is activated, the output current is shown in A and B in FIG. 6 and A and C in FIG. As shown in FIG. 6 and FIG. 8, the drain current of MP12 is similar to the drain current of MP12, but the drain current of MP12 is similar to this. It is in.).
[0014]
Therefore, a large current flows before the output voltage Vout at the time of overcurrent completely becomes 0V, and heat exceeding the allowable loss may occur in the package enclosing the voltage regulator IC, which may destroy the IC of the voltage regulator. In particular, when a large overcurrent flows as shown in FIG. 6B and FIG. 8C, the problem becomes significant.
[0015]
If the package is enlarged to prevent this, the cost increases. Further, in order not to exceed this allowable loss, the output current for the overcurrent protection operation may be reduced. However, the overcurrent operation frequently occurs and the load side operation may be hindered.
[0016]
The present invention has been made in view of the points mentioned above, the purpose is to provide a voltage regulator having an overcurrent protection function to be able to effectively suppress the heat generated within the package.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides an error amplifier that converts an output voltage of an output terminal into a predetermined voltage and compares it with a target voltage, and an output that controls the output voltage according to a comparison result of the error amplifier. in the voltage regulator and a control transistor, the error and the overcurrent condition detection transistor for the output current to output voltage directly input to detect whether it is a condition that an overcurrent of the amplifier, the output voltage an output voltage detection transistor for detecting a drop in the return current supply transistor for supplying a return current to the output terminal, the output of the overcurrent condition detection result and the output voltage detecting transistor of the overcurrent condition detection transistor and a gate circuit for controlling said output control transistor and said return current supply transistor depending on the voltage detection result And Bei, the gate circuit, the overcurrent condition detection transistor is turned off the output control transistor and to detect an overcurrent condition, followed by the return current and the output voltage detection transistor detects an output voltage drop the supply transistor is turned on, followed by even longer the output voltage detection transistor detects an output voltage drop, to continue the on-off and the return current supply transistor of the output control transistor, subsequently, wherein the overcurrent condition detection transistor does not detect an overcurrent condition, and to perform control to turn off the return current supply transistor with turning on the output control transistor.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram of a voltage regulator according to one embodiment of the present invention. OP1 is an error amplifier that outputs the voltage Vout divided by resistors R1 and R2 and outputs a voltage corresponding to the difference, MP1 is a pMOS transistor for output control, MP2 is a pMOS transistor for supplying a return current, and MP3 is excessive Current condition detection pMOS transistor, MP4 is a current source pMOS transistor, MP5 is an overcurrent operation control pMOS transistor, MP6 is a return current supply control pMOS transistor, MP7 is an output cutoff pMOS transistor, and MN1 is An nMOS transistor for output voltage detection, MN2 is an nMOS transistor for overcurrent operation control, MN3 is an nMOS transistor for current source, and MN4 is an nMOS transistor for control of return current supply.
[0019]
R3 is a resistor for overcurrent detection, G is a gate circuit that determines the logic of MAIN and BUB as shown in the truth value shown in FIG. 2 by the logic of input nodes REV and OVER2, and SW is the logic of node MAIN of the gate circuit G. An analog switch to be controlled. The logic of this node MAIN simultaneously controls the transistor MP7. The logic of the node SUB complementarily controls the transistors MN4 and MP6. INV1, INV2, and INV3 are inverters. C1 is an oscillation prevention capacitor. VDD is a high-potential power supply voltage, VSS is a low-potential power supply voltage, B1 and B2 are bias voltages having a fixed relationship with VDD, and B3 is a bias voltage having a fixed relationship with VSS.
[0020]
In the present embodiment, the size of the transistor MP2 is determined so that the current (restoration current) that flows when the transistor MP2 is conductive is 100 mA. Further, the size ratio of the transistors MP1 and MP3 is set to MP1: MP3 = 100: 1. Further, the size of the transistor MP4 is a size through which 1 μA flows. Further, when the current flowing through the resistor R3 is 5 mA, the resistance value of the resistor R3 is set so that the voltage at the node OVER1 becomes a voltage that causes the transistor MP5 to conduct and the transistor MN2 to shut off. At this time, the operation of the present embodiment is as follows.
[0021]
Condition 1: Normal operation (when output current is less than 500 mA)
Since the current flowing through the transistor MP1 is smaller than 500 mA, the current flowing through the transistor MP3 whose size is 1/100 of that of the transistor MP1 is 5 mA or less, the voltage at the node OVER1 is increased, the transistor MP5 is cut off, and the transistor MN2 is turned on. . Therefore, the common drain voltage of the transistors MP5 and MN2 is “L”, and the OVER2 of the gate circuit G is “H”. Further, since the output voltage Vout is held at a predetermined value, the transistor MN1 is conductive and its drain voltage is “L”. Therefore, the REV of the gate circuit G is also “H”. Therefore, from the truth value of FIG. 2, MAIN is “H” and SUB is “L”.
[0022]
As a result, the analog switch SW is turned on and the transistor MP7 is cut off. The voltage obtained by dividing the output voltage Vout by the resistors R1 and R2 is input to the error amplifier OP1, and the regulation operation by the transistor MP1 is performed. (Area up to (1) in FIG. 3). The transistor MN4 is cut off, and the MP6 is turned on to cut off the transistor MP2.
[0023]
Condition 2: When overcurrent is detected (when the output current exceeds 500 mA)
At this time, since the current flowing through the resistor R3 exceeds 5 mA, the voltage at the node OVER1 is lowered, the transistor MP5 is turned on, and the transistor MN2 is turned off, so that the common drain voltage of the transistors MP5 and MN2 becomes “H”. OVER2 of the circuit G becomes “L”. Further, when the output voltage Vout is kept at a normal value, the transistor MN1 is conductive, so that REV of the gate circuit G becomes “H”. Therefore, from the truth value of FIG. 2, both MAIN and SUB are “L”.
[0024]
For this reason, the analog switch SW is cut off and the transistor MP7 is turned on, whereby the transistor MP1 is cut off and the regulation operation is stopped. At this time, the output current changes from (1) to (2) in FIG. 3, and the current becomes a very small current (about 5 mA) flowing through the transistor MP3 all at once.
[0025]
Condition 3: Overcurrent protection operation When the transistor MP1 is cut off due to the overcurrent detection, the output voltage Vout drops, and when the voltage Vout drops below the threshold voltage of the transistor MN1, the transistor MN1 is cut off. G REV changes to “L”. OVER2 of the gate circuit G does not change from “L”. Therefore, as in the truth value of FIG. 3, MAIN does not change from “L”, but SUB changes to “H”. For this reason, the transistor MN4 is turned on, the transistor MP6 is cut off, the bias voltage B2 is applied to the transistor MP2 and the transistor MP2 is turned on, and the set return current of 100 mA flows from the transistor MP2 to the output side. This state is indicated by (3) in FIG.
[0026]
Condition 4: When the load on the output side decreases during the overcurrent protection operation of the condition 3 at the time of return, the output voltage Vout increases, and when it exceeds the threshold voltage of the transistor MN1, the transistor MN1 becomes conductive. The REV of the circuit G changes from “L” to “H”. However, as is clear from the truth value of FIG. 2, the logic of MAIN and SUB does not change from the state of condition 3 at this time.
[0027]
During this time, the output voltage Vout continues to increase due to the return current supplied from the conducting transistor MP2, and when the voltage reaches a voltage close to normal operation ((4) in FIG. 3), the voltage at the node OVER1 increases. Then, the transistor MP5 is shut off and the transistor MN2 is turned on, so that OVER2 of the gate circuit G changes to “H”. Thus, the condition 1 is restored and normal regulation operation is resumed.
[0028]
As described above, in this embodiment, when overcurrent detection is performed, the transistor MP1 is completely cut off by the analog switch SW and the transistor MP7, and the output current and the output voltage are limited to very small values. As a result, a small return current of about 100 mA is supplied to raise the output voltage Vout to near the normal voltage, so that the internal heat generation ([VDD−Vout] × Iout) generated at that time can be prevented from greatly exceeding the allowable loss of the package. Iout is the output current.
[0029]
FIG. 4 is an explanatory diagram thereof, and the hatched area is an allowable loss area of the package. In the conventional voltage regulator shown in FIGS. 5 and 7, the current and voltage change along the curve X at the time of overcurrent protection operation and recovery, but in this embodiment, the current and voltage change along the curve Y. There is an advantage that destruction does not easily occur.
[0030]
【The invention's effect】
As described above, according to the present invention, heat generation of the package can be suppressed, and the package itself can be reduced even if the overcurrent to be operated is increased.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a voltage regulator according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram of a truth value of the gate circuit G of FIG.
FIG. 3 is a characteristic diagram of an overcurrent protection operation of the voltage regulator of FIG. 1;
FIG. 4 is a characteristic diagram of an allowable loss of a package.
FIG. 5 is a circuit diagram of a conventional voltage regulator.
6 is a characteristic diagram of an overcurrent protection operation of the voltage regulator of FIG.
FIG. 7 is a circuit diagram of another conventional voltage regulator.
8 is a characteristic diagram of an overcurrent protection operation of the voltage regulator of FIG.
Claims (1)
前記誤差増幅器の出力電圧を直接入力して前記出力電流が過電流になる条件になったか否かを検出する過電流条件検出用トランジスタと、前記出力電圧の低下を検出する出力電圧検出用トランジスタと、前記出力端子に復帰電流を供給する復帰電流供給用トランジスタと、前記過電流条件検出用トランジスタの過電流条件検出結果及び前記出力電圧検出用トランジスタの出力電圧検出結果に応じて前記出力制御用トランジスタ及び前記復帰電流供給用トランジスタを制御するゲート回路とを具備し、
該ゲート回路は、前記過電流条件検出用トランジスタが過電流条件を検出すると前記出力制御用トランジスタをオフさせ、続いて、前記出力電圧検出用トランジスタが出力電圧低下を検出すると前記復帰電流供給用トランジスタをオンさせ、続いて、前記出力電圧検出用トランジスタが出力電圧低下を検出しなくなっても、前記出力制御用トランジスタのオフ及び前記復帰電流供給用トランジスタのオンを継続させ、続いて、前記過電流条件検出用トランジスタが過電流条件を検出しなくなると、前記出力制御用トランジスタをオンさせると共に前記復帰電流供給用トランジスタをオフさせる制御を行うようにした、
ことを特徴とする電圧レギュレータ。In the voltage regulator includes an error amplifier which compares the target voltage uptake by converting the output voltage of the output terminal to a predetermined voltage, and an output control transistor that controls the output voltage according to the comparison result of the error amplifier,
An overcurrent condition detection transistor for directly detecting the output voltage of the error amplifier and detecting whether the output current is in an overcurrent condition; an output voltage detection transistor for detecting a decrease in the output voltage; , a return current supply transistor for supplying a return current to the output terminal, the output control transistor in accordance with the output voltage detection result of the overcurrent condition detection result and the output voltage detecting transistor of the overcurrent condition detection transistor and comprising a gate circuit for controlling the return current supplying transistors,
The gate circuit, the overcurrent condition detection transistor is turned off the output control transistor and to detect an overcurrent condition, followed by the return current supply transistor and the output voltage detection transistor detects an output voltage drop was turned on, followed by even longer the output voltage detection transistor detects an output voltage drop, to continue the on-off and the return current supply transistor of the output control transistor, followed by the overcurrent If the condition detecting transistor does not detect an overcurrent condition, and to perform control to turn off the return current supply transistor with turning on the output control transistor,
A voltage regulator characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072930A JP4386532B2 (en) | 2000-03-15 | 2000-03-15 | Voltage regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000072930A JP4386532B2 (en) | 2000-03-15 | 2000-03-15 | Voltage regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001265454A JP2001265454A (en) | 2001-09-28 |
JP4386532B2 true JP4386532B2 (en) | 2009-12-16 |
Family
ID=18591261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000072930A Expired - Fee Related JP4386532B2 (en) | 2000-03-15 | 2000-03-15 | Voltage regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4386532B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4124768B2 (en) * | 2003-04-18 | 2008-07-23 | 富士通株式会社 | Constant voltage power circuit |
JP2013237214A (en) | 2012-05-16 | 2013-11-28 | Three M Innovative Properties Co | Decorative sheet |
-
2000
- 2000-03-15 JP JP2000072930A patent/JP4386532B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001265454A (en) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100608112B1 (en) | Power regulator having over-current protection circuit and method of over-current protection thereof | |
JP2550480Y2 (en) | Internal power supply voltage generation circuit for semiconductor memory device | |
US7969703B2 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
TW200522082A (en) | Power-up circuit in semiconductor memory device | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
JP2003142999A (en) | Internal step-down circuit | |
US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
US20040263222A1 (en) | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction | |
JP4380386B2 (en) | Internal voltage generation circuit for semiconductor devices | |
US6359459B1 (en) | Integrated circuits including voltage-controllable power supply systems that can be used for low supply voltage margin testing and related methods | |
JP4981267B2 (en) | Overheat detection circuit | |
US7092226B2 (en) | Constant-voltage power supply circuit | |
JP3822781B2 (en) | Stabilized power circuit | |
JP4181695B2 (en) | Regulator circuit | |
JP4386532B2 (en) | Voltage regulator | |
JP3225887B2 (en) | Semiconductor integrated circuit device | |
JP2005293067A (en) | Voltage regulator | |
JP4550506B2 (en) | DC stabilized power supply circuit | |
US20220182049A1 (en) | Semiconductor integrated circuit device | |
US6624995B2 (en) | Semiconductor device and method of activating a protection circuit with a sampling pulse | |
JP4413016B2 (en) | Voltage regulator for adjusting the voltage of an integrated circuit and method for adjusting the operating voltage of the integrated circuit | |
JP6847997B2 (en) | Low self-consumption power-on reset circuit | |
US20230155559A1 (en) | Semiconductor integrated circuit device | |
KR100258362B1 (en) | Reference voltage generating device in semiconductor element | |
JP3900731B2 (en) | Power switch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151009 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |