[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4385555B2 - インターポーザ、半導体パッケージおよびその製造方法 - Google Patents

インターポーザ、半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP4385555B2
JP4385555B2 JP2001297941A JP2001297941A JP4385555B2 JP 4385555 B2 JP4385555 B2 JP 4385555B2 JP 2001297941 A JP2001297941 A JP 2001297941A JP 2001297941 A JP2001297941 A JP 2001297941A JP 4385555 B2 JP4385555 B2 JP 4385555B2
Authority
JP
Japan
Prior art keywords
interposer
prepreg
resin
resin composition
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001297941A
Other languages
English (en)
Other versions
JP2003078064A (ja
Inventor
猛 八月朔日
雅子 岡沼
孝幸 馬場
健太郎 矢吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2001297941A priority Critical patent/JP4385555B2/ja
Publication of JP2003078064A publication Critical patent/JP2003078064A/ja
Application granted granted Critical
Publication of JP4385555B2 publication Critical patent/JP4385555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Reinforced Plastic Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インターポーザ、半導体パッケージおよびその製造方法に関する。
【0002】
【従来の技術】
通常、プリント配線板等を構成するプリプレグは、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂ワニスをガラスクロス等の基材に含浸した後、加熱乾燥、反応する工程により得られる。次いでこのプリプレグを用いて、銅張り積層板やプリント配線板等が製造される。
プリプレグを構成する樹脂が未硬化の場合、プリプレグの表面がべた付くため(タックの発生)、作業性が低下するといった問題点を有していた。また、加熱加圧時に樹脂フローが大きくなり、成形性が低下するといった問題点を有していた。
そこで、一般にプリプレグは、上述の加熱反応する工程により、構成する熱硬化性樹脂を、半硬化の状態とすることで、プリプレグ表面のタックの発生を抑え、加熱加圧時のフローを制御している。
しかし、半硬化状態のプリプレグは、可撓性に欠け、割れ易いといった問題点を有していた。そのため、半硬化状態のプリプレグを直接回路加工することができなかった。
また、半硬化の樹脂と基材との接着強度が十分でない等の理由より、プリプレグを切断加工した際に、樹脂組成物や基材からなる粉が発生し、作業性が低下するといった問題点を有していた。更に、この粉が、積層のためにプリプレグを取り扱う場合にプリプレグから離脱して、銅箔等の金属箔や積層成形用の金属プレートに付着し、成形を終えた積層板やプリント配線板に、いわゆる打痕を生じさせるといった問題点を有していた。
したがって、未硬化の状態または半硬化の状態のプリプレグに直接回路加工等できる材料は存在しなかった。更には、未硬化の状態または半硬化の状態のプリプレグに回路加工等をするといった発想は存在しなかった。
【0003】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んできている。
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しいパッケージ方式が提案されている。BGAやCSP等の新しいパッケージに用いられるインターポーザは、完全に硬化した樹脂組成物から構成される積層板や熱可塑性ポリイミドで構成されるものである。
樹脂組成物が完全に硬化した積層板で構成されるインターポーザでは、半導体素子をインターポーザに搭載する際に半導体素子とインターポーザを接着するための接着成分が必要となっていた。
また、熱可塑性ポリイミドで構成されるインターポーザでは、耐熱性(インターポーザ自身)と接着性(インターポーザと半導体素子)との両立が困難であった。すなわち、接着性を向上するためには低温での接着を容易にする必要があるが、その場合は耐熱性が低下するものであった。一方、耐熱性を向上させると接着性が低下するものであった。
【0004】
【発明が解決しようとする課題】
本発明の目的は、接着剤等の接着成分を用いることなく半導体素子との接着が可能なインターポーザおよびその製造方法を提供することである。
また、本発明の目的は、薄型化し得る半導体パッケージおよびその製造方法を提供することである。
【0005】
【課題を解決するための手段】
このような目的は、下記(1)〜(12)の本発明により達成される。
(1)貫通孔を有し、基材に樹脂組成物を含浸してなるプリプレグと、前記プリプレグの片面に形成された導体パターンと、前記導体パターンの少なくとも一部を覆うように形成された被覆層とを有するインターポーザであって、
前記樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザ。
(2)貫通孔を有し、基材に樹脂組成物を含浸してなるプリプレグと、前記プリプレグの片面に形成された導体パターンと、前記導体パターンの少なくとも一部を覆うように形成された被覆層とを有するインターポーザであって、
前記樹脂組成物は、少なくとも1以上の液状の樹脂と、該液状樹脂よりも分子量の高い樹脂とを含むものであることを特徴とするインターポーザ。
)前記樹脂組成物の反応率は、30%以下である上記(2)に記載のインターポーザ。
)前記貫通孔にメッキが施されている上記(1)ないし(3)のいずれかに記載のインターポーザ。
)前記基材は、有機繊維で構成される不織布である上記(1)ないし(4)のいずれかに記載のインターポーザ。
)前記基材は、開繊処理されたガラス繊維基材である上記(1)ないし(4)のいずれかに記載のインターポーザ。
)上記(1)ないし()のいずれかに記載のインターポーザに半導体素子を搭載してなることを特徴とする半導体パッケージ。
)上記(1)ないし()のいずれかに記載のインターポーザと半導体素子は、バンプにより接合されているものである半導体パッケージ。
)片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とを有するインターポーザの製造方法であって、
前記プリプレグを構成する樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザの製造方法。
(10)片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程と、
前記プリプレグに貫通孔を形成する工程とを有するインターポーザの製造方法であって、
前記プリプレグを構成する樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザの製造方法。
11)前記貫通孔は、レーザー加工により形成されるものである上記(10)に記載のインターポーザの製造方法。
12)片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とから作製されるインターポーザに、半導体素子を搭載する工程を有し、
前記インターポーザと前記半導体素子とを、プリプレグを構成する未硬化の樹脂組成物の接着力を利用して接着することを特徴とする半導体パッケージの製造方法。
【0006】
【発明の実施の形態】
以下、本発明のインターポーザ、半導体パッケージおよびその製造方法について詳細に説明する。
本発明のインターポーザは、プリプレグと、前記プリプレグの片面に形成された導体パターン(回路)と、前記導体パターンの少なくとも一部を覆うように形成された被覆層(ソルダーレジスト層)とを有することを特徴とするものである。
また、本発明の半導体パッケージは、上記インターポーザに半導体素子を搭載してなることを特徴とするものである。
また、本発明のインターポーザの製造方法は、片面に金属箔を有するプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とを有することを特徴とするものである。
また、本発明の半導体パッケージの製造方法は、片面に金属箔を有するプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とから作製されるインターポーザに、半導体素子を搭載する工程を有することを特徴とするものである。
【0007】
以下、本発明のインターポーザ、半導体パッケージおよびその製造方法を添付図面に示す好適な実施形態に基づいて詳細に説明する。
まず、本発明のインターポーザおよびその製造方法について説明する。
図1は、本発明のインターポーザを説明するための模式的な側面図である。図1に示すようにインターポーザ1は、プリプレグ11と、プリプレグ11の片面に形成された導体パターン(回路)12と、導体パターン12の少なくとも一部を覆うように形成された被覆層(ソルダーレジスト層)13とを有する。
プリプレグ11には、樹脂面(図1中上面)側から貫通孔(ビア孔)111が形成される。この貫通孔は、どのような方法で形成しても良いが、特にレーザー加工で貫通孔を形成することが好ましい。
貫通孔111および後述するランド14によって露出している導体パターン12の接続信頼性を維持または向上するために、貫通孔111およびランド14内にそれぞれ金または半田などのメッキ処理を行うことが好ましい。
【0008】
プリプレグの片面に形成された導体パターンは、例えば図2に示す金属箔21を接合したプリプレグ11に対し導体パターンの加工(その他の処理を含む)を施すことにより得ることができる。
【0009】
金属箔を有するプリプレグは、例えば金属箔面へのエッチングレジスト層の形成→所定の形状を有する導体パターンの露光→エッチングレジスト層の現像→現像されたエッチングレジスト層をマスクとして金属箔のエッチング→レジスト層(マスク)の除去等の工程を経て導体パターンが形成される。
前記金属箔を構成する金属としては、例えば銅または銅系合金、アルミまたはアルミ系合金等を挙げることができる。金属箔の厚さは、3〜70μmが好ましく、特に12〜35μmが好ましい。
また、前記金属箔は、プリプレグの両面に積層されても構わない。
【0010】
被覆層13は、例えば図1に示すように導体パターン12の少なくとも一部を覆うように形成される。
被覆層13は、例えば図1に示す導体パターン12が形成されている面全体への被覆層の形成→特定の形状を有するパターンの露光→被覆層の現像という工程で形成される。これにより、導体パターンの少なくとも一部が被覆され、ランド14(非被覆部)が形成される。
上述の工程により、本発明のインターポーザを製造することができる。
上述の方法により得られた本発明のインターポーザは、接着剤等の接着成分を用いることなく半導体素子との接着が可能となるものである。これは、プリプレグ状態で半導体素子を搭載することが可能となるためである。
また、本発明のインターポーザに半導体素子を搭載後における後工程での加熱により、樹脂が硬化されるため耐熱性にも優れたインターポーザを提供することができる。
【0011】
以下、前記インターポーザを構成するプリプレグ、導体パターン、被覆層について詳細に説明する。
前記プリプレグは、樹脂組成物と基材から構成されるものである。
前記プリプレグ11は、例えば図3に示すように、樹脂組成物22が基材23に含浸されているものである。
これにより、インターポーザの剛性を向上することができる。インターポーザの剛性が向上すると、作業性が向上する。
前記樹脂組成物を構成する樹脂としては、例えばフェノール樹脂、エポキシ樹脂、シアネート樹脂等の熱硬化性樹脂を挙げることができる。特に、後述するようにシアネート樹脂を主とすることが好ましい。
また、前記樹脂組成物は、硬化触媒、無機充填材等を含むことができる。
前記樹脂組成物は、特に限定されないが、少なくとも1以上の液状の樹脂を含むことが好ましい。これにより、プリプレグに可撓性を付与することができる。液状とは、常温で流動性を示すものをいう。
前記樹脂組成物は、特に限定されないが、少なくとも1以上の液状の樹脂と、前記液状の樹脂よりも分子量の高い樹脂とを併用することが好ましい。これにより、前記効果に加え、プリプレグ表面のタックの発生を防止することができる。
【0012】
前記プリプレグ中における樹脂組成物の反応率は、特に限定されないが、反応率30%以下が好ましく、特に反応率0.1〜20%が好ましい。これにより、上述の効果に加え、粉の発生を防止することができる。更に、レーザービア加工性を向上することもできる。
【0013】
前記反応率は、示差走査熱量測定(DSC)により求めることができる。すなわち、未反応の樹脂組成物と、プリプレグ中における樹脂組成物の双方についてDSCの反応による発熱ピークの面積を比較することにより、次式(I)により求めることができる。なお、測定は昇温速度10℃/分、窒素雰囲気下で行うことができる。
反応率(%)=(1−プリプレグ中における樹脂組成物の反応ピークの面積/未反応の樹脂組成物の反応ピーク面積)×100(I)
未反応の樹脂組成物の発熱ピークは、本発明の樹脂組成物からなるワニスを基材に含浸し、40℃で10分風乾後、40℃、1kPaの真空下、1時間で、溶剤を除去したものをサンプルとして用いて測定した。
【0014】
前記樹脂組成物は、特に限定されないが、第1のシアネート樹脂と、第1のシアネート樹脂よりも重量平均分子量が低い第2のシアネート樹脂を含むことが好ましい。これにより、プリプレグにより可撓性を付与することができる。また、プリプレグの割れの発生を防止することができる。従って、導体パターン加工時の加工プロセス耐性に優れる。加工プロセス耐性に優れるとは、例えば材料搬送時の搬送ロールと抑えロール間での圧力により割れが発生しない事、導体パターンエッチング時のエッチング液のシャワー圧力により割れが発生しない事等である。
更に、プリプレグが可撓性を有することで連続的に巻き取り可能なプリプレグを得ることができる。
【0015】
前記第1のシアネート樹脂の重量平均分子量は、特に限定されないが、2,000以上が好ましく、特に2,200〜10,000が好ましい。第1のシアネート樹脂の重量平均分子量が、前記上限値を超えると樹脂組成物をワニスにしたときの粘度が高くなり、基材への含浸性が低下する場合があり、前記下限値未満であると樹脂フローが大きくなりすぎ、成形性が低下する場合がある。
なお、第1のシアネート樹脂の重量平均分子量が、前記範囲内であると、プリプレグ中における樹脂組成物が未硬化の状態でも、プリプレグ表面のタックの発生を防止することができる。タックの発生を防止できると、プリプレグ搬送時の作業性を向上することができる。
【0016】
また、前記第2のシアネート樹脂の重量平均分子量は、特に限定されないが、1,500以下が好ましく、特に200〜1,300が好ましい。第2のシアネート樹脂の重量平均分子量が前記上限値を超えると、プリプレグからの粉の発生を抑制する効果が低減する場合があり、前記下限値未満であると、樹脂フローが大きくなりすぎ、成形性が低下する場合がある。
なお、第2のシアネート樹脂の重量平均分子量が前記範囲内であると、プリプレグの可撓性をより向上することができる。また、プリプレグからの粉の発生を抑制することができる。更に、樹脂組成物中への後述する充填剤の分散性を向上することもできる。
なお、シアネート樹脂の重量平均分子量は、例えばゲルパーミエションクロマトグラフィーを用いたポリスチレン換算で測定することができる。
【0017】
前記第1のシアネート樹脂は、特に限定されないが、常温で固形状であることが好ましい。これにより、プリプレグ中における樹脂組成物が未硬化の状態でも、プリプレグ表面のタックの発生を防止することができる。
また、前記第2のシアネート樹脂は、特に限定されないが、常温で液状であることが好ましい。これにより、プリプレグの可撓性をより向上できることに加え、プリプレグからの粉の発生を抑制することができる。
なお、液状とは、常温で流動性を示すものをいう。例えば、前記第2のシアネート樹脂の粘度は、特に限定されないが、500Pa・s以下が好ましく、特に1〜300Pa・sが好ましい。前記粘度は、E型粘度計を用いて、温度25℃、せん断速度0.5、1.0、2.5および5.0rpmの各条件で測定したものである。前記粘度は、前記各条件の中で、最も低い回転数で測定可能であった値を用いるものとする。
【0018】
前記第1および第2のシアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させることにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノール型シアネート樹脂等を挙げることができる。これらの中でも第1のシアネート樹脂と第2のシアネート樹脂の少なくとも一方が、ノボラック型シアネート樹脂を含むことが好ましい(特に、ノボラック型シアネート樹脂を樹脂組成物全体の15重量%以上含むことが好ましい)。更には、第1および第2のシアネート樹脂の両方が、ノボラック型シアネート樹脂を含むことが特に好ましい。これにより、プリプレグの耐熱性(ガラス転移温度、熱分解温度)を向上できる。またプリプレグの熱膨張係数(特に、プリプレグの厚さ方向の熱膨張係数)を低下することができる。プリプレグの厚さ方向の熱膨張係数が低下すると、多層プリント配線の応力歪みを軽減できる。更に、微細な層間接続部を有する多層プリント配線板においては、その接続信頼性を大幅に向上することができる。
また、前記第1と第2のシアネート樹脂は、異なる分子構造でも良いが、同じ分子構造であることが好ましい。これにより、分子量の異なるシアネート樹脂同士の相溶性を向上することができる。
【0019】
前記第1および第2のノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。
【化1】
Figure 0004385555
前記式(I)で示されるノボラック型シアネート樹脂を第1のシアネート樹脂として用いる場合、その重量平均分子量は、特に限定されないが、2,000〜10,000が好ましく、特に2,200〜3,500が好ましい。重量平均分子量が前記範囲内であると、プリプレグを構成する樹脂が未硬化状態でも、プリプレグ表面のタックの発生を有効に防止することができる。
また、前記式(I)で示されるノボラック型シアネート樹脂を第2のシアネート樹脂として用いる場合、重量平均分子量は、特に限定されないが、300〜2,000が好ましく、特に500〜1,500が好ましい。重量平均分子量が前記範囲内であると、プリプレグの可撓性がより向上する。また、プリプレグからの粉の発生を抑制することができる。更に、樹脂組成物中への後述する充填剤の分散性を向上することもできる。
【0020】
前記第1のシアネート樹脂の含有量は、特に限定されないが、樹脂組成物全体の5〜23重量%が好ましく、特に6〜18重量%が好ましい。第1のシアネート樹脂の含有量が前記範囲内であると、プリプレグを構成する樹脂が未硬化の状態でも、プリプレグ表面のタックの発生を防止することができる。
また、前記第2のシアネート樹脂の含有量は、特に限定されないが、樹脂組成物全体の2〜15重量%が好ましく、特に4〜10重量%が好ましい。第2のシアネート樹脂の含有量が前記範囲内であると、プリプレグに可撓性をより向上できることに加え、プリプレグからの粉の発生を抑制することができる。
【0021】
前記樹脂組成物は、特に限定されないが、第1および第2のシアネート樹脂よりも吸湿性が低い樹脂を含むことが好ましい。これにより、プリプレグの耐湿性(特に、吸湿後の半田耐熱性)を向上することができる。
前記吸湿性が低い樹脂としては、例えば酸素原子(特に水酸基の型)の含有量が少ない樹脂(特に、酸素原子の含有量5重量%以下の樹脂)が好ましい。また、結晶化度、充填度が大きく、構成分子がC、H、Cl、Fのみからなるものが好ましい(但し、最近の環境保護の問題からハロゲン含有は避けた方が良い)。例えば、樹脂骨格にナフタレン骨格、ビフェニル骨格、シクロペンタジエン骨格から選ばれる1種以上が導入された樹脂を挙げることができる。具体的には、ナフトールノボラック型エポキシ樹脂等を挙げることができる。
【0022】
また、シアネート樹脂との反応性を考慮すれば、前記吸湿性が低い樹脂としては、エポキシ樹脂(特にアラルキル型エポキシ樹脂)が好ましい。これにより、耐湿性を特に向上することができる。また、アラルキル型エポキシ樹脂の中でもビフェニル型エポキシ樹脂が、特に好ましい。これにより、耐湿性を向上する効果に加え、良好な耐熱性を得ることができる。
前記吸湿性の低い樹脂の含有量は、特に限定されないが、樹脂組成物全体の20重量%以下が好ましく、特に10〜18重量%が好ましい。これにより、シアネート樹脂の特性である耐熱性、低膨張性と耐湿性とのバランスに優れる。また、ノンハロゲンでの難燃化を図ることができる。
【0023】
前記樹脂組成物は、特に限定されないが、硬化触媒を含むことが好ましい。これにより、シアネート樹脂の架橋密度を制御することができる。
前記硬化触媒は、シアネート樹脂の硬化触媒として、公知のものを用いることができる。例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール等のイミダゾール類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、フェノール樹脂および有機酸等が挙げられる。これらを単独またはこれらの混合物として用いることができる。これらの中でもフェノール樹脂(特に、フェノールノボラック樹脂)が好ましい。
【0024】
前記硬化触媒の含有量は、特に限定されないが、0.01〜5.0重量%が好ましく、特に0.05〜3.0重量%が好ましい。硬化剤の含有量が前記範囲内であると、良好な耐湿性、耐熱性を得ることができる。
また、前記吸湿性の低い樹脂を含有し、その硬化剤としても作用する硬化触媒を用いる場合の硬化触媒の含有量は、特に限定されないが、前記吸湿性の低い樹脂官能基当量の50〜100%官能基当量が好ましく、かつ樹脂組成物全体の15重量%以下が好ましい。硬化剤の含有量が前記範囲内であると、良好な耐湿性、耐熱性を得ることができる。
また、前記吸湿性の低い樹脂の硬化剤としても作用する硬化触媒は、特に限定されないが、常温で液状のものを使用することができる。
【0025】
前記樹脂組成物は、特に限定されないが、充填剤を含むことが好ましい。これにより、プリプレグを未硬化の状態で成形した場合の樹脂フローを制御することができる。樹脂フローを制御することができると、本発明のプリプレグを積層板等に成形する際の成形性を向上することができる。
前記充填剤は、特に限定されないが、粉末状のものが好ましく、特に粉末状の無機充填剤が好ましい。これにより、樹脂組成物の流動性をより制御できる。また、プリプレグをより低熱膨張化することができる。
前記充填剤としては、例えばタルク、クレー、マイカ、ガラス等のケイ酸塩、アルミナ、シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム等の水酸化物等を挙げることができる。これらの中でもシリカ等の酸化物が好ましい。これにより、プリプレグをより低熱膨張化(特にプリプレグの厚さ方向の熱膨張係数を低下できる)することができる。
前記シリカの中でも溶融シリカが好ましい。更に、シリカの形状は破砕状、球状があるが、ガラス基材への含浸性を確保するなど、樹脂組成物の溶融粘度を下げるためには球状が好ましい。これにより、充填効率を向上し、プリプレグをより低熱膨張化することができる。
【0026】
前記充填剤の平均粒径は、特に限定されないが、2.0μm以下が好ましく、特に0.2〜1.0μmが好ましい。充填剤の平均粒径が前記範囲内であると、チキソ性の付与に加え、樹脂の流動性をより良好に制御することができる。
前記充填剤の含有量は、特に限定されないが、樹脂組成物全体の40〜80重量%が好ましく、特に50〜70重量%が好ましい。充填剤の含有量が前記範囲内であると、樹脂組成物にチキソ性を付与することできる。樹脂組成物にチキソ性が付与されると、本発明の樹脂組成物からプリプレグをプレス成形する際に、樹脂フローを制御することができる。
【0027】
前記プリプレグを構成する基材としては、例えばガラス織布、ガラス不繊布、ガラスペーパー等のガラス繊維基材、紙(パルプ)、アラミド、ポリエステル、フッ素樹脂等の有機繊維からなる織布や不織布、金属繊維、カーボン繊維、鉱物繊維等からなる織布、不織布、マット類等が挙げられる。これらの基材は単独又は混合して使用してもよい。これらの中でも有機繊維で構成される不織布が好ましい。これにより、レーザービア加工性を向上することができる。
また、ガラス繊維基材の中でも開繊加工されたものが好ましい。これにより、レーザービア加工性を向上することができる。
開繊加工とは、タテ糸及びヨコ糸ともに隣り合う糸同士が実質的に隙間なく配列されたものをいう。
【0028】
前記樹脂組成物と基材を用いてプリプレグを製造する方法としては、例えば樹脂組成物を基材に含浸させる方法、樹脂組成物を基材に塗布する方法等が挙げられる。これらの中でも前記樹脂組成物を基材に含浸させる方法が好ましい。
前記樹脂組成物を前記基材に含浸させる方法は、例えば基材を樹脂ワニスに浸漬する方法、各種コーターによる塗布する方法、スプレーによる吹き付ける方法等が挙げられる。これらの中でも、基材を樹脂ワニスに浸漬する方法が好ましい。これにより、基材に対する樹脂組成物の含浸性を向上することができる。なお、基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
【0029】
前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばメチルエチルケトン、シクロヘキサノン等が挙げられる。
前記樹脂ワニスの固形分は、特に限定されないが、前記樹脂組成物の固形分40〜80重量%が好ましく、特に50〜65重量%が好ましい。これにより、樹脂ワニスの基材への含浸性を更に向上できる。
【0030】
本発明のインターポーザを構成するプリプレグは、上述の導体パターン加工およびそれ以後の各プロセスにおいても充分な加工プロセス耐性を有しているものである。従って、このようなインターポーザおよび半導体パッケージの組み立て作業に際してもプリプレグの割れ、粉の発生等の不都合が生じないものである。
【0031】
次に、半導体パッケージについて説明する。
本発明の半導体パッケージ3は、例えば図3に示すようにインターポーザ1に、半導体素子(ICチップ)31を搭載してなるものである。
半導体素子31は、下面(図1中下側)にバンプ32を有している。半導体素子31は、インターポーザ1のプリプレグ11の樹脂面に搭載される。この際、半導体素子31と導体パターン12とを、貫通孔111においてバンプ32にて接合される。なお、図示とは異なるが、インターポーザ1の貫通孔111に予めバンプ32が形成されていても構わない。このようにして、半導体パッケージ3を得ることができる。
そして、半導体パッケージ3のランド14に、半田ボール33を形成する。半導体パッケージ3は、この半田ボール33により図示しないプリント板と接合される。
前述の方法で得られた半導体パッケージは、薄くしても割れが発生し難いため、薄型化が可能なものである。さらに、薄型化が可能となることにより、配線距離を短くすることができるので高速動作が可能となるものである。
【0032】
なお、半導体素子は、いかなるものをも使用することができる。例えば半導体記憶装置、中央処理装置や超小型処理装置等が挙げられる。
また、図示はされないが、半導体素子は樹脂でモールドしても良い。
【0033】
【実施例】
以下、本発明を実施例および比較例により詳細に説明するが、本発明はこれに限定されるものではない。
【0034】
まず、インターポーザについての実施例および比較例を説明する。
インターポーザの製造
(実施例1)
<プリプレグの作製>
▲1▼樹脂ワニスの調製
第1のノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセット PT−60 重量平均分子量2,300)10重量部(以下、部と略す)、第2のノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセットPT−30 重量平均分子量1,300 粘度500〜1000Pa・s)10部、ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000SH)12部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−3H)8部、平均粒径0.3μmの球状溶融シリカSFP−10X(電気化学工業株式会社製)60部添加し、メチルエチルケトンに常温で溶解し、高速攪拌機で10分間攪拌して樹脂ワニスを得た。
【0035】
▲2▼ワニスの含浸、乾燥
上述の樹脂ワニスを開繊処理されたガラス繊維基材(厚さ50μm、日東紡績(株)製、WEA−05E)に含浸し、120℃の加熱炉で2分乾燥してプリプレグを得た。前記プリプレグに銅箔(古河サーキットホイル社製、GTS、厚さ18μm)を積層し、全体の厚さ70μmの金属箔付きプリプレグを得た。なお、得られたプリプレグ中の樹脂組成物の反応率は5%であった。
【0036】
<インターポーザの作製>
▲1▼導体パターンの作製
上述の金属箔付きプリプレグは、ドライフィルムレジスト(ニチゴー・モートン社製 38A212)を形成した後、所定形状を有する導体パターンを露光した。次にレジスト層を炭酸ナトリウム1.5wt%水溶液で現像した。次に、ドライフィルムレジストをマスクとして金属箔をエッチングし、水酸化ナトリウム3wt%水溶液でレジストを除去することにより所定の導体パターンを作製した。
【0037】
▲2▼被覆層の形成
次に、上述のプリプレグの導体パターンを覆うようにドライフィルムソルダーレジスト(住友ベークライト社製 CFP−1122)で被覆層を形成した。次に、所定の形状を有するパターンを露光し、被覆層を水酸化ナトリウム1.5wt%水溶液で現像した。
【0038】
▲3▼貫通孔の形成
次に、上述のプリプレグの樹脂面にCOレーザーでビア孔を形成し、インターポーザを作製した。
【0039】
(実施例2)
プリプレグにおける第1のシアネート樹脂を13部、第2のシアネート樹脂13部、吸湿性の低い樹脂を8部、硬化触媒を6部とした以外は、実施例1と同様に行った。
【0040】
(実施例3)
プリプレグ作製時に乾燥温度160℃にして、プリプレグ中の樹脂組成物の反応率を約20%にした以外は、実施例1と同様にした。
【0041】
(実施例4)
プリプレグ作製時に乾燥温度170℃にして、プリプレグ中の樹脂組成物の反応率を約30%にした以外は、実施例1と同様にした。
【0042】
(実施例5)
プリプレグにおける第1のシアネート樹脂の代わりにビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン(株)製 EP−1007、エポキシ当量2000)28部、第2のシアネート樹脂の代わりにビスフェノールF型エポキシ樹脂(日本化薬(株)製RE−404S、エポキシ当量165)11部とし、ビフェニルジメチレン型エポキシ樹脂及びビフェニルジメチレン型フェノール樹脂を用いずに、2−フェニル−4−メチルイミダゾールを1部添加した以外は実施例1と同様にした。
【0043】
(実施例6)
第1のシアネート樹脂の代わりにビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン(株)製 EP−1001、エポキシ当量475)32部、第2のシアネート樹脂の代わりにフェノール樹脂(住友ベークライト(株)製 HF−3)7部とし、ビフェニルジメチレン型エポキシ樹脂及びビフェニルジメチレン型フェノール樹脂を用いずに、2−フェニル−4−メチルイミダゾールを1部添加した以外は実施例1と同様にした。
【0044】
(比較例1)
プリプレグを構成するエポキシ樹脂がほぼ完全に硬化したものである下記に記載の積層板をインターポーザとして用いた。
厚さ100μmの絶縁層、厚さ18μmの銅箔からなる両面銅張り積層板(住友ベークライト(株)製 ELC−4781)の所定の位置に、メカニカルドリル等で貫通孔(スルーホール)を設け、銅でスルーホールメッキして両面の銅回路層を接続した。
【0045】
(比較例2)
インターポーザを構成するプリプレグの代わりに、下記に記載のポリイミドフィルムを用いた。それ以外は、実施例1と同様にした。
厚さ75μmのポリエステルフィルム上に、イミド化後の線膨張係数が10ppmのポリアミド酸の15重量%NMP溶液を、ダイコータで塗布し、100℃で10分間乾燥して、厚みが80μmのポリアミド酸フィルムを得た。18μmの圧延銅箔(日本鉱業製)上に、上記のポリアミド酸フィルムを重ねて、ロールラミネータを用いて140℃で加熱圧着した。得られた銅箔付ポリアミド酸フィルムを窒素乾燥機内で、連続的に150℃、200℃、250℃、300℃、350℃で各々15分加熱し、さらに400℃で2時間加熱し、イミド化を行った。イミド化後のポリイミド層の厚みは40μmであった。このポリイミド層上に、シリコーン変成ポリイミドとエポキシ樹脂を混合した接着剤樹脂のNMP溶液を、バーコータで流延塗布し、80℃、150℃、220℃で各々3分乾燥して、10μmの接着剤層を形成した。全体の厚さ70μmの金属箔付きポリイミド接着フィルムを得た。
【0046】
上述の実施例および比較例により得られた結果を表1に示す。
なお、各評価については以下の方法で行った。
チップ接着性
チップ接着性は、上述の方法で得られたインターポーザにフリップチップタイプの半導体素子を、3kg/cm、10秒の加圧下で搭載し、硬化後のチップ引き剥がし強度が0.8kN/m以上となる搭載温度を測定した。表中には、それらの搭載温度と、成形性を示す。成形性の◎は、成形性が良好なものを示す。○は、僅かなボイド発生が認められるが、実用上問題ないものを示す。△は、僅かなボイド発生が認められ、実用上支障をきたすおそれのあるものを示す。×は、ボイド発生が多数認められ、実用上問題あるものを示す。
なお、比較例1については、半導体素子を前記の両面インターポーザのバンプ接続用パッドが配置された面に搭載後、半導体素子とインターポーザの間隙にアンダーフィル材を充填し、機能面を封止した。
【0047】
製造コスト
製造コストは、従来法である比較例1の製造コストを100として、比較した。
【0048】
【表1】
Figure 0004385555
【0049】
表1に示すように、実施例1〜6のインターポーザは、チップの接着性に優れていた。
また、実施例1〜2および6のインターポーザは、チップ接着性に優れ、特に低温でのチップ接着が可能であった。
また、実施例1〜6のインターポーザは、チップ接着時の成形性に優れていた。
【0050】
次に、半導体パッケージについての実施例および比較例を説明する。
半導体パッケージの製造
(実施例11〜16)
インターポーザは、各々表中に示すものを用いた。インターポーザへの半導体素子の搭載は以下のように行った。マウントツールで半田バンプを有するフリップチップタイプの半導体素子を吸着して移送し、半導体素子と予熱したインターポーザの位置合わせを行った。その後、半導体素子をインターポーザに搭載した。そして、最適温度で、3kg/cm、10秒間熱圧着した。その後、180℃、60分間アフターキュアして、半導体パッケージを得た。
【0051】
(比較例11)
半田バンプを有するフリップチップタイプの半導体素子を比較例1で得られた両面インターポーザのバンプ接続用パッドが配置された面に搭載後、半導体素子とインターポーザの間隙にアンダーフィル材を充填し、180℃、60分間アフターキュアして、半導体パッケージを得た。
【0052】
(比較例12)
比較例2で得られたインターポーザを用いた以外は、実施例11〜16と同様にした。
【0053】
上述の方法により得られた結果を表2に示す。なお、各評価については以下の方法で行った。
温度サイクル試験
温度サイクル試験は、上記で得られた半導体パッケージの初期導通を確認後、−40℃で30分、125℃で30分を1サイクルとする試験を実施した。投入した10個の半導体パッケージの、温度サイクル試験1000サイクル後の断線不良数の結果をまとめて表2に示した。
【0054】
吸湿絶縁性
吸湿絶縁性は、上記で得られた半導体パッケージの初期絶縁抵抗を測定した後、85℃/85%RHの雰囲気中で、直流電圧5.5Vを印加し、1000時間経過後の絶縁抵抗を測定した。測定時の印加電圧は100Vで1分とし、初期絶縁抵抗および処理後絶縁抵抗をまとめて表2に示した。なお、絶縁抵抗は、ライン/スペース=50μm/50μmの櫛型電極で測定した。
【0055】
吸湿リフロー
吸湿リフローは、上記で得られたインターポーザを85℃/85%RHの雰囲気中で、168時間処理した後、ピーク温度を260℃に設定したリフロー装置を3回通し、その後の状態を観察した。10個処理した中の不良個数を表2に示した。
【0056】
半導体パッケージの厚さ
半導体パッケージの厚さは、マイクロメータで測定した。
【0057】
【表2】
Figure 0004385555
【0058】
表から明らかなように実施例11〜16の半導体パッケージは、パッケージの厚さを薄くできた。
また、実施例11〜16の半導体パッケージは、吸湿後の耐熱性に優れていて、良好な品質、性能を有していた。
【0059】
【発明の効果】
本発明によれば、接着剤等の接着成分を用いることなく半導体素子との接着が可能なインターポーザおよび半導体パッケージを提供することができる。
また、特定の基材を用いたプリプレグによりインターポーザを作成した場合、特にレーザービア加工性に優れるインターポーザおよび半導体パッケージを得ることができる。
また、本発明によれば、薄型化しても高品質で高性能な半導体パッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明におけるインターポーザの一例を模式的に示す断面図である。
【図2】本発明におけるプリプレグに金属箔を接合した場合の一例を模式的に示す断面図である。
【図3】本発明における半導体パッケージの一例を模式的に示す断面図である。
【符号の説明】
1 インターポーザ
11 プリプレグ
111 貫通孔
12 導体パターン(回路)
13 被覆層(ソルダーレジスト層)
14 ランド
21 金属箔
22 樹脂組成物
23 シート状基材
3 半導体パッケージ
31 半導体素子(ICチップ)
32 バンプ
33 半田ボール

Claims (12)

  1. 貫通孔を有し、基材に樹脂組成物を含浸してなるプリプレグと、前記プリプレグの片面に形成された導体パターンと、前記導体パターンの少なくとも一部を覆うように形成された被覆層とを有するインターポーザであって、
    前記樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザ。
  2. 貫通孔を有し、基材に樹脂組成物を含浸してなるプリプレグと、前記プリプレグの片面に形成された導体パターンと、前記導体パターンの少なくとも一部を覆うように形成された被覆層とを有するインターポーザであって、
    前記樹脂組成物は、少なくとも1以上の液状の樹脂と、該液状樹脂よりも分子量の高い樹脂とを含むものであることを特徴とするインターポーザ。
  3. 前記樹脂組成物の反応率は、30%以下である請求項に記載のインターポーザ。
  4. 前記貫通孔にメッキが施されている請求項1ないし3のいずれかに記載のインターポーザ。
  5. 前記基材は、有機繊維で構成される不織布である請求項1ないし4のいずれかに記載のインターポーザ。
  6. 前記基材は、開繊処理されたガラス繊維基材である請求項1ないし4のいずれかに記載のインターポーザ。
  7. 請求項1ないしのいずれかに記載のインターポーザに半導体素子を搭載してなることを特徴とする半導体パッケージ。
  8. 請求項1ないしのいずれかに記載のインターポーザと半導体素子は、バンプにより接合されているものである半導体パッケージ。
  9. 片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
    前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とを有するインターポーザの製造方法であって、
    前記プリプレグを構成する樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザの製造方法。
  10. 片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
    前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程と、
    前記プリプレグに貫通孔を形成する工程とを有するインターポーザの製造方法であって、
    前記プリプレグを構成する樹脂組成物の反応率は、30%以下であることを特徴とするインターポーザの製造方法。
  11. 前記貫通孔は、レーザー加工により形成されるものである請求項10に記載のインターポーザの製造方法。
  12. 片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、
    前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とから作製されるインターポーザに、半導体素子を搭載する工程を有し、
    前記インターポーザと前記半導体素子とを、プリプレグを構成する未硬化の樹脂組成物の接着力を利用して接着することを特徴とする半導体パッケージの製造方法。
JP2001297941A 2001-09-27 2001-09-27 インターポーザ、半導体パッケージおよびその製造方法 Expired - Fee Related JP4385555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001297941A JP4385555B2 (ja) 2001-09-27 2001-09-27 インターポーザ、半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297941A JP4385555B2 (ja) 2001-09-27 2001-09-27 インターポーザ、半導体パッケージおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001264385 Division 2001-08-31 2001-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009187433A Division JP5353547B2 (ja) 2009-08-12 2009-08-12 金属箔付きプリプレグ、積層板およびインターポーザ

Publications (2)

Publication Number Publication Date
JP2003078064A JP2003078064A (ja) 2003-03-14
JP4385555B2 true JP4385555B2 (ja) 2009-12-16

Family

ID=19118924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001297941A Expired - Fee Related JP4385555B2 (ja) 2001-09-27 2001-09-27 インターポーザ、半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4385555B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005097524A (ja) * 2003-09-05 2005-04-14 Sumitomo Bakelite Co Ltd 樹脂組成物、プリプレグおよび積層板
JP5332608B2 (ja) * 2006-03-03 2013-11-06 住友ベークライト株式会社 中間層材料およびコンポジット積層板
KR101109356B1 (ko) * 2010-10-20 2012-01-31 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2003078064A (ja) 2003-03-14

Similar Documents

Publication Publication Date Title
JP5573331B2 (ja) 樹脂組成物、プリプレグ、積層板および半導体パッケージ
JP6109569B2 (ja) 回路基板用エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板用積層基材、プリント配線板、及び半導体装置
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP7119290B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP4888147B2 (ja) 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP2010174242A (ja) ビフェニルアラルキル型シアン酸エステル樹脂、並びにビフェニルアラルキル型シアン酸エステル樹脂を含む樹脂組成物、及び、当該樹脂組成物を用いてなるプリプレグ、積層板、樹脂シート、多層プリント配線板、並びに半導体装置
JP6098372B2 (ja) 半導体装置
JP5263134B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
TWI424510B (zh) Circuit board manufacturing method and semiconductor manufacturing device
JP5493948B2 (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板、および半導体装置
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2020132646A (ja) 樹脂組成物、それを用いたキャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP4552496B2 (ja) 樹脂組成物、プリプレグ、積層板および半導体パッケージ
JP5353547B2 (ja) 金属箔付きプリプレグ、積層板およびインターポーザ
JP5471800B2 (ja) プリント配線板用積層材料およびその用途
JP4466590B2 (ja) 樹脂組成物、プリプレグ、積層板および半導体パッケージ
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP7240085B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP2018174250A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP2006176790A (ja) 金属箔付きプリプレグ、積層板および半導体パッケージ
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees