JP4380792B2 - 電子線装置及びこれを用いた画像表示装置、電子放出素子 - Google Patents

Description

本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。

従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献１には電子放出部のギャップが５ｎｍ以下である、高効率電子放出素子の提案がなされている。また、特許文献２には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献３には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。

特開２０００−２５１６４３号公報 特開２００１−２２９８０９号公報 特開２００１−１６７６９３号公報

特許文献１に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。

また特許文献２の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。

さらに特許文献３の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。

本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で電子放出効率が高く、安定して動作する電子放出素子を備えた電子線装置を提供することにある。

本発明の第１は、絶縁部材と、
前記絶縁部材の表面に配置されたカソードと、
前記カソードの先端と対向して前記絶縁部材の表面に配置されたゲートと、
前記ゲートを介在させて前記カソードの先端と対向配置されたアノードとを有する電子線装置であって、
前記絶縁部材は、前記カソードの先端が位置する表面に凹部を有し、
前記カソードの先端は前記絶縁部材の表面の凹部の縁から前記ゲートに向けて突起する突起部分を有しており、前記凹部の縁に沿った方向での前記突起部分の長さは、前記方向でのゲートの前記突起部分に対向する部分の長さよりも短いことを特徴とする電子線装置である。

本発明の電子線装置においては、
前記ゲートに対してカソードを複数有すること、
前記ゲートが、前記カソードの突起部分に対向する部分に突出部を有し、該突出部の突起部分に対向する部分の前記方向における長さが、前記突起部分の前記長さ以下であること、
前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていること
を好ましい態様として含む。

本発明の第２は、上記本発明の電子線装置と、前記アノードと積層して位置する発光部材とを有することを特徴とする画像表示装置である。
本発明の第３は、絶縁部材と、
前記絶縁部材の表面に配置されたカソードと、
前記カソードの先端と対向して前記絶縁部材の表面に配置されたゲートとを有する電子放出素子であって、
前記絶縁部材は、前記カソードの先端が位置する表面に凹部を有しており、前記カソードの先端は前記絶縁部材の表面の凹部の縁から前記ゲートに向けて突起する突起部分を有し、前記凹部の縁に沿った方向での前記突起部分の長さは、前記方向でのゲートの前記突起部分に対向する部分の長さよりも短いことを特徴とする電子放出素子である。

本発明によれば、電子放出素子内に電界強度の増す部分（強い部分）を選択的に作ることができ、その結果、好ましい形態においては電子放出点の位置を容易に制御することができる。

また、絶縁部材の凹部に露出するゲート表面を絶縁層で覆うことにより、放出された電子が該ゲートの表面に衝突してリーク電流となるのを防止することができ、電子放出効率をより高くすることができる。

さらに、本発明において、ゲートに対してカソードを複数有する場合には、アノードに照射される電子ビームの形状制御が可能となり、より安定した電子放出動作が得られる。

またさらに、カソードの突起部分よりも幅の短い突出部をゲートに設けることにより、放出電子を選択的に該突出部に衝突させるとともに、放出電子の衝突箇所を突出部の側面に集中させることができる。その結果、衝突後の電子は更なる衝突を起こすことなくアノードへと飛翔するため、さらに電子放出効率が向上する。

よって本発明によれば、電子放出効率が高く、放出動作が安定した電子放出素子を備えた電子線装置が実現する。

本発明の電子線装置の好ましい実施形態の電子放出素子の構成を模式的に示す図である。 本発明に係る電子放出素子の電子放出特性を測定する系を模式的に示す図である。 図１の電子放出素子の部分拡大模式図である。 本発明に係る電子放出素子に電圧を印加した場合の電界集中の様子を示す図である。 本発明に係る電子放出素子に電圧を印加した場合の電界集中の様子を示す図である。 本発明に係る電子放出素子における、ゲートとカソード間の距離とカソードの突起部分の最大電界点との関係を示す図である。 本発明に係る電子放出素子における、ゲートとカソード間の距離とカソードの突起部分の最大電界点との関係を示す図である。 本発明に係る電子放出素子における、ゲートとカソード間の距離とカソードの突起部分の最大電界点との関係を示す図である。 本発明における放出電子の散乱回数と、ゲートとカソード間の距離との関係を説明するための図である。 本発明に係る電子放出素子において、カソードの突起部分の作用を説明するための図である。 本発明の電子線装置を用いて構成される画像表示装置の一例の表示パネルの構成を示す斜視図である。 本発明の実施例におけるカソードの突起部分の断面形状を示す模式図である。 本発明に係る電子放出素子の製造工程を示す断面模式図である。 本発明に係る電子放出素子の製造工程を示す断面模式図である。 本発明に係る電子放出素子の他の構成例を示す図である。 本発明に係る電子放出素子の他の構成例を示す図である。 図１５の電子放出素子の部分拡大模式図である。 図１４の素子と図１５の素子を組み合わせた構成を示す図である。 本発明の電子線装置の他の実施形態の電子放出素子の構成を模式的に示す図である。

以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

本発明は、電子放出素子内に電界強度の増す部分（強い部分）を選択的に作ることができ、その結果、好ましい形態においては電子放出部における電子放出点の位置制御を、単純な構成で実現し、かつ安定に動作されるように鋭意検討されたものである。

最初に安定放出を可能とした本発明に係る電子放出素子の構成について、好ましい実施形態を挙げて説明する。

本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。

本発明に係る電子放出素子は、表面に凹部を有する絶縁部材と、該絶縁部材の表面に位置するゲート及びカソードとを備えている。そして、カソードは該凹部の縁からゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように位置している。さらに、該突起部分の凹部の縁に沿った方向の長さは、ゲートの該突起部分に対向する部分の該方向における長さよりも短く形成されている。アノードは、ゲートを介在させて該突起部分と対向配置されている。

図１（Ａ）は本発明の好ましい実施形態の電子放出素子の構成を模式的に示す平面模式図であり、図１（Ｂ）は図１（Ａ）におけるＡ−Ａ’線での断面模式図である。また、図１（Ｃ）は図１（Ａ）において素子を紙面右側から見た側面図である。

図１中、１は基板、２は電極、３は絶縁部材であって、絶縁層３ａと３ｂの積層体からなる。５はゲート、６はカソードであって電極２に電気的に接続されている。７は絶縁部材３の凹部であって、本例では絶縁層３ｂの側面のみを絶縁層３ａよりも内側に凹ませて形成している。８は電子放出に必要な電界が形成される間隙（カソード６の先端からゲート５の底面までの最短距離）である。

本発明に係る電子放出素子においては、図１に示すように、ゲート５が絶縁部材３の表面（本例では上面）に形成されている。一方、カソード６も絶縁部材３の表面（本例では側面）に形成され、凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。よって、カソード６は該突起部分において、間隙８を介してゲート５と対向している。尚、本発明においては、カソード６はゲート５よりも低電位に規定される。また、図１では不図示であるが、ゲート５を介して（介在させて）カソード６と対向する位置には、これらよりも高電位に規定されたアノードを有している（図２の２０）。

図２に、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図２に示すように、本発明の電子線装置においては、ゲート５を介在させて、アノード２０をカソード６の突起部分に対向配置させる。本例においては、絶縁部材３が基板１上に配置しているため、アノード２０は該基板１の絶縁部材３が配置している側に、該基板１に対向して配置されているとも言える。

図２において、Ｖｆは素子のゲート５とカソード６の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード６とアノード２０の間に印加される電圧、Ｉｅは電子放出電流である。

ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般には効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。

図１の電子放出素子のゲート５とカソード６の対向部位の拡大模式図を図３に示す。図３において、５ａ，５ｂはゲート５のそれぞれ底面、側面を表し、６ａ，６ｂ，６ｃ，６ｄはカソード６の突起部分を面要素に分解した場合の各面を表している。

図２に示したように本発明の素子に電圧Ｖｆを印加した場合の電界集中の様子を図４、図５を用いてさらに詳しく説明する。

図４、図５は図１におけるＡ−Ａ’断面の凹部７の拡大図であり、破線１２，１３はこの凹部７に形成される電気力線を模式的に示している。電界の強弱はこの電気力線１２，１３の密度により決定され、電気力線の密度が高いほど電界が強い。尚、後述の図５（Ｄ）を含め、図４乃至図５（Ｄ）には便宜的に二次元的な真空領域に形成される電気力線しか示していないが、実際は電気力線は三次元的に形成され、さらに絶縁部材３の中にも電気力線が広がっている。

図４（Ａ）は凹部７内にカソード６の突起部分が存在する場合の電気力線の様子を示し、図４（Ｂ）は従来例に見られるように凹部７内にカソード６の突起部分が無い場合の電気力線を示す。

図４（Ａ）に示したように電気力線１３は凹部７内に形成された突起部分に向かって曲がることで突起部分先端に電気力線の密度が増えるため、凹部７内に形成される電界としては突起部分先端の電界が一番強くなる（Ｅ_max-A）。一方、図４（Ｂ）では凹部７内は直線状の電気力線１２が形成される。

さらに図４（Ａ）ではｈで示したように突起部分が凹部７の縁から凹部７内に向かって突起した形状となっている。そのため、図４（Ａ）と図４（Ｂ）で同じ厚さＴ２の絶縁層３ｂを用いた（＝凹部７の高さが同じ）としても、突起部分の高さｈの存在によりカソード６先端からゲート５までの距離が異なるためＥ_max-A＞Ｅ_max-Bとなる。

次に、凹部７の縁に沿った方向のカソード６の突起部分の長さ（以下、幅と記す）Ｔ４と、ゲート５の該突起部分に対向する部分の該方向における長さ（以下、幅と記す）Ｔ５の大小関係と形成される電気力線との関係を図５に示す。尚、電気力線はカソード６の幅方向中心で対称に形成されるため、図５においては便宜的に片側だけ示している。

図５（Ａ）はＴ４＜Ｔ５の場合の電気力線を示す。電気力線はカソード６の突起部分の幅方向端部に向かって曲がることで該端部に電気力線１３の密度が増えるため該端部の電界が電界としては一番強くなる（Ｅ_max-A）。

図５（Ｂ）はＴ４とＴ５がほぼ同じ大きさの場合の電気力線を示す。この場合、電気力線１３はカソード６の突起部分の幅方向端部に向かって曲がるため、該端部に電界が集中する（Ｅ_max-B）。しかしながら、ゲート５からの電気力線１３の密度としては図５（Ａ）よりも低く、Ｅ_max-A＞Ｅ_max-Bとなる。

図５（Ｃ）はＴ４＞Ｔ５の場合の電気力線を示す。この場合はもはやカソード６の突起部分の幅方向端部に電気力線が集中することは無いため電界最大の場所が該端部には形成されない。

以上説明した電界集中により本発明に係る素子の電子放出を図３を用いて順に説明する。

ここで、Ｔ１はゲート５の厚さ、Ｔ２は絶縁層３ｂの厚さ（＝凹部７の高さ）、Ｔ３は絶縁層３ａの厚さ（＝基板１表面から凹部７の縁までの高さ）を示す。

図３の素子に電圧Ｖｆを印加すると、図３におけるカソード６とゲート５との間に電界が形成される。この時、カソード６の凹部７側の端部が略楔形状であり、凹部７の縁よりも凹部７側に突起して突起部分を形成している場合、カソード６の面要素６ａ乃至６ｄ各面が交わる点、即ちＡ点或いはＣ点近傍に電界最大の点が形成される。Ａ，Ｃ点に次いでは、面要素６ｃと６ｄが交差する線Ｂの近傍の電界が高くなる。

電界の強弱はこの電界のゲート５から出る電気力線がどの程度カソード６の突起部分に集中するかどうかで決まる。これまでの検討の結果、カソード６に形成されるＡ点或いはＣ点の電界は、カソード６の幅Ｔ４よりゲート５の幅Ｔ５が広い場合ほど大きな値となる。望ましい大きさとしては、例えばＴ５／Ｔ４＞１．５程度である。また、後述するように、ゲート５に対してカソード６を複数設ける場合、各カソード間の距離は少なくともＴ２の２倍以上離すことが電界集中の観点から好ましく、Ｔ３以上離すことが望ましい。

ここまで、最大電界Ａ，Ｃ点とそれ以外の場所Ｂの電界に違いがあることを述べた。この違いについて詳細に検討した結果、この違いはゲート５とカソード６間の距離（間隙８の大きさ）により変化することが分かっている。この距離依存について図６乃至図８を用いて説明する。

図６と図７では凹部７内に形成されたカソード６の突起部分の高さｈが互いに異なる場合を示している。ここでｈ１＜ｈ２、従ってｄ１＞ｄ２である。ここでカソード６とゲート５間の距離ｄ１，ｄ２はカソード６の突起部分に形成される最大電界点から見たゲート５までの最短距離と定義する。またカソード６の最大電界点はゲート５の端から基板表面に平行な方向においてδで示される距離を持って配置されている。

図６（Ｂ），図７（Ｂ）におけるカソード６の電気力線は図５（Ａ）、図５（Ｄ）それぞれ対応するような電気力線が生じる。即ち、カソード６とゲート５が極端に近づいた場合には図５（Ｄ）に示す電気力線１３のように、カソード６の突起部分の幅方向端部に電気力線１３が集中しなくなる。言い換えれば、電界は突起部分に集まる電気力線の密度よりも、カソード６とゲート５との距離ｄ２によって形成される電気力線の密度が同じか或いはそれ以上の密度となるため、形成される電界は形状よりも係る距離ｄ２に支配されることを示している。換言すると、ｄ２の大きさによっては、先に図４，５を用いて述べた、形状による電界集中効果が現れないことが分かってきた。

この関係を示したのが図８のグラフである。尚、本計算では本発明の効果が現れる構成即ち図３においてＴ１：２０ｎｍ、Ｔ２：２０ｎｍ、Ｔ３：５００ｎｍ、Ｔ４：４０００ｎｍ、Ｔ５：８０００ｎｍ、ｈ：５ｎｍ（図４参照）の値を用いた。

図８において、横軸はカソード６とゲート５間の距離ｄ（図６（Ａ）のｄ１，図７（Ｂ）のｄ２）を示し、縦軸はカソード６の突起部分の各位置での電界を表している。図８において、実線はカソード６の突起部分の幅方向両端部（図６，７のＡ，Ｃ，Ｄ，Ｆ）に形成される電界が距離ｄにより変化する様子を示す。また、破線はカソード６の突起部分の幅方向中心（図６，７のＢ，Ｅ）の電界が距離ｄにより変化する様子を示す。尚、この計算では材料の持つ物性、例えば仕事関数、比抵抗などは無関係（厳密にはゲート材料とカソード材料の仕事関数差は電界に若干関与する）であり、単純には二つの電極層の形状と距離によって決まることが分かっている。

図８より、距離ｄが小さくなるにつれて図３におけるＡ，Ｃ点とＢ点との間に形成される電界がほとんど違いがなくなることが示されている。尚、このグラフの典型的な値を表１に示す。

表１の数値から明らかなように、距離ｄが３ｎｍ程度の場合は、Ａ，Ｃ点とＢ点との電界強度の差（図７のＤ，Ｆ点とＥ点との電界強度の差）は３％程度しかないが、距離ｄを広げることで電界強度の差を１０％以上取れることが判明した。

上述した一つのカソード６の突起部分に電界強度差が生じる場合の、好ましい形態における電子放出位置について説明する。

図５で示したようにカソード６とゲート５の距離ｄを適切な距離に保つ条件でカソード６とゲート５間に電圧を印加すると、同一のカソード６の中で電界強度差が生じる。ファウラーノルドハイムの式で示される電界によって電子放出を生じさせた場合、生じた電界差によって電子放出は、カソード６の突起部分の幅方向端部からより多く電子放出させることができる。一方、幅方向中心からは僅かな放出とさせることができる。この結果、電子放出点を該突起部分の幅方向端部に固定させることが可能となった。尚、カソード６からの電子放出は一部はそのままアノードに向かい、一部はゲート５の側面や底面に衝突する。

この距離ｄと電子放出量についてＦＥＥＭ（市販のＰＥＥＭ（光電子顕微鏡）装置を用いて電子放出部を電子レンズで拡大しながら電子放出量を光学的に計測する手法）を用いて詳細に調べた。その結果、およそ６ｎｍ以上の距離ｄをとることで明確に電子放出部を突起部分の幅方向端部に形成することができた。解析の結果、中心部と端部の電子放出量の差は１桁以上取れることが分かった。しかしこれよりも狭い距離ｄに形成すると電子放出部は中心付近にも形成され、さらに距離ｄが３ｎｍ程度では突起部分の幅方向においてランダムに電子放出点が観測され、放出位置の区別は明確にできなかった。

これらの実験結果から、電子放出点を突起部分の幅方向端部に形成できる好ましい条件としての距離ｄの下限は、およそ６ｎｍ以上必要であり、望ましくは１０ｎｍ以上である。

以上説明したように、カソード６の突起部分の幅方向端部に安定して電界集中するために以下の要件が必要であることが判明した。
〔１〕カソード６の幅よりもゲート５の幅が広い。
〔２〕カソード６は凹部７内に突起する突起部分を有し、該突起部分の先端は凹部７の縁よりもゲート５側に形成される。

この結果、好ましい形態においては、電子放出部における電子放出点の位置制御を単純な構成で実現できる。

また、後述するように、ゲート６に突出部を有する構成の電子放出素子においては、ｄが６ｎｍ以下の場合においても効率向上の効果が確認されており、この詳細については後述する。

次に、上述のようにして放出された電子の軌道について説明する。

（電子放出における散乱の説明）
図３においてカソード６の突起部分の先端から対向するゲート５に向かって放出された電子は、ゲート５の先端部で等方的に散乱し、一部は衝突することなく外部に引き出される。多くはゲート５の側面５ｂで散乱し、ゲート５の底面５ａでも散乱する。電子がどの面で散乱するかは効率に関わる。可能な限り、突起部分の立ち位置をゲート５から離すことでゲート５の底面５ａでの散乱を減らすことにより電子放出効率を向上させることができる。

ゲート５で散乱された電子の多くは、前述の通り、ゲート５で数回の弾性散乱（多重散乱）を繰り返すが、ゲート５の上部では電子が散乱できずにアノード側に飛び出す。

前述のように、効率の向上には、電子のゲート５での散乱回数（落下の回数）を減少するような構成で実現されることは明らかである。

散乱回数、距離について図９を用いて説明する。

本素子の電位はカソード６とゲート５との間隙８を挟んで、ゲート側電位（高電位）とカソード側電位（低電位）とからなる。図中、Ｓ１，Ｓ２，Ｓ３は、素子の各電位から決定されるおのおのの領域長であり、単なる電極厚さ、絶縁層厚さなどとは異なるものである。

本発明に係る素子のカソード６とゲート５との間に電圧Ｖｆを印加すると、カソード６の突起部分の先端から対向する高電位のゲート５に電子が放出され、該電子がゲート５の先端部で等方的に散乱する。ゲート５の先端部から放出された電子の多くは、従来と同様に、ゲート５で弾性散乱が１回から数回にわたって繰り返される。

本発明においては、アノード２０と素子間の駆動電圧で構成される空間電位分布が従来とは異なるため、放出された電子のうちの一部は、ゲート５で散乱することなく、ゲート５の上部に到達し、そのままアノード２０へと到達する。このように、ゲート５で散乱されない電子は、電子放出効率向上にとって重要である。

本発明の場合、主として距離Ｓ１で電子放出効率が決定される。さらに、Ｓ１が１回めの散乱までの最大飛翔距離未満となることで、散乱なしの電子が存在する。

本構成において、散乱の挙動の詳細な検討を行った。その結果、ゲート５に用いた材料の仕事関数φｗｋと駆動電圧Ｖｆの関数として、さらに、Ｓ１、Ｓ３の距離の関数即ち、電子放出部近傍の形状の効果により、電子放出効率向上が可能となる領域が存在することが明らかになった。

解析的な検討の結果、Ｓ１_max（図３ではＴ１）に関しての以下の式（１）が導かれる。

Ｓ１_max＝Ａ×ｅｘｐ｛Ｂ×（ｑＶｆ−φｗｋ）／ｑＶｆ｝ （１）
Ａ＝−０．７８＋０．８７×ｌｏｇ（Ｓ３）
Ｂ＝８．７

ここで、Ｓ１、Ｓ３は距離（ｎｍ）、φｗｋはゲート５の仕事関数の値（単位はｅＶ）、Ｖｆは駆動電圧（Ｖ）、ＡはＳ３の関数、Ｂは定数、ｑは素電荷である。

これまで説明したように電子放出効率には、散乱に関わるパラメータとしてＳ１が重要であり、Ｓ１を（１）式の範囲に設定すれば、著しく効率向上の効果が得られることがわかった。

ここでさらに凹部７内の突起形状についての特徴とその望ましい形態について述べる。

図１０（Ａ）は図１（Ｂ）の凹部７付近の拡大図、図１０（Ｂ）はさらにカソード６の突起部分を拡大した断面模式図である。

突起部分の先端部を拡大すると、その先端部は曲率半径ｒで代表される突起形状が存在する。この曲率半径ｒにより突起部分の先端部の電界強度が異なる。ｒが小さいほど電気力線の集中が生じるため突起部分先端に高い電界を形成することが可能となる。従って突起部分先端の電界を一定とした場合、即ち駆動電界を一定とした場合、曲率半径ｒが相対的に小さい場合には距離ｄが大きく、ｒが相対的に大きい場合は距離ｄが小さな値となる。ｄの違いは散乱回数の違いとなって現れるため、ｒが小さく、距離ｄが大きいほど電子放出効率が高い素子構成とすることが可能となる。これについて図１０（Ｃ）を用いて説明する。

ここでは横軸に突起部分先端の曲率半径ｒをとり、縦軸にカソード６とゲート５間の距離ｄを示している。

尚、図１０（Ｃ）においては図８と同じモデルを用いて計算している。得られる突起部分先端の電界を一定にして、曲率半径ｒと距離ｄの関係を示したのが図１０（Ｃ）である。この計算例では曲率半径ｒが１ｎｍの場合は距離ｄを１５ｎｍに離すことが可能であり、曲率半径ｒが１０ｎｍでは距離ｄが３ｎｍとなることが示されている。

このことは換言すると、カソード６の突起部分の先端の形状効果によって、電子放出効率が増加するので、電子放出効率が一定条件においては、上述の式（１）のＳ１を大きく設定できることになる。このことは、ゲート５の構造を強固なものとしえるので、長時間の駆動に耐えうる安定した素子を提供できる。

尚、製法にもよるが、カソード６の突起部分の形状は図１０（Ｂ）で示されるように凹部７内に距離ｘをもって入り込む形で形成される場合もある。このような形状はカソード６の形成方法に依存し、ＥＢ蒸着等においては蒸着時の角度、時間だけでなくＴ１、Ｔ２で示される厚さがパラメータとなる。またスパッタ形成方法では一般に回り込みが大きいため形状制御が難しい。このためスパッタ圧力、ガス種を選択した上、基板に移動方向だけでなく特殊な粒子付着機構が必要である。

以上述べた本発明に係る電子放出素子の製造方法について、図１３−ａ、図１３−ｂを参照して説明する。

基板１は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。

先ず最初に、図１３−ａの（Ａ）に示すように基板１上に絶縁層３ａとなる絶縁層７３、絶縁層３ｂとなる絶縁層７４及びゲート５となる導電層７５を積層する。絶縁層７３，７４は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（Ｓｉ_xＮ_y）やＳｉＯ₂であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層７３，７４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層７３と７４を積層した後に凹部７を形成する必要があるため、絶縁層７３と絶縁層７４とはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層７３と絶縁層７４とのエッチング量の比（選択比）は１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層７３にはＳｉ_xＮ_yを用い、絶縁層７４にはＳｉＯ₂等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。

導電層７５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層７５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ₂，ＺｒＢ₂，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。

また、導電層７５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。

次に、図１３−ａの（Ｂ）に示すように、積層の後にフォトリソグラフィー技術により導電層７５上にレジストパターンを形成した後、エッチング手法を用いて導電層７５，絶縁層７４、絶縁層７３を順次加工する。これにより、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる。

このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ₄、ＣＨＦ₃、ＳＦ₆のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ₂、ＢＣｌ₃などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。

図１３−ａの（Ｃ）に示すようにエッチング手法を用いて、積層体の一側面において絶縁層３ｂの側面のみを一部除去し、凹部７を形成する。

エッチングの手法は例えば絶縁層３ｂがＳｉＯ₂からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉ_xＮ_yからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。

凹部７の深さＴ６、即ち凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面との距離は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、３０ｎｍ乃至２００ｎｍ程度で形成される。

尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。

次に、図１３−ｂの（Ｄ）に示すようにゲート５表面に剥離層８１を形成する。剥離層の形成は、次の工程で堆積するカソード材料８２をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層８１が形成される。

図１３−ｂ（Ｅ）に示すようにカソード６を構成するカソード材料８２を基板１上及び絶縁部材３の側面に付着させる。この時、カソード材料８２がゲート５上にも付着する。

カソード材料８２としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ₂，ＺｒＢ₂，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。

カソード材料８２の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。

前述したように、本発明においては効率良く電子を取り出すためカソード６が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度及び形成時の真空度を制御して作成する必要がある。

図１３−ｂの（Ｆ）に示すように剥離層８１をエッチングで取り除くことにより、ゲート５上のカソード材料８２を除去する。また、基板１上及び絶縁部材３側面上のカソード材料８２をフォトリソグラフィー等によりパターニングして、カソード６を形成する。

次にカソード６と電気的な導通を取るために電極２を形成する〔図１（Ｂ）〕。この電極２は、前記カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ₂，ＺｒＢ₂，ＣｅＢ₆，ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。

電極２の厚さとしては、５０ｎｍ乃至５ｍｍの範囲で設定され、好ましくは５０ｎｍ乃至５μｍの範囲で選択される。

電極２及びゲート５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。

次に、上記電子放出素子の応用形態について説明する。

図１４は、本発明に係る電子放出素子において、ゲート５に対してカソード６を複数配置した例である。図１４（Ａ）は本例の電子放出素子の構成を模式的に示す平面模式図であり、図１４（Ｂ）は図１４（Ａ）におけるＡ−Ａ’線での断面模式図である。また、図１４（Ｃ）は図１４（Ａ）において素子を紙面右側から見た側面図である。図中、６Ａ乃至６Ｄはカソードであり、図１の素子とは、カソード６を複数の短冊状に分割し、それぞれ所定の距離を置いて配置した以外の構成は同じである。

このように複数のカソード６Ａ乃至６Ｄを設け、電界集中の度合いを制御した場合、各カソード６Ａ乃至６Ｄの突起部分の幅方向端部から優先的に電子が放出する。その結果、図１のように一つのカソード６とした場合よりも電子ビーム形状の整った電子ビーム源を提供できる。つまり、電界が集中するカソードの端部同士（カソード６Ａの右端部とカソード６Ｂの左端部、同様にカソード６Ｂの端部とカソード６Ｃの左端部）が隣り合うので、互いの端部同士の位置関係でビーム形状を制御できる。即ち、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、カソード６Ａ乃至６Ｄの配列レイアウトを制御するのみで電子ビーム形状の整った電子ビーム源を提供することができる。

本例の素子の製造方法としては、図１３−ｂの（Ｆ）の工程において、カソードが複数となるようにカソード材料８２をパターニングすればよい。

また、図１５は、本発明に係る電子放出素子において、ゲート５が、カソード６に対向する部分に突出部を有した例である。図１５（Ａ）は本例の電子放出素子の構成を模式的に示す平面模式図であり、図１５（Ｂ）は図１５（Ａ）におけるＡ−Ａ’線での断面模式図である。また、図１５（Ｃ）は図１５（Ａ）において素子を紙面右側から見た側面図である。さらに、図１６は当該素子の俯瞰図である。図中、９０はゲート５に設けた突出部である。

本例の素子の特性について図１６を用いて簡単に説明する。図１６は、図１５の素子のゲート５とカソード６との対向部位の拡大模式図である。図中、９０ａ及び９０ｂはカソード６に対向する部分における突出部９０の面要素である。尚、カソード６の電界集中については図３で述べた通りであるので、ここでは説明を割愛する。図１６において、ゲート５の側面から突出する突出部９０を設置し、この突出部９０の幅をＴ７としている以外は図３と同じである。尚、突出部９０は導電材料からなり、ゲート５の一部であるが、本例の説明の便宜上、突出部９０以外の部位をゲート５と呼ぶ。

図１６においてカソード６から発生した電子は、対向するゲート５及び突出部９０に衝突し、一部は衝突せず外部へと引き出される。多くの衝突した電子は突出部９０の面要素９０ａ，９０ｂの先端部で再び等方的に散乱する。散乱電子の多くは突出部９０の面要素９０ａで散乱し、一部は面要素９０ｂでも散乱する。この時、散乱面９０ａと９０ｂで散乱した場合の脱出軌道から電子の脱出数を調べた結果、９０ａで散乱した場合の方が９０ｂで散乱した場合よりも脱出確率が高いことが分かった。このため、さらにカソード６の幅Ｔ４と突出部９０の幅Ｔ７の関係をＴ４≧Ｔ７とする（Ｔ７をＴ４以下にする）ことで電子放出効率が数％から数十％程度向上することが解析的に分かった。また、Ｔ４とＴ７との差が、絶縁層３ｂの高さであるＴ２の２倍以上になると、特に効率が向上し好ましい。尚、ゲート６に突出部９０を有し、Ｔ４≧Ｔ７の関係を満たす電子放出素子においては、前述の図５（Ｄ）に示される構造（カソード突起部の両端に電気力線の集中が確認できない構造）においても、放出電子の脱出確率が高く、電子放出効率の向上が確認された。

本例の素子の製造方法としては、図１３−ｂの（Ｄ）の剥離層８１の作製工程を省略し、ゲート５上にも直接カソード材料８２を堆積させる。そして、（Ｆ）の工程において基板１上及び絶縁部材３の側面上のカソード材料８２をパターニングしてカソード６を形成すると同時にゲート５上のカソード材料８２をパターニングして突出部９０を形成すればよい。

本発明においては、図１４の構成に図１５の構成を組み合わせることで相乗的な効果を得ることができる。その構成例を図１７に示す。図１７（Ａ）は本例の電子放出素子の構成を模式的に示す平面模式図であり、図１７（Ｂ）は図１７（Ａ）におけるＡ−Ａ’線での断面模式図である。また、図１７（Ｃ）は図１７（Ａ）において素子を紙面右側から見た側面図である。図中、９０Ａ乃至９０Ｄはゲート５上に設けた突出部であり、それぞれカソード６Ａ乃至６Ｄに対応して配置されている。尚、カソード６Ａ乃至６Ｄの突起部分の幅Ｔ４と突出部９０Ａ乃至９０Ｄの幅Ｔ７とは上記したように、Ｔ４≧Ｔ７となるように形成される。

本例においても、図１４の素子と同様、電界集中の度合いを制御することで各カソード６Ａ乃至６Ｄの突起部分の幅方向端部から優先的に電子が放出できるので、電子ビーム形状の整った電子ビーム源を提供できる。さらには、ゲート５上に突出部９０Ａ乃至９０Ｄを設け、その幅Ｔ７をカソード６Ａ乃至６Ｄの突起部分の幅Ｔ４よりも小さくすることで、より電子放出効率の高い電子ビーム源を形成することができる。

上記本発明に係る電子放出素子の説明においては、絶縁部材３が絶縁層３ａと３ｂとからなり、凹部７にゲート５の下面が露出した形態を示した。本発明においては、図１８に示すように、ゲート５の、凹部に対向する部分（本例では凹部７に露出する面）が絶縁層３ｃで覆われている形態も好ましく適用される。図１の素子ではカソード６から放出された電子のうち、ゲート５の底面５ａに衝突する電子は、アノード２０に到達せず、効率を低減する要因（上述のＩｆ成分）となる。しかしながら、図１８のように、ゲート５の下面が絶縁層３ｃで覆われる構成では該Ｉｆを低減できるので、電子放出効率が向上する。ゲート５の下面を覆う絶縁層３ｃとしては、例えば、膜厚２０ｎｍ程度のＳｉＮ膜等が利用でき、この構成で十分に効率向上効果を得られることが確認されている。

尚、図１８の構成では、絶縁部材３を絶縁層３ａ，３ｂ，３ｃからなる積層体としているが、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。

本発明においては、図１８の構成に対してさらに、図１４，図１５，図１７の構成を組み合わせることが可能であり、各構成における条件設定は同様であり、得られる作用効果も同様である。

以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図１１を用いて説明する。

図１１は単純マトリクス配置の電子源を用いて構成した画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。

図１１において、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は本発明に係る電子放出素子である。尚、Ｘ方向配線３２は、上述の電極２を共通に接続する配線であり、Ｙ方向配線３３は上述のゲート５を共通に接続する配線である。

ｍ本のＸ方向配線３２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。

Ｙ方向配線３３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。

不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成される。例えば、Ｘ方向配線３２を形成した電子源基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。

電極２とゲート５（図１）は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３と導電性金属等からなる結線によって電気的に接続されている。

配線３２と配線３３を構成する材料、結線を構成する材料及び電極２、ゲート５を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。

Ｘ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。

各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。

図１１において、４１は電子源基板３１を固定したリアプレート、４６はガラス基板４３の内面に発光部材としての蛍光体である蛍光膜４４とアノード２０であるメタルバック４５等が形成されたフェースプレートである。

また、４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することにより実施される。

外囲器４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。

即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とで外囲器４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。

このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子３４の上部に蛍光体をアライメントして配置する。

図１１の蛍光膜４４がカラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプ或いはブラックマトリクスなどと呼ばれる黒色導電材と蛍光体とから構成すると良い。

次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について説明する。

表示パネルは、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子を介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。

高圧端子には、直流電圧源より、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。

上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。

尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。

（実施例１）
図１に示した構成の電子放出素子を、図１３−ａ、図１３−ｂの工程に従って作製した。

基板１としては、プラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層７３としてＳｉＮ（Ｓｉ_xＮ_y）をスパッタ法にて厚さ５００ｎｍで形成した。次いで、絶縁層７４として、厚さ３０ｎｍのＳｉＯ₂層をスパッタ法により形成した。さらに、絶縁層７４の上に、導電層７５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した〔図１３−ａ（Ａ）〕。

次に、フォトリソグラフィー技術により導電層７５上にレジストパターンを形成したのち、ドライエッチング手法を用いて導電層７５、絶縁層７４、絶縁層７３を順に加工し、ゲート５及び絶縁層３ａと３ｂからなる絶縁部材３とを形成した〔図１３−ａ（Ｂ）〕。この時の加工ガスとしては、絶縁層７３、７４及び導電層７５にフッ化物を作る材料が選択されているため、ＣＦ₄系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａ，３ｂ、及びゲート５のエッチング後の角度は基板１の水平面に対しておよそ８０°の角度で形成されていた。また、ゲート５の幅Ｔ５は１００μｍとした。

レジストを剥離した後、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した〔図１３−ａ（Ｃ）〕。

ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層８１を形成した〔図１３−ｂ（Ｄ）〕。

カソード材料８２であるモリブデン（Ｍｏ）をゲート５上及び絶縁部材３の側面と基板１表面に付着させた。本例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板１の角度を水平面に対し６０°にセットした。これによりゲート５の上部にはＭｏが６０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が４０°で入射した。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定め、２．５分蒸着時間を精密に制御することにより斜面のＭｏの厚さが３０ｎｍになるように形成した〔図１３−ｂ（Ｅ）〕。

Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層８１を除去することによりゲート５上のＭｏ膜を剥離した。

次に、カソード６の突起部分の幅Ｔ４（図３）が７０μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて基板１上及び絶縁層３側面上のＭｏ膜を加工し、カソード６を形成した。この時の加工ガスとしては、カソード材料８２として用いたモリブデンがフッ化物を作ることからＣＦ₄系のガスを用いた。

断面ＴＥＭ（透過型電子顕微鏡）による解析の結果、カソード６とゲート５間の最短距離（間隙８）は９ｎｍであった。

次にスパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングして電極２を形成した。

以上の方法で素子を形成した後、図２に示した構成で電子放出特性を評価した。その結果、２６Ｖの駆動電圧で平均の電子放出電流Ｉｅは１．５μＡ、平均１７％の電子放出効率が得られた。

また、本例の素子のカソード６の突起部分を断面ＴＥＭにて観察した結果、図１２のような断面形状となっていた。図１２において各パラメータの値を抽出した結果、θ_A＝７５°、θ_B＝８０°、Ｘ＝３５ｎｍ、ｈ＝２９ｎｍ、Ｄｘ＝１１ｎｍ、ｄ＝９ｎｍであった。

（実施例２）
図１４に示した電子放出素子を作製した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。

図１３−ｂの（Ｅ）の工程において、モリブデンの成膜方法としてＥＢ蒸着法を用い、基板１の角度を水平面に対し８０°にセットした。これによりゲート５の上部にはＭｏが８０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が２０°で入射した。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、２分蒸着時間を精密に制御することにより斜面のＭｏの厚さが２０ｎｍになるように形成した。

Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層８１を除去することによりゲート５上のＭｏ膜を剥離した。

次に、カソードの突起部分の幅Ｔ４が３μｍ、隣接するカソード間の距離が３μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて基板１上及び絶縁部材３側面上のＭｏ膜を加工し、１７本のカソードを形成した。この時の加工ガスとしては、カソード材料８２として用いたモリブデンがフッ化物を作ることからＣＦ₄系のガスを用いた。

断面ＴＥＭによる解析の結果、図１４（Ｂ）におけるカソード６とゲート５間の最短距離（間隙８）は８．５ｎｍとなっていた。

実施例１と同様にして電極２を形成した後、図２に示した構成で電子放出特性を評価した。その結果、２６Ｖの駆動電圧で平均の電子放出電流Ｉｅが６．２μＡ、平均１７％の電子放出効率が得られた。

この特性から考察すると、カソードを複数にすることで、電子放出電流がカソードの本数だけ増加したように推測される。

尚、同様な製法で、カソードの突起部分の幅及び隣接するカソード間の距離をそれぞれ０．５μｍとし、カソードの本数を１００本に増やした場合には約６倍の電子放出量が得られた。

（実施例３）
図１５に示した電子放出素子を作製した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。

絶縁層７４として、ＳｉＯ₂をスパッタ法により厚さ４０ｎｍ堆積し、導電層７５としてはＴａＮをスパッタ法により厚さ４０ｎｍで堆積した。

絶縁層７３、絶縁層７４、導電層７５を実施例１と同様にしてＲＩＥにてドライエッチングした。エッチング後の絶縁部材３及びゲート５の側面は基板１の表面に対して８０°の角度で形成されていた。その後、ＢＨＦを用いて深さ約１００ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面のみエッチングし、絶縁部材３に凹部７を形成した。

図１３−ｂの（Ｅ）の工程において、モリブデンの成膜方法としてＥＢ蒸着法を用い、基板１の角度を水平面に対し６０°にセットした。これによりゲート５の上部にはＭｏが６０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が４０°で入射した。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分の蒸着時間を精密に制御することにより斜面のＭｏ膜の厚さが４０ｎｍになるように形成した。

次に、カソード６の突起部分の幅Ｔ４を７０μｍで、ゲート５上の突出部９０の幅Ｔ７がＴ４より小さくなるようにフォトリソグラフィー技術によりレジストパターンを形成した。尚、Ｔ７の制御は、レジストパターンのテーパ形状の制御で行った。その後、ドライエッチング手法を用いて基板１上、絶縁部材３側面上、ゲート５上のＭｏ膜を加工し、カソード６及び突出部９０を形成した。この時の加工ガスとしては、カソード材料８２として用いたモリブデンがフッ化物を作ることからＣＦ₄系のガスを用いた。

得られた突出部９０の幅Ｔ７は、カソード６の突起部分の幅Ｔ４よりも３０ｎｍ小さくなっていた。

断面ＴＥＭによる解析の結果、図１５（Ｂ）におけるカソード６とゲート５間の最短距離（間隙８）は１５ｎｍとなっていた。

次に実施例１と同様にして電極２を形成した後、図２に示した構成で電子放出特性を評価した。その結果、３５Ｖの駆動電圧で平均の電子放出電流Ｉｅが１．５μＡ、平均２０％の電子放出効率が得られた。

（実施例４）
図１７に示した電子放出素子を作製した。基本的な作製方法は実施例３と同様であるので、ここでは実施例３との違いだけ述べる。

実施例３と同様に、カソード材料８２であるモリブデン（Ｍｏ）を、ゲート５にも付着させた。本例では成膜方法としてスパッタ蒸着法を用い、基板１の角度をスパッタターゲットに対して水平になるようにセットした。また、スパッタ粒子が限られた角度で基板１面に入射されるよう、アルゴンプラズマを真空度０．１Ｐａで生成し、基板１とＭｏターゲットの間の距離を６０ｍｍ以下（０．１Ｐａでの平均自由行程）になるように基板１を設置した。さらに、積層体側面のＭｏ膜の厚さが２０ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。

Ｍｏ膜形成後、カソードの突起部分の幅Ｔ４及び突出部の幅Ｔ７が３μｍ、隣接するカソード間及び隣接する突起間の距離が３μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。

その後、ドライエッチング手法を用いてＭｏ膜を加工し、１７本のカソードとこれに対応する１７本の突出部を形成した。この時の加工ガスとしては、カソード材料８２として用いたモリブデンがフッ化物を作るためＣＦ₄系のガスを用いた。得られた突出部の幅Ｔ７は、カソードの突起部分の幅Ｔ４よりも１０ｎｍ乃至３０ｎｍ程度小さくなっていた。

断面ＴＥＭによる解析の結果、図１７（Ｂ）におけるカソードとゲート５間の最短距離（間隙８）は８．５ｎｍとなっていた。

次に実施例１と同様にして電極２を形成した後、図２に示した構成で電子放出特性を評価した。その結果、３５Ｖの駆動電圧で平均の電子放出電流Ｉｅが１．８μＡ、平均１８％の電子放出効率が得られた。

尚、上述の実施例２、４の電子放出素子を用いて、図１１の画像表示装置を作製したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。尚、上記全ての実施例において、好ましくは、ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を絶縁層で被覆するとよい。電子放出部（導電層の突起部の端部）から放出された電子のうち、ゲートの下面に照射する電子は、アノードに到達せず、効率を低減する要因（上述のＩｆ成分）となるが、ゲート電極の下面が絶縁層で覆われる構成では、Ｉｆを低減できるので、効率が向上する。ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を覆う絶縁層としては、例えば、膜厚２０ｎｍ程度のＳｉＮ膜が利用でき、この構成で十分に効率向上効果を得られることが確認されている。

１ 基板
２ 電極
３ 絶縁部材
３ａ、３ｂ、３ｃ 絶縁層
５ ゲート
５ａ，５ｂ 面要素
６，６Ａ乃至６Ｄ カソード
６ａ乃至６ｄ 面要素
７ 凹部
８ 間隙
１０，１１ 電子ビーム
１２，１３ 電気力線
２０ アノード
９０，９０Ａ乃至９０Ｄ 突出部
９０ａ，９０ｂ 面要素

Claims (9)

1. 絶縁部材と、
   前記絶縁部材の表面に配置されたカソードと、
   前記カソードの先端と対向して前記絶縁部材の表面に配置されたゲートと、
   前記ゲートを介在させて前記カソードの先端と対向配置されたアノードとを有する電子線装置であって、
   前記絶縁部材は、前記カソードの先端が位置する表面に凹部を有し、
   前記カソードの先端は前記絶縁部材の表面の凹部の縁から前記ゲートに向けて突起する突起部分を有しており、前記凹部の縁に沿った方向での前記突起部分の長さは、前記方向でのゲートの前記突起部分に対向する部分の長さよりも短いことを特徴とする電子線装置。
2. 前記ゲートに対してカソードを複数有することを特徴とする請求項１に記載の電子線装置。
3. 前記ゲートが、前記カソードの突起部分に対向する部分に突出部を有し、該突出部の突起部分に対向する部分の前記方向における長さが、前記突起部分の前記長さ以下であることを特徴とする請求項１又は２に記載の電子線装置。
4. 前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていることを特徴とする請求項１乃至３のいずれかに記載の電子線装置。
5. 請求項１乃至４のいずれかに記載の電子線装置と、前記アノードと積層して位置する発光部材とを有することを特徴とする画像表示装置。
6. 絶縁部材と、
   前記絶縁部材の表面に配置されたカソードと、
   前記カソードの先端と対向して前記絶縁部材の表面に配置されたゲートとを有する電子放出素子であって、
   前記絶縁部材は、前記カソードの先端が位置する表面に凹部を有しており、前記カソードの先端は前記絶縁部材の表面の凹部の縁から前記ゲートに向けて突起する突起部分を有し、前記凹部の縁に沿った方向での前記突起部分の長さは、前記方向でのゲートの前記突起部分に対向する部分の長さよりも短いことを特徴とする電子放出素子。
7. 前記ゲートに対してカソードを複数有することを特徴とする請求項６に記載の電子放出素子。
8. 前記ゲートが、前記カソードの突起部分に対向する部分に突出部を有し、該突出部の突起部分に対向する部分の前記方向における長さが、前記突起部分の前記長さ以下であることを特徴とする請求項６又は７に記載の電子放出素子。
9. 前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていることを特徴とする請求項６乃至８のいずれかに記載の電子放出素子。

Images