JP4371946B2 - 半導体装置及びその基板接続構造 - Google Patents
半導体装置及びその基板接続構造 Download PDFInfo
- Publication number
- JP4371946B2 JP4371946B2 JP2004236065A JP2004236065A JP4371946B2 JP 4371946 B2 JP4371946 B2 JP 4371946B2 JP 2004236065 A JP2004236065 A JP 2004236065A JP 2004236065 A JP2004236065 A JP 2004236065A JP 4371946 B2 JP4371946 B2 JP 4371946B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- semiconductor device
- solder bumps
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
b)は底面図である。半導体装置1は、図示せぬ半導体素子(チップ)を内部に保持するパ
ッケージ2と、このパッケージ2の基板接続面2aに接続された多数の放熱用半田バンプ3、および基板接続用半田バンプ4とを備えている。
前記基板には、前記熱伝導部と接合される領域に、この領域をカバーする連続した平面を有する、放熱用パッドを形成するようにすることもできる。
ある。半導体装置10は、図示せぬ半導体素子(チップ)を内部に保持するパッケージ(封
止体に相当)11と、このパッケージ11の基板接続面11aに接続された多数の放熱用
半田バンプ(第1の突起電極に相当)13、および配線接続用半田バンプ(第2の突起電極
に相当)14とを備えている。
より大きい径d2で形成する。
の側面図、(b)は基板の平面図、(c)は(a)内の破線で囲まれた部分の拡大図である。この例では、半導体装置10側の構成は第1の実施形態と同一であり、基板20の放熱用半田バンプ(接合層30)が接合される領域に、この領域をカバーする連続した平面が放熱用パッド23として形成されている。
11 パッケージ
13 放熱用半田バンプ
14 配線接続用半田バンプ
20 基板
21 放熱用パッド
22 配線接続用パッド
30 接合層
Claims (3)
- 基板と、これに接合された半導体装置とを含み、放熱用の熱伝導部が、これらの間であって、半導体素子を保持するパッケージの基板接続面に形成された半導体装置の基板接続構造において、
前記熱伝導部は、当該熱伝導部の領域内を埋める一体の接合層であって、隣接する半田バンプ間に形成される半田ブリッジにより複数の半田バンプが一体となることで形成される接合層であり、
前記半導体素子は、前記パッケージの前記基板接続面側に露出して配置され、
前記熱伝導部は、前記半導体素子に直接形成されていることを特徴とする
半導体装置の基板接続構造。 - 前記基板には、前記熱伝導部に接合される位置に複数の放熱用パッドが設けられていることを特徴とする
請求項1に記載の半導体装置の基板接続構造。 - 前記基板には、前記熱伝導部と接合される領域に、この領域をカバーする連続した平面を有する、放熱用パッドが、形成されていることを特徴とする
請求項1に記載の半導体装置の基板接続構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004236065A JP4371946B2 (ja) | 2004-08-13 | 2004-08-13 | 半導体装置及びその基板接続構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004236065A JP4371946B2 (ja) | 2004-08-13 | 2004-08-13 | 半導体装置及びその基板接続構造 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23212698A Division JP3602968B2 (ja) | 1998-08-18 | 1998-08-18 | 半導体装置およびその基板接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320058A JP2004320058A (ja) | 2004-11-11 |
JP4371946B2 true JP4371946B2 (ja) | 2009-11-25 |
Family
ID=33475902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004236065A Expired - Lifetime JP4371946B2 (ja) | 2004-08-13 | 2004-08-13 | 半導体装置及びその基板接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4371946B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6462926B2 (ja) * | 2018-03-05 | 2019-01-30 | 東芝メモリ株式会社 | ストレージ装置、及び電子機器 |
-
2004
- 2004-08-13 JP JP2004236065A patent/JP4371946B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004320058A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI294694B (en) | Led wafer-level chip scale packaging | |
JP3602968B2 (ja) | 半導体装置およびその基板接続構造 | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
JP4688526B2 (ja) | 半導体装置及びその製造方法 | |
JP5188120B2 (ja) | 半導体装置 | |
JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
JP2010283349A (ja) | 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ | |
JP2008060172A (ja) | 半導体装置 | |
KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
JP2019071412A (ja) | チップパッケージ | |
TW201041097A (en) | Multi-die package with improved heat dissipation | |
TWI286832B (en) | Thermal enhance semiconductor package | |
TW578282B (en) | Thermal- enhance MCM package | |
JP2008085002A (ja) | 半導体装置およびその製造方法 | |
KR102359904B1 (ko) | 반도체 패키지 | |
TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
JP2007281043A (ja) | 半導体装置 | |
KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
JP4371946B2 (ja) | 半導体装置及びその基板接続構造 | |
US20230069969A1 (en) | Package for several integrated circuits | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JP3421137B2 (ja) | ベアチップの搭載構造及び放熱板 | |
JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
JP2000106410A (ja) | 半導体装置 | |
KR20040037561A (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |