[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4371202B2 - 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス - Google Patents

窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス Download PDF

Info

Publication number
JP4371202B2
JP4371202B2 JP2003185486A JP2003185486A JP4371202B2 JP 4371202 B2 JP4371202 B2 JP 4371202B2 JP 2003185486 A JP2003185486 A JP 2003185486A JP 2003185486 A JP2003185486 A JP 2003185486A JP 4371202 B2 JP4371202 B2 JP 4371202B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
growth
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003185486A
Other languages
English (en)
Other versions
JP2005019872A (ja
Inventor
序章 藤倉
和幸 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003185486A priority Critical patent/JP4371202B2/ja
Priority to US10/875,101 priority patent/US6989287B2/en
Publication of JP2005019872A publication Critical patent/JP2005019872A/ja
Application granted granted Critical
Publication of JP4371202B2 publication Critical patent/JP4371202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は転位密度の小さな窒化物半導体の製造方法、かかる方法により得られた窒化物半導体を有する窒化物半導体ウエハ及び窒化物半導体デバイスに関する。
【０００２】
【従来の技術】
一般に半導体エピタキシャル層を形成するのに最も容易な方法は、成長させる半導体と同一の材料からなる単結晶基板を形成し、その基板上に半導体結晶を気相成長させる方法であり、幾つかの材料系で実用化に成功している。しかしながら、単結晶基板を得ることが技術的に困難であったり、コスト高である等の理由により、基板上に基板材料と異なる半導体結晶を成長させざるを得ないことが多い。そのような場合の基板と半導体結晶の組合せとしては、例えばシリコン基板とGaAs、サファイア又は炭化珪素の基板と窒化物半導体、GaAs基板とII-VI族半導体等が知られている。
【０００３】
ところが基板上に基板材料と異なる半導体を成長させると、格子、熱膨張係数、表面エネルギー等の様々な特性の不整合により、成長した半導体エピタキシャル層中に高密度で転位が導入される。半導体中の転位は光デバイス、電子デバイス等の半導体デバイスにおいて非発光再結合中心、散乱中心等となる。そのため、転位密度の高い半導体を用いたデバイスには性能及び安定性が著しく劣るという問題がある。
【０００４】
窒化ガリウム（GaN）、窒化アルミニウムガリウム（AlGaN）、窒化インジウムガリウム（InGaN）等に代表される窒化物半導体もバルク結晶成長が困難であり、実用に耐えるサイズの単結晶基板を安価に製造する技術は確立されていない。そのためサファイアや炭化珪素等の基板上に窒化物半導体結晶をエピタキシャル成長させる方法が一般に使用されているが、上述のように転位の発生が深刻な問題である。
【０００５】
このような事情下で、特公平8-8217号（特許文献１）は、有機金属気相成長法（MOVPE法）を用いる２段階成長法により、窒化物半導体層の転位密度を低減する方法を提案した。この方法では、サファイア等からなる基板表面上に1,000℃以上の高温で水素ガスを噴射することにより表面の酸化膜を除去した後（熱清浄化）、(a) 基板上に500〜600℃でGaN、AlN等からなる低温バッファ層を成長させ、(b) 1,000℃程度に昇温し（熱処理）、(c) 1,000℃程度でGaN等からなる窒化物半導体層を成長させる。工程(a) では、結晶成長温度がGaN、AlN等の融点より低いため、多結晶の低温バッファ層が形成される。工程(b) で1,000℃程度に昇温することにより、低温バッファ層が部分的に単結晶化して微結晶粒が形成される。工程(c) では、この微結晶粒を核としてGaN等のエピタキシャル層を形成する。この方法により得られたサファイア基板上のGaN半導体層の転位密度は109個/cm2程度であり、従来の方法により得られたGaN半導体層の転位密度（1010〜1011個/cm2）より低かった。
【０００６】
サファイア基板上に形成したGaN半導体層の転位密度を1×109個/cm2以下にする方法として、本発明者等は、特願2002-086615号により下記の３つの工程をそれぞれ異なる成長条件により行う方法（先発明の方法）を提案した。
(i) 基板上に窒化物半導体からなる微結晶粒を形成する工程。
(ii) 上記微結晶粒を核とし、上記基板表面に対して傾斜した複数のファセット面を有する島状構造窒化物半導体層を形成する工程（膜厚＝0.1〜1μm）。
(iii) 上記島状構造窒化物半導体層を上記基板の表面と平行な方向に成長させることにより複数の上記島状構造窒化物半導体層を相互に結合させ、もって平坦な表面を有する窒化物半導体結晶層を形成する工程。
【０００７】
この方法により転位密度を最小で5×107個/cm2とすることに成功した。しかしながら、この方法において転位密度を107個/cm2台にするためには、上記島状構造窒化物半導体層成長時にSiを5×1019原子/cm3もの高濃度で結晶中に添加して島状成長を促進するか、基板表面を高濃度のSi原料を含有するガスに曝して基板表面を部分的にSi層で被覆した後、被覆したSi層上に窒化物半導体からなる微結晶粒を形成する方法をとる必要があった。
【０００８】
これらのSiを用いる方法は、Si原料を含有するガスを高濃度で結晶成長装置に導入する必要があるため、成長装置の壁面にSiが残留し、爾後の工程で成長する層（本来Siを添加したくない層）にもSiが混入してしまうという問題が生じる。一方、Siを用いない方法では、得られた窒化物半導体の最小の転位密度が1×108個/cm2であり、十分なレベルまで転位密度を低減することができない。
【０００９】
【特許文献１】
特公平8-8217号公報
【００１０】
【発明が解決しようとする課題】
従って本発明の目的は、高濃度のSiを添加せずに窒化物半導体の転位密度を1×108個/cm2以下とすることができる窒化物半導体の製造方法を提供することである。
【００１１】
本発明のもう一つの目的は、かかる方法により得られた残留Siによる汚染のない窒化物半導体を有する窒化物半導体ウエハ及び窒化物半導体デバイスを提供することである。
【００１２】
【課題を解決するための手段】
上記目的に鑑み鋭意研究の結果、本発明者等は、上述の工程(i)〜(iii)をそれぞれ以下の工程：
(a) 低温バッファ層の成長とその熱処理により基板上に窒化物半導体からなる微結晶粒を形成する工程、
(b) 上記微結晶粒を核として、基板表面に対して傾斜した複数のファセット面を有する島状構造の窒化物半導体層を１μmより厚く形成する工程、及び
(c) 上記島状構造の窒化物半導体層を基板表面と平行に成長させることにより、複数の島状構造窒化物半導体層を相互に結合させ、もって平坦な表面を有する窒化物半導体結晶層を形成する工程
に変更することにより、高濃度のSiを添加するために残留するSiによる結晶の汚染を回避し、窒化物半導体結晶中の転位密度を106〜107個/cm2台とすることができることを発見し、本発明に想到した。本発明では、工程(b)において成長膜厚を１μmより厚くすることにより、Siを用いずに転位密度を106〜107個/cm2程度にすることができる。
【００１３】
すなわち、本発明の窒化物半導体の製造方法は、基板上に第１の窒化物半導体層を400〜600℃で５〜22 nmの厚さに成長させ、前記第１の窒化物半導体層を700〜1,300℃で熱処理することにより微結晶粒を形成させた後、前記微結晶粒を核として700〜1,300℃で複数のファセット面を有する島状の第２の窒化物半導体層を1μmより厚く成長させ、前記第２の窒化物半導体層上に700〜1,300℃で第３の窒化物半導体層を成長させる窒化物半導体の製造方法であって、前記基板近傍へ原料ガスとともに供給するキャリアガスとして、前記第２の窒化物半導体層の成長時には水素を63体積％以上含有する水素／窒素混合ガスを使用し、前記第３の窒化物半導体層の成長時には窒素を50体積％以上含有する水素／窒素混合ガスを使用することを特徴とする。
【００１４】
第２の窒化物半導体層の厚さは2.25μm以上であるのが好ましい。第２の窒化物半導体層は実質的に多角錐状であるのが好ましい。第３の窒化物半導体層の厚さを500〜10,000 nmとすると、ほぼ平坦な結晶表面を得ることができ、2,000〜6,000 nmでより平坦な結晶表面を得ることができる。
【００１５】
第２の窒化物半導体層を成長させるのに使用するキャリアガスは水素を82体積％以上含有する水素／窒素混合ガスであるのが好ましく、水素のみであるのが特に好ましい。第３の窒化物半導体層を成長させるのに使用するキャリアガスが窒素を70体積％以上含有する水素／窒素混合ガスであるのが好ましい。
【００１６】
第２の窒化物半導体層の成長速度は4.8μm／時以下であるのが好ましく、2.6μm／時以下であるのがより好ましい。第３の窒化物半導体層の成長速度は2.2〜10.9μm／時であるのが好ましく、3.1〜5.8μm／時であるのがより好ましい。第３の窒化物半導体層を成長させる際の圧力は112〜800 Torrであるのが好ましく、195〜410 Torrであるのがより好ましい。第１及び第２の窒化物半導体層を成長させる際の圧力はそれぞれ615 Torr以上であるのが好ましい。
【００１７】
第２の窒化物半導体層の成長温度と第３の窒化物半導体層の成長温度との差が100℃以下であるのが好ましい。第２の窒化物半導体層を成長させる際に窒素源として供給するアンモニアの流量は、第３の窒化物半導体層を成長させる際に供給するアンモニアの流量以下であるのが好ましい。
【００１８】
基板としてはサファイア、炭化珪素、珪素、ZrB2、ZnO、LiGaO2又はLiAlO2からなる単結晶基板を用いることができる。第１〜第３の窒化物半導体層の各々はInxAlyGazN（x≧0、y≧0、z≧0、x＋y＋z＝1）からなるのが好ましく、例えばInxGa1-xN（0≦x≦0.3）又はGaNからなるのがより好ましい。第１〜第３の窒化物半導体層の少なくとも一つを、アンドープ層、シリコンドープ層、酸素ドープ層、鉄ドープ層、亜鉛ドープ層又はマグネシウムドープ層としてもよい。その場合、前記ドープ層のドーピング濃度は5×1019原子/cm3以下であるのが好ましい。
【００１９】
本発明の窒化物半導体ウエハは、本発明の方法により作製した窒化物半導体を有し、第３の窒化物半導体層の上に複数の半導体層が形成されている。
【００２０】
本発明の窒化物半導体デバイスは、本発明の方法により作製した窒化物半導体を有し、第３の窒化物半導体層上にデバイス構造を有する。本発明の窒化物半導体デバイスは特に紫外発光デバイスであるのが好ましい。
【００２１】
上記第１〜第３の窒化物半導体層の「厚さ」及び「成長速度」は以下の通り定義する。図１に示すように、本発明の製造方法では第１〜第３の窒化物半導体層が均一な膜厚で層状に成長するわけではない。一方、従来の２段階成長法でサファイア基板上にあらかじめ平坦な表面を有する窒化物半導体層を形成しておき、その上に本発明の方法と同じ条件で窒化物半導体層を成長させる場合には、その成長条件の範囲内で平坦な窒化物半導体層を得ることができる。このことを利用して、本明細書においては、第１〜第３の窒化物半導体層の成長時と同じ条件で窒化物半導体層を平坦な窒化物半導体層上に成長させたときの「厚さ」及び「成長速度」を、第１〜第３の窒化物半導体層の「厚さ」及び「成長速度」と定義する。
【００２２】
【発明の実施の形態】
図１は各工程における窒化物半導体結晶の断面構造を示す。工程(a)では窒化物半導体からなる低温バッファ層（第１の窒化物半導体層）２を基板１上に成長させ、これを熱処理することにより窒化物半導体からなる微結晶粒３を基板１上に形成する。基板１と窒化物半導体との材料特性の不整合が大きくても、基板と窒化物半導体結晶との接触面積が小さいと、窒化物半導体結晶を構成する原子配列は乱れずに相互に結合した状態を保つことができるので、微結晶粒３には転位が導入されない。
【００２３】
工程(b)では、得られた微結晶粒３を核として基板表面に対して傾斜した複数のファセット面を有する島状構造窒化物半導体層（第２の窒化物半導体層）４を形成する。島状構造窒化物半導体層４は基板と結晶との接触面積が大きいので転位５が導入される。転位５は基板表面に垂直方向に伝播してファセット面まで達する。図１に示すように、ファセット面まで達した転位５は、その伝播方向をある確率により基板表面と平行な方向に変える傾向がある。基板表面と平行な方向に伝播する転位５は互いに出会い、転位ループが形成されたり２本の転位が１本に合成されたりしてその密度が減少する。このため結晶層６の表面に現れる転位密度が減少する。
【００２４】
上述のように転位５の伝播方向の変更は確率的に生じるため、最終的な結晶層６の表面における転位５を減少させるためには、工程(b)で島状構造窒化物半導体層４を厚く形成する必要がある。従来の２段階成長法でもこのような島状構造は成長初期に形成されるが、従来の条件では島状構造は長く維持されず、成長表面がすぐに平坦化するため、転位の低減が限定的であった。従来の２段階成長法で島状構造が維持されるのは、典型的には窒化物半導体層の成長開始から500 nm程度の厚さに成長するまでの間である。
【００２５】
先発明においても工程(b)における窒化物半導体の成長膜厚を0.1〜１μmとしたために、転位の低減効果は限られていた。本発明の最大の特徴は、工程(b)において第２の窒化物半導体層を１μmより厚く成長させることにより島状構造をより長く維持し、より大きな転位低減の効果を発現させる点にある。
【００２６】
島状構造窒化物半導体層４の成長初期には転位５は基板表面に対して垂直方向に伝播するため、転位５がファセットと出会うためには、島状構造窒化物半導体層４は実質的に多角錐状であるのが好ましい。成長条件によっては多角錐状の島状構造窒化物半導体層４ではなく、基板に対して垂直なファセット面と基板に対して平行なファセット面とからなる島状構造が形成されることもある。しかし、この場合には窒化物半導体結晶層６の表面転位５は大幅に低減しない。
【００２７】
工程(c)では、島状構造窒化物半導体層４を基板１の表面と平行な方向に成長させることにより（第３の窒化物半導体層を成長させることにより）、複数の島状構造窒化物半導体層４が相互に結合し、平坦な表面を有する窒化物半導体結晶層６を形成する。その結果、表面が平坦でかつ基板の全面にわたって転位密度が低い窒化物半導体ウエハが得られる。
【００２８】
窒化物半導体の結晶成長は気相成長装置内で行うのが好ましく、例えば有機金属気相成長（MOVPE）装置又はハイドライド気相成長（HVPE）装置内で行うのが好ましい。MOVPE法は高結晶性の窒化物半導体結晶を成長させることができ、HVPE法は結晶成長速度が速いので効率良く窒化物半導体結晶を成長させることができる。MOVPE法及びHVPE法の実施条件は適宜設定してよい。またMOVPE法とHVPE法とを組合せてもよい。例えば、まず基板上にMOVPE法により窒化物半導体結晶をエピタキシャル成長させて微結晶粒を形成し［工程(a)］、次いでその上にHVPE法により工程(b)及び(c)の結晶成長を行うこともできる。
【００２９】
工程(a)では、基板上に第１の窒化物半導体層を400〜600℃で成長させ、得られた第１の窒化物半導体層を700〜1,300℃で熱処理する。成長温度が400℃より低いと結晶が成長しにくく、また成長温度が600℃より高いと単結晶化して微結晶が形成されにくい。第１の窒化物半導体層の熱処理温度が700℃より低いと第１の窒化物半導体層は微結晶化せず、また熱処理温度が1,300℃より高いと微結晶が蒸発してしまう。
【００３０】
工程(b)及び(c)では、第１の窒化物半導体層の上に700〜1,300℃で第２の窒化物半導体層を成長させる。成長温度が700℃より低いと、デバイスヘ応用する際に好ましくなく深い準位を結晶中に導入してしまう。一方、成長温度が1,300℃より高いと、得られる窒化物半導体層の表面粗さがrms値で20 nmを超え、デバイスに使用するのに好ましくない。
【００３１】
第２の窒化物半導体層の厚さは1μmより厚く、2.25μm以上であるのが好ましい。前述したように第２の窒化物半導体層が厚いほど、島状構造は長く維持され、低転位化の効果が大きくなる。第２の窒化物半導体層の厚さの上限は特に限定されないが、約５μmであるのが好ましい。これ以上第２の窒化物半導体層を成長させても転位は大幅には減少しない。
【００３２】
第２の窒化物半導体層を成長させるのに使用するキャリアガスは、水素を63体積％以上含有する水素／窒素混合ガスであり、水素を82体積％以上含有する水素／窒素混合ガスであるのが好ましく、水素のみであるのが最も好ましい。キャリアガス中の水素濃度を高くすることにより、第２の窒化物半導体層の島状成長が促進され、島状構造が安定となる。
【００３３】
第３の窒化物半導体層を成長させるのに使用するキャリアガスは、窒素を50体積％以上含有する水素／窒素混合ガスであり、窒素を70体積％以上含有する水素／窒素混合ガスであるのが好ましい。キャリアガス中の窒素濃度は100体積％であってもよい。窒素濃度を高くすることにより窒化物半導体表面の平坦化が促進される。
【００３４】
第２の窒化物半導体層の成長速度は4.8μm／時以下であるのが好ましく、2.6μm／時以下であるのがより好ましい。第２の窒化物半導体層の成長速度が遅いほど島状成長は促進され、島状構造が安定となる。第２の窒化物半導体層の成長速度の下限は特に限定されないが、生産効率の観点から約１μm／時であるのが好ましい。
【００３５】
第３の窒化物半導体の成長速度は2.2〜10.9μm／時であるのが好ましく、3.1〜5.8μm／時であるのがより好ましい。第３の窒化物半導体層の成長速度が速いほど表面の平坦化は促進されるが、成長速度が速すぎると逆に表面が荒れてしまう。
【００３６】
第１及び第２の窒化物半導体層を成長させる際の圧力はそれぞれ615 Torr以上であるのが好ましい。成長時の圧力が高いほど島状成長は促進され、島状構造が長く維持される。成長時の圧力の上限は特に限定されないが、一般的な成長装置の耐圧性能の観点から約1520 Torrであるのが好ましい。
【００３７】
第３の窒化物半導体層を成長させる際の圧力は112〜800 Torrであるのが好ましく、195〜410 Torrであるのがより好ましい。第３の窒化物半導体層を成長させる際の圧力が410 Torrより低い方が表面の平坦化は促進されるが、大気圧近傍でも平坦化は可能である。ただし、成長時の圧力が低すぎると結晶中にデバイス応用上好ましくない深い準位が形成されてしまう。深い準位の形成は112 Torr未満の成長時の圧力で顕著であり、195 Torr以上の成長時の圧力では無視できる程度である。
【００３８】
第１の窒化物半導体層の厚さは５〜22 nmである。第１の窒化物半導体が薄いほうが微結晶の密度は低く、第２の窒化物半導体層の成長により形成される島状構造が大きくなる。その結果、島状構造が長く維持されるので低転位化の効果も大きくなる。しかし、第１の窒化物半導体層が５nmより薄いと、微結晶化のための熱処理により第１の窒化物半導体層が完全に消失してしまうので好ましくない。
【００３９】
第３の窒化物半導体層の厚さは500〜10,000 nmであるのが好ましく、2,000〜6,000 nmであるのがより好ましい。島状構造窒化物半導体層の上に成長させる第３の窒化物半導体層を厚くすると窒化物半導体の表面平坦性は徐々に改善されるが、厚くしすぎると窒化物半導体の表面平坦性はかえって悪化する。第３の窒化物半導体層の膜厚の増加による表面平坦性の悪化は、膜厚の増加とともに基板が反り、成長条件が最適値からずれるためと考えられる。具体的には、第３の窒化物半導体の厚さが500〜10,000 nmの場合、ほぼ平坦な表面（rms＜20 nm）を得ることができ、2,000〜6,000 nmの場合、より平坦な表面（rms＜10 nm）を得ることができる。
【００４０】
第２の窒化物半導体層の成長温度と、第３の窒化物半導体層の成長温度との差は100℃以下であるのが好ましい。第３の窒化物半導体層の成長は第２の窒化物半導体層の成長とほぼ同じ温度で行うのがより好ましい。第３の窒化物半導体層の成長温度が高いほど窒化物半導体表面の平坦化が促進され、最終的な表面の平坦性が向上する。しかしながら、第３の窒化物半導体層の成長温度が第２の窒化物半導体層の成長温度と比較して100℃より大幅に高いと、第３の窒化物半導体層表面で窒素抜けが生じ、表面が荒れてしまう。また第３の窒化物半導体層の成長を第２の窒化物半導体層成長時より低い圧力で行うと、成長装置の構成にもよるが、一般に第３の窒化物半導体層表面での窒素抜けがより促進される。そのため、第３の窒化物半導体層の成長温度を第２の窒化物半導体層成長時より下げる必要が生じる場合がある。この場合には、第３の窒化物半導体層の成長温度を下げることにより、第３の窒化物半導体層表面からの窒素抜けを抑制することができる。しかし、第３の窒化物半導体層の成長温度を第２の窒化物半導体成長時の温度と比較して100℃より大幅に低くすると、窒化物半導体表面の平坦化が遅くなるので好ましくない。
【００４１】
基板はサファイア、炭化珪素、珪素、ZrB2、ZnO、LiGaO2又はLiAlO2からなる単結晶基板であるのが好ましい。第１〜第３の窒化物半導体層は、それぞれInxAlyGazN（x≧0、y≧0、z≧0、x＋y＋z＝1）からなるのが好ましく、第１の窒化物半導体層はInxGa1-xN（0≦x≦0.3）からなり、第２の窒化物半導体層はGaNからなり、第３の窒化物半導体層はGaNからなるのがより好ましい。
【００４２】
第１〜第３の窒化物半導体層の少なくとも一つは、アンドープ層、シリコンドープ層、酸素ドープ層、鉄ドープ層、亜鉛ドープ層又はマグネシウムドープ層で良い。特にシリコンドープ層、酸素ドープ層、鉄ドープ層、亜鉛ドープ層又はマグネシウムドープ層である場合には、そのドーピング濃度は5×1019原子/cm3以下であるのが好ましい。ドーピング濃度が高すぎると、前述のようなSiによる結晶の汚染の問題とともに、最終的な窒化物半導体の表面平坦性が損なわれてしまうという問題が生じる。
【００４３】
本発明の窒化物半導体ウエハは本発明の製造方法により基板上に窒化物半導体結晶層６を形成したもので、その上に複数の半導体層が形成されていることを特徴とする。本発明の製造方法により窒化物半導体結晶層６の表面全体における転位密度を1×108個/cm2以下とすることができるので、高性能の窒化物半導体ウエハが得られる。窒化物半導体結晶層６上に形成する複数の半導体層は、半導体ウエハの用途により適宜選択してよい。複数の半導体層は窒化物半導体結晶層６と同一の成長装置内で連続的に形成してもよいし、異なる成長装置内で形成してもよい。本発明の窒化物半導体ウエハは、半導体層形成の他に研削、エッチング、熱処理等を施してもよい。
【００４４】
本発明の半導体デバイスは本発明の窒化物半導体ウエハにより構成される。本発明の窒化物半導体ウエハに真空蒸着、スパッタリング等による電極の形成、表面酸化、ドーピング、フォトリソグラフィ、エッチング、洗浄、ダイシング、組み立て等を施すことにより、高電子移動度トランジスタ（HEMT）、電界効果トランジスタ（FET）等のトランジスタ、発光ダイオード（LED）、レーザダイオード（LD）等の窒化物半導体デバイスを得ることができる。本発明の製造方法により得られた窒化物半導体は、特に紫外発光デバイスウエハ及びそれを用いた紫外発光デバイスに好適である。
【００４５】
【実施例】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【００４６】
実施例１
直径50.8 mm及び厚さ330μmのC面サファイア基板上に、MOVPE法によりそれぞれ第１〜第３の窒化物半導体層としてGaN半導体層を表１に示す条件で成長させた。各工程の手順は以下の通りである。
【００４７】
(1) 熱清浄化工程
基板をMOVPE装置内に導入し、760 Torrの水素／窒素混合ガスからなるキャリアガス雰囲気（総流量＝150 slm、水素濃度＝33体積％）中で、1135℃で10分間加熱することにより基板表面の酸化物等を除去した。
【００４８】
(2) 工程(a)
基板温度を515℃に下げるとともに、キャリアガス流量を140 slm、キャリアガス中の水素濃度を29体積％とし、窒素原料としてアンモニア（NH3）ガスを10 slmの流量で成長装置に導入した。さらにGa原料としてトリメチルガリウム（TMG）を成長装置に導入し、基板上に厚さ20 nmのGaN半導体層（低温バッファ層）を1.9μm／時の速度で成長させた。次に、キャリアガス流量を80 slm、キャリアガス中の水素濃度を29体積％、アンモニア流量を20 slmとし、基板温度を1075℃に上昇させて、GaN半導体層に熱処理を施し、基板上にGaN半導体層の微結晶粒を形成した。
【００４９】
(3) 工程(b)
GaN半導体層の熱処理が終了した時点で、キャリアガス中の水素濃度を82体積％に上げ、島状構造のGaN半導体層を2.2μm／時の速度で成長させた。表１に示すように、工程(b)により厚さ2250 nm（2.25μm）のGaN半導体層が得られた。
【００５０】
(4) 工程(c)
GaN半導体層を成長させながら装置内の圧力を300 Torrまで低下させ、キャリアガスの流量を130 slm、キャリアガス中の水素濃度を23体積％、基板温度を1005℃にし、GaN半導体層を3.1μm／時の速度で3000 nmの厚さに成長させ、GaN半導体表面を平坦化した。成長の終了後に基板温度を200℃以下に下げ、成長装置内を760 Torrの窒素ガスで満たした後、基板を成長装置より取り出した。
【００５１】
得られたGaNエピタキシャルウエハの表面は鏡面であった。また透過型電子顕微鏡（TEM）による観察から求めたGaN半導体層表面の転位密度は5×107個/cm2であった。この転位密度は、従来の２段階成長法によるGaNエピタキシャルウエハの転位密度（1×109個/cm2）の1／20であり、先発明での転位密度の最小値（基板表面を部分的にSi層で被覆した後、被覆したSi層上に微結晶粒を形成する方法により得られた値）と同じである。
【００５２】
【表１】
Figure 0004371202
【００５３】
実施例２
工程(b)におけるGaN半導体層の厚さを0〜4500 nmの間で変動させた以外実施例１と同じ条件で、GaN半導体を作製した。工程(b)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図２に示す。第２のGaN半導体層の厚さが０の場合の転位密度は、従来の２段階成長法によるGaN半導体表面における転位密度に相当する。工程(b)で形成するGaN半導体層が厚くなるに従って転位密度は徐々に減少し、GaN半導体層が1000 nmより厚くなると、転位密度は、先発明でSi無しの条件で達成した最小の転位密度（1×108個/cm2）より低くなった。さらに、GaN半導体層の厚さが2250 nmの場合、先発明での転位密度の最小値（基板表面を部分的にSi層で被覆した後、被覆したSi層上に微結晶粒を形成する方法で得られた値）と同じ転位密度（5×107個/cm2）が得られた。GaN半導体層をさらに厚くすると転位密度はさらに減少し、厚さ4500 nmのときに転位密度は最小値（2.2×107個/cm2）となった。
【００５４】
実施例３
工程(b)におけるキャリアガス中の水素濃度を0〜100体積％の間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。工程(b)におけるキャリアガス中の水素濃度が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図３に示す。水素濃度が58体積％以下の場合、転位密度は1×108個/cm2以上であったが、水素濃度が63体積％以上になると転位密度は9×107個/cm2以下となり、さらに水素濃度が82体積％以上になると転位密度は5×107個/cm2以下となった。
【００５５】
紫外領域で発光する発光ダイオード（LED）を作製する場合、20 mAの電流注入時の発光出力を実用レベルである0.1 mW以上とするためには、転位密度を5×107個/cm2以下にする必要がある。水素濃度が82体積％以上の場合にはこの要求を満たしており、高輝度紫外LED用の下地エピタキシャルウエハの作製に好適であるといえる。水素濃度が100体積％の場合、即ちキャリアガスを水素ガスのみとした場合に最も転位低減の効果が大きく、転位密度は1×107個/cm2に低下した。
【００５６】
工程(b)の終了時点でGaN半導体層の成長を止め、成長装置より取り出した試料（ウエハ）の表面を走査電子顕微鏡（SEM）により観察した。図４は、工程(b)におけるキャリアガス中の水素濃度がそれぞれ29体積％及び100体積％の場合におけるウエハ表面のSEM写真を示す。水素濃度が29体積％の場合にはウエハ表面はほぼ平坦化しているが（図４(a)）、水素濃度が100体積％の場合には、ウエハ表面には多角錐状の島状構造が高密度に存在していた（図４(b)）。これから明らかなように、キャリアガス中の水素濃度が高いほど、島状構造窒化物半導体層が基板表面に安定して存在し、そのため島状構造を長く維持し、転位密度を低減することができる。
【００５７】
実施例４
工程(c)においてキャリアガス中の水素濃度を0〜100体積％の間で変動させた以外実施例１と同じ条件で、GaN半導体を作製した。いずれの水素濃度においても工程(c)の終了後のGaN半導体表面における転位密度は5×107個/cm2であり、実施例１における結果と同じであったが、表面の平坦性は水素濃度に大きく依存することが明らかとなった。工程(c)におけるキャリアガス中の水素濃度が工程(c)の終了後のGaN半導体の表面粗さ（rms値）に及ぼす影響を図５に示す。表面粗さ（rms値）は50μm角の領域の原子間力顕微鏡（AFM）像から求めた。
【００５８】
工程(c)におけるキャリアガス中の水素濃度が58体積％以上の場合、rms値は25 nm以上であったが、水素ガス濃度を49体積％以下とするとrms値は19 nm以下となった。本発明の窒化物半導体ウエハ上にデバイス構造の半導体層を成長させる場合には表面粗さ（rms値）を20 nm以下とすることが必要である。rms値が20 nm以上の場合には、ウエハ上に成長させる半導体層の膜厚が著しく不均一になる。数nmレベルの膜厚の半導体層により構成されるデバイス構造（量子井戸等）では、表面粗さへの要求はさらに厳しくなり、rms値は10 nm以下である必要がある。本実施例においては、水素濃度を29体積％以下とすることにより、この要求を満たす表面平坦性を得ることができた。
【００５９】
図５から、工程(c)におけるキャリアガス中の水素濃度が低いほど、工程(c)の終了後のGaN半導体の表面平坦性が良いことが分かる。これは、キャリアガス中の窒素濃度が高いほど横方向の成長が促進され、島状構造の谷間が早く埋まるためである。
【００６０】
実施例５
工程(b)においてGaN半導体層の成長速度を1.5〜8.2μm／時の間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。工程(b)におけるGaN半導体層の成長速度が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図６に示す。
【００６１】
図６から明らかなように、成長速度が遅くなるに伴い転位密度が減少した。これは、成長速度が遅いほど島状構造GaN半導体層の成長が促進されるためである。成長速度が4.8μm／時以下では転位密度は9×107個/cm2以下であり、成長速度が2.6μm／時以下になると転位密度はさらに一桁低く、紫外LEDへ適用できる5×107個/cm2以下となる。
【００６２】
実施例６
工程(c)においてGaN半導体層の成長速度を1.5〜14μm／時の間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。いずれの成長速度においても工程(c)の終了後のGaN半導体表面における転位密度は5×107個/cm2であり、実施例１における結果と同じであった。工程(c)におけるGaN半導体層の成長速度が工程(c)の終了後のGaN半導体の表面平坦性に及ぼす影響を図７に示す。
【００６３】
図７から明らかなように、GaN半導体層の成長速度が遅くなると島状成長が促進されるので、実施例４の結果と同様にGaN半導体の表面平坦性は悪くなる。成長速度が大きくなるにつれて島状成長が抑制されるため、次第に表面粗さが小さくなる。しかし成長速度が大きくなりすぎると原料が結晶に取り込まれにくくなるため、再び表面の平坦性は悪くなる。
【００６４】
図７に示すように、工程(c)におけるGaN半導体層の成長速度が2.2〜10.9μm／時のときに表面粗さはrms値で20 nm以下であり、成長速度が3.1〜5.8μm／時のときに表面粗さはrms値で10 nm以下であった。
【００６５】
実施例７
工程(c)においてGaN半導体層の成長時の圧力を76 Torr〜815 Torrの間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。いずれの成長時の圧力においても工程(c)の終了後のGaN半導体表面における転位密度は5×107個/cm2であり、実施例１における結果と同じであった。工程(c)におけるGaN半導体層の成長時の圧力が工程(c)の終了後のGaN半導体の表面平坦性に及ぼす影響を図８に示す。
【００６６】
図８から明らかなように、GaN半導体層の成長時の圧力が低くなるほどGaN半導体表面の平坦化は促進された。800 Torr以下では表面粗さはrms値で19.5 nm以下であり、410 Torr以下では9.4 nm以下であった。しかし、GaN半導体層の成長後のウエハの電気的特性を評価したところ、図９に示すように成長時の圧力が112 Torrより低い場合に深い準位が高密度に発生していることが明らかとなった。このような高密度の深い準位が結晶中に存在すると、電界効果型トランジスタ（FET）においては電流のリーク源となり、またLEDにおいては非発光中心として働く等のデバイス応用上好ましくない現象が生じる。このため、工程(c)におけるGaN半導体層の成長時の圧力は、深い準位が1017原子/cm3台以下に抑えられる112 Torr以上とすべきであり、より好ましくは深い準位が1014原子/cm3台以下に抑えられる195 Torr以上とすべきである。以上を総合すると、工程(c)におけるGaN半導体層の成長時の圧力は112 Torr〜800 Torrが好ましく、より好ましくは195 Torr〜410 Torrである。
【００６７】
実施例８
工程(a)及び(b)においてGaN半導体層の成長時の圧力を同時に400〜800 Torrの間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。工程(a)及び(b)における成長時の圧力が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図10に示す。
【００６８】
工程(a)においては成長時の圧力が高いほど島状の微結晶粒の密度が低くなるので、その上に成長する島状構造GaN半導体層の密度も低くなり、平坦化しにくくなる。また工程(b)においては成長時の圧力が高いほど島状構造GaN半導体層の成長が促進されるので、これらの両方の効果で工程(a)及び(b)における成長時の圧力が高いほど島状構造が長く維持され、転位密度は小さくなる。成長時の圧力が615 Torr以上のとき、転位密度は9×107個/cm2以下であった。
【００６９】
実施例９
工程(a)におけるGaN半導体層の厚さを1〜100 nmの間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。工程(a)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図11に示す。工程(a)におけるGaN半導体層が薄くなるに伴い転位密度は次第に減少したが、GaN半導体層の膜厚が３nm以下では、GaN半導体層が薄くなるに伴い転位密度が大幅に増加した。
【００７０】
実施例８に示した通り、初期の微結晶粒の密度が小さいほど、島状構造が平坦化しにくくなるので転位が減少する。図11に示すように工程(a)におけるGaN半導体層が薄いほど初期の微結晶粒の密度が小さくなるので、工程(a)におけるGaN半導体層の厚さが100 nmから５nmにまで減少すると転位密度は2×109個/cm2から6×106個/cm2にまで減少する。GaN半導体層の厚さが3 nm以下の場合に転位密度が大幅に増加したのは、GaN半導体層が薄すぎるため、熱処理の過程でGaN半導体層が全て蒸発し、微結晶粒が全く表面に残留しなかったためであると推測される。
【００７１】
図11から明らかなように、工程(a)におけるGaN半導体層の厚さが5〜22 nmのときに、紫外LEDに必要な5×107個/cm2以下の転位密度が得られた。
【００７２】
実施例 10
工程(c)におけるGaN半導体層の厚さを300〜12,000 nmの間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。いずれの厚さにおいても工程(c)の終了後のGaN半導体表面における転位密度は5×107個/cm2であり、実施例１における結果と同じであった。工程(c)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体表面における表面粗さ（rms値）に及ぼす影響を図12に示す。
【００７３】
図12から明らかなように、工程(c)におけるGaN半導体層の厚さが500〜10,000 nmの間でほぼ平坦な表面を有するGaN半導体（rms＜20 nm）が得られ、2,000〜6,000 nmの間でより平坦な表面を有するGaN半導体（rms＜10nm）が得られた。
【００７４】
島状構造のGaN半導体層上にGaN半導体層を成長させると、半導体表面は徐々に平坦化していくが、工程(c)において成長させるGaN半導体層が厚すぎると半導体の表面平坦性が悪化する。この膜厚増加による平坦性劣化の原因は、膜厚の増加とともに基板が反り、成長条件が最適値からずれるためと考えられる。
【００７５】
実施例 11
工程(b)におけるアンモニア流量を10〜30 slmの間で変動させた以外実施例１と同じ条件でGaN半導体を作製した。工程(b)におけるアンモニア流量が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を図13に示す。工程(b)におけるアンモニア流量を20 slmより多くすると、転位密度は実施例１の値（5×107個/cm2）より増大したが、20 slmより少なくすると転位密度は減少した。図13から明らかなように、工程(b)におけるアンモニア流量が20 slm以下のとき、すなわち工程(c)におけるアンモニア流量以下のときに紫外LEDに必要な5×107個/cm2以下の転位密度が得られた。
【００７６】
実施例 12
炭化珪素、珪素、ZrB2、ZnO、LiGaO2又はLiAlO2からなる単結晶基板を用いた以外実施例１と同じ条件で、各基板上にGaN半導体を作製した。それぞれの場合の工程(c)の終了後の転位密度を図14に示す。いずれの場合も、GaN半導体層表面の転位密度は従来の２段階成長法によるGaN半導体層の転位密度より低く、サファイア基板以外の基板上への窒化物半導体層の成長においても本発明の方法が有効であることが分かる。
【００７７】
実施例 13
実施例１の工程(a)において、成長原料にIn原料であるトリメチルインジウム（TMI）を加え、低温バッファ層としてGaN半導体層に代えてInGaN半導体層を成長させた以外実施例１と同じ条件で、InGaN半導体層上にGaN半導体層を成長させた。図15に、工程(a)における転位密度のInxGa1-xN中のInの含有量（ｘ）への依存性を示す。Inの含有量が0.3以下の範囲では、実施例１の結果より転位密度は低かった。これは、蒸発しやすいInを添加したことにより低温バッファ層の再蒸発が促進され、微結晶粒の密度が低くなったためである。またInの含有量が0.4以上で転位密度が実施例１より高いのは、低温バッファ層であるInGaN半導体層とその上に工程(b)により成長させたGaN半導体層との間の格子不整合が増大し、新たな転位が発生したためと考えられる。
【００７８】
実施例 14
実施例１の工程(a)、(b)及び(c)において、半導体結晶層としてInxAlyGazN（x≧0、y≧0、Z≧0、x＋y＋z＝1）を成長させた。III族原料としてTMG及びTMIに加えトリメチルアルミニウム（TMA）を用い、これらの原料の比率を変動させてInxAlyGazNを成長させた。その結果、全ての組成範囲において実施例１のGaNと同等の低転位化を達成した。ただし窒化物半導体の組成によっては、転位を低減するため、工程(a)における熱処理温度並びに工程(b)及び(c)における成長温度を実施例１と異なるものとした。具体的には、ｘ（Inの含有量）≧0.1の場合、工程(a)における熱処理温度並びに工程(b)及び(c)における成長温度は700℃〜900℃であった。またｘ＜0.1で、かつｙ（Alの含有量）≦0.5の場合には、工程(a)における熱処理温度並びに工程(b)及び(c)における成長温度は900℃〜1,200℃であった。さらにｘ＜0.1で、かつｙ＞0.5の場合には、工程(a)における熱処理温度並びに工程(b)及び(c)における成長温度は1,200℃〜1,300℃であった。
【００７９】
実施例 15
工程(a)〜(c)で形成する各GaN半導体層にシリコンを５×1017〜１×1020原子/cm3の範囲でドーピングした以外実施例１（全ての層がアンドープ）と同じ条件で、基板上にGaN半導体を作製した。ドーピング材料としては水素希釈した5 ppmの濃度のシラン（SiH4）を用いた。その結果、ドーピング濃度が5×1019原子/cm3以下であれば、転位密度及び表面平坦性を損なわないことが明らかとなった。ドーピング濃度が5×1019原子/cm3より大きい場合、工程(c)の終了後のGaN半導体の表面粗さはrms値で20 nmを超えてしまった。
【００８０】
酸素、鉄、亜鉛及びマグネシウムをそれぞれドープした場合について同じ実験を行った結果、全ての場合においてドーピング濃度が５×1019原子/cm3以下であれば転位密度及び表面平坦性が損なわれないことを確認した。
【００８１】
実施例 16 、比較例１
図16に示すように、実施例１と同様にしてサファイア基板11上に表面の転位密度が５×107個/cm2のアンドープGaN半導体層13を形成した。アンドープGaN半導体層13上にn-GaN半導体層14（厚さ３μm）、InGaN／GaN多重量子井戸層15（InGaN半導体層の厚さ2 nm、GaN半導体層の厚さ５nm）、p-Al0.1Ga0.9N層16（厚さ20 nm）、p-GaNコンタクト層17（厚さ0.2μm）を順次形成し、窒化物半導体青色LEDウエハを作製した。得られたウエハの表面をRIE（Reactive Ion Etching）により部分的に除去して、n-GaN半導体層14の一部を露出させた後、n-電極（Ti／Al電極）18を形成した。さらにp-GaNコンタクト層17上にp-電極（Ni／Au電極）19を形成し、実施例16のLEDを作製した。
【００８２】
従来の２段階成長法によりアンドープGaN半導体層13（転位密度1×109 個/cm2）を形成した以外本実施例と同様にして、比較例１のLEDを作製した。
【００８３】
実施例16及び比較例１のLEDに20 mAの電流を通電したところ、双方とも波長460 nmにおいて発光したが、実施例15のLEDの発光出力が13 mWであったのに対し、比較例１のLEDの発光出力は５mWであった。このことから、本発明の方法により得られた低転位密度のアンドープGaN半導体層を用いた発光デバイスは、従来の２段階成長法により得られたアンドープGaN半導体層を用いた発光デバイスに比べて、格段に優れた特性を有することが分かった。
【００８４】
実施例 17 、比較例２
図17に示すように、実施例14と同様にしてサファイア基板21上に表面の転位密度が５×107個/cm2のn-GaN半導体層23を形成した。n-GaN半導体層23上にn-GaN半導体層24（厚さ２μm）、n-Al0.15Ga0.85N層25（厚さ50 nm）、GaN／Al0.1Ga0.9N多重量子井戸層26（GaN半導体層の厚さ2nm、Al0.1Ga0.9Nの厚さ５nm）、p-Al0.15Ga0.85N層27（厚さ100μm）、p-Al0.05Ga0.95Nコンタクト層28（厚さ５nm）を順次形成し、窒化物半導体青色LEDウエハを作製した。得られたウエハの表面をRIEにより部分的に除去してn-GaN半導体層24の一部を露出させた後、n-電極（Ti／Au電極）29を形成した。さらにp-Al0.05Ga0.95Nコンタクト層28上にp-電極（Ni／Au電極）30を形成し、実施例17のLEDを作製した。
【００８５】
従来の２段階成長法によりn-GaN半導体層23（転位密度1×109個/cm2）を形成した以外本実施例と同様にして、比較例２のLEDを作製した。
【００８６】
実施例17及び比較例２のLEDに20 mAの電流を通電したところ、双方とも波長360 nmにおいて発光したが、実施例17のLEDの発光出力は1.5 mWであったのに対し、比較例２のLEDの発光出力は0.05 mWであった。このことから、本発明の方法により得られた低転位密度のn-GaN半導体層を用いた発光デバイスは、従来の２段階成長法により得られたn-GaN半導体層を用いた発光デバイスに比べて、格段に優れた特性を有することが分かった。
【００８７】
実施例 18 、比較例３
図18に示すように、実施例１と同様にしてサファイア基板31上に表面の転位密度が5×107個/cm2のアンドープGaN半導体層33を形成した。アンドープGaN半導体層33上にアンドープAl0.25Ga0.75N層34（厚さ3 nm）、n-Al0.25Ga0.75N層35（厚さ20 nm）、アンドープAl0.25Ga0.75N層36（厚さ５nm）を順次形成し、窒化物半導体ウエハを作製した。得られたウエハ上にフォトリソグラフィ及び真空蒸着法を用いてソース電極37、ゲート電極38及びドレイン電極39を形成し、実施例18の高電子移動度トランジスタ（HEMT）を作製した。
【００８８】
従来の２段階成長法により形成したアンドープGaN半導体層33（転位密度1×109個/cm2）を用いた以外本実施例と同様にして、比較例３のHEMTを作製した。
【００８９】
実施例18及び比較例３のHEMTの直流伝達特性を調べたところ、実施例18のHEMTの相互コンダクタンスは250 mS／mmであり、比較例３のHEMTの相互コンダクタンスは75 mS／mmであった。実施例18のHEMTは比較例３のHEMTに比べてアンドープGaN半導体表面における転位密度が小さいため、ゲートリーク電流が減少しており、ゲート電圧による２次元電子密度の制御性が向上していると考えられる。
【００９０】
以上実施例により本発明を詳細に説明したが、本発明はこれらに限定されず、本発明の技術的思想の範囲内で種々の変更を施すことができる。例えば主にMOVPE法を用いたエピタキシャル成長について説明したが、本発明はこれに限定されず、HVPE法により窒化物半導体結晶を成長させることもできる。
【００９１】
【発明の効果】
以上詳述した通り、本発明の窒化物半導体結晶の製造方法によれば、転位密度の小さな窒化物半導体結晶層を基板の全面にわたって形成することが可能となる。そのため、本発明の製造方法によって得られた窒化物半導体結晶を用いて優れたデバイス特性及び安定性を有する窒化物半導体デバイスを得ることができる。さらに、先発明の問題点である高濃度Si原料ガスによる結晶の汚染の問題も回避することができる。
【図面の簡単な説明】
【図１】 本発明の製造方法の各工程における窒化物半導体結晶の構造を示す概略断面図である。
【図２】 工程(b)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図３】 工程(b)におけるキャリアガス中の水素濃度が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図４】 工程(b)の終了時のウエハ表面の走査電子顕微鏡写真であり、(a)はキャリアガス中の水素濃度が29体積％の場合を示し、(b)はキャリアガス中の水素濃度が100体積％の場合を示す。
【図５】 工程(c)におけるキャリアガス中の水素濃度が工程(c)の終了後のGaN半導体の表面粗さ（rms値）に及ぼす影響を示すグラフである。
【図６】 工程(b)におけるGaN半導体層の成長速度が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図７】 工程(c)におけるGaN半導体層の成長速度が工程(c)の終了後のGaN半導体の表面平坦性に及ぼす影響を示すグラフである。
【図８】 工程(c)におけるGaN半導体層の成長時の圧力が工程(c)の終了後のGaN半導体の表面平坦性に及ぼす影響を示すグラフである。
【図９】 工程(c)におけるGaN半導体層の成長時の圧力がGaN半導体層内に発生する深い準位の密度に及ぼす影響を示すグラフである。
【図１０】 工程(a)及び(b)における成長時の圧力が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図１１】 工程(a)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図１２】 工程(c)におけるGaN半導体層の厚さが工程(c)の終了後のGaN半導体の表面平坦性に及ぼす影響を示すグラフである。
【図１３】 工程(b)におけるアンモニア流量が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図１４】 基板の材質の種類が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図１５】 工程(a)におけるInGaNの組成が工程(c)の終了後のGaN半導体表面における転位密度に及ぼす影響を示すグラフである。
【図１６】 本発明の半導体デバイスの一例（青色LED）の構造を示す概略断面図である。
【図１７】 本発明の半導体デバイスの他の例（紫外LED）の構造を示す概略断面図である。
【図１８】 本発明の半導体デバイスのさらに他の例（高電子移動度トランジスタ）の構造を示す概略断面図である。
【符号の説明】
１・・・基板
２・・・低温バッファ層
３・・・微結晶粒
４・・・島状構造窒化物半導体層
５・・・転位
６・・・窒化物半導体結晶層
11, 21, 31・・・サファイア基板
13, 33・・・アンドープGaN半導体層
14・・・n-GaN半導体層
15・・・InGaN／GaN多重量子井戸層
16・・・p-Al0.1Ga0.9N層
17・・・p-GaNコンタクト層
18, 29・・・n-電極
19, 30・・・p-電極
23・・・n-GaN半導体層
24・・・n-GaN半導体層
25・・・n-Al0.15Ga0.85N層
26・・・GaN／Al0.1Ga0.9N多重量子井戸層
27・・・p-Al0.15Ga0.85N層
28・・・p-Al0.05Ga0.95Nコンタクト層
34・・・アンドープAl0.25Ga0.75N層
35・・・n-Al0.25Ga0.75N層
36・・・アンドープAl0.25Ga0.75N層
37・・・ソース電極
38・・・ゲート電極
39・・・ドレイン電極

Claims (18)

  1. 基板上に第１の窒化物半導体層を400〜600℃で５〜22 nmの厚さに成長させ、前記第１の窒化物半導体層を700〜1,300℃で熱処理することにより微結晶粒を形成させた後、前記微結晶粒を核として700〜1,300℃で複数のファセット面を有する島状の第２の窒化物半導体層を1μmより厚く成長させ、前記第２の窒化物半導体層上に700〜1,300℃で第３の窒化物半導体層を成長させる窒化物半導体の製造方法であって、前記基板近傍へ原料ガスとともに供給するキャリアガスとして、前記第２の窒化物半導体層の成長時には水素を63体積％以上含有する水素／窒素混合ガスを使用し、前記第３の窒化物半導体層の成長時には窒素を50体積％以上含有する水素／窒素混合ガスを使用することを特徴とする方法。
  2. 請求項１に記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層の厚さが2.25μm以上であることを特徴とする方法。
  3. 請求項１又は２に記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層を成長させるのに使用するキャリアガスが水素を82体積％以上含有する水素／窒素混合ガスであることを特徴とする方法。
  4. 請求項１〜３のいずれかに記載の窒化物半導体の製造方法において、前記第３の窒化物半導体層を成長させるのに使用するキャリアガスが窒素を70体積％以上含有する水素／窒素混合ガスであることを特徴とする方法。
  5. 請求項１〜４のいずれかに記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層の成長速度が4.8μm／時以下であることを特徴とする方法。
  6. 請求項１〜５のいずれかに記載の窒化物半導体の製造方法において、前記第３の窒化物半導体層の成長速度が2.2〜10.9μm／時であることを特徴とする方法。
  7. 請求項１〜６のいずれかに記載の窒化物半導体の製造方法において、前記第３の窒化物半導体層を成長させる際の圧力が112〜800 Torrであることを特徴とする方法。
  8. 請求項１〜７のいずれかに記載の窒化物半導体の製造方法において、前記第１及び第２の窒化物半導体層を成長させる際の圧力が615 Torr以上であることを特徴とする方法。
  9. 請求項１〜８のいずれかに記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層は実質的に多角錐状であることを特徴とする方法。
  10. 請求項１〜９のいずれかに記載の窒化物半導体の製造方法において、前記第３の窒化物半導体層の厚さが500〜10,000 nmであることを特徴とする方法。
  11. 請求項１〜10のいずれかに記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層の成長温度と前記第３の窒化物半導体層の成長温度との差が100℃以下であることを特徴とする方法。
  12. 請求項１〜11のいずれかに記載の窒化物半導体の製造方法において、前記第２の窒化物半導体層を成長させる際に窒素源として供給するアンモニアの流量が、前記第３の窒化物半導体層を成長させる際に供給するアンモニアの流量以下であることを特徴とする方法。
  13. 請求項１〜12のいずれかに記載の窒化物半導体の製造方法において、前記基板がサファイア、炭化珪素、珪素、ZrB2、ZnO、LiGaO2又はLiAlO2の単結晶からなることを特徴とする方法。
  14. 請求項１〜13のいずれかに記載の窒化物半導体の製造方法において、前記第１〜第３の窒化物半導体層がそれぞれInxAlyGazN（x≧0、y≧0、z≧0、x＋y＋z＝1）からなることを特徴とする方法。
  15. 請求項１〜14のいずれかに記載の窒化物半導体の製造方法において、前記第１〜第３の窒化物半導体層の少なくとも一つが、アンドープ層、シリコンドープ層、酸素ドープ層、鉄ドープ層、亜鉛ドープ層又はマグネシウムドープ層であり、そのドーピング濃度が5×1019原子/cm3以下であることを特徴とする方法。
  16. 請求項１〜15のいずれかに記載の窒化物半導体の製造方法により作製した窒化物半導体を有する窒化物半導体ウエハであって、前記第３の窒化物半導体層の上に複数の半導体層が形成されていることを特徴とする窒化物半導体ウエハ。
  17. 請求項１〜１５のいずれかに記載の窒化物半導体の製造方法により作製した窒化物半導体を有する窒化物半導体デバイスであって、前記第３の窒化物半導体層上にデバイス構造を有することを特徴とする窒化物半導体デバイス。
  18. 請求項17に記載の窒化物半導体デバイスにおいて、前記デバイス構造が紫外発光デバイス構造であることを特徴とする窒化物半導体デバイス。
JP2003185486A 2003-06-27 2003-06-27 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス Expired - Fee Related JP4371202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003185486A JP4371202B2 (ja) 2003-06-27 2003-06-27 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US10/875,101 US6989287B2 (en) 2003-06-27 2004-06-24 Method for producing nitride semiconductor, semiconductor wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003185486A JP4371202B2 (ja) 2003-06-27 2003-06-27 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス

Publications (2)

Publication Number Publication Date
JP2005019872A JP2005019872A (ja) 2005-01-20
JP4371202B2 true JP4371202B2 (ja) 2009-11-25

Family

ID=34184920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003185486A Expired - Fee Related JP4371202B2 (ja) 2003-06-27 2003-06-27 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス

Country Status (2)

Country Link
US (1) US6989287B2 (ja)
JP (1) JP4371202B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813178B1 (ko) * 2011-06-24 2017-12-29 삼성전자주식회사 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법
KR20180121208A (ko) * 2017-04-28 2018-11-07 서울바이오시스 주식회사 질화갈륨 기판 및 이를 포함하는 발광 다이오드

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4883931B2 (ja) * 2005-04-26 2012-02-22 京セラ株式会社 半導体積層基板の製造方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
JP2007220927A (ja) * 2006-02-17 2007-08-30 Tokyo Univ Of Agriculture & Technology ＡｌＧａＮ三元混晶結晶の製造方法及び気相成長装置
JP4788397B2 (ja) * 2006-02-27 2011-10-05 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
JP4940928B2 (ja) * 2006-12-15 2012-05-30 日立電線株式会社 窒化物半導体の製造方法
DE102007010286B4 (de) 2007-03-02 2013-09-05 Freiberger Compound Materials Gmbh Verfahren zum Herstellen eines Verbindungshalbleiterwerkstoffs, einer III-N-Schicht oder eines III-N-Bulkkristalls, Reaktor zur Herstellung des Verbindungshalbleiterwerkstoffs, Verbindungshalbleiterwerkstoff, III-N-Bulkkristall und III-N-Kristallschicht
JP5205613B2 (ja) * 2007-03-26 2013-06-05 国立大学法人山口大学 ＧａＮ層の選択成長方法
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP5771145B2 (ja) * 2009-07-31 2015-08-26 日亜化学工業株式会社 窒化物半導体レーザダイオード
WO2011016304A1 (ja) * 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP5857573B2 (ja) * 2011-09-16 2016-02-10 富士通株式会社 化合物半導体装置の製造方法
JP5874495B2 (ja) 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
EP2879176B1 (en) 2012-07-25 2019-12-04 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
KR102138949B1 (ko) * 2012-07-25 2020-07-28 신에쓰 가가꾸 고교 가부시끼가이샤 Sos 기판의 제조 방법 및 sos 기판
JP5928366B2 (ja) 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
JP2014199939A (ja) * 2014-06-10 2014-10-23 株式会社タムラ製作所 結晶積層構造体及び半導体素子
US9773889B2 (en) * 2014-07-18 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Method of semiconductor arrangement formation
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
JP2019067786A (ja) * 2017-09-28 2019-04-25 株式会社東芝 高出力素子
US20190103267A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substrate and method of manufacturing thereof
DE102018116783B4 (de) 2017-09-29 2024-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitersubstrat und Verfahren zum Fertigen von diesem
CN109411329A (zh) * 2018-09-21 2019-03-01 张海涛 氮化镓单结晶晶片的制造方法
WO2021062799A1 (zh) * 2019-09-30 2021-04-08 重庆康佳光电技术研究院有限公司 一种磊晶结构及其制备方法、led
JP2023084241A (ja) * 2021-12-07 2023-06-19 スタンレー電気株式会社 垂直共振器型発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
EP0732754B1 (en) * 1995-03-17 2007-10-31 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US6555403B1 (en) * 1997-07-30 2003-04-29 Fujitsu Limited Semiconductor laser, semiconductor light emitting device, and methods of manufacturing the same
US6709881B2 (en) * 2000-11-28 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813178B1 (ko) * 2011-06-24 2017-12-29 삼성전자주식회사 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법
KR20180121208A (ko) * 2017-04-28 2018-11-07 서울바이오시스 주식회사 질화갈륨 기판 및 이를 포함하는 발광 다이오드
KR102346112B1 (ko) * 2017-04-28 2022-01-03 서울바이오시스 주식회사 질화갈륨 기판 및 이를 포함하는 발광 다이오드

Also Published As

Publication number Publication date
JP2005019872A (ja) 2005-01-20
US20050042789A1 (en) 2005-02-24
US6989287B2 (en) 2006-01-24

Similar Documents

Publication Publication Date Title
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JP3361285B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JPH1140893A (ja) 半導体発光素子及びその製造方法
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
CN107403859B (zh) Iii族氮化物半导体及其制造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2927768B1 (ja) 半導体装置およびその製造方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP2003133246A (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JPH10290051A (ja) 半導体装置とその製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP2999435B2 (ja) 半導体の製造方法及び半導体発光素子
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4371202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees