[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4349376B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4349376B2
JP4349376B2 JP2006037375A JP2006037375A JP4349376B2 JP 4349376 B2 JP4349376 B2 JP 4349376B2 JP 2006037375 A JP2006037375 A JP 2006037375A JP 2006037375 A JP2006037375 A JP 2006037375A JP 4349376 B2 JP4349376 B2 JP 4349376B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protruding electrode
insulating film
rewiring
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006037375A
Other languages
English (en)
Other versions
JP2006148161A (ja
Inventor
猛 若林
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006037375A priority Critical patent/JP4349376B2/ja
Publication of JP2006148161A publication Critical patent/JP2006148161A/ja
Application granted granted Critical
Publication of JP4349376B2 publication Critical patent/JP4349376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
例えばＢＧＡ(ball grid array)と呼ばれる半導体装置には、ＬＳＩ等からなる半導体チップを該半導体チップのサイズよりもやや大きいサイズの中継基板(インターポーザ)の上面中央部に搭載し、中継基板の下面に半田ボールによる接続端子をマトリクス状に配置したものがある。
図１８は従来のこのような半導体装置の一例の断面図を示したものである。半導体チップ１は、半導体基板２の上面周辺部に複数のバンプ電極３が設けられた構造となっている。
中継基板４は、サイズが半導体チップ１の半導体基板２のサイズよりもやや大きいベースフィルム５を備えている。ベースフィルム５の上面には、半導体チップ１のバンプ電極３に接続される再配線６が設けられている。
再配線６は、半導体チップ１のバンプ電極３に対応して設けられた第１の接続パッド７と、マトリクス状に設けられた第２の接続パッド８と、第１と第２の接続パッド７、８を接続する引き回し線９とからなっている。第２の接続パッド８の中央部に対応する部分におけるベースフィルム５には円孔１０が設けられている。
そして、半導体チップ１は中継基板４の上面中央部に異方性導電接着剤１１を介して搭載されている。異方性導電接着剤１１は、熱硬化性樹脂１２中に多数の導電性粒子１３を含有させたものからなっている。
半導体チップ１を中継基板４上に搭載する場合には、まず、中継基板４の上面中央部にシート状の異方性導電接着剤１１を介して半導体チップ１を位置合わせしてただ単に載置する。
次に、熱硬化性樹脂１２が硬化する温度にて所定の圧力を加えてボンディングする。すると、バンプ電極３が熱硬化性樹脂１２を押し退けて第１の接続パッド７の上面に導電性粒子１３を介して導電接続され、且つ、半導体チップ１の下面が中継基板４の上面に熱硬化性樹脂１２を介して接着される。
次に、半導体チップ１を含む中継基板４の上面全体にエポキシ系樹脂からなる樹脂封止膜１４を形成する。次に、円孔１０内およびその下方に半田ボール１５を第２の接続パッド８に接続させて形成する。この場合、第２の接続パッド８はマトリクス状に配置されているため、半田ボール１５もマトリクス状に配置される。
ここで、半田ボール１５のサイズは半導体チップ１のバンプ電極３のサイズより大きく、また、各半田ボール１５相互の接触を避けるため、その配置間隔をバンプ電極３の配置間隔より大きくする必要がある。そこで、半導体チップ１のバンプ電極３の数が増大した場合、各半田ボール１５に必要な配置間隔を得るため、配置領域を半導体チップ１のサイズより大きくすることが必要となり、そのために、中継基板４のサイズを半導体チップ１のサイズよりもやや大きくしている。したがって、マトリクス状に配置された半田ボール１５のうち、周辺部の半田ボール１５は半導体チップ１の周囲に配置されている。
ところで、上記のように半田ボール１５による接続端子を半導体チップ１の周囲にも備える従来の半導体装置では、再配線６が形成された中継基板４を用い、ボンディングにより、半導体チップ１のバンプ電極３の下面を中継基板４の再配線６の第１の接続電極７の上面に異方性導電接着剤１１の導電性粒子１３を介して導電接続する構成としているので、ボンディング状態により接続不良が発生する可能性があるという問題があった。また、回路基板を半導体チップ１の上下に分離して配置する構造の場合、上下の回路基板を接続するためのコネクタが別途必要となるため、工数や価格に問題があった。
そこで、この発明は、接続端子を半導体チップの周囲にも備える半導体装置において、中継基板を用いることなく、直接、回路基板に半導体チップと再配線とを確実に導電接続することができる、半導体装置およびその製造方法を提供することを目的とする。
また、この発明は、上下に配置された回路基板に、直接、導電接続することができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、一面上に第１および第２の接続パッドを有する半導体チップと、該半導体チップの一面および周側面を覆うように設けられ、それぞれ、前記第１および第２の接続パッドに対応する複数の第１の開口部を有する絶縁膜と、該絶縁膜の上面に、それぞれ、前記第１の開口部を介して前記半導体チップの前記第１および第２の接続パッドに接続されて設けられ、前記半導体チップの周側面より外側に配置されたパッド部を有する第１および第２の再配線と、前記第１の再配線のパッド部下に対応する前記絶縁膜に形成された第２の開口部を介して接続された第１の突起電極と、前記第２の再配線のパッド部上に接続されて設けられた第２の突起電極とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記第１の再配線のパッド部上には第２の突起電極が設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記第２の再配線のパッド部上には第１の突起電極が設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜上に前記第２の突起電極の周囲を覆う第２の絶縁膜が形成されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１に記載の発明において、さらに、前記接続パッドに接続されない突起電極を有することを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１〜５のいずれかに記載の半導体装置上に同種または異種の半導体装置が１つ以上搭載されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、一面上に接続パッドを有する複数の半導体チップをベース板に固着する工程と、前記複数の半導体チップを含む前記ベース板上に絶縁膜を形成する工程と、前記各半導体チップの周側面より外側における前記絶縁膜に開口部を形成する工程と、前記絶縁膜の上面に、前記各半導体チップの接続パッドに接続されて設けられ、前記絶縁膜の開口部に対応するパッド部に第１の突起電極が接続された第１の再配線、および前記各半導体チップの接続パッドに接続されて設けられ、且つ、前記各半導体チップの周側面より外側にパッド部を有する第２の再配線を形成する工程と、前記第２の再配線のパッド部上に第２の突起電極を形成する工程と、前記各組の半導体チップ間における前記両絶縁膜を切断して前記各半導体チップの周囲に前記第１および第２の突起電極が形成された半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記第１の突起電極を前記再配線と同一工程で形成することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記第１の突起電極を前記再配線の後工程で形成することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項に記載の発明において、さらに、前記絶縁膜上に前記突起電極の周囲を覆う第２の絶縁膜を形成する工程を有することを特徴とするものである。
そして、この発明によれば、半導体チップの周側面より外側に配置されたパッド部を有する第１および第２の再配線と、第１の再配線のパッド部下に対応する絶縁膜に形成された第２の開口部を介して接続された第１の突起電極と、第２の再配線のパッド部上に接続されて設けられた第２の突起電極とを備えているため中継基板を用いることなく、直接、回路基板に半導体チップと再配線とを確実に導電接続することができる。また、第１の突起電極および第２の突起電極は、それぞれ、上下面に配置されているので、上下に配置された回路基板に、直接、導電接続することができる。
図１（Ａ）〜（Ｃ）はこの発明の一実施形態としての半導体装置を示すものであり、図１（Ａ）は同半導体装置の拡大平面図、図１（Ｂ）は同半導体装置の裏面側の配線状態を説明するためのもので、図１（Ａ）のＩB −ＩB に沿う拡大断面図、図１（Ｃ）は同半導体装置の表面側の配線状態を説明するためのもので、図１（Ａ）のＩC −ＩC に沿う拡大断面図である。
この半導体装置は、ＬＳＩ等からなる半導体チップ２１を備えている。半導体チップ２１は、シリコン等からなる半導体基板２２の上面周辺部に複数の接続パッド２３が設けられ、接続パッド２３の中央部を除く半導体基板２２の上面に酸化シリコン等からなる絶縁膜２４が設けられ、接続パッド２３の中央部が絶縁膜２４に設けられた開口部２５を介して露出された構造となっている。
半導体チップ２１には、その下面を除いて、上面および周側面にポリイミド系樹脂、エポキシ系樹脂、ＰＢＯ（ポリベンザオキシドール）系樹脂等からなる絶縁膜２６が被着されている。絶縁膜２６は、その上面を平坦とされ、且つ、その下面が半導体基板２２の下面と面一となるように設けられている。この場合、絶縁膜２６の半導体チップ２１の開口部２５に対応する部分には開口部２７が設けられている。また、半導体チップ２１の周側面より外側における絶縁膜２６の所定の複数箇所にはスルーホール（開口部）２８が設けられている。
図１（Ａ）、（Ｂ）に示すように、半導体チップ２１の相対向する一対の辺側に配列され、両開口部２５、２７を介して露出された接続パッド２３の上面から絶縁膜２６の上面およびスルーホール２８の内壁面と内底部に亘り第１の下地金属層３１が設けられている。この場合、スルーホール２８の内底部に設けられた第１の下地金属層３１の下面は絶縁膜２６の下面と面一となっている。第１の下地金属層３１の上面には第１の再配線３２が設けられている。
ここで、スルーホール２８内に設けられた第１の下地金属層３１および第１の再配線３２は、後述する如く、外部回路に接続される接続端子部の機能を有する第１の突起電極３３を構成している。したがって、第１の再配線３２は、半導体チップ２１の接続パッド２３に接続された部分からなるパッド部と、スルーホール２８上に配置されて第１の突起電極３３に一体的に接続された部分からなるパッド部と、両パッド部を接続する引き回し線とからなっている。そして、スルーホール２８の内底部に設けられた第１の下地金属層３１の下面、すなわち、第１の突起電極３３の下面には第１の半田ボール３４が設けられている。
図１（Ａ）、（Ｃ）に示すように、半導体チップ２１の相対向する他の一対の辺側に配列され、両開口部２５、２７を介して露出された接続パッド２３の上面から絶縁膜２６の上面の他の箇所にかけて第２の下地金属層３５が設けられている。第２の下地金属層３５の上面には第２の再配線３６が設けられている。第２の再配線３６の先端部上には柱状の第２の突起電極３７が設けられている。ここで、第２の再配線３６は、半導体チップ２１の接続パッド２３に接続された部分からなるパッド部と、第２の突起電極３７に接続された部分からなるパッド部と、両パッド部を接続する引き回し線とからなっている。後述する如く、第２の下地金属層３５および第２の再配線３６は、それぞれ、第１の下地金属層３１および第１の再配線３２と同一工程で形成されるもので、材料、膜厚は、それぞれ、同一である。
第２の突起電極３７の上面には第２の半田ボール３８が設けられている。第２の突起電極３７を除いて両再配線３２、３６を含む絶縁膜２６の上面にはポリイミド系樹脂、エポキシ系樹脂、ＰＢＯ系樹脂等からなる絶縁膜（封止膜）３９がその上面が第２の突起電極３７の上面と面一となるように設けられている。
このように、この半導体装置では、上・下面側に第１および第２の突起電極３３、３７が形成され、各第１および第２の突起電極３３、３７に接合された第１および第２の半田ボール３４、３８を備えているので、該半導体装置の一面側の第１の半田ボール３４を回路基板または他の電子部品に接合し、他面側の第２の半田ボール３８を他の回路基板または電子部品に直接接合することが可能になり、生産効率およびコスト面で有利となるばかりでなく、実装密度を向上することが可能となる。
また、上記実施形態では、上・下面の第１および第２の半田ボール３４、３８を半導体チップ２１の外周部に配置しているので、第１および第２の半田ボール３４、３８間のピッチを大きくすることが可能となるので、半導体チップ２１の接続パッド２３のピッチが小さい場合でも、接続部間の短絡を防止することができる。
なお、上記実施形態においては、半導体装置の上・下面に配列される第１および第２の半田ボール３４、３８を半導体チップ２１の外周部に１列だけ配列したものとしているが、複数列配列することもできる。また、半導体装置の上面側に配列する第２の半田ボール３８は、半導体チップ２１の外周部のみでなく、半導体チップ２１に対応する領域上にも、例えば、マトリクス状等の配列にして形成することができる。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、紫外線透過性のガラス板、透明金属板、透明樹脂板等からなるベース板４１の上面に紫外線の照射により接着力が低下する接着層４２が設けられたものを用意する。そして、接着層４２の上面の所定の複数箇所にそれぞれ半導体チップ２１を構成する半導体基板２２の下面を接着する。半導体チップ２１の厚さは２０〜５０μｍ程度である。この場合、ベース板４１にダイシングにより分離された個々の半導体チップ２１を搭載する方法に替えて、ベース板４１に半導体ウエハを接着し、ブレード等により各半導体チップ２１が分離されるように半導体ウエハを切除するようにしてもよい。なお、以下の製造方法を説明する各図においては、中央部の半導体チップ２１の領域は、図１（Ａ）のＩB −ＩB 線に沿う断面を、また、その両側の半導体チップ２１の領域は図１（Ａ）のＩC −ＩC 線に沿う断面を示している。
次に、複数の半導体チップ２１を含む接着層４２の上面にポリイミド系樹脂、エポキシ系樹脂、ＰＢＯ系樹脂等からなる絶縁膜２６をスピンコート法や印刷法等により塗布し、これを乾燥した後に、フォトレジストを塗布し、フォトリソグラフィー法により絶縁膜２６を図３に示すようにパターニングする。この場合、絶縁膜２６の上面は平坦であり、その半導体チップ２１の開口部２５に対応する部分には開口部２７が形成され、また中央部の半導体チップ２１の周囲における絶縁膜２６の所定の複数箇所にはスルーホール２８が形成されている。絶縁膜２６をパターニングした後、フォトレジストを剥離する。
次に、図４に示すように、スルーホール２８内および両開口部２５、２７を介して露出された接続パッド２３の上面を含む絶縁膜２６の上面に下地金属層４３を形成する。下地金属層４３は、例えば、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層４３の上面にメッキレジスト膜４４をパターン形成する。この場合、第１および第２の再配線３２、３６形成領域に対応する部分におけるメッキレジスト膜４４には開口部４５が形成されている。次に、下地金属層４３をメッキ電流路として銅等の電解メッキを行うことにより、メッキレジスト膜４４の開口部４５内の下地金属層４３の上面に第１および第２の再配線３２、３６を形成する。
これにより、第１の再配線３２は、半導体チップ２１の接続パッド２３に接続された部分からなるパッド部と、スルーホール２８上に配置されて第１の突起電極３３に一体的に接続された部分からなるパッド部と、両パッド部を接続する引き回し線とから構成され、第２の再配線３６は、半導体チップ２１の接続パッド２３に接続された部分からなるパッド部と、後述する第２の突起電極３７に接続される部分からなるパッド部と、両パッド部を接続する引き回し線とから構成される。次に、メッキレジスト膜４４を剥離する。
第１の再配線３２の形成において、絶縁膜２６の開口部２７に対応するパッド部は、第１の突起電極３３に一体的に設けられるので、生産が、大変効率的である。しかし、第１の突起電極３３を構成する第１の再配線３２のパッド部の上部側は、メッキ時に窪んで形成される。もし、第１の突起電極３３の上部側を引き回し線と平坦になるように形成することを望むならば、図３において、絶縁膜２６にスルーホール２８を形成せず、半導体チップ２１の開口部２５に対応する部分には開口部２７のみを形成し、下地金属層４３を形成し、メッキレジスト膜４４をパターン形成し、下地金属層４３をメッキ電流路として銅等の電解メッキを行うことにより、第１および第２の再配線３２、３６を形成してから、絶縁膜２６にスルーホール２８を形成し（ベース板４１を剥がして行う）、メッキ等によりスルーホール２８内の第１の再配線３２のパッド部上に第１の突起電極３３を形成するようにしてもよい。
次に、図５に示すように、第１および第２の再配線３２、３６を含む下地金属層４３の上面にメッキレジスト膜４６をパターン形成する。この場合、第２の再配線３６のパッド部に対応する部分におけるメッキレジスト膜４６には開口部４７が形成されている。次に、下地金属層４３をメッキ電流路として銅等の電解メッキを行うことにより、メッキレジスト膜４６の開口部４７内の第２の再配線３６のパッド部の上面に第２の突起電極３７を高さ１００〜１５０μｍ程度に形成する。次に、メッキレジスト膜４６を剥離する。
次に、第１および第２の再配線３２、３６をマスクとして下地金属層４３の不要な部分をエッチングして除去する（この場合、マスクとなる第１および第２の再配線３２、３６も同時にエッチングされるが、下地金属層４３に比し厚さが厚いので、下地金属層４３がエッチングされた時点でエッチングをやめればよい）と、図６に示すように、第１および第２の再配線３２、３６下にのみ第１および第２の下地金属層３１、３５が残存される。
ここで、スルーホール２８内に形成された第１の下地金属層３１および第１の再配線３２からなる第１の突起電極３３の高さは、半導体チップ２１の厚さ（２０〜５０μｍ程度）と絶縁膜２６の厚さ（例えば半導体チップ２１上で１０μｍ程度）との合計厚さ（３０〜６０μｍ程度）であり、第２の突起電極３７の高さ（１００〜１５０μｍ程度）よりも低くなっている。
次に、図７に示すように、第２の突起電極３７、第１および第２の再配線３２、３６を含む絶縁膜２６の上面にポリイミド系樹脂、エポキシ系樹脂、ＰＢＯ系樹脂等からなる絶縁膜３９をディスペンサ法、印刷法、トランスファモールド法等によりその厚さが第２の突起電極３７の高さよりもやや厚くなるように形成する。したがって、この状態では、第２の突起電極３７の上面は絶縁膜３９によって覆われている。
次に、絶縁膜３９の上面側を適宜に研磨することにより、図８に示すように、第２の突起電極３７の上面を露出させる。次に、図９に示すように、第２の突起電極３７の上面に第２の半田ボール３８を形成する。第２の半田ボール３８の形成は、第２の半田ボール３８を吸着具で吸着して第２の突起電極３７上に載置し、リフローを行う方法、印刷等により第２の突起電極３７の上面に半田層を被着し、リフローにより第２の半田ボール３８を形成する方法等による。
次に、ベース板４１の下面側から紫外線を照射し、接着層４２の接着力を低下させ、ベース板４１および接着層４２を剥がすと、図１０に示すようになる。この状態では、絶縁膜２６の下面および第１の突起電極３３の下面は半導体基板２２の下面と面一となっている。ここで、第１の突起電極３３の下面に、接着剤や異物等が付着している場合には、プラズマエッチング等を行って除去する。
次に、図１１に示すように、第１の突起電極３３下に第１の半田ボール３４を形成する。次に、図１２に示すように、互いに隣接する半導体チップ２１、２１間において絶縁膜２６および絶縁膜３９を切断すると、図１（Ａ）、（Ｂ）、（Ｃ）に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体チップ２１の接続パッド２３に接続される第１、第２の下地金属層３１、３５および第１、第２の再配線３２、３６をスパッタおよび電解メッキにより形成しているので、半導体チップ２１の接続パッド２３と第１および第２の再配線３２、３６との間の導電接続を確実とすることができる。
また、本実施形態の製造方法では、ベース板４１上の接着層４２上の所定の複数箇所にそれぞれ半導体チップ２１を接着して配置し、複数の半導体チップ２１に対して絶縁膜１６、３９、第１、第２の下地金属層３１、３５、第１、第２の再配線３２、３６、第１、第２の突起電極３３、３７および第１、第２の半田ボール３４、３８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
また、ベース板４１と共に複数の半導体チップ２１を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板４１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
なお、上記実施形態では、例えば図９に示すように、ベース板４１の上面全体に接着層４２を設けた場合について説明したが、これに限らず、例えば図１３に示す他の製造方法のように、半導体チップ２１の半導体基板２２の下面のみを接着層４２を介してベース板４１上に接着するようにしてもよい。ただし、この場合、ベース板４１および接着層４２を剥がすと、絶縁膜２６の下面および第１の突起電極３３の下面が半導体基板２２の下面から突出するので、実装時の必要性に応じてこれらの突出部を研磨して除去してもよい。また、接着層４２の代わりに、ダイシングテープのように引き延ばして半導体基板２２等から剥離するものを用いてもよい。
また、上記実施形態では、図１（Ａ）、（Ｂ）、（Ｃ）に示すように、第１の再配線３２のパッド部下に第１の突起電極３３を形成し、第２の再配線３６のパッド部上に第２の突起電極３７を形成した場合について説明したが、これに限定されるものではない。例えば、図１４に示すこの発明の他の実施形態のように、第１の再配線３２のパッド部上に第２の突起電極３７を形成するようにしてもよい。この場合、第１の突起電極３３と第２の突起電極３７は同じ位置に形成されるので、図１５に図示するように、半田ボール３４を半導体装置の一面側、例えば、第１の突起電極３３側上のみに形成しておけば、他面側の第２の突起電極３７上に第２の半田ボール３８を形成せずとも、この上に同様な半導体装置を積層することもできる。
さらに、図示していないが、第１の突起電極３３下に半田ボールを形成せずに、第２の突起電極３７上にのみ半田ボールを形成するようにしてもよい。また、図１４および図１５に図示された構造の変形例として、全ての再配線に第１、第２の突起電極３３、３７を形成するのではなく、一部は、図１（Ｃ）に示すような、第２の再配線３６を形成し、そのパッド部上に第２の突起電極３７を有するものとしたり、また、第１の再配線３２を形成し、図１（Ｂ）に示すような、第１の突起電極３３のみを有するようにもよい。
次に、図１６は複数の例えば３個の半導体装置を回路基板上に積層して実装した場合の一例の断面図を示したものである。この例では、第１番目の半導体装置５１は、その半田ボール３４が回路基板５４上の接続端子５５に接合されていることにより、回路基板５４上に搭載されている。第２番目の半導体装置５２は、その半田ボール３４が第１番目の半導体装置５１の突起電極３７上に接合されていることにより、第１番目の半導体装置５１上に搭載されている。第３番目の半導体装置５３は、その半田ボール３４が第２番目の半導体装置５２の突起電極３７上に接合されていることにより、第２番目の半導体装置５２上に搭載されている。
この場合、一番上の第３番目の半導体装置５３は、例えば、図１（Ｂ）に示すような第１の再配線３２および第１の突起電極３３のみを有し、第２の再配線３６および第２の突起電極３７を備えていないものからなっている。なお、回路基板５４上に４個以上の半導体装置を積層して実装する場合には、当然のことながら、第３番目の半導体装置５３は第２の突起電極３７を備えている。
また、第１番目と第２番目の半導体装置５１、５２は、第３番目の半導体装置５３への中継端子の機能のみを有する突起電極を数本有する。すなわち、図１６において左側に示すように、第１の突起電極３３と第２の突起電極３７とは、当該半導体装置に内蔵された半導体チップ２１のいずれの接続パッド２３にも接続されていないフローティング状態の下地金属層５６および中継パッド部５７を介して接続された構造となっている。この場合、図１６において、このような中継端子の機能を有する突起電極に接続される回路基板５４の接続端子５５（図１６における左側）には、第３番目の半導体装置５３のセレクト信号、リセット信号等の制御信号や、場合により駆動電圧が供給される。
また、図１７に示す他の例のように、回路基板５４の左側の接続端子５５がＧＮＤ端子である場合には、第１番目と第２番目の半導体装置５１、５２において、左側の第１の再配線３２のパッド部上に第２の突起電極３７を設けるようにしてもよい。ただし、この場合、第３番目の半導体装置５３は、例えば、図１（Ｃ）に示すような第２の再配線３６および第２の突起電極３７のみを有し、第１の再配線３２および第１の突起電極３３を備えていないものからなっている。この場合、第２番目の半導体装置５２の突起電極２７と第３番目の突起電極２７とを接続するための半田ボール３４は、第２番目の半導体装置５２の突起電極２７上または第３番目の半導体装置５３の突起電極２７下に予め形成しておく。
さらに、例えば、図１７において、第１番目の半導体装置５１の第１の突起電極３３下および第２の突起電極３７上にそれぞれ半田ボール３４を予め形成しておくようにしてもよい。この場合、実装形態等に応じて、回路基板５４の接続端子５５に接合される半田ボール３４の高さをやや高くし、第２番目の半導体装置５２の第１の突起電極３３に接合される半田ボール３４の高さをやや低くするようにしてもよい。
なお、図１（Ａ）において、第１の突起電極３３を半導体チップ２１の相対向する一対の辺に配列し、第２の突起電極３７を半導体チップ２１の相対向する他の一対の辺に配列したものとしているが、第１の突起電極３３および第２の突起電極３７を半導体チップ２１の隣接する辺に配列したり、全ての辺に配列することも可能である。
また、機器への実装の都合で、半導体装置を細長状にするために、第１の突起電極３３および第２の突起電極３７を一対の辺にのみ配列し、他の辺には配列しないようにしたり、あるいはボンディング時に各突起電極にかかる荷重を均一にするため、各半導体装置に内蔵される半導体チップ２１のいずれの接続パッド２３にも接続されない、あるいは他の突起電極と共通の接続パッドに接続されるダミーの突起電極を形成してもよい。
さらに、各半導体装置に内蔵される半導体チップ２１はその底面が露出された状態で第１の突起電極３３に第１の半田ボール３４を接合したが、第１の半田ボール３４を接合する前に半導体チップ２１の底面を絶縁膜（封止材）で被覆し、該絶縁膜の各第１の突起電極３３と対応する領域にスルーホールを形成し、必要に応じ、該スルーホール内にメッキをした上、第１の半田ボール３４を接合してもよく、本発明の趣旨を逸脱しない範囲内で適宜変形することが可能である。
（Ａ）はこの発明の一実施形態としての半導体装置の拡大平面図、（Ｂ）はそのＩB −ＩB に沿う拡大断面図、（Ｃ）はそのＩC −ＩC に沿う拡大断面図。 図１に示す半導体装置の製造方法の一例において、当初の製造工程の断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図９に続く製造工程の断面図。 図１０に続く製造工程の断面図。 図１１に続く製造工程の断面図。 図１に示す半導体装置の製造方法の他の例を説明するために示す断面図。 この発明の他の実施形態としての半導体装置の断面図。 この発明のさらに他の実施形態としての半導体装置の断面図。 複数の半導体装置を回路基板上に積層して実装した場合の一例の断面図。 複数の半導体装置を回路基板上に積層して実装した場合の他の例の断面図。 従来の半導体装置の一例の断面図。
符号の説明
２１ 半導体チップ
２２ 半導体基板
２３ 接続パッド
２４ 絶縁膜
２６ 絶縁膜
２８ スルーホール
３１ 第１の下地金属層
３２ 第１の再配線
３３ 突起電極
３４ 第１の半田ボール
３５ 第２の下地金属層
３６ 第２の再配線
３７ 第２の突起電極
３８ 第２の半田ボール
３９ 絶縁膜
４１ ベース板
４２ 接着層

Claims (10)

  1. 一面上に第１および第２の接続パッドを有する半導体チップと、該半導体チップの一面および周側面を覆うように設けられ、それぞれ、前記第１および第２の接続パッドに対応する複数の第１の開口部を有する絶縁膜と、該絶縁膜の上面に、それぞれ、前記第１の開口部を介して前記半導体チップの前記第１および第２の接続パッドに接続されて設けられ、前記半導体チップの周側面より外側に配置されたパッド部を有する第１および第２の再配線と、前記第１の再配線のパッド部下に対応する前記絶縁膜に形成された第２の開口部を介して接続された第１の突起電極と、前記第２の再配線のパッド部上に接続されて設けられた第２の突起電極とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記第１の再配線のパッド部上には第２の突起電極が設けられていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記第２の再配線のパッド部上には第１の突起電極が設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記絶縁膜上に前記第２の突起電極の周囲を覆う第２の絶縁膜が形成されていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、さらに、前記接続パッドに接続されない突起電極を有することを特徴とする半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置上に同種または異種の半導体装置が１つ以上搭載されていることを特徴とする半導体装置。
  7. 一面上に接続パッドを有する複数の半導体チップをベース板に固着する工程と、
    前記複数の半導体チップを含む前記ベース板上に絶縁膜を形成する工程と、
    前記各半導体チップの周側面より外側における前記絶縁膜に開口部を形成する工程と、
    前記絶縁膜の上面に、前記各半導体チップの接続パッドに接続されて設けられ、前記絶縁膜の開口部に対応するパッド部に第１の突起電極が接続された第１の再配線、および前記各半導体チップの接続パッドに接続されて設けられ、且つ、前記各半導体チップの周側面より外側にパッド部を有する第２の再配線を形成する工程と、
    前記第２の再配線のパッド部上に第２の突起電極を形成する工程と、
    前記各組の半導体チップ間における前記両絶縁膜を切断して前記各半導体チップの周囲に前記第１および第２の突起電極が形成された半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、前記第１の突起電極を前記再配線と同一工程で形成することを特徴とする半導体装置の製造方法。
  9. 請求項７に記載の発明において、前記第１の突起電極を前記再配線の後工程で形成することを特徴とする半導体装置の製造方法。
  10. 請求項７に記載の発明において、さらに、前記絶縁膜上に前記突起電極の周囲を覆う第２の絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2006037375A 2006-02-15 2006-02-15 半導体装置およびその製造方法 Expired - Fee Related JP4349376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006037375A JP4349376B2 (ja) 2006-02-15 2006-02-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037375A JP4349376B2 (ja) 2006-02-15 2006-02-15 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002117307A Division JP4135390B2 (ja) 2002-02-04 2002-04-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006148161A JP2006148161A (ja) 2006-06-08
JP4349376B2 true JP4349376B2 (ja) 2009-10-21

Family

ID=36627385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037375A Expired - Fee Related JP4349376B2 (ja) 2006-02-15 2006-02-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4349376B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100905785B1 (ko) * 2007-07-27 2009-07-02 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법
US8541887B2 (en) 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8652877B2 (en) 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2006148161A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
TW577160B (en) Semiconductor device and manufacturing method thereof
JP3918681B2 (ja) 半導体装置
US20200118993A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP3888267B2 (ja) 半導体装置およびその製造方法
JP4851794B2 (ja) 半導体装置
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP4349376B2 (ja) 半導体装置およびその製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
JP4379102B2 (ja) 半導体装置の製造方法
JP4135390B2 (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP4577316B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
JP4337859B2 (ja) 半導体装置
JP4297154B2 (ja) 半導体装置の製造方法
JP2009246404A (ja) 半導体装置の製造方法
JP2007287901A (ja) 半導体装置およびその製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
JP4337860B2 (ja) 半導体装置
JP4337858B2 (ja) 半導体装置
JP4297153B2 (ja) 半導体装置の製造方法
CN116259597A (zh) 芯片封装结构及其制造方法
JP2006073844A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees