[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4235812B2 - D class amplifier - Google Patents

D class amplifier Download PDF

Info

Publication number
JP4235812B2
JP4235812B2 JP2003401414A JP2003401414A JP4235812B2 JP 4235812 B2 JP4235812 B2 JP 4235812B2 JP 2003401414 A JP2003401414 A JP 2003401414A JP 2003401414 A JP2003401414 A JP 2003401414A JP 4235812 B2 JP4235812 B2 JP 4235812B2
Authority
JP
Japan
Prior art keywords
mos transistor
side mos
coils
class amplifier
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003401414A
Other languages
Japanese (ja)
Other versions
JP2005167470A (en
Inventor
健司 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2003401414A priority Critical patent/JP4235812B2/en
Publication of JP2005167470A publication Critical patent/JP2005167470A/en
Application granted granted Critical
Publication of JP4235812B2 publication Critical patent/JP4235812B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、デジタルオーディオアンプやモータドライバに用いられるDクラスアンプ(D級アンプ或いはD級電力増幅器とも云う。)に関する。   The present invention relates to a D class amplifier (also referred to as a D class amplifier or a D class power amplifier) used for a digital audio amplifier or a motor driver.

デジタルアンプ機器に用いられているPWM(パルス幅変調)出力或いはPDM(パルス持続変調)出力等の逆位相の2つのパルス入力波によって交互に駆動されるスイッチング出力段のハイサイドMOSトランジスタとローサイドMOSトランジスタを備えるDクラスアンプは、デジタルオーディオアンプやモータドライバに汎用されており、一般にスイッチング出力段の±B電源間に直列接続された前記ハイサイドMOSトランジスタ(MOSFET)及びローサイドMOSトランジスタ(MOSFET)のON/OFF時のデッドタイムをコントロールすることによって前記ハイサイドMOSトランジスタと前記ローサイドMOSトランジスタに瞬間的に流れる貫通電流を低減すると共に歪率を抑制する駆動方式を採っている。   High-side MOS transistor and low-side MOS in the switching output stage that are alternately driven by two anti-phase pulse input waves such as PWM (pulse width modulation) output or PDM (pulse continuous modulation) output used in digital amplifier equipment A D-class amplifier including a transistor is widely used in a digital audio amplifier and a motor driver. Generally, the high-side MOS transistor (MOSFET) and the low-side MOS transistor (MOSFET) connected in series between ± B power sources of a switching output stage. By controlling the dead time at ON / OFF, a driving method is adopted in which the through current that flows instantaneously to the high-side MOS transistor and the low-side MOS transistor is reduced and the distortion is suppressed.

そして駆動出力方式は、大きく分けて図6に示されるような±B電源間に接続されたハイサイドMOSトランジスタQ1とローサイドMOSトランジスタQ2を逆位相のパルス入力波P1、P2で各々スイッチング駆動するハーフ・ブリッジ型と、図7に示されるような(ハイサイドMOSトランジスタ、ローサイドMOSトランジスタ)の(Q1、Q2)と(Q3、Q4)の2組のスイッチング出力段からなるフル・ブリッジ型がある。なお、図6、図7中のコイルLとコンデンサCはローパスフィルタLPFを構成し、符号1、2はデッドタイム調整回路、符号3はレベルシフト回路、符号4、5はドライバー回路である。   The drive output system is roughly divided into half-drives in which high-side MOS transistor Q1 and low-side MOS transistor Q2 connected between ± B power supplies as shown in FIG. 6 are switched and driven by pulse input waves P1 and P2 having opposite phases. There are a bridge type and a full bridge type consisting of two sets of switching output stages (Q1, Q2) and (Q3, Q4) of (high side MOS transistor, low side MOS transistor) as shown in FIG. 6 and 7, the coil L and the capacitor C constitute a low-pass filter LPF. Reference numerals 1 and 2 denote a dead time adjustment circuit, reference numeral 3 denotes a level shift circuit, and reference numerals 4 and 5 denote driver circuits.

Dクラスアンプに関する公知文献としては、例えば下記[特許文献1]にDクラスアンプの歪みの低減が可能なオーディオ電力増幅回路に関する技術が記載されている。   As a publicly known document related to the D class amplifier, for example, the following [Patent Document 1] describes a technique related to an audio power amplifier circuit capable of reducing distortion of the D class amplifier.

特開2002−359525号公報JP 2002-359525 A

従来のDクラスアンプにおける前記ハーフ・ブリッジ型(図6)とフル・ブリッジ型(図7)のどちらにおいても、歪率を改善するためには前記デッドタイムを短くする必要がある。   In both the half-bridge type (FIG. 6) and the full-bridge type (FIG. 7) in the conventional D-class amplifier, it is necessary to shorten the dead time in order to improve the distortion.

しかし、デッドタイムを短くすればするほど、前記ハイサイドMOSトランジスタQ1やQ3とローサイドMOSトランジスタQ2やQ4に流れる貫通電流(ショート・スルー)が増大し、効率の悪化(電力損失の悪化)、更にはトランジスタ素子の破壊を引き起こすことになる。   However, as the dead time is shortened, the through current (short-through) flowing through the high-side MOS transistors Q1 and Q3 and the low-side MOS transistors Q2 and Q4 increases, resulting in deterioration of efficiency (deterioration of power loss), and Will cause destruction of the transistor element.

例えば、前述の図7のフル・ブリッジ型の駆動出力方式のDクラスアンプの場合のデッドタイム(Dead Time;単位ns)に対する歪率THD(%)及び電力損失(単位W)の依存特性のシミュレーション結果を表す図8の対数グラフから判るように、Dクラスアンプにおける歪率と効率は相反する特性となっており、従来は適当な妥協ポイントで設計されていた。   For example, a simulation of the dependence characteristics of the distortion rate THD (%) and the power loss (unit W) with respect to the dead time (Dead Time; unit ns) in the case of the above-described D-class amplifier of the full bridge type drive output system of FIG. As can be seen from the logarithmic graph of FIG. 8 showing the results, the distortion rate and efficiency in the D-class amplifier have contradictory characteristics, and the conventional design has been made with an appropriate compromise point.

尤も、例えばデジタルオーディオアンプにおける歪率の改善は主命題であるため、妥協ポイントにおいても貫通電流は効率の面から見れば大きいものとなっていた。   However, for example, since improvement of the distortion factor in a digital audio amplifier is a main proposition, the through current is large from the viewpoint of efficiency even at the compromise point.

そして、大きな貫通電流は電源の電圧リップルを増長し、周辺機器への電源変動に起因する動作異常或いは不要輻射量を増やす要因になる場合がある。また、大きな貫通電流によって電流検出機能(保護回路)が誤動作し、アンプ出力回路が停止する場合もあり得る。   A large through current may increase the voltage ripple of the power supply, and may cause abnormal operation due to power supply fluctuations to peripheral devices or an increase in the amount of unnecessary radiation. Also, the current detection function (protection circuit) may malfunction due to a large through current, and the amplifier output circuit may stop.

本発明は、上記Dクラスアンプの孕む歪率と効率の相反する特性に鑑みて為されたものであり、簡単な構成でありながら歪率の改善を図りつつ貫通電流をより小さく抑えるように構成されたDクラスアンプを提供することを目的とする。   The present invention has been made in view of the contradictory characteristics of the distortion rate and efficiency of the D-class amplifier, and is configured to suppress the through current to a smaller size while improving the distortion rate with a simple configuration. An object of the present invention is to provide a D-class amplifier.

本発明は、パルス入力波P1、P2によって駆動されるスイッチング出力段のハイサイドMOSトランジスタQ1とローサイドMOSトランジスタQ2を備えるDクラスアンプ10において、前記ハイサイドMOSトランジスタQ1と前記ローサイドMOSトランジスタQ2との間に接続された直列接続の2個のコイルL1及びL2と、アノードが前記ローサイドMOSトランジスタQ2に接続されるとともにカソードが前記ハイサイドMOSトランジスタQ1に接続されるように前記直列接続の2個のコイルL1及びL2に対して並列に接続されたダイオードD1と、前記2個のコイルL1及びL2の接続共点Mと接地間に接続されて前記2個のコイルL1及びL2とともにローパスフィルタLPFを構成するコンデンサC1と、を有して、前記2個のコイルL1及びL2の接続共点Mを出力端とすることを特徴とするDクラスアンプ10を提供することにより、上記課題を解決する。 The present invention relates to a D-class amplifier 10 including a high-side MOS transistor Q1 and a low-side MOS transistor Q2 in a switching output stage driven by pulse input waves P1 and P2. In the D-class amplifier 10, the high-side MOS transistor Q1 and the low-side MOS transistor Q2 and two coils L1 and L2 connected in series connected between two of said serially connected as cathode with an anode connected to said low side MOS transistor Q 2 is connected to the high-side MOS transistor Q 1 A diode D1 connected in parallel to the coils L1 and L2, and a connection point M between the two coils L1 and L2 and the ground, and a low-pass filter LPF together with the two coils L1 and L2. And a capacitor C1 constituting By providing a D class amplifier 10, characterized in that an output terminal connected both point M of the two coils L1 and L2, to solve the above problems.

本発明に係るDクラスアンプは、上記のように構成されているため、
(1)スイッチング出力段のハイサイドMOSトランジスタ及びローサイドMOSトランジスタに流れる貫通電流が低減できるため、両MOSトランジスタの劣化を最小限にとどめることができ、長寿命化が図れる。
(2)簡単な構成でありながらDクラスアンプにおける相反する特性である歪率と効率を同時に改善することができる。
(3)貫通電流の低減により、電源電圧リップルによる周辺機器への電源変動に起因する動作異常等の影響の回避、不要輻射量の低減が可能であり、電流検出回路などの誤動作の防止にも有効である。
(4)高効率動作と低歪率を同時に満たすデジタルオーディオアンプが実現できる。
Since the D class amplifier according to the present invention is configured as described above,
(1) Since the through current flowing through the high-side MOS transistor and the low-side MOS transistor in the switching output stage can be reduced, the deterioration of both MOS transistors can be minimized and the life can be extended.
(2) While having a simple configuration, it is possible to simultaneously improve the distortion and efficiency, which are conflicting characteristics in the D-class amplifier.
(3) By reducing the through current, it is possible to avoid the effects of abnormal operation due to power supply fluctuations to peripheral devices due to power supply voltage ripple, and to reduce the amount of unnecessary radiation. It is valid.
(4) A digital audio amplifier that simultaneously satisfies high efficiency operation and low distortion can be realized.

本発明に係るDクラスアンプの最良の実施の形態について図面に基づいて説明する。なお、従来のDクラスアンプにおけるスイッチング出力段より手前のPWM変調回路等の回路は公知技術であるので説明を省略し、専らスイッチング出力段とその貫通電流の低減の作用に絞って説明する。また、従来のDクラスアンプのスイッチング出力段の回路図の図6、図7と同等回路部については同符号で示す。   The best mode of the D class amplifier according to the present invention will be described with reference to the drawings. Since circuits such as a PWM modulation circuit before the switching output stage in the conventional D-class amplifier are well-known techniques, description thereof will be omitted, and only the switching output stage and its through current reduction will be described. Further, the same circuit portions as those in FIGS. 6 and 7 in the circuit diagram of the switching output stage of the conventional D class amplifier are denoted by the same reference numerals.

図1は本発明に係るDクラスアンプにおけるスイッチング出力段の回路構成の従来回路からの変更内容と貫通電流低減の作用を説明する図であり、図2は本発明に係るDクラスアンプにおけるハーフ・ブリッジ型のスイッチング出力段の回路図である。図3は本発明に係るDクラスアンプにおけるフル・ブリッジ型のスイッチング出力段の回路図である。図4はフル・ブリッジ型における2個のコイルを結合させて、コイル数を減らしたDクラスアンプの実施の形態例である。図5は本発明に係るDクラスアンプにおけるフル・ブリッジ型の駆動出力方式のデッドタイム(単位ns)に対する歪率THD(%)及び電力損失(単位W)の依存特性のシミュレーション結果を表す対数グラフである。   FIG. 1 is a diagram for explaining changes in the circuit configuration of the switching output stage in the D-class amplifier according to the present invention from the conventional circuit and the effect of reducing the through current. FIG. It is a circuit diagram of a bridge type switching output stage. FIG. 3 is a circuit diagram of a full-bridge type switching output stage in the D-class amplifier according to the present invention. FIG. 4 shows an embodiment of a D class amplifier in which two coils in the full bridge type are coupled to reduce the number of coils. FIG. 5 is a logarithmic graph showing a simulation result of the dependence characteristics of the distortion rate THD (%) and the power loss (unit W) with respect to the dead time (unit ns) of the full-bridge type drive output system in the D-class amplifier according to the present invention. It is.

先ず、図1において、スイッチング出力段の従来回路と本発明の回路とを比較すれば明らかなように、本発明では、スイッチング出力段のハイサイドMOSトランジスタQ1とローサイドMOSトランジスタQ2にスイッチング切換遷移時に流れる貫通電流の低減手段として、従来回路におけるハイサイドMOSトランジスタQ1及びローサイドMOSトランジスタQ2との間に直列接続の2個のコイルL1、L2(同等特性)が接続されるとともにフライバック電流吸収用のダイオードD1が前記直列接続の2個のコイルL1、L2と並列に接続されている点に特徴を有する。   First, as apparent from comparing the conventional circuit of the switching output stage with the circuit of the present invention in FIG. 1, in the present invention, at the time of switching switching between the high side MOS transistor Q1 and the low side MOS transistor Q2 of the switching output stage. As means for reducing the flowing through current, two coils L1 and L2 (equivalent characteristics) connected in series are connected between the high-side MOS transistor Q1 and the low-side MOS transistor Q2 in the conventional circuit and also used for absorbing flyback current. The diode D1 is characterized in that it is connected in parallel with the two coils L1 and L2 connected in series.

これにより、デッドタイムを短くしてもハイサイドMOSトランジスタQ1及びローサイドMOSトランジスタQ2に流れるON/OFF切換時の貫通電流は2個のコイルL1、L2を流れるので、該コイルL1、L2のリアクタンスによって急峻に流れるのではなく、緩やかに大きくなるため大電流とはならず、且つフライバック電流吸収用のダイオードD1により安定動作を行うことができるのである。   Thereby, even if the dead time is shortened, the through current at the time of ON / OFF switching flowing through the high-side MOS transistor Q1 and the low-side MOS transistor Q2 flows through the two coils L1 and L2, so that the reactance of the coils L1 and L2 Since the current does not flow steeply but gradually increases, a large current is not generated, and stable operation can be performed by the flyback current absorbing diode D1.

なお、前記ハイサイドMOSトランジスタQ1がON時にはコイルL1とコンデンサC1がローパスフィルタとなり、前記ローサイドMOSトランジスタQ2がON時はコイルL2とコンデンサC1がローパスフィルタを構成する。   When the high-side MOS transistor Q1 is ON, the coil L1 and the capacitor C1 serve as a low-pass filter. When the low-side MOS transistor Q2 is ON, the coil L2 and the capacitor C1 constitute a low-pass filter.

以下、上記貫通電流の低減手段を適用した具体例を説明する。   Hereinafter, a specific example to which the means for reducing the through current is applied will be described.

図2において、ハーフ・ブリッジ型のDクラスアンプ10は、互いに逆位相のパルス入力波P1、P2によって駆動されるスイッチング出力段のハイサイドMOSトランジスタQ1とローサイドMOSトランジスタQ2を備えるDクラスアンプであって、特に、従来の±B電源間に直列接続された前記ハイサイドMOSトランジスタQ1と前記ローサイドMOSトランジスタQ2との接続を切り離してその間に挿入された直列接続の2個のコイルL1及びL2と、アノードが前記ローサイドMOSトランジスタQ2に接続されるとともにカソードが前記ハイサイドMOSトランジスタQ1に接続されるように前記直列接続の2個のコイルL1及びL2に対して並列に挿入されたダイオードD1と、前記2個のコイルL1及びL2の接続共点Mと接地間に接続されて前記2個のコイルL1及びL2とともにローパスフィルタLPFを構成するコンデンサC1と、を有して、前記2個のコイルL1及びL2の接続共点Mを出力端とする回路構成となっている。これは図1で示す貫通電流の低減手段をそのまま適用した事例である。 In FIG. 2, a half-bridge type D-class amplifier 10 is a D-class amplifier including a high-side MOS transistor Q1 and a low-side MOS transistor Q2 in a switching output stage driven by pulse input waves P1 and P2 having opposite phases. In particular, two coils L1 and L2 connected in series between the high-side MOS transistor Q1 and the low-side MOS transistor Q2 connected in series between the conventional ± B power supplies are disconnected and inserted between them, a diode D1 inserted in parallel with the two coils L1 and L2 of the series-connected as cathode is connected to said high-side MOS transistor Q 1 together with anode connected to said low side MOS transistor Q 2 , The connection common point M of the two coils L1 and L2 And a capacitor C1 that is connected between the two coils L1 and L2 and constitutes a low-pass filter LPF together with the two coils L1 and L2, and a circuit having a connection common point M of the two coils L1 and L2 as an output terminal It has a configuration. This is an example in which the through current reducing means shown in FIG. 1 is applied as it is.

次に、図3において、フル・ブリッジ型のDクラスアンプ20は、前述のハーフ・ブリッジ型のDクラスアンプ10を2組(S1とS2)合わせた構成(但し、2組S1、S2の各パルス入力波P1、P2の逆位相の関係は逆となっている。)となっており、S1の組(或いはS2の組、以下括弧書)では、互いに逆位相のパルス入力波P1、P2(P2、P1)によって駆動されるスイッチング出力段のハイサイドMOSトランジスタQ1(Q3)とローサイドMOSトランジスタQ2(Q4)を備えるDクラスアンプであって、特に、従来の±B電源間に直列接続された前記ハイサイドMOSトランジスタQ1(Q3)と前記ローサイドMOSトランジスタQ2(Q4)との間に接続された直列接続の2個のコイルL1及びL2(L3及びL4)と、アノードが前記ローサイドMOSトランジスタQ2(Q4)に接続されるとともにカソードが前記ハイサイドMOSトランジスタQ1(Q3)に接続されるように前記直列接続の2個のコイルL1及びL2(L3及びL4)に対して並列に接続されたダイオードD1(D2)と、前記2個のコイルL1及びL2(L3及びL4)の接続共点M1(M2)と接地間に接続されて前記2個のコイルL1及びL2(L3及びL4)とともにローパスフィルタLPF1(LPF2)を構成するコンデンサC1(C2)と、を有して、前記2個のコイルL1及びL2(L3及びL4)の接続共点M1(M2)を出力端とする回路構成となっている。
Next, in FIG. 3, a full-bridge type D class amplifier 20 has a configuration in which two sets (S1 and S2) of the above-mentioned half bridge type D class amplifier 10 are combined (however, each of the two sets S1 and S2) The relationship of the antiphase of the pulse input waves P1 and P2 is reversed.) In the set of S1 (or the set of S2, hereinafter referred to as parentheses), the pulse input waves P1 and P2 ( A D-class amplifier comprising a high-side MOS transistor Q1 (Q3) and a low-side MOS transistor Q2 (Q4) in the switching output stage driven by P2, P1), particularly connected in series between conventional ± B power supplies Two series-connected coils L1 and L2 (L3 and L3) connected between the high-side MOS transistor Q1 (Q3) and the low-side MOS transistor Q2 (Q4). And L4), the two coils L1 and L2 (L3 and connected in series so cathode connected to said high-side MOS transistor Q1 (Q3) with its anode connected the low-side MOS transistor Q2 (Q4) L4) connected in parallel to the diode D1 (D2), the connection point M1 (M2) of the two coils L1 and L2 (L3 and L4), and the two coils And a capacitor C1 (C2) that constitutes a low-pass filter LPF1 (LPF2) together with L1 and L2 (L3 and L4), and a connection common point M1 (M2) of the two coils L1 and L2 (L3 and L4) ) As an output terminal.

次に、図4において、フル・ブリッジ型のDクラスアンプ30は、前記フル・ブリッジ型のDクラスアンプ20におけるコイルL1とコイルL4及びコイルL2とコイルL3が各々同タイミングで電流が流れることに着目して各々一つのコイルL14、L23に結合させて回路構成を簡単にしたものであり、動作は前述のDクラスアンプ20と同様である。   Next, in FIG. 4, the full-bridge type D-class amplifier 30 is configured such that current flows through the coils L1 and L4 and the coils L2 and L3 in the full-bridge type D-class amplifier 20 at the same timing. The circuit configuration is simplified by focusing on the coils L14 and L23, respectively, and the operation is the same as that of the D-class amplifier 20 described above.

以上のような本発明に特有の貫通電流の低減手段を備えるDクラスアンプ10、20、30では、例えば図5のフル・ブリッジ型のDクラスアンプ20(図3)における100W出力時のデッドタイム(単位ns)に対する歪率THD(%)及び電力損失(単位W)の依存特性のシミュレーション結果を表す対数グラフと、従来のフル・ブリッジ型のDクラスアンプ(図7)のシミュレーション結果(図8)と、を比較すると明らかなように、歪率が十分に小さくなる短いデッドタイムに設定されていても、電力損失は悪化することなく十分に抑えられていて、従来の電力損失よりも一桁程度小さくできることが判る。換言すれば、本発明のDクラスアンプは、効率を悪化(電力損失を悪化)させることなくデッドタイムを短くすることができるため、歪率を大幅に改善できるのである(歪率と効率の両立)。   In the D class amplifiers 10, 20, and 30 having the above-described through current reduction means unique to the present invention, for example, the dead time at 100 W output in the full-bridge type D class amplifier 20 (FIG. 3) of FIG. 5. A logarithmic graph showing a simulation result of dependence characteristics of distortion rate THD (%) and power loss (unit W) with respect to (unit ns), and simulation result of a conventional full bridge type D-class amplifier (FIG. 7) (FIG. 8). As is clear from the comparison of, and even if the dead time is set to a sufficiently short dead time, the power loss is sufficiently suppressed without deteriorating and is one order of magnitude higher than the conventional power loss. It can be seen that it can be reduced to a certain extent. In other words, the D class amplifier of the present invention can shorten the dead time without deteriorating the efficiency (deteriorating the power loss), so that the distortion can be greatly improved (both distortion and efficiency are compatible). ).

また、貫通電流の低減により、電源に負担が掛からないので、電源電圧リップルによる周辺機器への電源変動に起因する動作異常等の影響が回避される。   Further, since the power supply is not burdened by the reduction of the through current, the influence of abnormal operation due to the power supply fluctuation to the peripheral device due to the power supply voltage ripple is avoided.

さらに、貫通電流の低減により、不要輻射量が低減され、電流検出回路等の誤動作が防止されることになる。   Furthermore, the amount of unnecessary radiation is reduced by reducing the through current, and malfunction of the current detection circuit and the like is prevented.

特に、歪率の改善と電力損失の低減が強く要請されるデジタルオーディオアンプにおいては、本発明のDクラスアンプの貫通電流低減の回路構成が有効であることは言うまでもない。   In particular, in a digital audio amplifier that is strongly required to improve distortion and reduce power loss, it goes without saying that the circuit configuration for reducing the through current of the D-class amplifier of the present invention is effective.

本発明に係るDクラスアンプにおけるスイッチング出力段の回路構成の従来回路からの変更内容と貫通電流低減の作用を説明する図である。It is a figure explaining the change content from the conventional circuit of the circuit structure of the switching output stage in the D class amplifier which concerns on this invention, and the effect | action of a through-current reduction. 本発明に係るDクラスアンプにおけるハーフ・ブリッジ型のスイッチング出力段の回路図である。本発明に係るDクラスアンプにおける貫通電流低減回路の第2の実施の形態のブロック回路図である。FIG. 4 is a circuit diagram of a half-bridge type switching output stage in a D-class amplifier according to the present invention. FIG. 5 is a block circuit diagram of a second embodiment of a through current reduction circuit in a D-class amplifier according to the present invention. 本発明に係るDクラスアンプにおけるフル・ブリッジ型のスイッチング出力段の回路図である。It is a circuit diagram of a full bridge type switching output stage in a D class amplifier according to the present invention. フル・ブリッジ型における2個のコイルを結合させて、コイル数を減らしたDクラスアンプの実施の形態例である。This is an embodiment of a D class amplifier in which two coils in a full bridge type are coupled to reduce the number of coils. 本発明に係るDクラスアンプにおけるフル・ブリッジ型の駆動出力方式のデッドタイム(単位ns)に対する歪率THD(%)及び電力損失(単位W)の依存特性のシミュレーション結果を表す対数グラフである。It is a logarithmic graph showing the simulation result of the dependence characteristic of distortion THD (%) and power loss (unit W) with respect to dead time (unit ns) of the full bridge type drive output system in D class amplifier concerning the present invention. 従来のDクラスアンプにおけるハーフ・ブリッジ型のスイッチング出力段の回路図である。It is a circuit diagram of a half bridge type switching output stage in a conventional D class amplifier. 従来のDクラスアンプにおけるフル・ブリッジ型のスイッチング出力段の回路図である。It is a circuit diagram of a full bridge type switching output stage in a conventional D class amplifier. 従来のDクラスアンプにおけるフル・ブリッジ型のスイッチング出力段のデッドタイム(Dead Time;単位ns)に対する歪率THD(%)及び電力損失(単位W)のシミュレーション結果を表す対数グラフである。It is a logarithm graph showing the simulation result of distortion THD (%) and power loss (unit W) with respect to dead time (Dead Time; unit ns) of the full bridge type switching output stage in the conventional D class amplifier.

符号の説明Explanation of symbols

1、2 デッドタイム調整回路
3 レベルシフト回路
4、5 ドライバー回路
10、20、30、40 Dクラスアンプ
Q1、Q3 ハイサイドMOSトランジスタ
Q2、Q4 ローサイドMOSトランジスタ
C、C1、C2 コンデンサ
D、D1、D2 フライバック吸収用のダイオード
LPF、LPF1、LPF2 ローパスフィルタ
L、L1、L2、L3、L4、L14、L23 コイル
P1、P2 パルス入力波
M1、M2 接続共点


1, 2 Dead time adjustment circuit
3 Level shift circuit 4, 5 Driver circuit 10, 20, 30, 40 D class amplifier Q1, Q3 High side MOS transistor Q2, Q4 Low side MOS transistor C, C1, C2 Capacitors D, D1, D2 Flyback absorption diode LPF , LPF1, LPF2 Low-pass filter L, L1, L2, L3, L4, L14, L23 Coil P1, P2 Pulse input wave M1, M2


Claims (1)

パルス入力波によって駆動されるスイッチング出力段のハイサイドMOSトランジスタとローサイドMOSトランジスタを備えるDクラスアンプにおいて、
前記ハイサイドMOSトランジスタと前記ローサイドMOSトランジスタとの間に接続された直列接続の2個のコイルと、アノードが前記ローサイドMOSトランジスタに接続されるとともにカソードが前記ハイサイドMOSトランジスタに接続されるように前記直列接続の2個のコイルに対して並列に接続されたダイオードと、前記2個のコイルの接続共点と接地間に接続されて前記2個のコイルとともにローパスフィルタを構成するコンデンサと、を有して、前記2個のコイルの接続共点を出力端とすることを特徴とするDクラスアンプ。
In a D-class amplifier including a high-side MOS transistor and a low-side MOS transistor in a switching output stage driven by a pulse input wave,
And two coils connected in series connection, a cathode with an anode connected to said low side MOS transistor capacitor connected to the high-side MOS transistor capacitor between the low-side MOS transistor and said high-side MOS transistor A diode connected in parallel to the two coils connected in series, a capacitor connected between the connection point of the two coils and the ground, and constituting a low-pass filter together with the two coils; A D-class amplifier, characterized in that the connection point of the two coils is the output end.
JP2003401414A 2003-12-01 2003-12-01 D class amplifier Expired - Lifetime JP4235812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003401414A JP4235812B2 (en) 2003-12-01 2003-12-01 D class amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401414A JP4235812B2 (en) 2003-12-01 2003-12-01 D class amplifier

Publications (2)

Publication Number Publication Date
JP2005167470A JP2005167470A (en) 2005-06-23
JP4235812B2 true JP4235812B2 (en) 2009-03-11

Family

ID=34725354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401414A Expired - Lifetime JP4235812B2 (en) 2003-12-01 2003-12-01 D class amplifier

Country Status (1)

Country Link
JP (1) JP4235812B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594146B1 (en) 2004-02-11 2006-06-28 삼성전자주식회사 Apparatus and method for initial frequency offset estimation in asynchronous mobile communication system
JP7427962B2 (en) * 2019-12-26 2024-02-06 セイコーエプソン株式会社 Liquid ejection device and drive circuit

Also Published As

Publication number Publication date
JP2005167470A (en) 2005-06-23

Similar Documents

Publication Publication Date Title
US6563377B2 (en) Class D switching audio amplifier
US6016075A (en) Class-D amplifier input structure
US10038435B2 (en) High-frequency-isolation gate driver circuit and gate circuit driving method
US20020125941A1 (en) High efficiency switching amplifiers
US20050151585A1 (en) Gate control circuit with soft start/stop function
WO2011114828A1 (en) Driver circuit for power supply, integrated driver circuit for power supply, and power supply
US6856192B2 (en) Class-D amplifier of BTL output type using filter coil and low-pass filter
US8674757B2 (en) Switching system and method for control thereof
US20070115055A1 (en) Method and apparatus for implementing soft switching in a class d amplifier
US7176638B2 (en) Discharge lamp lighting circuit
US9048794B2 (en) Method and apparatus for efficient and distortion compensated digital class-D amplifier ternary modulation scheme
US20050127991A1 (en) Volume control in class D amplifier using variable supply voltage
EP1913688B1 (en) Method and apparatus for implementing soft switching in a class d amplifier
JP3280602B2 (en) Lighting circuit of discharge lamp
JP4235812B2 (en) D class amplifier
JP4538783B2 (en) D class amplifier
US9270180B2 (en) DC-DC converter with adaptive minimum on-time
JP5471862B2 (en) Level shift circuit and switching power supply device
JP4120829B2 (en) Power amplifier device and DC component removal method
JP2001327166A (en) Switching power circuit
CN115133804B (en) AC output switch power supply
Sherman Class D amplifiers provide high efficiency for audio systems
US11121682B1 (en) Single-stage boost class-D amplifier
KR20180068602A (en) Noise reduction circuit for PWM signal
KR100710466B1 (en) Snubber driving circuit using the high power filed effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081202

R151 Written notification of patent or utility model registration

Ref document number: 4235812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

EXPY Cancellation because of completion of term