JP4234337B2 - データ伝送システムにおける又は関する改善 - Google Patents
データ伝送システムにおける又は関する改善 Download PDFInfo
- Publication number
- JP4234337B2 JP4234337B2 JP2001351339A JP2001351339A JP4234337B2 JP 4234337 B2 JP4234337 B2 JP 4234337B2 JP 2001351339 A JP2001351339 A JP 2001351339A JP 2001351339 A JP2001351339 A JP 2001351339A JP 4234337 B2 JP4234337 B2 JP 4234337B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage level
- current
- symbols
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title description 22
- 230000004913 activation Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 8
- 230000002779 inactivation Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、一般にデータ伝送とデータ・コード化、特に差動信号として伝送されるコード化データ・シンボルの伝送に関する。
【０００２】
【従来の技術】
低電圧差動スイング（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｗｉｎｇ； ＬＶＤＳ）システムとして知られた、既知の差動データ伝送システムのブロック図を図１に示す。そのシステムは、差動送信機１と差動受信機２を含む。差動送信機１の第１出力と第２出力は、それぞれ、導体３と４上に電圧信号を発生し、導体３と４との間の電位差が２つの５０Ω抵抗器７と８を含む１００Ω負荷を通して流れる電流を誘導する。抵抗器７の第１端子は導体３に接続されており、抵抗器７の第２端子は抵抗器８の第１端子に接続されており、及び抵抗器８の第２端子は第２導体４に接続されている。第１抵抗器７と第２抵抗器８は、１．２Ｖに保持された接続点９で出会う。その１．２Ｖの電圧は、ＬＶＤＳシステム内の共通モード電圧レベルである。
【０００３】
導体３と４の１つ上の電圧は１．４Ｖにセットされかつ他の導体上の電圧は１．０Ｖにセットされるので、それらの導体は共通モード電圧レベルより０．２Ｖ高くに又は低くにある。それゆえ、４ｍＡの電流（０．４Ｖ／１００Ω）が抵抗器７と８を通して流れる。その電流の流れる向き（ｓｅｎｓｅ）は、伝送されるシンボルを表す。
【０００４】
導体３と４上の信号は伝送線路１０と１１を通じて伝送され、受信機端での導体は５と６で識別されている（導体５は導体３に結合されておりかつ導体６は導体４に結合されている）。導体５と６は１００Ω負荷によって終端され、その負荷は２つの５０Ω抵抗器１２と１３を含む。抵抗器１２の第１端子は導体５に接続されており、抵抗器１２の第２端子は抵抗器１３の第１端子に接続されており、かつ抵抗器１３の第２端子は第２導体６に接続されている。導体５と６上の電圧は、１．４Ｖ及び１．０Ｖ（又はこれの逆の関係）であり、かつそれらの抵抗器を通して４ｍＡの電流を誘導する。電流の流れる向きは伝送されたシンボルを表し、かつ受信機２が検出するために構成されるのはその向きである。
【０００５】
図１のシステムを図２にまた示すが、しかし送信機１の実施を詳細に示し、図１のものに相当する電流素子と接続は同じ参照符号を有する。図２の送信機１は８ｍＡ電流源１４を含み、この電流源はＰＭＯＳトランジスタ１５と１６のソースに接続されており、これらのＰＭＯＳトランジスタのドレインは、それぞれ、ＮＭＯＳトランジスタ１７と１８のドレインに接続されている。ＮＭＯＳトランジスタ１７と１８のソースは、第２の８ｍＡ電流シンク１９に結合されている。トランジスタ１５と１７のドレインは、抵抗器７の第１端子にまた接続されており、抵抗器７の第２端子は抵抗器８の第１端子に接続されておりかつ抵抗器８の第２端子はトランジスタ１６と１８のドレインに接続されている。トランジスタ１５と１７のゲート入力は、第１入力２０に結合されている。トランジスタ１６と１８のゲート入力は、第２入力２１に結合されている。トランジスタ１５と１７のドレインと抵抗器７の第１端子は、第１出力導体３に結合されている。トランジスタ１６と１８のドレインと抵抗器８の第２端子は、第２出力導体４に結合されている。送信機回路の分析を容易にするために、伝送線路１０、１１の遠端を終端する抵抗器１２、１３を図２にまた示す。
【０００６】
トランジシタ１５から１８及び電流源１４と電流シンク１９は、入力２０と２１及び出力導体３と４を備える差動増幅器を形成する。差動増幅器の１００Ω負荷の中点９は、図１におけるように、１．２Ｖに保持される。
【０００７】
入力２１がハイかつ入力２０がロー（例えば、それぞれ、論理１と論理０）で以て、トランジシタ１５と１８はオンでありかつトランジシタ１６と１７はオフである。したがって、電流は、電流源１４から電流シンク１９へトランジスタ１５と１８を経由し、負荷７と８を通して流れる。同様に、電流は、抵抗器１２と１３を含む終端負荷を通して流れる。それらの負荷は共に１００Ωであるから、８ｍＡは分流して、４ｍＡが負荷７と８を通して流れ、かつ４ｍＡが負荷１２と１３を通して流れる。それゆえ、抵抗器７と８を横断して０．４Ｖの電圧降下があるので、導体３と５は１．４Ｖにあり、かつ導体４と６は１．０Ｖにある。
【０００８】
伝送信号の１００Ω差動終端は、伝送線路に適当な終端を与えるのに加えて、多数の利点を有する。例えば、伝送信号は、受信機での電力レベルに依存しない。それゆえ、給電レール（ｓｕｐｐｌｙ ｒａｉｌ）差は、少しの共通モード電流も誘導しない。
【０００９】
データ伝送システムに対する帯域幅要求が増加するに連れて、高速でデータを並列に伝送することの需要が増大しつつある。このような並列データ伝送に対する図１と図２のシステムの使用（すなわち、このようなシステムを並列に使用すること）は、多数の欠点を有する。各差動接続（すなわち、データの各ビット）が２つのピンを必要とするので、ピン・カウントはハイとなる。受信機端での抵抗器は、送信機端での相当する抵抗器と同じ量の電力を消費し、そうであるから送信機と受信機の両方での電力消費が大きい。制御信号を供給することは、更に信号線路を必要とし、これらがピン・カウントと電力オーバヘッドに加わる。
【００１０】
【発明が解決しようとする課題】
上に挙げた問題のいくつか又は全てを解決する又は軽減することが本発明の目的である。
【００１１】
【課題を解決するための手段】
本発明は少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号を用意し、信号は各シンボルに対してそれらのチャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、シンボルはチャネルのどの２つが活性信号を有するかによって区別可能である。好適には、２つの活性信号は異なった形のものであって、それらが互いと区別されるようにし、シンボルはそれによって更に区別可能である。
【００１２】
１実施の形態では、活性信号の１つは第１電圧レベルにある電気信号であり、かつ他の活性信号は第２電圧レベルにある電気信号である。不活性信号は、第１電圧レベルと第２電圧レベルとの中間の電圧レベルにある電気信号、例えば、第１電圧レベルと第２電圧レベルとの間の実質的に中途の電圧レベルにある電気信号である。
【００１３】
代替実施の形態では、活性信号の１つは第１の向きの電流として供給されかつ他の活性信号は第２の向きの電流として供給され、第１の向きと第２の向きは互いに反対である。不活性信号は、実質的に零である電流を有することがある。
【００１４】
本発明はまた、データを伝送する方法であって、本発明の信号を使用して、シンボルの列としてデータをコード化することを含む方法をまた用意する。
【００１５】
本発明はまた、少なくとも３つの端子の集合からデータ・シンボルを伝送するエンコーダを用意し、エンコーダはシンボルの各々に対して集合の２つの端子上に活性信号を供給する一方、集合の残りの端子上に不活性信号を供給するように構成される。好適には、エンコーダは、２つの活性信号を異なった形で供給するように構成されて、それらの活性信号が互いに区別されるようにする。
【００１６】
１実施の形態では、エンコーダは、第１電圧レベルにある電気信号として活性信号の１つを供給しかつ第２の異なった電圧レベルにある電気信号として他の活性信号を供給するように構成される。エンコーダは、活性信号の第１電圧レベルと第２電圧レベルとの中間の電圧レベルにある電気信号、例えば、第１電圧レベルと第２電圧レベルとの間の実質的に中途の電圧レベルにある電気信号として不活性信号を供給するように構成される。
【００１７】
代替実施の形態では、エンコーダは、第１の向きの電流として活性信号の１つを供給しかつ第２の向きの電流として他の活性信号を供給するように構成され、第１の向きと第２の向きは互いに反対である。不活性信号は、残りの端子に電流信号を活性的に供給しないことによって供給されることがある。
【００１８】
エンコーダは、スイッチの第１集合と第２集合を含むことがあり、第１集合と第２集合の各々からの１つのスイッチは端子のそれぞれ１つに接続されており、エンコーダはスイッチの第１集合の選択された１つが接続されている端子上に活性信号の１つを供給するためにそのスイッチを活性化するように構成され、かつエンコーダはスイッチの第２集合の選択された１つが接続されている端子上に他の活性信号を供給するためにそのスイッチを活性化するように構成される。残りのスイッチは、残りの又は各残りの端子に不活性信号を供給するために不活性であることがある。スイッチの第１集合内の各スイッチは第１電圧レベルに結合されることがありかつスイッチの第２集合内の各スイッチは第２電圧レベルに結合されることがある。スイッチの第１集合内の各スイッチは第１電流源に結合されることがありかつスイッチの第２集合内の各スイッチは第２電流源に結合されることがある。エンコーダの各端子は、抵抗器を経由して、共通接続点に結合されることがあり、かつその共通接続点は或る電圧レベル／第１活性信号を搬送する端子上の電圧レベルと第２活性信号を搬送する端子上の電圧レベルとの中間の電圧レベルにあることがある。
【００１９】
本発明は、少なくとも３つの端子の集合に表れたデータ・シンボルを受信するデコーダを更に用意し、デコーダは端子のどの２つが活性信号を有するか検出しかつ応答してどのシンボルが受信されつつあるか識別するように構成される。
【００２０】
好適には、デコーダは、２つの活性信号のどれが第１形式のものであるかかつどれが第２形式のものであるか検出し、かつその情報を受信されたシンボルの前記識別に使用するように構成される。
【００２１】
デコーダは前記端子のどれが第１活性電圧レベルにあるかかつ前記端子のどれが第２活性電圧レベルにあるか検出するように構成されることがあり、その情報は受信されたシンボルの前記識別に使用される。デコーダは、それらの端子上の電圧を基準電圧と比較するように構成されることがある。
【００２２】
本発明は各々が上に記載したようなエンコーダとデコーダを含むシステムを更に用意し、システムのエンコーダの特徴はエンコーダとデコーダがそれらの間にデータを転送するために適切に調整し合うように選択される。
【００２３】
【発明の実施の形態】
本発明の実施の形態を添付図面を参照して説明する。
【００２４】
図３は、図１と２のシステムを使用して伝送することができるデータ・シンボルの表現を示す。図３は、送信機からの導体に、それぞれ、接続されているであろう接続点Ｐ１とＰ２との間に直列に接続された抵抗器２２と２３（図１と２の受信機の抵抗器１２と１３に相当する）を示す。第１データ・シンボルは、接続点Ｐ１から接続点Ｐ２へ流れる電流によって表される。第２データ・シンボルは、接続点Ｐ２から接続点Ｐ１へ流れる電流によって表される。
【００２５】
本発明は、図４に示したように、第３抵抗器を追加することによってシンボルの伝送を拡張する。図４は、第１端子を、それぞれ、接続点Ｐ１、Ｐ２、Ｐ３に接続されかつ各々第２端子を共通接続点Ｚに接続されている抵抗器２２、２３、及び２４を示す。図４は、抵抗器のその配置状態（ｃｏｎｆｉｇｕｒａｔｉｏｎ）を使用して伝送することができる６つのシンボルを示す。これらのシンボルは、接続点Ｐ１から接続点Ｐ２へ抵抗器２２と２３を経由して流れる電流、接続点Ｐ１から接続点Ｐ３へ抵抗器２２と２４を経由して流れる電流、接続点Ｐ２から接続点Ｐ３へ抵抗器２３と２４を経由して流れる電流、接続点Ｐ３から接続点Ｐ１へ抵抗器２４と２２を経由して流れる電流、接続点Ｐ２から接続点Ｐ１へ抵抗器２３と２２を経由して流れる電流、及び接続点Ｐ３から接続点Ｐ２へ抵抗器２４と２３を経由して流れる電流である。
【００２６】
図５に示すように、第４抵抗器２５が追加されることがあって、これらは接続点２４と共通接続点Ｚとの間に結合され、更に６つのシンボルを伝送することができる。これらのシンボルは、接続点Ｐ４から接続点Ｐ１、Ｐ２、及びＰ３の各々へ流れる電流、及び反対向きに、接続点Ｐ１、Ｐ２、及びＰ３の各々から接続点Ｐ４へ流れる電流である。更に抵抗器が追加されることがある。
【００２７】
本発明の好適実施の形態では、図１と２の方法で抵抗器の集合が送信機と受信機に採用され、接続点の各々はそれぞれの伝送線路に接続されている。
【００２８】
上述した拡張システムを使用して伝送されるシンボル毎に対して、２つの活性接続点があり、伝送されるシンボルは接続点のどれが活性であるかによってかつまたそれら活性２つの接続点を流れる電流の向きによって表される。
【００２９】
したがって、本発明のシステムは、Ｎ接続点を有することができ、ここにＮ≧３である。このようなシステムでは、電流をＮ接続点のいずれか１つから流し出しかつＮ−１残りの接続点のいずれか１つを通して復帰させることができる。したがって、伝送することができるシンボルであって、そのようにして区別されたシンボルの合計数（Ｓ）は、次によって与えられる。
【００３０】
【数１】
Ｓ＝Ｎ（Ｎ−１）
【００３１】
１つのこのようなシンボルに含まれた情報のビットの数（Ｂ）は、次によって与えられる。
【００３２】
【数２】
Ｂ＝ｌｏｇ2（Ｓ）
ここに、ｌｏｇ2は、２を底とする対数である。
【００３３】
一般に、Ｂは非整数値である。伝送システムは、簡単な例では、与えられた数（ＢU）の使用可能なビットに動作するデータ・エンコーダで駆動され、その数は、次によって与えられる。
【００３４】
【数３】
Ｂu＝ｉｎｔ（Ｂ）
ここに、ｉｎｔ（Ｂ）は、Ｂの整数部である。
【００３５】
使用可能なシンボルの数（Ｓ）は、次によって与えられる。
【００３６】
【数４】
Ｓu＝２Bu
【００３７】
多数の未使用シンボルがあることになり、それらは他の目的、例えば、制御信号として使用されることがある。未使用シンボルの１つは無効データを表示するために使用することもでき、このようなシンボルは、チャネルへ伝送されるデータがなく、しかしそれにもかかわらず、例えば、そのチャネルが働いていないことを受信機が知るように、いずれにしてもシンボルを伝送することが望ましいときに、伝送されることがある。スペア・シンボルの他の使用は、隣り合うシンボルが常に異なっていることを保証するために繰返しシンボルの第２のものを置換することである。これらは、受信機端でのクロック回復を必要とする伝送リンクに有効である。というのは、このような「複製（ｄｉｔｔｏ）」シンボルＤは伝送データ内のエッジを保証するからである。シンボルＳが数回繰り返されるならば、伝送することができる列はＳＤＳＤ．．．である。無効データの延長期間があるならば、そのデータ内のエッジは、不当データ・シンボルを複製シンボルと交互に伝送することによって維持することができる。
【００３８】
上に説明したＮ接続システムでは、Ｎ入力／出力ピンは、データのＢuビットを送付するために必要とされる。在来の差動システムでは、これは２・Ｂu入力／出力ピンを必要とするであろう。これらの比は、ピン使用率（ｐｉｎ ｕｓａｇｅ ｆａｃｔｏｒ）を与える。これは、３接続点システムに対しては７５％に等しく、５接続点システムに対しては６２．５％の最適値へ更に下がる。Ｎ＞５に対しては、ピン使用率は、一般に、増大する。もっともそれはＮ＜１４に対しては１００％より下に留まる。
【００３９】
接続点の数にかかわらず、データ・リンクの電力消散は一定である。というのは、常に２つの活性接続点しかないからである。接続差動（ｃｏｎｎｅｃｔｉｏｎ ｄｉｆｆｅｒｅｎｔｉａｌ）伝送システムを使用する同等数のビットの配分と比較しての相対電力消散は、（１／Ｂu）によって与えられる。
【００４０】
使用することができる接続点の数は、伝送システムの物理的実施の実用性（ｐｒａｃｔｉｃａｂｉｌｉｔｙ）によってのみ制約される。最も実用的な目的には、３、４、又は５接続点システムが最適解決をおそらく与えると期待される。
【００４１】
システムを負荷抵抗器によって説明したが、それらは本発明の本質的特徴ではない。それらがなくても、３つ以上の導体の集合上を伝送されるシンボルは、どの導体が１つの向きに電流を搬送するかかつどの導体が反対向きに電流を搬送するかによって、又はこれに代えて、どの導体が高電圧にありかつどの導体が低電圧にあるかによって、依然区別される。
【００４２】
本発明に従うＮ接続点（すなわち、Ｎ導体）システムに使用される適合送信機を図６に示す。その送信機は、着信データ・ビット（Ｂu）を捕捉しかつ制御信号の２つの集合（ＣP1からＣP2とＣN1からＣNn）を発生するエンコーダ２６及び制御信号を捕捉しかつ伝送用出力の集合（Ｐ1からＰn）を発生する参照符号２７によって全体的に指示された送信機で構成される。
【００４３】
送信機２７は、電流源２８と電流シンク２９、ＰＭＯＳトランジスタ３０から３２、ＮＭＯＳトランジスタ３３から３５、抵抗器３６から３８、及び導体３９から４１を含む。電流源２８はＰＭＯＳトランジスタ３０から３２の各々のソースに結合されており、トランジスタ３０から３２のドレインは、それぞれ、ＮＭＯＳトランジスタ３３から３５のドレインに接続されており、及びＮＭＯＳトランジスタ３３から３５のソースは全て電流シンク２９に接続されている。ＰＭＯＳトランジスタ３０から３２とＮＭＯＳトランジスタ３３から３５のドレインは、それぞれ、抵抗器３６から３８の第１端子にまた接続されている。抵抗器３６から３８の各々の第２端子は、１．２Ｖ（共通モード電圧）に保持される。ＰＭＯＳトランジスタ３０から３２のゲートは、それぞれ、データ・エンコーダ２６の出力ＣP1、Ｃp2、及びＣPnに接続されており、かつＮＭＯＳトランジスタ３３から３５のゲートは、それぞれ、データ・エンコーダの出力ＣN1、ＣN2、及びＣNnに接続されている。
【００４４】
ＰＭＯＳトランジスタ３０から３２の１つは、入力ＣP1からＣPnの１つをローとすることによってターン・オンされる。同様に、ＮＭＯＳトランジスタ３３から３５の１つは、入力ＣN1からＣNnの１つをハイとすることによってターン・オンされる。例えば、ＣP1ローかつＣN2がハイ（かつＣP2とＣPNハイかつＣN1とＣNnロー）でＰＭＯＳトランジスタ３０とＮＭＯＳトランジスタ３４はオンであり、残りのトランジスタはオフであることになる。このような状況では、電流源２８から抵抗器３６へＰＭＯＳトランジスタ３０を経由してかつ抵抗器３７から電流シンク２９へＮＭＯＳトランジスタ３４を経由して電流経路が存在する。更に、抵抗器３６と３７の第２端子は、電流が電流源２８から電流シンク２９へそれらの抵抗器及びトランジスタ３０と３４を経由して流れるように、接続されている。トランジスタの選択は、信号ＣP1からＣPnのどの１つがローであるかかつ信号ＣN1からＣNnのどの１つがハイであるか選択するデータ・エンコーダ２６によって行われる。
【００４５】
上に与えた例では、出力３９はハイ（１．４Ｖへ）とし出力４０はロー（１．０Ｖへ）になる。残りの出力（この場合は出力４１のみ、しかしＮ接続点システムではＮ−２のこのような出力があることになる）は、１．２Ｖ（共通モード電圧）にある。それゆえ、伝送されるシンボルは、活性出力（共通モード電圧にない出力）と活性出力の極性（すなわち、共通モード電圧よりもどの出力が高いかかつどの出力が低いか）によって表示される。負荷がそれらの出力に接続されているとき、この極性は、もちろん、それら２つの活性出力における電流の向きに等価である。
【００４６】
図７は、０．３５μｍＣＭＯＳ技術に基づく５００Ｍｂ／ｓデータ転送速度で動作する図６の回路のシミュレーションからの導体３９から４１上の信号Ｐ１からＰ３を示す。初期にＰ１はハイであり、Ｐ３はローであり、かつＰ２は共通モード電圧にある。４ｎｓ経ってＰ３はハイへ移行し、Ｐ２はローへ移行し、かつＰ１は共通モード電圧へ移行する。最終的に、８ｎｓ後に、Ｐ２はハイへ移行し、Ｐ３はローへ移行し、かつＰ１は共通モード電圧へ移行する。それゆえ、可能な６つのデータ・シンボルの４つを示す。
【００４７】
図８は、図６の送信機を使用して伝送された信号を受信しかつデコードすることができる回路を示す。図８の受信機は、参照符号４２によって全体的に指示された受信機回路とデータ・デコーダ４３で構成される。受信機４２は、送信機２７の出力Ｐ1からＰNを捕捉しかつ信号の２つの集合、ＲP1からＲPNとＲN1からＲNNを発生する。データ・デコーダ４３は、信号ＲP1からＲPNとＲN1からＲNNを捕捉しかつ送信機２７によって伝送されたデータ信号Ｂuを再生する。
【００４８】
受信機４２は、部分回路（ｓｕｂ−ｃｉｒｃｕｉｔ）４４と４４’を含む。部分回路４４は、電流源４５、ＰＭＯＳトランジスタ４６から４８、及び電流源４９から５１を含み、かつ信号ＲP1からＲPNを発生する。
【００４９】
電流源４５は、電流Ｉを供給しかつＰＭＯＳトランジスタ４６から４８の各々のソースに結合されている。ＰＭＯＳトランジスタ４６から４８のドレインは、それぞれ、電流源４９から５１に結合されており、それらの電流源の各々は電流Ｉ／Ｎを供給する。ＰＭＯＳトランジスタ４６から４８のゲートは、それぞれ、入力Ｐ1、Ｐ2、及びＰNに接続されている。ＰＭＯＳトランジスタ４６から４８のドレインは、それぞれ、信号ＲP1からＲpNを供給する。
【００５０】
部分回路４４’は、電流源５２から５４、ＮＭＯＳトランジスタ５５から５７、及び電流源５８を含み、かつ信号ＲN1からＲNNを発生する。
【００５１】
電流源５２から５４は、各々、値Ｉ／Ｎを有しかつ、それぞれ、ＮＭＯＳトランジスタ５５から５７のドレインに結合されている。ＮＭＯＳトランジスタ５５から５７のソースは、各々、電流源５８に結合されており、この電流源は値Ｎを有する。ＮＭＯＳトランジスタ５５から５７のゲートは、それぞれ、入力Ｐ1、Ｐ2、及びＰNに接続されている。ＮＭＯＳトランジスタ５５から５７のドレインは、それぞれ、信号ＲN1からＲNNを供給する。
【００５２】
入力Ｐ1がハイであり、入力Ｐ2がローであり、かつ入力ＰNが共通モード電圧にあると、例えば、仮定する。部分回路４４では、ＰＭＯＳトランジスタ４６から４８のゲートは、それぞれ、１．４Ｖ、１．０Ｖ、及び１．２Ｖにあることになる。それらのトランジスタは充分な利得を備えて設計されているので、それらの状況下で、最低入力電圧を有するトランジスタ、すなわち、トランジスタ４７は電流の大部分を導通し、他のトランジスタ４６と４８は実質的にターン・オフになる。それゆえ、出力ＲP2はトランジスタ４７を経由してハイとなり、かつ出力ＲP1とＲPNはローである。同様に、部分回路４４’では、ＮＭＯＳトランジスタ５５から５７のゲートは、それぞれ、１．４Ｖ、１．０Ｖ、及び１．２Ｖにあることになる。それらのトランジスタは、それらの状況下で、トランジスタ５５のみがターン・オンされるように設計されている。それゆえ、出力ＲN1はローでありかつ出力ＲN2とＲNNはハイであることになる。
【００５３】
ハイである第１部分回路４４の出力は、図６の送信機内のＰＭＯＳトランジスタ３０から３２のどれがターン・オンされたかを表示する。同様に、ローにある第２部分回路４４’の出力は、図６の送信機内のＮＭＯＳトランジスタ３５から３７のどれがターン・オンされたかを表示する。デコーダ４３は、この情報をデコードして、送信機によって伝送されたデータを再生する。送信機と受信機の代替実施は、本発明の範囲内にある。例えば、図８の受信機は、信号線路Ｐ1からＰnの各々間に接続された多数の比較器で以て置換することができ、それらの比較器出力はデコードされて最高電圧を持つ信号線路と最低電圧を持つ信号線路を識別し、それゆえ伝送されたシンボルをデコードする。Ｎ＞４であるシステムに対しては、共通モード電圧にある２つ以上の線路があり、これらの信号について動作する比較器は、したがって、信頼できる出力を生成しない。しかしながら、このような比較器の出力は、デコード論理での「ドントケア（ｄｏｎ’ｔ ｃａｒｅ）」条件に相当する。
【００５４】
【発明の効果】
本発明によってコード化することができる使用可能ビットの数（Ｂu）についての上の分析では、ビットの集合を単一シンボルにコード化すると仮定した。しかしながら、ビットの集合をいくつかのシンボルにコード化することが可能であり、これが、或る場合には、より効率的な使用をもたらすことがある。例えば、３接続点システムでの２つのシンボルは６×６＝３６状態をコード化することができ、これらはデータの５ビットをコード化するために使用されることがあり、４つの状態を残す。もしそれらのシンボルが単独で使用されたとするならば、各々が２ビットをコード化できるに過ぎず、合計で４ビットを表現するに過ぎないことになるであろう。
【００５５】
上の例では、伝送されたシンボルは、定電圧信号又は定電流信号によって表現されている。多くの他のデータ伝送方式に関して知られているように、例えば、エッジ又は遷移を含む変動信号としてシンボルを表すことは、本発明の範囲内にある。
【００５６】
上の例では、２つの伝送線路、すなわち、接続点が活性であり、かつ図３と４に矢印で以て指示したように、それらの間で区別することが可能であり、それゆえ線路の各活性対に対して２つのシンボルが区別されるようにする。しかしながら、本発明のより一般的なバージョンでは、それらの活性線路間で区別は行われない。これは、利用可能なシンボルの数を半分にするが、しかし同等の信号をそれらの活性線路上で使用してよいことを意味する。１例では、シンボルは、それらの活性線路に対する差動駆動装置によって伝送された正弦波の少数サイクルによって表される。しかしながら、受信機は、適当な周波数の正弦波形の存在に応答するのみで、それら２つの活性線路上の波形の位相差には応答しない。
【００５７】
以上の説明に関して更に以下の項を開示する。
【００５８】
（１） 少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号であって、前記信号は各シンボルに対して前記チャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である信号。
【００５９】
（２） 第１項記載の信号において、前記２つの活性信号は異なった形式の活性信号であって前記活性信号が互いと区別されるようにし、それによって前記シンボルが更に区別可能とされる信号。
【００６０】
（３） 第２項記載の信号において、前記活性信号の１つは第１電圧レベルにある電気信号でありかつ他の前記活性信号は第２電圧レベルにある電気信号である信号。
【００６１】
（４） 第３項記載の信号において、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの中間の電圧レベルにある電気信号である信号。
【００６２】
（５） 第４項記載の信号において、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの間の実質的に中途の電圧レベルにある信号。
【００６３】
（６） 第２項記載の信号において、前記活性信号の１つは第１の向きの電流として供給されかつ他の前記活性信号は第２の向きの電流として供給され、前記第１の向きと前記第２の向きとは互いに反対である信号。
【００６４】
（７） 第６項記載の信号において、前記不活性信号は実質的に零である電流を有する信号。
【００６５】
（８） 少なくとも３つの端子の集合からデータ・シンボルを伝送するエンコーダであって、前記シンボルの各々に対して前記集合の２つの前記端子上に活性信号を供給する一方、前記集合の残りの前記端子上に不活性信号を供給するように構成されるエンコーダ。
【００６６】
（９） 第８項記載のエンコーダであって、異なった形で前記２つの活性信号を供給するように構成されて、前記活性信号が互いに区別されるようにするエンコーダ。
【００６７】
（１０） 第９項記載のエンコーダであって、第１電圧レベルにある電気信号として前記活性信号の１つを供給しかつ異なった第２電圧レベルにある電気信号として他の前記活性信号を供給するように構成されたエンコーダ。
【００６８】
（１１） 第１０項記載のエンコーダであって、前記活性信号の前記第１電圧レベルと前記第２電圧レベルとの中間の電圧レベルにある電気信号として前記不活性信号を供給するように構成されたエンコーダ。
【００６９】
（１２） 第１１項記載のエンコーダにおいて、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの間の実質的に中途の電圧レベルにあるエンコーダ。
【００７０】
（１３） 第９項記載のエンコーダであって、第１の向きの電流として前記活性信号の１つを供給しかつ第２の向きの電流として他の前記活性信号を供給し、前記第１の向きと前記第２の向きとは互いに反対であるエンコーダ。
【００７１】
（１４） 第１３項記載のエンコーダにおいて、前記不活性信号は残りの前記端子上に電流信号を活性的に供給しないことによって供給されるエンコーダ。
【００７２】
（１５） 第９項から第１４項のいずれか１つに記載のエンコーダであって、スイッチの第１集合と第２集合とを含み、前記第１集合と前記第２集合との各々からの１つのスイッチは前記端子のそれぞれの１つに接続されており、前記エンコーダはスイッチの前記第１集合の選択された１つのスイッチが接続されている端子上に前記活性信号の１つを供給するために前記選択された１つのスイッチを活性化するように構成され、かつ前記エンコーダはスイッチの前記第２集合の選択された１つのスイッチが接続されている端子上に他の前記活性信号を供給するために前記第２集合の前記選択された１つのスイッチを活性化するように構成されるエンコーダ。
【００７３】
（１６） 第１５項記載のエンコーダにおいて、前記残りのスイッチは前記残りの端子又は各残りの端子上に不活性信号を供給するために不活性であるエンコーダ。
【００７４】
（１７） 第１５項又は第１６項記載のエンコーダにおいて、スイッチの前記第１集合内の各スイッチは第１電圧レベルに結合されておりかつスイッチの前記第２集合内の各スイッチは第２電圧レベルに結合されているエンコーダ。
【００７５】
（１８） 第１５項又は第１６項記載のエンコーダにおいて、スイッチの前記第１集合内の各スイッチは第１電流源に結合されておりかつスイッチの前記第２集合内の各スイッチは第２電流源に結合されているエンコーダ。
【００７６】
（１９） 第１５項から第１８項のいずれか１つに記載のエンコーダにおいて、前記エンコーダの各端子は抵抗器を経由して共通接続点に結合されているエンコーダ。
【００７７】
（２０） 第１９項記載のエンコーダにおいて、前記共通接続点は或る電圧レベル／前記第１活性信号を搬送する端子上の電圧レベルと前記第２活性信号を搬送する端子上の電圧レベルとの中間の電圧レベルにあるエンコーダ。
【００７８】
（２１） 少なくとも３つの端子の集合に表れたデータ・シンボルを受信するデコーダであって、前記端子のどの２つが活性信号を有するか検出しかつ応答してどのシンボルが受信されつつあるか識別するように構成されるデコーダ。
【００７９】
（２２） 第２１項記載のデコーダであって、２つの活性信号のどれが第１形式のものであるかかつどれが第２形式のものであるか検出し、かつ受信された前記シンボルの前記識別に前記検出により得られた情報を使用するように構成されるデコーダ。
【００８０】
（２３） 第２２項記載のデコーダであって、前記端子のどれが第１活性電圧レベルにあるかかつ前記端子のどれが第２活性電圧レベルにあるか検出し、かつ前記検出によって得られた情報は受信された前記シンボルの前記識別に使用されるデコーダ。
【００８１】
（２４） 第２３項記載のデコーダであって、前記端子上の前記電圧レベルを基準電圧と比較すように構成されるデコーダ。
【００８２】
（２５） 第２４項記載のデコーダであって、
第１受信機部分回路と、
第２受信機部分回路と、
データ・デコーダと、
データ出力と
を含み、
前記第１受信機部分回路は前記端子の各々に対するそれぞれのスイッチング素子を相当する前記端子上の信号によって制御されてそれぞれの出力を供給し、前記第１受信機部分回路の各出力はいつ前記スイッチング素子を制御する前記端子が第１電圧レベルにあるかを表示し、
前記第２受信機部分回路は前記端子の各々に対するそれぞれのスイッチング素子を相当する前記端子上の信号によって制御されてそれぞれの出力を供給し、前記第２受信機部分回路の各出力はいつ前記スイッチング素子を制御する前記端子が第２電圧レベルにあるかを表示し、
前記第１受信機部分回路と前記第２受信機部分回路との出力は前記データ・デコーダの入力に結合されており、前記データ・デコーダは、前記第１受信機部分回路が前記第１電圧レベルの存在を表示するのと前記第２受信機部分回路の出力が前記第２電圧レベルの存在を表示するのとのどれかに応答して、伝送されたデータ・シンボルを判定し、かつ前記データ出力上の前記データ・シンボルを表示するように構成される
デコーダ。
【００８３】
（２６） 第２３項記載のデコーダであって、前記端子上の電圧レベルを互いと比較することによって前記第１活性電圧レベルと第２活性電圧レベルとを検出するように構成され、前記第１活性電圧レベルを有する前記端子は最高電圧を有する端子として識別されかつ前記第２活性電圧レベルを有する前記端子は最低電圧を有する端子として識別されるデコーダ。
【００８４】
（２７） 第２２項記載のデコーダであって、前記端子のどれが第１の向きの電流を受けつつあるかかつどれが反対向きの電流を受けつつあるか検出するように構成され、前記検出によって得られた情報は受信された前記シンボルの前記識別に使用されるデコーダ。
【００８５】
（２８） 第８項から第２０項のいずれか１つに記載のエンコーダと第２１項から第２７項のいずれか１つに記載のデコーダとを適当に含むシステム。
【００８６】
（２９） データを伝送する方法であって、第１項から第７項のいずれか１つに記載の信号を使用してシンボルの列として前記データをコード化する方法。
【００８７】
（３０） 差動信号としてコード化データ・シンボルを伝送する差動データ伝送システム。少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号であって、各チャネルは第１端子を接続点Ｐ１からＰＮのいずれか１つに接続されており、かつ各チャネルは第２端子を共通接続点Ｚに接続されている。前記信号は各シンボルに対して前記チャネルの２つ上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である。
【図面の簡単な説明】
【図１】既知の差動データ伝送システムのブロック図である。
【図２】図１のシステムに適した送信機の回路図である。
【図３】図１と２のシステムによって伝送されるシンボルの表現図である。
【図４】本発明に従う３路システムによって伝送されるシンボルの表現図である。
【図５】本発明に従う４路システムによって伝送されるシンボルの表現図である。
【図６】本発明に従う送信機の回路図である。
【図７】図６の回路の出力での例示波形図である。
【図８】本発明に従う受信機の回路図である。
【符号の説明】
２２ 抵抗器
２３ 抵抗器
２４ 抵抗器
２５ 抵抗器
２６ データ・エンコーダ
２７ 送信機
３６ 抵抗器
３７ 抵抗器
３８ 抵抗器
４２ 受信機
４３ データ・デコーダ
４４ 受信機部分回路
４４’ 受信機部分回路
Ｐ１ 接続点、信号
Ｐ２ 接続点、信号
Ｐ３ 接続点、信号
Ｐ４ 接続点
Ｚ 共通接続点
【発明の属する技術分野】
この発明は、一般にデータ伝送とデータ・コード化、特に差動信号として伝送されるコード化データ・シンボルの伝送に関する。
【０００２】
【従来の技術】
低電圧差動スイング（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｗｉｎｇ； ＬＶＤＳ）システムとして知られた、既知の差動データ伝送システムのブロック図を図１に示す。そのシステムは、差動送信機１と差動受信機２を含む。差動送信機１の第１出力と第２出力は、それぞれ、導体３と４上に電圧信号を発生し、導体３と４との間の電位差が２つの５０Ω抵抗器７と８を含む１００Ω負荷を通して流れる電流を誘導する。抵抗器７の第１端子は導体３に接続されており、抵抗器７の第２端子は抵抗器８の第１端子に接続されており、及び抵抗器８の第２端子は第２導体４に接続されている。第１抵抗器７と第２抵抗器８は、１．２Ｖに保持された接続点９で出会う。その１．２Ｖの電圧は、ＬＶＤＳシステム内の共通モード電圧レベルである。
【０００３】
導体３と４の１つ上の電圧は１．４Ｖにセットされかつ他の導体上の電圧は１．０Ｖにセットされるので、それらの導体は共通モード電圧レベルより０．２Ｖ高くに又は低くにある。それゆえ、４ｍＡの電流（０．４Ｖ／１００Ω）が抵抗器７と８を通して流れる。その電流の流れる向き（ｓｅｎｓｅ）は、伝送されるシンボルを表す。
【０００４】
導体３と４上の信号は伝送線路１０と１１を通じて伝送され、受信機端での導体は５と６で識別されている（導体５は導体３に結合されておりかつ導体６は導体４に結合されている）。導体５と６は１００Ω負荷によって終端され、その負荷は２つの５０Ω抵抗器１２と１３を含む。抵抗器１２の第１端子は導体５に接続されており、抵抗器１２の第２端子は抵抗器１３の第１端子に接続されており、かつ抵抗器１３の第２端子は第２導体６に接続されている。導体５と６上の電圧は、１．４Ｖ及び１．０Ｖ（又はこれの逆の関係）であり、かつそれらの抵抗器を通して４ｍＡの電流を誘導する。電流の流れる向きは伝送されたシンボルを表し、かつ受信機２が検出するために構成されるのはその向きである。
【０００５】
図１のシステムを図２にまた示すが、しかし送信機１の実施を詳細に示し、図１のものに相当する電流素子と接続は同じ参照符号を有する。図２の送信機１は８ｍＡ電流源１４を含み、この電流源はＰＭＯＳトランジスタ１５と１６のソースに接続されており、これらのＰＭＯＳトランジスタのドレインは、それぞれ、ＮＭＯＳトランジスタ１７と１８のドレインに接続されている。ＮＭＯＳトランジスタ１７と１８のソースは、第２の８ｍＡ電流シンク１９に結合されている。トランジスタ１５と１７のドレインは、抵抗器７の第１端子にまた接続されており、抵抗器７の第２端子は抵抗器８の第１端子に接続されておりかつ抵抗器８の第２端子はトランジスタ１６と１８のドレインに接続されている。トランジスタ１５と１７のゲート入力は、第１入力２０に結合されている。トランジスタ１６と１８のゲート入力は、第２入力２１に結合されている。トランジスタ１５と１７のドレインと抵抗器７の第１端子は、第１出力導体３に結合されている。トランジスタ１６と１８のドレインと抵抗器８の第２端子は、第２出力導体４に結合されている。送信機回路の分析を容易にするために、伝送線路１０、１１の遠端を終端する抵抗器１２、１３を図２にまた示す。
【０００６】
トランジシタ１５から１８及び電流源１４と電流シンク１９は、入力２０と２１及び出力導体３と４を備える差動増幅器を形成する。差動増幅器の１００Ω負荷の中点９は、図１におけるように、１．２Ｖに保持される。
【０００７】
入力２１がハイかつ入力２０がロー（例えば、それぞれ、論理１と論理０）で以て、トランジシタ１５と１８はオンでありかつトランジシタ１６と１７はオフである。したがって、電流は、電流源１４から電流シンク１９へトランジスタ１５と１８を経由し、負荷７と８を通して流れる。同様に、電流は、抵抗器１２と１３を含む終端負荷を通して流れる。それらの負荷は共に１００Ωであるから、８ｍＡは分流して、４ｍＡが負荷７と８を通して流れ、かつ４ｍＡが負荷１２と１３を通して流れる。それゆえ、抵抗器７と８を横断して０．４Ｖの電圧降下があるので、導体３と５は１．４Ｖにあり、かつ導体４と６は１．０Ｖにある。
【０００８】
伝送信号の１００Ω差動終端は、伝送線路に適当な終端を与えるのに加えて、多数の利点を有する。例えば、伝送信号は、受信機での電力レベルに依存しない。それゆえ、給電レール（ｓｕｐｐｌｙ ｒａｉｌ）差は、少しの共通モード電流も誘導しない。
【０００９】
データ伝送システムに対する帯域幅要求が増加するに連れて、高速でデータを並列に伝送することの需要が増大しつつある。このような並列データ伝送に対する図１と図２のシステムの使用（すなわち、このようなシステムを並列に使用すること）は、多数の欠点を有する。各差動接続（すなわち、データの各ビット）が２つのピンを必要とするので、ピン・カウントはハイとなる。受信機端での抵抗器は、送信機端での相当する抵抗器と同じ量の電力を消費し、そうであるから送信機と受信機の両方での電力消費が大きい。制御信号を供給することは、更に信号線路を必要とし、これらがピン・カウントと電力オーバヘッドに加わる。
【００１０】
【発明が解決しようとする課題】
上に挙げた問題のいくつか又は全てを解決する又は軽減することが本発明の目的である。
【００１１】
【課題を解決するための手段】
本発明は少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号を用意し、信号は各シンボルに対してそれらのチャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、シンボルはチャネルのどの２つが活性信号を有するかによって区別可能である。好適には、２つの活性信号は異なった形のものであって、それらが互いと区別されるようにし、シンボルはそれによって更に区別可能である。
【００１２】
１実施の形態では、活性信号の１つは第１電圧レベルにある電気信号であり、かつ他の活性信号は第２電圧レベルにある電気信号である。不活性信号は、第１電圧レベルと第２電圧レベルとの中間の電圧レベルにある電気信号、例えば、第１電圧レベルと第２電圧レベルとの間の実質的に中途の電圧レベルにある電気信号である。
【００１３】
代替実施の形態では、活性信号の１つは第１の向きの電流として供給されかつ他の活性信号は第２の向きの電流として供給され、第１の向きと第２の向きは互いに反対である。不活性信号は、実質的に零である電流を有することがある。
【００１４】
本発明はまた、データを伝送する方法であって、本発明の信号を使用して、シンボルの列としてデータをコード化することを含む方法をまた用意する。
【００１５】
本発明はまた、少なくとも３つの端子の集合からデータ・シンボルを伝送するエンコーダを用意し、エンコーダはシンボルの各々に対して集合の２つの端子上に活性信号を供給する一方、集合の残りの端子上に不活性信号を供給するように構成される。好適には、エンコーダは、２つの活性信号を異なった形で供給するように構成されて、それらの活性信号が互いに区別されるようにする。
【００１６】
１実施の形態では、エンコーダは、第１電圧レベルにある電気信号として活性信号の１つを供給しかつ第２の異なった電圧レベルにある電気信号として他の活性信号を供給するように構成される。エンコーダは、活性信号の第１電圧レベルと第２電圧レベルとの中間の電圧レベルにある電気信号、例えば、第１電圧レベルと第２電圧レベルとの間の実質的に中途の電圧レベルにある電気信号として不活性信号を供給するように構成される。
【００１７】
代替実施の形態では、エンコーダは、第１の向きの電流として活性信号の１つを供給しかつ第２の向きの電流として他の活性信号を供給するように構成され、第１の向きと第２の向きは互いに反対である。不活性信号は、残りの端子に電流信号を活性的に供給しないことによって供給されることがある。
【００１８】
エンコーダは、スイッチの第１集合と第２集合を含むことがあり、第１集合と第２集合の各々からの１つのスイッチは端子のそれぞれ１つに接続されており、エンコーダはスイッチの第１集合の選択された１つが接続されている端子上に活性信号の１つを供給するためにそのスイッチを活性化するように構成され、かつエンコーダはスイッチの第２集合の選択された１つが接続されている端子上に他の活性信号を供給するためにそのスイッチを活性化するように構成される。残りのスイッチは、残りの又は各残りの端子に不活性信号を供給するために不活性であることがある。スイッチの第１集合内の各スイッチは第１電圧レベルに結合されることがありかつスイッチの第２集合内の各スイッチは第２電圧レベルに結合されることがある。スイッチの第１集合内の各スイッチは第１電流源に結合されることがありかつスイッチの第２集合内の各スイッチは第２電流源に結合されることがある。エンコーダの各端子は、抵抗器を経由して、共通接続点に結合されることがあり、かつその共通接続点は或る電圧レベル／第１活性信号を搬送する端子上の電圧レベルと第２活性信号を搬送する端子上の電圧レベルとの中間の電圧レベルにあることがある。
【００１９】
本発明は、少なくとも３つの端子の集合に表れたデータ・シンボルを受信するデコーダを更に用意し、デコーダは端子のどの２つが活性信号を有するか検出しかつ応答してどのシンボルが受信されつつあるか識別するように構成される。
【００２０】
好適には、デコーダは、２つの活性信号のどれが第１形式のものであるかかつどれが第２形式のものであるか検出し、かつその情報を受信されたシンボルの前記識別に使用するように構成される。
【００２１】
デコーダは前記端子のどれが第１活性電圧レベルにあるかかつ前記端子のどれが第２活性電圧レベルにあるか検出するように構成されることがあり、その情報は受信されたシンボルの前記識別に使用される。デコーダは、それらの端子上の電圧を基準電圧と比較するように構成されることがある。
【００２２】
本発明は各々が上に記載したようなエンコーダとデコーダを含むシステムを更に用意し、システムのエンコーダの特徴はエンコーダとデコーダがそれらの間にデータを転送するために適切に調整し合うように選択される。
【００２３】
【発明の実施の形態】
本発明の実施の形態を添付図面を参照して説明する。
【００２４】
図３は、図１と２のシステムを使用して伝送することができるデータ・シンボルの表現を示す。図３は、送信機からの導体に、それぞれ、接続されているであろう接続点Ｐ１とＰ２との間に直列に接続された抵抗器２２と２３（図１と２の受信機の抵抗器１２と１３に相当する）を示す。第１データ・シンボルは、接続点Ｐ１から接続点Ｐ２へ流れる電流によって表される。第２データ・シンボルは、接続点Ｐ２から接続点Ｐ１へ流れる電流によって表される。
【００２５】
本発明は、図４に示したように、第３抵抗器を追加することによってシンボルの伝送を拡張する。図４は、第１端子を、それぞれ、接続点Ｐ１、Ｐ２、Ｐ３に接続されかつ各々第２端子を共通接続点Ｚに接続されている抵抗器２２、２３、及び２４を示す。図４は、抵抗器のその配置状態（ｃｏｎｆｉｇｕｒａｔｉｏｎ）を使用して伝送することができる６つのシンボルを示す。これらのシンボルは、接続点Ｐ１から接続点Ｐ２へ抵抗器２２と２３を経由して流れる電流、接続点Ｐ１から接続点Ｐ３へ抵抗器２２と２４を経由して流れる電流、接続点Ｐ２から接続点Ｐ３へ抵抗器２３と２４を経由して流れる電流、接続点Ｐ３から接続点Ｐ１へ抵抗器２４と２２を経由して流れる電流、接続点Ｐ２から接続点Ｐ１へ抵抗器２３と２２を経由して流れる電流、及び接続点Ｐ３から接続点Ｐ２へ抵抗器２４と２３を経由して流れる電流である。
【００２６】
図５に示すように、第４抵抗器２５が追加されることがあって、これらは接続点２４と共通接続点Ｚとの間に結合され、更に６つのシンボルを伝送することができる。これらのシンボルは、接続点Ｐ４から接続点Ｐ１、Ｐ２、及びＰ３の各々へ流れる電流、及び反対向きに、接続点Ｐ１、Ｐ２、及びＰ３の各々から接続点Ｐ４へ流れる電流である。更に抵抗器が追加されることがある。
【００２７】
本発明の好適実施の形態では、図１と２の方法で抵抗器の集合が送信機と受信機に採用され、接続点の各々はそれぞれの伝送線路に接続されている。
【００２８】
上述した拡張システムを使用して伝送されるシンボル毎に対して、２つの活性接続点があり、伝送されるシンボルは接続点のどれが活性であるかによってかつまたそれら活性２つの接続点を流れる電流の向きによって表される。
【００２９】
したがって、本発明のシステムは、Ｎ接続点を有することができ、ここにＮ≧３である。このようなシステムでは、電流をＮ接続点のいずれか１つから流し出しかつＮ−１残りの接続点のいずれか１つを通して復帰させることができる。したがって、伝送することができるシンボルであって、そのようにして区別されたシンボルの合計数（Ｓ）は、次によって与えられる。
【００３０】
【数１】
Ｓ＝Ｎ（Ｎ−１）
【００３１】
１つのこのようなシンボルに含まれた情報のビットの数（Ｂ）は、次によって与えられる。
【００３２】
【数２】
Ｂ＝ｌｏｇ2（Ｓ）
ここに、ｌｏｇ2は、２を底とする対数である。
【００３３】
一般に、Ｂは非整数値である。伝送システムは、簡単な例では、与えられた数（ＢU）の使用可能なビットに動作するデータ・エンコーダで駆動され、その数は、次によって与えられる。
【００３４】
【数３】
Ｂu＝ｉｎｔ（Ｂ）
ここに、ｉｎｔ（Ｂ）は、Ｂの整数部である。
【００３５】
使用可能なシンボルの数（Ｓ）は、次によって与えられる。
【００３６】
【数４】
Ｓu＝２Bu
【００３７】
多数の未使用シンボルがあることになり、それらは他の目的、例えば、制御信号として使用されることがある。未使用シンボルの１つは無効データを表示するために使用することもでき、このようなシンボルは、チャネルへ伝送されるデータがなく、しかしそれにもかかわらず、例えば、そのチャネルが働いていないことを受信機が知るように、いずれにしてもシンボルを伝送することが望ましいときに、伝送されることがある。スペア・シンボルの他の使用は、隣り合うシンボルが常に異なっていることを保証するために繰返しシンボルの第２のものを置換することである。これらは、受信機端でのクロック回復を必要とする伝送リンクに有効である。というのは、このような「複製（ｄｉｔｔｏ）」シンボルＤは伝送データ内のエッジを保証するからである。シンボルＳが数回繰り返されるならば、伝送することができる列はＳＤＳＤ．．．である。無効データの延長期間があるならば、そのデータ内のエッジは、不当データ・シンボルを複製シンボルと交互に伝送することによって維持することができる。
【００３８】
上に説明したＮ接続システムでは、Ｎ入力／出力ピンは、データのＢuビットを送付するために必要とされる。在来の差動システムでは、これは２・Ｂu入力／出力ピンを必要とするであろう。これらの比は、ピン使用率（ｐｉｎ ｕｓａｇｅ ｆａｃｔｏｒ）を与える。これは、３接続点システムに対しては７５％に等しく、５接続点システムに対しては６２．５％の最適値へ更に下がる。Ｎ＞５に対しては、ピン使用率は、一般に、増大する。もっともそれはＮ＜１４に対しては１００％より下に留まる。
【００３９】
接続点の数にかかわらず、データ・リンクの電力消散は一定である。というのは、常に２つの活性接続点しかないからである。接続差動（ｃｏｎｎｅｃｔｉｏｎ ｄｉｆｆｅｒｅｎｔｉａｌ）伝送システムを使用する同等数のビットの配分と比較しての相対電力消散は、（１／Ｂu）によって与えられる。
【００４０】
使用することができる接続点の数は、伝送システムの物理的実施の実用性（ｐｒａｃｔｉｃａｂｉｌｉｔｙ）によってのみ制約される。最も実用的な目的には、３、４、又は５接続点システムが最適解決をおそらく与えると期待される。
【００４１】
システムを負荷抵抗器によって説明したが、それらは本発明の本質的特徴ではない。それらがなくても、３つ以上の導体の集合上を伝送されるシンボルは、どの導体が１つの向きに電流を搬送するかかつどの導体が反対向きに電流を搬送するかによって、又はこれに代えて、どの導体が高電圧にありかつどの導体が低電圧にあるかによって、依然区別される。
【００４２】
本発明に従うＮ接続点（すなわち、Ｎ導体）システムに使用される適合送信機を図６に示す。その送信機は、着信データ・ビット（Ｂu）を捕捉しかつ制御信号の２つの集合（ＣP1からＣP2とＣN1からＣNn）を発生するエンコーダ２６及び制御信号を捕捉しかつ伝送用出力の集合（Ｐ1からＰn）を発生する参照符号２７によって全体的に指示された送信機で構成される。
【００４３】
送信機２７は、電流源２８と電流シンク２９、ＰＭＯＳトランジスタ３０から３２、ＮＭＯＳトランジスタ３３から３５、抵抗器３６から３８、及び導体３９から４１を含む。電流源２８はＰＭＯＳトランジスタ３０から３２の各々のソースに結合されており、トランジスタ３０から３２のドレインは、それぞれ、ＮＭＯＳトランジスタ３３から３５のドレインに接続されており、及びＮＭＯＳトランジスタ３３から３５のソースは全て電流シンク２９に接続されている。ＰＭＯＳトランジスタ３０から３２とＮＭＯＳトランジスタ３３から３５のドレインは、それぞれ、抵抗器３６から３８の第１端子にまた接続されている。抵抗器３６から３８の各々の第２端子は、１．２Ｖ（共通モード電圧）に保持される。ＰＭＯＳトランジスタ３０から３２のゲートは、それぞれ、データ・エンコーダ２６の出力ＣP1、Ｃp2、及びＣPnに接続されており、かつＮＭＯＳトランジスタ３３から３５のゲートは、それぞれ、データ・エンコーダの出力ＣN1、ＣN2、及びＣNnに接続されている。
【００４４】
ＰＭＯＳトランジスタ３０から３２の１つは、入力ＣP1からＣPnの１つをローとすることによってターン・オンされる。同様に、ＮＭＯＳトランジスタ３３から３５の１つは、入力ＣN1からＣNnの１つをハイとすることによってターン・オンされる。例えば、ＣP1ローかつＣN2がハイ（かつＣP2とＣPNハイかつＣN1とＣNnロー）でＰＭＯＳトランジスタ３０とＮＭＯＳトランジスタ３４はオンであり、残りのトランジスタはオフであることになる。このような状況では、電流源２８から抵抗器３６へＰＭＯＳトランジスタ３０を経由してかつ抵抗器３７から電流シンク２９へＮＭＯＳトランジスタ３４を経由して電流経路が存在する。更に、抵抗器３６と３７の第２端子は、電流が電流源２８から電流シンク２９へそれらの抵抗器及びトランジスタ３０と３４を経由して流れるように、接続されている。トランジスタの選択は、信号ＣP1からＣPnのどの１つがローであるかかつ信号ＣN1からＣNnのどの１つがハイであるか選択するデータ・エンコーダ２６によって行われる。
【００４５】
上に与えた例では、出力３９はハイ（１．４Ｖへ）とし出力４０はロー（１．０Ｖへ）になる。残りの出力（この場合は出力４１のみ、しかしＮ接続点システムではＮ−２のこのような出力があることになる）は、１．２Ｖ（共通モード電圧）にある。それゆえ、伝送されるシンボルは、活性出力（共通モード電圧にない出力）と活性出力の極性（すなわち、共通モード電圧よりもどの出力が高いかかつどの出力が低いか）によって表示される。負荷がそれらの出力に接続されているとき、この極性は、もちろん、それら２つの活性出力における電流の向きに等価である。
【００４６】
図７は、０．３５μｍＣＭＯＳ技術に基づく５００Ｍｂ／ｓデータ転送速度で動作する図６の回路のシミュレーションからの導体３９から４１上の信号Ｐ１からＰ３を示す。初期にＰ１はハイであり、Ｐ３はローであり、かつＰ２は共通モード電圧にある。４ｎｓ経ってＰ３はハイへ移行し、Ｐ２はローへ移行し、かつＰ１は共通モード電圧へ移行する。最終的に、８ｎｓ後に、Ｐ２はハイへ移行し、Ｐ３はローへ移行し、かつＰ１は共通モード電圧へ移行する。それゆえ、可能な６つのデータ・シンボルの４つを示す。
【００４７】
図８は、図６の送信機を使用して伝送された信号を受信しかつデコードすることができる回路を示す。図８の受信機は、参照符号４２によって全体的に指示された受信機回路とデータ・デコーダ４３で構成される。受信機４２は、送信機２７の出力Ｐ1からＰNを捕捉しかつ信号の２つの集合、ＲP1からＲPNとＲN1からＲNNを発生する。データ・デコーダ４３は、信号ＲP1からＲPNとＲN1からＲNNを捕捉しかつ送信機２７によって伝送されたデータ信号Ｂuを再生する。
【００４８】
受信機４２は、部分回路（ｓｕｂ−ｃｉｒｃｕｉｔ）４４と４４’を含む。部分回路４４は、電流源４５、ＰＭＯＳトランジスタ４６から４８、及び電流源４９から５１を含み、かつ信号ＲP1からＲPNを発生する。
【００４９】
電流源４５は、電流Ｉを供給しかつＰＭＯＳトランジスタ４６から４８の各々のソースに結合されている。ＰＭＯＳトランジスタ４６から４８のドレインは、それぞれ、電流源４９から５１に結合されており、それらの電流源の各々は電流Ｉ／Ｎを供給する。ＰＭＯＳトランジスタ４６から４８のゲートは、それぞれ、入力Ｐ1、Ｐ2、及びＰNに接続されている。ＰＭＯＳトランジスタ４６から４８のドレインは、それぞれ、信号ＲP1からＲpNを供給する。
【００５０】
部分回路４４’は、電流源５２から５４、ＮＭＯＳトランジスタ５５から５７、及び電流源５８を含み、かつ信号ＲN1からＲNNを発生する。
【００５１】
電流源５２から５４は、各々、値Ｉ／Ｎを有しかつ、それぞれ、ＮＭＯＳトランジスタ５５から５７のドレインに結合されている。ＮＭＯＳトランジスタ５５から５７のソースは、各々、電流源５８に結合されており、この電流源は値Ｎを有する。ＮＭＯＳトランジスタ５５から５７のゲートは、それぞれ、入力Ｐ1、Ｐ2、及びＰNに接続されている。ＮＭＯＳトランジスタ５５から５７のドレインは、それぞれ、信号ＲN1からＲNNを供給する。
【００５２】
入力Ｐ1がハイであり、入力Ｐ2がローであり、かつ入力ＰNが共通モード電圧にあると、例えば、仮定する。部分回路４４では、ＰＭＯＳトランジスタ４６から４８のゲートは、それぞれ、１．４Ｖ、１．０Ｖ、及び１．２Ｖにあることになる。それらのトランジスタは充分な利得を備えて設計されているので、それらの状況下で、最低入力電圧を有するトランジスタ、すなわち、トランジスタ４７は電流の大部分を導通し、他のトランジスタ４６と４８は実質的にターン・オフになる。それゆえ、出力ＲP2はトランジスタ４７を経由してハイとなり、かつ出力ＲP1とＲPNはローである。同様に、部分回路４４’では、ＮＭＯＳトランジスタ５５から５７のゲートは、それぞれ、１．４Ｖ、１．０Ｖ、及び１．２Ｖにあることになる。それらのトランジスタは、それらの状況下で、トランジスタ５５のみがターン・オンされるように設計されている。それゆえ、出力ＲN1はローでありかつ出力ＲN2とＲNNはハイであることになる。
【００５３】
ハイである第１部分回路４４の出力は、図６の送信機内のＰＭＯＳトランジスタ３０から３２のどれがターン・オンされたかを表示する。同様に、ローにある第２部分回路４４’の出力は、図６の送信機内のＮＭＯＳトランジスタ３５から３７のどれがターン・オンされたかを表示する。デコーダ４３は、この情報をデコードして、送信機によって伝送されたデータを再生する。送信機と受信機の代替実施は、本発明の範囲内にある。例えば、図８の受信機は、信号線路Ｐ1からＰnの各々間に接続された多数の比較器で以て置換することができ、それらの比較器出力はデコードされて最高電圧を持つ信号線路と最低電圧を持つ信号線路を識別し、それゆえ伝送されたシンボルをデコードする。Ｎ＞４であるシステムに対しては、共通モード電圧にある２つ以上の線路があり、これらの信号について動作する比較器は、したがって、信頼できる出力を生成しない。しかしながら、このような比較器の出力は、デコード論理での「ドントケア（ｄｏｎ’ｔ ｃａｒｅ）」条件に相当する。
【００５４】
【発明の効果】
本発明によってコード化することができる使用可能ビットの数（Ｂu）についての上の分析では、ビットの集合を単一シンボルにコード化すると仮定した。しかしながら、ビットの集合をいくつかのシンボルにコード化することが可能であり、これが、或る場合には、より効率的な使用をもたらすことがある。例えば、３接続点システムでの２つのシンボルは６×６＝３６状態をコード化することができ、これらはデータの５ビットをコード化するために使用されることがあり、４つの状態を残す。もしそれらのシンボルが単独で使用されたとするならば、各々が２ビットをコード化できるに過ぎず、合計で４ビットを表現するに過ぎないことになるであろう。
【００５５】
上の例では、伝送されたシンボルは、定電圧信号又は定電流信号によって表現されている。多くの他のデータ伝送方式に関して知られているように、例えば、エッジ又は遷移を含む変動信号としてシンボルを表すことは、本発明の範囲内にある。
【００５６】
上の例では、２つの伝送線路、すなわち、接続点が活性であり、かつ図３と４に矢印で以て指示したように、それらの間で区別することが可能であり、それゆえ線路の各活性対に対して２つのシンボルが区別されるようにする。しかしながら、本発明のより一般的なバージョンでは、それらの活性線路間で区別は行われない。これは、利用可能なシンボルの数を半分にするが、しかし同等の信号をそれらの活性線路上で使用してよいことを意味する。１例では、シンボルは、それらの活性線路に対する差動駆動装置によって伝送された正弦波の少数サイクルによって表される。しかしながら、受信機は、適当な周波数の正弦波形の存在に応答するのみで、それら２つの活性線路上の波形の位相差には応答しない。
【００５７】
以上の説明に関して更に以下の項を開示する。
【００５８】
（１） 少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号であって、前記信号は各シンボルに対して前記チャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である信号。
【００５９】
（２） 第１項記載の信号において、前記２つの活性信号は異なった形式の活性信号であって前記活性信号が互いと区別されるようにし、それによって前記シンボルが更に区別可能とされる信号。
【００６０】
（３） 第２項記載の信号において、前記活性信号の１つは第１電圧レベルにある電気信号でありかつ他の前記活性信号は第２電圧レベルにある電気信号である信号。
【００６１】
（４） 第３項記載の信号において、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの中間の電圧レベルにある電気信号である信号。
【００６２】
（５） 第４項記載の信号において、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの間の実質的に中途の電圧レベルにある信号。
【００６３】
（６） 第２項記載の信号において、前記活性信号の１つは第１の向きの電流として供給されかつ他の前記活性信号は第２の向きの電流として供給され、前記第１の向きと前記第２の向きとは互いに反対である信号。
【００６４】
（７） 第６項記載の信号において、前記不活性信号は実質的に零である電流を有する信号。
【００６５】
（８） 少なくとも３つの端子の集合からデータ・シンボルを伝送するエンコーダであって、前記シンボルの各々に対して前記集合の２つの前記端子上に活性信号を供給する一方、前記集合の残りの前記端子上に不活性信号を供給するように構成されるエンコーダ。
【００６６】
（９） 第８項記載のエンコーダであって、異なった形で前記２つの活性信号を供給するように構成されて、前記活性信号が互いに区別されるようにするエンコーダ。
【００６７】
（１０） 第９項記載のエンコーダであって、第１電圧レベルにある電気信号として前記活性信号の１つを供給しかつ異なった第２電圧レベルにある電気信号として他の前記活性信号を供給するように構成されたエンコーダ。
【００６８】
（１１） 第１０項記載のエンコーダであって、前記活性信号の前記第１電圧レベルと前記第２電圧レベルとの中間の電圧レベルにある電気信号として前記不活性信号を供給するように構成されたエンコーダ。
【００６９】
（１２） 第１１項記載のエンコーダにおいて、前記不活性信号は前記第１電圧レベルと前記第２電圧レベルとの間の実質的に中途の電圧レベルにあるエンコーダ。
【００７０】
（１３） 第９項記載のエンコーダであって、第１の向きの電流として前記活性信号の１つを供給しかつ第２の向きの電流として他の前記活性信号を供給し、前記第１の向きと前記第２の向きとは互いに反対であるエンコーダ。
【００７１】
（１４） 第１３項記載のエンコーダにおいて、前記不活性信号は残りの前記端子上に電流信号を活性的に供給しないことによって供給されるエンコーダ。
【００７２】
（１５） 第９項から第１４項のいずれか１つに記載のエンコーダであって、スイッチの第１集合と第２集合とを含み、前記第１集合と前記第２集合との各々からの１つのスイッチは前記端子のそれぞれの１つに接続されており、前記エンコーダはスイッチの前記第１集合の選択された１つのスイッチが接続されている端子上に前記活性信号の１つを供給するために前記選択された１つのスイッチを活性化するように構成され、かつ前記エンコーダはスイッチの前記第２集合の選択された１つのスイッチが接続されている端子上に他の前記活性信号を供給するために前記第２集合の前記選択された１つのスイッチを活性化するように構成されるエンコーダ。
【００７３】
（１６） 第１５項記載のエンコーダにおいて、前記残りのスイッチは前記残りの端子又は各残りの端子上に不活性信号を供給するために不活性であるエンコーダ。
【００７４】
（１７） 第１５項又は第１６項記載のエンコーダにおいて、スイッチの前記第１集合内の各スイッチは第１電圧レベルに結合されておりかつスイッチの前記第２集合内の各スイッチは第２電圧レベルに結合されているエンコーダ。
【００７５】
（１８） 第１５項又は第１６項記載のエンコーダにおいて、スイッチの前記第１集合内の各スイッチは第１電流源に結合されておりかつスイッチの前記第２集合内の各スイッチは第２電流源に結合されているエンコーダ。
【００７６】
（１９） 第１５項から第１８項のいずれか１つに記載のエンコーダにおいて、前記エンコーダの各端子は抵抗器を経由して共通接続点に結合されているエンコーダ。
【００７７】
（２０） 第１９項記載のエンコーダにおいて、前記共通接続点は或る電圧レベル／前記第１活性信号を搬送する端子上の電圧レベルと前記第２活性信号を搬送する端子上の電圧レベルとの中間の電圧レベルにあるエンコーダ。
【００７８】
（２１） 少なくとも３つの端子の集合に表れたデータ・シンボルを受信するデコーダであって、前記端子のどの２つが活性信号を有するか検出しかつ応答してどのシンボルが受信されつつあるか識別するように構成されるデコーダ。
【００７９】
（２２） 第２１項記載のデコーダであって、２つの活性信号のどれが第１形式のものであるかかつどれが第２形式のものであるか検出し、かつ受信された前記シンボルの前記識別に前記検出により得られた情報を使用するように構成されるデコーダ。
【００８０】
（２３） 第２２項記載のデコーダであって、前記端子のどれが第１活性電圧レベルにあるかかつ前記端子のどれが第２活性電圧レベルにあるか検出し、かつ前記検出によって得られた情報は受信された前記シンボルの前記識別に使用されるデコーダ。
【００８１】
（２４） 第２３項記載のデコーダであって、前記端子上の前記電圧レベルを基準電圧と比較すように構成されるデコーダ。
【００８２】
（２５） 第２４項記載のデコーダであって、
第１受信機部分回路と、
第２受信機部分回路と、
データ・デコーダと、
データ出力と
を含み、
前記第１受信機部分回路は前記端子の各々に対するそれぞれのスイッチング素子を相当する前記端子上の信号によって制御されてそれぞれの出力を供給し、前記第１受信機部分回路の各出力はいつ前記スイッチング素子を制御する前記端子が第１電圧レベルにあるかを表示し、
前記第２受信機部分回路は前記端子の各々に対するそれぞれのスイッチング素子を相当する前記端子上の信号によって制御されてそれぞれの出力を供給し、前記第２受信機部分回路の各出力はいつ前記スイッチング素子を制御する前記端子が第２電圧レベルにあるかを表示し、
前記第１受信機部分回路と前記第２受信機部分回路との出力は前記データ・デコーダの入力に結合されており、前記データ・デコーダは、前記第１受信機部分回路が前記第１電圧レベルの存在を表示するのと前記第２受信機部分回路の出力が前記第２電圧レベルの存在を表示するのとのどれかに応答して、伝送されたデータ・シンボルを判定し、かつ前記データ出力上の前記データ・シンボルを表示するように構成される
デコーダ。
【００８３】
（２６） 第２３項記載のデコーダであって、前記端子上の電圧レベルを互いと比較することによって前記第１活性電圧レベルと第２活性電圧レベルとを検出するように構成され、前記第１活性電圧レベルを有する前記端子は最高電圧を有する端子として識別されかつ前記第２活性電圧レベルを有する前記端子は最低電圧を有する端子として識別されるデコーダ。
【００８４】
（２７） 第２２項記載のデコーダであって、前記端子のどれが第１の向きの電流を受けつつあるかかつどれが反対向きの電流を受けつつあるか検出するように構成され、前記検出によって得られた情報は受信された前記シンボルの前記識別に使用されるデコーダ。
【００８５】
（２８） 第８項から第２０項のいずれか１つに記載のエンコーダと第２１項から第２７項のいずれか１つに記載のデコーダとを適当に含むシステム。
【００８６】
（２９） データを伝送する方法であって、第１項から第７項のいずれか１つに記載の信号を使用してシンボルの列として前記データをコード化する方法。
【００８７】
（３０） 差動信号としてコード化データ・シンボルを伝送する差動データ伝送システム。少なくとも３つの並列チャネルの集合上をシンボルを伝送するための信号であって、各チャネルは第１端子を接続点Ｐ１からＰＮのいずれか１つに接続されており、かつ各チャネルは第２端子を共通接続点Ｚに接続されている。前記信号は各シンボルに対して前記チャネルの２つ上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である。
【図面の簡単な説明】
【図１】既知の差動データ伝送システムのブロック図である。
【図２】図１のシステムに適した送信機の回路図である。
【図３】図１と２のシステムによって伝送されるシンボルの表現図である。
【図４】本発明に従う３路システムによって伝送されるシンボルの表現図である。
【図５】本発明に従う４路システムによって伝送されるシンボルの表現図である。
【図６】本発明に従う送信機の回路図である。
【図７】図６の回路の出力での例示波形図である。
【図８】本発明に従う受信機の回路図である。
【符号の説明】
２２ 抵抗器
２３ 抵抗器
２４ 抵抗器
２５ 抵抗器
２６ データ・エンコーダ
２７ 送信機
３６ 抵抗器
３７ 抵抗器
３８ 抵抗器
４２ 受信機
４３ データ・デコーダ
４４ 受信機部分回路
４４’ 受信機部分回路
Ｐ１ 接続点、信号
Ｐ２ 接続点、信号
Ｐ３ 接続点、信号
Ｐ４ 接続点
Ｚ 共通接続点
Claims (3)
- 少なくとも３つの並列チャネルの集合上をシンボルを伝送するための、信号でシンボルを伝送する方法であって、前記信号は各シンボルに対して前記チャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である信号であり、
前記活性信号の１つは第１の方向の電流として供給され、かつ他の前記活性信号は第２の方向の電流として供給され、当該第１および第２の電流方向は互いに反対方向であり、さらに前記不活性信号は実質的に零の電流を有する、信号でシンボルを伝送する方法。 - 少なくとも３つの並列チャネルの集合上をシンボルを伝送するための、信号でシンボルを伝送する方法であって、前記信号は各シンボルに対して前記チャネルの２つの各々上の活性信号と残りのチャネル上の不活性信号とを含み、前記シンボルは前記チャネルのどの２つが前記活性信号を有するかによって区別可能である信号であり、
前記活性信号の１つは第１の電圧レベルにあり、かつ前記他の活性信号は第２の電圧レベルにあり、さらに前記不活性信号は前記第１および第２の電圧レベルの間の実質的に中間の電圧レベルにある、信号でシンボルを伝送する方法。 - データを伝送する方法であって、請求項１に記載の信号を使用してデータをシンボルの列としてコード化することを含む、データを伝送する方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0028134.5A GB0028134D0 (en) | 2000-11-17 | 2000-11-17 | Improvements in or relating to systems for data transmission |
| US0028134.5 | 2001-07-25 | ||
| US915921 | 2001-07-25 | ||
| US09/915,921 US7027522B2 (en) | 2000-11-17 | 2001-07-25 | Systems for data transmission |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002199032A JP2002199032A (ja) | 2002-07-12 |
| JP4234337B2 true JP4234337B2 (ja) | 2009-03-04 |
Family
ID=26245304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351339A Expired - Fee Related JP4234337B2 (ja) | 2000-11-17 | 2001-11-16 | データ伝送システムにおける又は関する改善 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050053171A1 (ja) |
| JP (1) | JP4234337B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050105189A (ko) * | 2003-01-29 | 2005-11-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 일정한 총 전류를 이용하는 데이터 통신 시스템 및 방법 |
| DE602004028144D1 (de) * | 2003-10-22 | 2010-08-26 | Nxp Bv | Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen |
| US9112815B2 (en) | 2012-06-15 | 2015-08-18 | Qualcomm Incorporated | Three-phase-polarity safe reverse link shutdown |
| US9231790B2 (en) | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
| US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
| US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
| US8848810B2 (en) | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
| US8996740B2 (en) | 2012-06-29 | 2015-03-31 | Qualcomm Incorporated | N-phase polarity output pin mode multiplexer |
| US9071220B2 (en) * | 2013-03-07 | 2015-06-30 | Qualcomm Incorporated | Efficient N-factorial differential signaling termination network |
| US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
| US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
| US9337997B2 (en) | 2013-03-07 | 2016-05-10 | Qualcomm Incorporated | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
| US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
| US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
-
2001
- 2001-11-16 JP JP2001351339A patent/JP4234337B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-22 US US10/971,194 patent/US20050053171A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050053171A1 (en) | 2005-03-10 |
| JP2002199032A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234337B2 (ja) | データ伝送システムにおける又は関する改善 | |
| US8284848B2 (en) | Differential data transferring system and method using three level voltages | |
| TWI528376B (zh) | 用於低功率多重位準編碼訊號之方法及裝置 | |
| US6754692B2 (en) | Configurable power distribution circuit | |
| US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
| JP2016514430A (ja) | クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法 | |
| US7027522B2 (en) | Systems for data transmission | |
| US6972597B2 (en) | Simultaneous bidirectional input/output circuit and method | |
| US20110310992A1 (en) | Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect | |
| KR100725994B1 (ko) | 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치 | |
| US9559872B2 (en) | Signal transmission system | |
| US8027405B2 (en) | Data communication using constant total current | |
| US9210011B2 (en) | Push-pull source-series terminated transmitter apparatus and method | |
| US5913075A (en) | High speed communication between high cycle rate electronic devices using a low cycle rate bus | |
| JP3591822B2 (ja) | バス・システム及び方法 | |
| KR100780881B1 (ko) | 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로 | |
| US7592838B2 (en) | Method for communicating data and clock signals and corresponding signal, transmitter and receiver | |
| KR100311040B1 (ko) | 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스 | |
| US20240338336A1 (en) | Ternary Logic Based Data Communication Interface | |
| TWI837992B (zh) | 半導體驅動裝置及其操作方法 | |
| JP2013009157A (ja) | 情報処理装置および情報処理装置の制御方法 | |
| JP2007074444A (ja) | 情報処理装置及び情報処理方法 | |
| US7952384B2 (en) | Data transmitter and related semiconductor device | |
| EP2797272B1 (en) | Stacked comparator topology for multi-level signaling | |
| JP4685883B2 (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4234337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |